JPH09139459A - エッチング工程により非導電状態にすることが可能な導電性装置構造体 - Google Patents

エッチング工程により非導電状態にすることが可能な導電性装置構造体

Info

Publication number
JPH09139459A
JPH09139459A JP8271193A JP27119396A JPH09139459A JP H09139459 A JPH09139459 A JP H09139459A JP 8271193 A JP8271193 A JP 8271193A JP 27119396 A JP27119396 A JP 27119396A JP H09139459 A JPH09139459 A JP H09139459A
Authority
JP
Japan
Prior art keywords
contact body
conductive
body region
region
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8271193A
Other languages
English (en)
Inventor
Kurishunan Surikans
クリシュナン スリカンス
Maccanery Peter
マッキャナリー ピーター
Mckee Jeff
マッキー ジェフ
Naurin David
ナウリン デビッド
Nicolian Paul
ニコリアン ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09139459A publication Critical patent/JPH09139459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 電荷誘起損傷を検出しそれから保護するため
の導電性装置構造体を提供する。 【解決手段】 本導電性装置構造体は、半導体基板と該
基板上に配置され一定の幅をもつ第1接触体領域306
と、該基板上に第1接触体領域からある間隔離れて配置
された一定幅を有する第2接触体領域304と、該基板
上に第1接触体領域と第2接触体領域との間に配置さ
れ、かつ第1と第2接触体領域間に極めて電気抵抗値の
低い導電性経路が得られるように配置された導電体31
0と、第1及び第2接触体領域と導電体の上に配置さ
れ、かつ導電体の少くとも一部分を露出する開口部30
2とを有する層とを備えている。第1及び第2接触体領
域の大部分が前記層により被覆され、露出された導電体
310の一部分が選択的に除去されて、第1接触体領域
を第2接触体領域から電気的に分離され、導電性装置を
非導電性状態にすることで他の回路を保護できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製
造、処理工程、および検査に関する。さらに詳細にいえ
ば、本発明は、半導体装置に対する電荷誘起損傷の検出
に関する。
【0002】
【発明が解決しようとする課題】半導体装置の製造業者
にとって、処理工程で誘起される損傷は重大な関心事で
ある。このような損傷は、装置の劣化および歩留まりの
低下の原因となっている。工程により誘起される1つの
種類の損傷は、電荷誘起損傷である。プラズマ・エッチ
ングおよびプラズマで増強された沈着工程(これらの全
体はプラズマ帯電損傷と呼ばれる)、アッシュ、および
イオン注入などの期間中に、電荷誘起損傷が起こること
がある。技術の進歩に伴ってゲート酸化物の厚さが小さ
くなることとチヤンネル長の寸法が短くなることと、メ
タライゼーションのレベルが増加することと、エッチン
グおよび沈着のための高密度プラズマ源が出現したこと
とにより、電荷誘起損傷は特に重要になってきている。
【0003】エッチング工程のようなフォトレジスト
(さらに具体的にいえば、導電性のフォトレジスト)マ
スクを用いた工程段階における電荷の収集は、アンテナ
・パターンの端部または他の導電体の端部に沿って起こ
ることがある。けれども、(イオン注入および沈着のよ
うな)レジストを用いない工程段階では、電荷の収集は
アンテナ(または他の導電体)の面積領域にわたって起
こり得る。したがって、帯電の現象が面積領域で起こる
のかまたは周縁(端部)で起こるのかを確かめること
は、帯電現象が起こっている工程段階を正確に確認する
のに非常に有効である。
【0004】電荷誘起損傷の場合、アンテナに収集され
た電荷は、装置の酸化物にストレスを加える。さらに具
体的にいえば、MOSFET構造体では、アンテナに収
集された電荷はMOSFETのゲート酸化物にストレス
を加え、それによりこのストレスに関連してMOSFE
Tの劣化が誘起される。このストレスに関連する劣化と
しては、装置の寿命が短くなること、装置のゲート漏洩
が増大すること、または装置の閾値電圧が変化すること
などがある。
【0005】
【課題を解決するための手段】本発明の検査方式および
保護方式(これはまとめて「プレデータ(PREDAT
OR)」と呼ばれる)を用いて、電荷誘起損傷を検出す
る(そして減少することが多分可能)のに用いることが
できる。このような損傷は、プラズマ・エッチング工
程、アッシュ工程、イオン注入工程、およびプラズマで
増強された沈着工程の期間中に、起こることがある。
【0006】本発明の1つの実施例は、非導電状態にす
ることができる導電性装置構造体に関する実施例であ
る。前記導電性装置構造体は、半導体基板と、前記半導
体基板の上に配置されかつ一定の幅を有する第1接触体
領域と、前記半導体基板の上に配置されかつ前記第1接
触体領域から間隔距離を有して配置されかつ一定の幅を
有する第2接触体領域と、前記半導体基板の上に配置さ
れかつ前記第1接触体領域と前記第2接触体領域との間
に配置されかつ前記第1接触体領域と前記第2接触体領
域との間に非常に小さな電気抵抗値を有する経路が得ら
れるように配置された導電体と、前記第1接触体領域と
前記第2接触体領域と前記導電体との上に配置されかつ
それにより前記導電体の少なくとも一部分を露出する開
口部を有する層と、を有し、かつ前記第1接触体領域お
よび前記第2接触体領域の大部分が前記層により被覆さ
れ、かつ前記露出された導電体の少なくとも一部分を後
で除去することができそれにより前記第1接触体領域を
前記第2接触体領域から電気的に実質的に分離すること
ができる。前記層が、シリコン、ポリシリコン、アモル
ファス・シリコン、ポリマ、酸化物、窒化物、金属、ま
たはこれらの任意の組み合わせの群から選定された元素
からなる、複数個の層で構成されることができる、また
はフォトレジストで構成される1つの層であることがで
きる。前記第1導電性領域、前記第2導電性領域、およ
び前記導電体はすべて、同じ部材で構成することができ
る。この部材は、ポリシリコン、金属、導電性ポリマ、
ケイ化物、またはこれらの任意の組み合わせの群から選
定することができる。前記導電体の幅が、前記第1接触
体領域の幅および前記第2接触体領域の幅よりも小さ
い、または前記第1接触体領域の前記幅および前記第2
接触体領域の前記幅に実質的に等しい、または前記第1
接触体領域の幅および前記第2接触体領域の幅よりも大
きくできる。複数個の導電性装置を、異なる装置層の上
に作成することができる。さらに、前記部分のおのおの
の第1接触体領域を一緒に接続することにより、および
前記部分のおのおのの第2接触体領域を一緒に接続する
ことにより、前記複数個の導電性装置の一部分が並列に
接続されることが可能である。
【0007】本発明のまた別の実施例は、非導電状態に
することができる導電性装置に関する実施例である。こ
の装置は、半導体基板と、前記半導体基板の上に配置さ
れかつ一定の幅を有する第1導電性領域と、前記半導体
基板の上に配置されかつ前記第1導電性領域から離れて
配置されかつ一定の幅を有する第2導電性領域と、前記
半導体基板の上に配置されかつ前記第1導電性領域と前
記第2導電性領域との間に配置されかつそれにより前記
第1導電性領域と前記第2導電性領域との間に電気的に
導電性の経路が得られるように配置されかつ前記第1導
電性領域の幅および前記第2導電性領域の幅よりも小さ
な幅を有する第3導電性領域と、前記第1導電性領域と
前記第2導電性領域と前記第3導電性領域との上に配置
されかつ前記第1導電性領域と前記第2導電性領域との
大部分を被覆しかつ前記第3導電性領域の少なくとも一
部分をそれにより露出するための開口部を有する層と、
を有し、かつ後のエッチング工程の期間中、もし前記露
出された第3導電性領域の少なくとも大部分が除去され
るならば、前記第1導電性領域および前記第2導電性領
域が電気的に相互に分離される。前記第1導電性領域と
前記第2導電性領域と前記第3導電性領域とが、導電性
シリコン、ポリシリコン、ポリマ、アモルファス・シリ
コン、ケイ化物、および金属の群から選定される部材で
構成される。前記層はフォトレジストで構成することが
できる。
【0008】本発明のさらに別の実施例は、前記導電性
装置が利用された後、選択的に非導電性にすることがで
きる導電性装置構造体に関する実施例である。前記導電
性装置構造体は、半導体基板と、前記半導体基板の上に
配置された第1接触体領域と、前記半導体基板の上に配
置されかつ前記第1接触体領域から離れて配置された第
2接触体領域と、前記半導体基板の上に配置されかつ前
記第1接触体領域と前記第2接触体領域との間に配置さ
れかつそれにより前記第1接触体領域と前記第2接触体
領域との間に電気的に導電性の経路が得られるように配
置された導電体と、を有し、かつ前記導電体の少なくと
も一部分が選択的に除去されて前記第1接触体領域を前
記第2接触体領域から電気的に実質的に分離することが
できる。前記導電性装置を用いて、前記導電性装置を選
択的に非導電性状態にすることにより、他の回路を保護
することができる、または1つの回路素子を他の回路素
子から分離することができる。
【0009】
【発明の実施の形態】本発明のいくつかの実施例に関す
る下記説明は、主として図1から図6までの図面につい
て行われる。図1は本発明の第1実施例の図であり、図
2および図3は本発明の第2実施例の図であり、そして
図4から図6までの図は本発明の第3実施例の図であ
る。
【0010】図1は、トランジスタ構造体10の図であ
る。トランジスタ構造体10にはアンテナ11が接続さ
れている。トランジスタ10はゲート領域16を有す
る。ゲート領域16は活性領域18の上に配置される。
ゲート領域16の真下に、チヤンネル領域が配置される
ことが好ましい。ゲート領域16はパッド14に接続さ
れる。パッド14は、導電体12を通して、アンテナ1
1に接続される。導電体12は、図2および図3に示さ
れているように、単にヒューズであることができる。も
しこのヒューズが非導電状態になるならば、アンテナ1
1とパッド14とは相互に電気的に分離される。アンテ
ナ11をトランジスタ10から分離するこの性能は、ト
ランジスタ10の検査の期間中、電荷誘起損傷に対し重
要である。それは、トランジスタ10の測定の際、アン
テナ11の寄生効果がなくなるからである。換言すれ
ば、アンテナ11は非常に大きな静電容量を有し、そし
てこのような大きな静電容量はトランジスタ10の検査
の期間中において問題点を生ずるであろう。さらに、装
置からアンテナを分離することは、後での工程の際に誘
起される損傷から装置を守るのに役立つ。
【0011】アンテナ11の目的は、工程段階における
電荷を受け入れることである。1つの与えられた工程段
階または一連の工程段階において電荷が受け入れられた
後、アンテナ11がトランジスタ10から電気的に分離
され、そして1つの工程段階または複数個の工程段階に
おいて、トランジスタ10に電荷が供給されることによ
る損傷の程度を決定するといった、トランジスタ10の
検査を行うことができる。
【0012】アンテナ11は任意の形状に作成すること
ができる。実際、図1に示されているように、アンテナ
11はフィンガ13およびボディ15を有する。けれど
も図7および図8では、アンテナ702、712、72
2、732、742、752、802、812、82
2、832、842、および852は異なる形状を有す
る。図7および図8に示されたアンテナのいくつかは、
アンテナの周縁を増加するために、フィンガ714を有
する。図7および図8のフィンガ714は、図1のフィ
ンガ13と類似である。
【0013】アンテナの形状はそれ程重要ではないが、
アンテナ比(アンテナ比とは、トランジスタの活性領域
の面積に対する電荷収集電極の面積の比である)および
アンテナの周縁比(アンテナの周縁比とは、トランジス
タの活性領域の面積に対するアンテナの周縁の比であ
る)が重要である。アンテナの周縁が長くなればなる
程、帯電に関する「端部効果」がますます顕著になる。
そしてアンテナ比が大きくなればなる程、「面積効果」
がますます顕著になる。したがって、これらの比の一方
または両方が大きくなる時、電荷収集量は増大し、そし
て増大する比に伴うこのような尺度のトランジスタの劣
化は、電荷誘起劣化の証拠になる。アンテナに関するこ
のアンテナ比は10ないし200,000の範囲内にあ
ることができ、そしてアンテナ11の周縁比は0.6m
-1ないし60,000m-1であることができる。
【0014】検査方式の中で(図7および図8に示され
ているように)アンテナに連結された活性装置のアレイ
を用いる場合、周縁比を一定に保ったままアンテナ比を
系統的に変えることが重要であり、およびアンテナ比を
一定に保ったまま周縁比を系統的に変えることが重要で
ある。それにより、端部効果および面積効果を系統的に
調べることができる。図7および図8に示されているよ
うに、複数個のアンテナが共通の面積または共通の周縁
を有する。すなわち、アンテナ702、722、および
842は共通の面積A2を有し、アンテナ712、74
2、および812は共通の面積A3を有し、アンテナ7
32、および832は共通の面積A5を有し、アンテナ
722、742、および822は共通の周縁P2を有
し、アンテナ712、732、および842は共通の周
縁P3を有し、そしてアンテナ812、および832は
共通の周縁P4を有する。
【0015】図1のアンテナはフォーク状の形状を有す
る。この方式の構造により、アンテナの面積を大幅に増
加させることなく、アンテナの周縁を増加させることが
できる。さらに、パターンによって変化する帯電効果を
得るために、アンテナ・フィンガのピッチを変えること
ができる。この例として、アンテナ752および852
は同じ面積比と同じ周縁比とを有するが、これら2つの
アンテナのフィンガのピッチは異なる。さらに詳細にい
えば、アンテナ752のフィンガのピッチは3.5mで
あり、一方アンテナ852のフィンガのピッチは2.5
mである。したがって、前記で説明したように、アンテ
ナ11の形状は長方形、円形、または他の任意の幾何学
的形状であることができる。
【0016】図2および図3は、本発明の第2実施例の
図である。さらに、この第2実施例は、図7および図8
において装置716としてまた示されている。本発明の
第2実施例は、一種の「ヒューズ」である。この実施例
の「ヒューズ」は、抵抗値の小さな素子(この素子の抵
抗値は事実上ゼロであることが好ましい)であり、そし
てその物理的状態が変化して回路が開放状態になる(ま
たは少なくとも非常に大きな抵抗値の素子になる)こと
ができる。従来のヒューズは同じ機能を行うことができ
るが、ヒューズを非導電状態にするには電気的インパル
スまたはレーザのいずれかによるエッチングが必要であ
る。けれども、本発明のヒューズは、エッチング工程に
より非導電状態になる。
【0017】図2は、本発明の第2実施例のSEM写真
である。図2のSEM写真は図3の領域308および3
10を示したもので、図3の図2−図2で示された線に
沿って得られた画像である。
【0018】図3は、本発明の第2実施例の平面図であ
る。この実施例は、基本的には回路素子であって、それ
にエッチング工程が行われるまでは、ゼロに近い抵抗値
または小さな抵抗値のいずれかを有し、それにより、こ
の回路は非導電状態または少なくとも非常に大きな抵抗
値の導電状態のいずれかになる。回路素子300は、パ
ッド領域304および306と、第1ステップ・ダウン
領域308と、第2ステップ・ダウン領域310とを有
する。回路素子300は、シリコン、ポリシリコン、ポ
リマ(導電性のポリマであることが好ましい)、または
金属のような、導電性の部材で製造されることが好まし
い。開口部302は、次の層(回路素子300の上に配
置される層)の中の開口部を表し、それにより、領域3
10および少なくとも領域310の一部分が露出された
ままになる。開口部302は重要である。それは、領域
310および308の少なくとも一部分をエッチングに
より除去することができるからであり、したがって、領
域304を領域306から電気的に分離することができ
る。けれども、開口部302は小さな開口部であるの
で、このようなエッチング工程により、他の回路素子が
影響を受けることは非常に少ない。
【0019】回路素子300の上に作成される層(エッ
チングにより開口部302がその中に作成される層)は
異なる部材で作成することができ、そして1個または複
数個の層で作成することができる。これらの次の層は、
シリコン、酸化物、窒化物、金属、ポリシリコン、アモ
ルファス・シリコン、ポリマ、または他の任意の金属ま
たは誘電体で作成することができる。この次の層は、フ
ォトレジストのようなマスク層でさえあることができ
る。
【0020】領域308および310は、それぞれ、
「第1ステップ・ダウン領域」および「第2ステップ・
ダウン領域」と呼ばれる。領域308および領域310
は同じ幅を有することができる、または領域310の幅
は、領域308の幅よりもまたは領域304/306の
幅さえよりも大きいことができる。実際、領域308、
310、および304/306はすべて同じ幅を有する
ことができる。領域310は、エッチング工程の期間中
にさらに容易に除去することができるように、寸法が小
さいことが好ましい。それは、もし開口部302が整合
して配置されていないならば、またはエッチング工程が
適切に実行されないならば、少なくとも領域310の大
部分が除去されることなく、領域304および306が
分離されることになるであろう。
【0021】(図1の導電体12に関して前記で説明し
たように)領域304および306を他の回路素子にま
で延長することにより、領域304および306を他の
回路素子に接続することができる。さらに、接触体また
は貫通孔を用いることにより、領域304および306
を他の回路素子に接続することができる。さらに、複数
個の「ヒューズ」300を並列に接続することができ
る。複数個の異なる装置レベルにヒューズを備えること
により、そして接触体または貫通孔を用いてこれらの装
置を相互に接続することにより、この並列接続を達成す
ることができる。
【0022】この方式の「ヒューズ」は、従来の方法に
比べていくつかの利点を有する。第1の利点は、多くの
これらの回路素子は、非導電状態にまたは少なくとも非
常に抵抗値が大きな状態に、一度になることができるこ
とである。(回路素子がポリシリコンで作成されている
場合)決定的でない酸化物エッチングとその後のポリシ
リコン・エッチングとを用いることにより、このことを
達成することができる。第2の利点は、ヒューズを非導
電状態にするのに、この方式の「ヒューズ」はレーザま
たは電気的パルスを必要としないことである。従来の方
法は、典型的な場合、レーザまたは電気的パルスのいず
れかを用いてこのことが実行されており、このために、
このような大きなエネルギの作用を受ける他の回路素子
に損傷が生ずることがある、または後に残骸を残す(そ
れにより、漏洩路が生ずることがある)ことにより他の
回路素子に損傷を生ずることがある。第3の利点は、
「ヒューズ」の両端の抵抗値を制御することができるこ
とである。非常に小さな抵抗値が要求されている図1の
ような応用において、このことは特に重要である。第4
の利点は、用いることができるこの方式の「ヒューズ」
の数に制限がないことである。それは、この方式の「ヒ
ューズ」を多数個用いることにより、処理量に影響がな
いからである。
【0023】前記で説明したように、アンテナをトラン
ジスタから選択的に分離するために、図1の構造体の中
で「ヒューズ」300を用いることができる。さらに、
「ヒューズ」300を他の方法の中で用いることができ
る。工程段階の期間中、回路素子を電荷誘起損傷から保
護するために用いることができる。回路の特性に影響を
与えないように、「ヒューズ」は後で非導電状態にされ
る。さらに、「ヒューズ」は1つの工程段階から回路素
子を保護するのに用いることができ、一方、1つの工程
段階だけの影響を調べるのに用いることができるよう
に、他の工程段階から回路素子を保護しないことができ
る。換言すれば、本発明の「ヒューズ」は、他のヒュー
ズを導電状態に保ったまま、種々の装置レベルにおいて
非導電状態を作ることができる。いくつかの「ヒュー
ズ」または全部の「ヒューズ」を非導電状態にするため
に、これらの種々の装置レベルにおいて異なるマスクを
用いることによっても、このことを達成することができ
る。また、本発明の「ヒューズ」は、実質的に任意の導
電性部材で作成することができる。
【0024】図4a〜図4cは、本発明の別の実施例の
図である。図4a〜図4cの回路は、第1実施例のアン
テナと第1実施例の「ヒューズ」とを用いている。けれ
ども、種々の工程段階で起こり得る電荷誘起損傷の範囲
を決定するために、これらの回路を用いることができ
る。図4a〜図4cの回路は差動増幅器である。これら
の差動増幅器は、同等の番号が付された素子を有してい
る。電源電圧が接続点402および408に供給され
る。接続点414は基板(基板はアースであることが好
ましい)に接続されることが好ましい。トランジスタ4
04は適切なバイアスを供給する。
【0025】図4aの回路は、トランジスタ(トランジ
スタ404)に対して起こり得る電荷誘起損傷の範囲を
決定するために用いられる。このことを達成するため
に、装置が工程段階にある間、「ヒューズ」418は導
電状態のままである。装置400の全体が製造される
間、「ヒューズ」418は導電状態のままであることが
できる、また、1つまたは複数の工程段階の後におい
て、「ヒューズ」418を非常導電状態にすることがで
きる。それにより、「ヒューズ」418が非常導電状態
にされる前に、これらの工程段階で起こる電荷誘起損傷
が原因でトランジスタ410に生ずる損傷を分離するこ
とができる。前記で説明したように、アンテナ420に
収集された電荷が原因になっての電荷誘起損傷により、
トランジスタ410は劣化するであろう。アンテナ42
0は、任意の形状のアンテナであることができる。
【0026】トランジスタ412は導電体である「ヒュ
ーズ」416を通して基板に接続されるから、装置の限
定された露出により起こる他の典型的な製造欠陥および
わずかの電荷誘起損傷以外では、トランジスタ412は
損傷されないはずである。工程段階で電荷にさらされる
露出が異なることから生ずるトランジスタ410とトラ
ンジスタ412との差は、ゼロでないV0 の値を生ずる
であろう。この測定を行うために、図4aおよび図4c
において、ヒューズ418とヒューズ424の両方が非
導電状態になり、そして電圧V1が接続点422および
424に加えられる。電荷誘起損傷にさらされる露出が
異なることにより、トランジスタ410および412に
対し異なる電気的特性が存在するであろうから、V0 に
ゼロでない値が生ずるであろう。ゼロでないV0 の値
は、トランジスタ412に比べて、トランジスタ410
がどの程度の損傷を受けるかという程度を表す。V0 に
対する値が大きくなればなる程、トランジスタ410と
トランジスタ412との間の差は大きい。
【0027】図4bおよび図4cにおいて、電荷誘起損
傷による図4aのトランジスタ410の損傷の量をトラ
ンジスタ412に比べて決定するために、制御回路40
1が用いられる。制御回路401は回路400と同じウ
エハの上に備えられるが、トランジスタ410とトラン
ジスタ412との両方が、回路401の基板に電気的に
接続される。したがって、トランジスタ410とトラン
ジスタ412との両方は、同じ量の電荷誘起損傷を受け
るはずである。したがって、V0 に対するゼロでないす
べての値は標準的工程段階による欠陥の結果であり、必
ずしも電荷誘起欠陥によるものではない。電荷誘起損傷
のためであるとすることができるV0 値の程度を回路4
00に対して決定するために、したがって、電荷誘起欠
陥のためであるとすることができる損傷の程度を図4a
のトランジスタ410に対して決定するために、回路4
01のV0 値を回路400のV0 値に対して比較するこ
とができる。
【0028】回路401の製造の後、回路401の「ヒ
ューズ」418および416を非導電状態にすることに
より、回路401に対するV0 の値の測定を達成するこ
とができる。このヒューズが非導電状態になった後、端
子422および端子424に電圧V1を加えることがで
き、そしてV0 を測定することができる。
【0029】図5a〜図5dにおいて、図5aは、アン
テナ506および「ヒューズ」504を通して電荷誘起
損傷の作用を受けるトランジスタ502を単に示した図
である。1つの「帯電した」工程段階に対し、または複
数個の「帯電した」工程段階に対し、またはすべての
「帯電した」工程段階に対し電荷誘起損傷の量を限定す
ることができるように、1つの工程段階、または複数個
の工程段階、またはすべての工程段階の後、「ヒュー
ズ」504を非導電状態にすることができる。検査の期
間中、端子508および510に電源電圧が加えられ
る。図5dの回路は、制御回路である。この制御回路
は、接続点524とトランジスタ502の2つのソース
/ドレイン領域との間に接続された、ヒューズ520お
よび522を有する。図5dのトランジスタ502は、
接続点524と「ヒューズ」504とを通してトランジ
スタ502のゲートが基板に接続されるという事実によ
り、最小の電荷誘起損傷の作用を受けるはずである。そ
れぞれの回路に対する電荷誘起損傷の程度を決定するた
めに、図5dの制御回路は図5a〜図5cの回路と比べ
ることができる。
【0030】図5bおよび図5cの回路は、ダイオード
512および516が配置されている以外は、図5aの
回路と同じである。図5bの回路は負電荷分路を表し、
一方図5cの回路は正電荷分路を表す。換言すれば、ト
ランジスタ502を損傷する電荷の極性を決定するため
に、図5bおよび図5cの回路を用いることができる。
さらに、ダイオード512および516は、逆バイアス
のブレークダウン電圧を増加するために、直列接続され
たダイオードであることができる。さらに、ダイオード
512および516は工程段階中のすべての照明から遮
蔽を行うことができ、そしてこのような照明のないダイ
オードを備えた回路と比べることができる。
【0031】前記で説明したように、異なる理由で「ヒ
ューズ」504を非導電状態にすることができる。第1
の理由は、トランジスタ502が次の工程段階で経験す
る電荷損傷の量を大幅に小さくするようにトランジスタ
502をアンテナ506から分離するために、非導電状
態にすることができることである。第2の理由は、トラ
ンジスタ502の検査を容易に行うことができるように
アンテナ506または接続点514が寄生する状態から
トランジスタ502を分離するために、非導電状態にす
ることができることである。
【0032】図6aおよび図6bの回路は、本発明のま
た別の実施例の図である。回路600はトランジスタ6
02を有する。トランジスタ602のゲートはアンテナ
608に接続され、そして(「ヒューズ」610を通し
て)基板に接続される。「ヒューズ」610が導電状態
にある限り、回路600のトランジスタ602は最小限
の電荷誘起損傷を受けるはずである。けれども、(図6
bの回路601によって示されているように)「ヒュー
ズ」610がいったん非導電状態になると、トランジス
タ602はアンテナ608によって収集された電荷の作
用を受けるであろう。(回路600で実行されるよう
に)トランジスタ602を保護する性能は、そしてそれ
から1個または複数個の工程段階の後、トランジスタ6
02が電荷誘起損傷の作用を受けることを可能にする性
能は、金属エッチング後といった次の工程段階において
装置が損傷を受ける程度を決定することが容易である。
さらに、「ヒューズ」を接続点614とアンテナ608
との間に配置することができ、それにより、1個または
複数個の工程段階の後、(トランジスタ602が電荷誘
起損傷の作用を受ける結果)「ヒューズ」610を非導
電状態にすることができ、そして次に接続点614とア
ンテナ608との間の「ヒューズ」を非導電状態にし、
それにより、帯電損傷の量を中間レベルの工程段階に対
して決定できるように、トランジスタ602の帯電の量
を小さくすることができる。この他のすべての工程段階
の効果を完全になくすることは、中間レベルの工程段階
に続いてヒューズ609を加えることにより可能であ
る。
【0033】図7および図8は、本発明のさらに別の実
施例を用いた検査のための異なる装置の図である。これ
らの装置に複数個の「ヒューズ」716が用いられる。
これらの「ヒューズ」は、そのアンテナからこれらの装
置を保護する、またはアンテナから特定の装置を選択的
に保護する、のいずれかを行う。さらに、異なる面積領
域と異なる周縁とを有する複数個のアンテナが示されて
いる。これらの複数個のアンテナはフィンガ714を有
する。これらのフィンガ714に関しては、フィンガの
長さと幅とフィンガの間の間隔距離は、種々に変えるこ
とができる。
【0034】本発明の特定の実施例が前記において説明
されたが、前記説明は、本発明の範囲がこれらの実施例
に限定されることを意味するものではない。本発明の多
くの変更実施例が可能であることは、当業者にはすぐに
分かるであろう。本発明の範囲は、これらの変更実施例
をすべて包含するものと理解しなければならない。
【0035】以上の説明に関して更に以下の項を開示す
る。 (1) 半導体基板と、前記半導体基板の上に配置さ
れ、かつ一定の幅を有する、第1接触体領域と、前記半
導体基板の上に配置されかつ前記第1接触体領域から間
隔距離を有して配置され、かつ一定の幅を有する、第2
接触体領域と、前記半導体基板の上に配置されかつ前記
第1接触体領域と前記第2接触体領域との間に配置さ
れ、かつ前記第1接触体領域と前記第2接触体領域との
間に非常に小さな電気抵抗値を有する経路が得られるよ
うに配置された、導電体と、前記第1接触体領域と前記
第2接触体領域と前記導電体との上に配置され、かつ前
記導電体の少なくとも一部部を露出するための開口部を
有し、かつ前記第1接触体領域と前記第2接触体領域と
の大部分を被覆する、層と、を有し、かつ前記露出した
導電体の少なくとも一部分を後で除去することができ、
それにより、前記第1接触体領域を前記第2接触体領域
から電気的に実質的に分離する、非導電状態にすること
が可能な導電性装置構造体。 (2) 第1項記載の導電性装置構造体において、前記
層が複数個の層で構成される、前記導電性装置構造体。 (3) 第1項記載の導電性装置構造体において、前記
層がフォトレジスト層で構成される、前記導電性装置構
造体。 (4) 第2項記載の導電性装置構造体において、前記
層が、シリコン、ポリシリコン、アモルファス・シリコ
ン、ポリマ、酸化物、窒化物、金属、またはこれらの任
意の組み合わせの群から選定された元素からなる複数個
の層で構成される、前記導電性装置構造体。 (5) 第2項記載の導電性装置構造体において、前記
第1導電性領域と前記第2導電性領域と前記導電体とが
すべて同じ部材で構成される、前記導電性装置構造体。 (6) 第1項記載の導電性装置構造体において、前記
層が誘電体層で構成される、前記導電性装置構造体。 (7) 第6項記載の導電性装置構造体において、前記
同じ部材が、ポリシリコン、金属、導電性ポリマ、ケイ
化物、またはこれらの任意の組み合わせの群から選定さ
れる、前記導電性装置構造体。 (8) 第1項記載の導電性装置構造体において、前記
導電体の幅が前記第1接触体領域の幅および前記第2接
触体領域の幅よりも小さい、前記導電性装置構造体。 (9) 第1項記載の導電性装置構造体において、前記
導電体の幅が前記第1接触体領域の前記幅および前記第
2接触体領域の前記幅に実質的に等しい、前記導電性装
置構造体。 (10) 第1項記載の導電性装置構造体において、前
記導電体の幅が前記第1接触体領域の幅および前記第2
接触体領域の幅よりも大きい、前記導電性装置構造体。 (11) 第1項記載の導電性装置構造体において、複
数個の導電性装置が異なる装置層の上に作成される、前
記導電性装置構造体。 (12) 第11項記載の導電性装置構造体において、
前記部分のおのおのの第1接触体領域を一緒に接続する
ことによりおよび前記部分のおのおのの第2接触体領域
を一緒に接続することにより、前記複数個の導電性装置
の一部分が並列に接続される、前記導電性装置構造体。
【0036】(13) 半導体基板と、前記半導体基板
の上に配置され、かつ一定の幅を有する、第1導電性領
域と、前記半導体基板の上に配置されかつ前記第1導電
性領域から離れて配置され、かつ一定の幅を有する、第
2導電性領域と、前記半導体基板の上に配置されかつ前
記第1導電性領域と前記第2導電性領域との間に配置さ
れ、かつそれにより前記第1導電性領域と前記第2導電
性領域との間に電気的に導電性の経路が得られるように
配置され、かつ前記第1導電性領域の幅および前記第2
導電性領域の幅よりも小さな幅を有する、第3導電性領
域と、前記第1導電性領域と前記第2導電性領域と前記
第3導電性領域との上に配置され、かつ前記第1導電性
領域と前記第2導電性領域との大部分を被覆し、かつ前
記第3導電性領域の少なくとも一部分をそれにより露出
するための開口部を有する、層と、を有し、かつ後のエ
ッチング工程の期間中、もし前記露出された第3導電性
領域の少なくとも大部分が除去されるならば、前記第1
導電性領域および前記第2導電性領域が電気的に相互に
分離される、非導電状態にすることができる導電性装
置。 (14) 第13項記載の装置において、前記第1導電
性領域と前記第2導電性領域と前記第3導電性領域と
が、導電性シリコン、ポリシリコン、ポリマ、アモルフ
ァス・シリコン、ケイ化物、および金属の群から選定さ
れる部材で構成される、前記装置。 (15) 第13項記載の装置において、前記層がフォ
トレジストで構成される、前記装置。 (16) 第13項記載の装置において、前記層が少な
くとも1つの層で構成される、前記装置。 (17) 半導体基板と、前記半導体基板の上に配置さ
れた第1接触体領域と、前記半導体基板の上に配置さ
れ、かつ前記第1接触体領域から離れて配置される、第
2接触体領域と、前記半導体基板の上に配置されかつ前
記第1接触体領域と前記第2接触体領域との間に配置さ
れ、かつそれにより前記第1接触体領域と前記第2接触
体領域との間に電気的に導電性の経路が得られるように
配置される、導電体と、を有し、かつ前記導電体の少な
くとも一部分が選択的に除去され、それにより前記第1
接触体領域を前記第2接触体領域から電気的に実質的に
分離することができる、導電性装置が利用された後選択
的に非導電状態にすることができる導電性装置構造体。 (18) 第17項記載の導電性装置において、前記導
電性装置を選択的に非導電状態にすることにより他の回
路素子を保護するために前記導電性装置を用いることが
できる、前記導電性装置。 (19) 第17項記載の導電性装置において、前記導
電性装置を選択的に非導電状態にすることにより1つの
回路素子を他の回路素子から保護するために前記導電性
装置を利用することができる、前記導電性装置。
【0037】(20) 本発明の1つの実施例は、非導
電状態にすることができる導電性装置構造体(図3の
「ヒューズ」300)である。前記導電性装置構造体
は、半導体基板と、前記半導体基板の上に配置されかつ
一定の幅を有する第1接触体領域(図3の領域306)
と、前記半導体基板の上に配置されかつ前記第1接触体
領域から間隔距離を有して配置されかつ一定の幅を有す
る第2接触体領域(図3の領域304)と、前記半導体
基板の上に配置されかつ前記第1接触体領域と前記第2
接触体領域との間に配置されかつ前記第1接触体領域と
前記第2接触体領域との間に非常に小さな電気抵抗値を
有する経路が得られるように配置された導電体(図3の
領域310)と、前記第1接触体領域と前記第2接触体
領域と前記導電体との上に配置されかつそれにより前記
導電体の少なくとも一部分を露出する開口部を有する層
(図3の開口部302)と、を有し、かつ前記第1接触
体領域および前記第2接触体領域の大部分が前記層によ
り被覆され、かつ前記露出された導電体の少なくとも一
部分を後で除去することができ、それにより前記第1接
触体領域を前記第2接触体領域から電気的に実質的に分
離することができる。
【関連する特許/出願中特許】下記の同じ譲渡人に譲渡
された特許/出願中特許の内容は、参考として本発明の
中に取り込まれている。 特許番号/シリアル番号 受付日 TIケース番号 TI−21801
【図面の簡単な説明】
【図1】本発明の第1実施例の平面図であって、「アン
テナ」に接続されたトランジスタの図。
【図2】本発明の第2実施例のSEM写真。
【図3】本発明の第2実施例の平面図であって、ヒュー
ズの図。
【図4】本発明の第3実施例の回路図であって、Aは電
荷誘起損傷検出のための差動対の図、Bは電荷誘起損傷
検出のためのまた別の差動対の図、Cは電荷誘起損傷検
出のためのさらに別の差動対の図。
【図5】本発明のまた別の実施例の回路図であって、A
は電荷誘起損傷の極性を検出するための回路図、Bは電
荷誘起損傷の極性を検出のための別の回路図、Cは電荷
誘起損傷の極性を検出のためのまた別の回路図、Dは電
荷誘起損傷の極性を検出のためのさらに別の回路図。
【図6】本発明のさらに別の実施例の回路図であって、
Aは金属エッチング後の損傷検出のための1つの方法を
示す図、Bは金属エッチング後の損傷検出のための別の
方法を示す図。
【図7】本発明の実施例を設置した装置の平面図。
【図8】本発明の実施例を設置したまた別の装置の平面
図。
【符号の説明】
306 第1接触体領域 304 第2接触体領域 310 導電体 302 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフ マッキー アメリカ合衆国テキサス州グレープバイ ン,ラグナ ビスタウェイ 1517 (72)発明者 デビッド ナウリン アメリカ合衆国テキサス州ダラス,スキル マン ロード 9340,アパートメント ナ ンバー 714 (72)発明者 ポール ニコリアン アメリカ合衆国テキサス州ダラス,アメス ベリー ドライブ 5657,アパートメント ナンバー 2013

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 前記半導体基板の上に配置され、かつ一定の幅を有する
    第1接触体領域と、 前記半導体基板の上に配置され、かつ前記第1接触体領
    域から間隔距離を有して配置され、かつ一定の幅を有す
    る第2接触体領域と、 前記半導体基板の上に配置され、かつ前記第1接触体領
    域と前記第2接触体領域との間に配置され、かつ前記第
    1接触体領域と前記第2接触体領域との間に非常に小さ
    な電気抵抗値を有する経路が得られるように配置された
    導電体と、 前記第1接触体領域と前記第2接触体領域と前記導電体
    との上に配置され、かつ前記導電体の少なくとも一部分
    を露出するための開口部を有し、かつ前記第1接触体領
    域と前記第2接触体領域との大部分を被覆する層と、を
    有し、かつ前記露出した導電体の少なくとも一部分を後
    で除去することができ、それにより、前記第1接触体領
    域を前記第2接触体領域から電気的に実質的に分離する
    ための非導電状態にすることが可能な導電性装置構造
    体。
JP8271193A 1995-10-12 1996-10-14 エッチング工程により非導電状態にすることが可能な導電性装置構造体 Pending JPH09139459A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US005172 1987-01-20
US517295P 1995-10-12 1995-10-12

Publications (1)

Publication Number Publication Date
JPH09139459A true JPH09139459A (ja) 1997-05-27

Family

ID=21714529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8271193A Pending JPH09139459A (ja) 1995-10-12 1996-10-14 エッチング工程により非導電状態にすることが可能な導電性装置構造体

Country Status (2)

Country Link
JP (1) JPH09139459A (ja)
KR (1) KR970024026A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393603B1 (en) 1998-12-10 2002-05-21 Nec Corporation Circuit design method calculating antenna size of conductive member connected to gate oxide film of transistor with approximate expression
JP2006173194A (ja) * 2004-12-13 2006-06-29 Elpida Memory Inc 半導体装置の製造方法及び半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043832B1 (ko) * 2008-03-11 2011-06-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393603B1 (en) 1998-12-10 2002-05-21 Nec Corporation Circuit design method calculating antenna size of conductive member connected to gate oxide film of transistor with approximate expression
JP2006173194A (ja) * 2004-12-13 2006-06-29 Elpida Memory Inc 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
KR970024026A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US6016062A (en) Process related damage monitor (predator)--systematic variation of antenna parameters to determine charge damage
EP0678909B1 (en) Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher
KR100866960B1 (ko) 반도체 집적 회로
KR0170456B1 (ko) 반도체 장치 및 그 제조방법
US8241928B2 (en) Test structure and method for detecting charge effects during semiconductor processing
US10651136B2 (en) Technique for decoupling plasma antennae from actual circuitry
JP3124144B2 (ja) 半導体装置
US6117745A (en) Bistable fuse by amorphization of polysilicon
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
KR19980063956A (ko) 플라즈마 손상을 억제하기 위한 보호 구조
JP4267297B2 (ja) 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法
US8183664B2 (en) Electrostatic discharge protection device, method of manufacturing the same, method of testing the same
US6441397B2 (en) Evaluation of semiconductor chargeup damage and apparatus therefor
RU2213390C2 (ru) Полупроводниковая интегральная схема с защитным покрытием поверхности
CN100593233C (zh) 利用延迟反转点技术检测充电效应的测试结构与方法
US6929965B2 (en) Early response to plasma/charging damage by special pattern design of active region
US5179433A (en) Breakdown evaluating test element
US6143579A (en) Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
KR0142118B1 (ko) 반도체 메모리 소자 제조방법
US6429452B1 (en) Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process
JPH0778829A (ja) 半導体装置の製造方法
US6359461B1 (en) Test structure for determining the properties of densely packed transistors
JP3333155B2 (ja) プラズマダメージ評価用tegパターンおよびそれを用いた評価方法
JPH036661B2 (ja)
KR100490333B1 (ko) 바이폴라트랜지스터및그제조방법