JPH09146828A - メモリ制御装置およびメモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 データをメモリに書き込みつつそのデータを
読み出すことができ、その際にまだデータが書かれてい
ないメモリ領域からの読み出しを防止でき、且つ低コス
トで実現できるメモリ制御装置などを提供する。 【解決手段】 複数のデータ源またはデータ転送先と一
つのメモリとの間で、並行してデータ列のメモリ書き込
みまたはメモリ読み出しを行うメモリ制御装置におい
て、一定周期Ｔで１メモリアドレス単位のメモリ書き込
みまたはメモリ読み出しを行う第１のデータ源またはデ
ータ転送先による１メモリアドレスのメモリアクセス終
了から、上記一定周期Ｔよりもメモリアクセスタイムの
２倍の時間だけ短かい期間のみ、上記第１のデータ源ま
たはデータ転送先以外のデータ源またはデータ転送先か
らのメモリアクセス要求を許可する構成にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル複写
機、ファクシミリ装置、プリンタ、スキャナ、情報処理
装置などに用いられるメモリ制御装置に係り、特に複数
のデータ源またはデータ転送先と一つのメモリとの間
で、並行してデータ列のメモリ書き込みまたはメモリ読
み出しを行うことができるメモリ制御装置に関する。

【０００２】

【従来の技術】ディジタル複写機では、多部数コピーな
どのために例えば１ページ分のデュアルポートのフレー
ムメモリを備え、スキャナにより読み取った画像データ
をフレームメモリに書き込みつつ、そのフレームメモリ
から画像データを読み出して蓄積メモリ（例えば磁気デ
ィスク装置）に格納したりしている。同様に、ファクシ
ミリ装置でも、スキャナにより読み取った画像データを
フレームメモリに書き込みつつ、そのフレームメモリか
ら画像データを読み出して送信したり、受信した画像デ
ータをフレームメモリに書き込みつつ、その画像データ
を読み出して記録紙に出力したりしている。図１２およ
び図１３に、上記のように複数のデータ源またはデータ
転送先と一つのメモリとの間で並行してデータ列のメモ
リ書き込みまたはメモリ読み出しを行う従来技術を示
す。図１２はデュアルポートメモリ５１を用いた例で、
第１のバス５２を介してデータ源５６からのデータを第
１のポート５４よりデュアルポートメモリ５１に書き込
み、第２のバス５３を介してデュアルポートメモリ５１
の第２のポート５５よりデュアルポートメモリ５１のデ
ータを読み出してデータ転送先５７に転送している。図
１３は複数チャネルを備えたＤＭＡコントローラ５９を
用いた例で、一つのバス６０にデータ源５６、データ転
送先５７、メモリ５８、ＤＭＡコントローラ５９を接続
し、ＤＭＡコントローラ５９の一つのチャネルのアドレ
ッシングに従ってデータ源５６からメモリ５８への書き
込みを行いつつ、ＤＭＡコントローラ５９の他のチャネ
ルのアドレッシングに従ってメモリ５８からデータ転送
先５７への読み出しを行っている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
たようなデュアルポートメモリを用いた方式では、メモ
リのアドレスバスおよびデータバスのための端子数が２
倍になるため、コストが高くなるのみならず、実装密度
も低下し、また、ＤＭＡコントローラを用いた方式で
は、高機能のＤＭＡコントローラであれば制御が複雑に
なりコストが高くなり、一方、低機能のＤＭＡコントロ
ーラであれば適用上の制約が多くなる。さらに、いずれ
の方式においても、書き込みつつ読み出す際に読み出し
アドレスが書き込みアドレスより大きくてもメモリアク
セスが許可されてしまうため、その点に留意して用いな
いと、まだ書かれていないアドレスからの読み出しが行
われるという問題が発生する。本発明は、上記のような
従来技術の問題を解決し、データをメモリに書き込みつ
つそのデータを読み出すことができ、その際にまだデー
タが書かれていないメモリ領域からの読み出しを防止で
き、且つ低コストで実現できるメモリ制御装置などを提
供することにある。

【０００４】

【課題を解決するための手段】上記課題を解決する手段
として、本発明に係るメモリ制御装置の請求項１記載の
発明は、複数のデータ源またはデータ転送先と一つのメ
モリとの間で、並行してデータ列のメモリ書き込みまた
はメモリ読み出しを行うメモリ制御装置において、一定
周期Ｔで１メモリアドレス単位のメモリ書き込みまたは
メモリ読み出しを行う第１のデータ源またはデータ転送
先による１メモリアドレスのメモリアクセス終了から、
上記一定周期Ｔよりもメモリアクセスタイムの２倍の時
間だけ短かい期間のみ、上記第１のデータ源またはデー
タ転送先以外のデータ源またはデータ転送先からのメモ
リアクセス要求を許可する構成にした。本発明に係るメ
モリ制御装置の請求項２記載の発明は、上記請求項１記
載の発明において、第１のデータ源のメモリ書き込みの
ための第１のアドレス発生部と、少なくとも１個のデー
タ転送先のメモリ読み出しのための第２のアドレス発生
部と、上記二つのアドレス発生部の発生するアドレスの
大小を比較し、第２のアドレス発生部の発生するアドレ
スが第１のアドレス発生部の発生するアドレスよりも大
きくないときのみメモリアクセス許可信号を出力するア
ドレス比較部とを備えた構成にした。本発明に係るメモ
リ制御装置の請求項３記載の発明は、複数のデータ源ま
たはデータ転送先とメモリとの間で並行してデータ列の
メモリ書き込みまたはメモリ読み出しを行うメモリ装置
において、二つのフレームメモリと、一つのデータ源よ
り入力された画像データを上記二つのフレームメモリに
同時に記憶し、６憶後、どちらか一方のフレームメモリ
より記憶された画像データを読み出して第１のデータ転
送先に出力する第１の記憶制御部と、上記第１の記憶制
御部が画像データ記憶終了後一方のフレームメモリより
画像データ読み出し中に、他方のフレームメモリより記
憶された画像データを読み出し、第２の転送先に転送す
る第２の記憶制御部とを備えた構成にした。

【０００５】

【作用】上記のように構成したので、請求項１記載のメ
モリ装置では、第１のデータ源またはデータ転送先によ
るメモリアクセスを一定周期Ｔで行い、そのメモリアク
セスを妨げることなく上記第１のデータ源またはデータ
転送先以外のデータ源またはデータ転送先によるメモリ
アクセスを同一のメモリに対し並行して行うことができ
る。請求項２記載のメモリ装置では、第１のデータ源が
メモリに書き込みつつデータ転送先がそのデータをメモ
リから読み出すとき、第１のデータ源がデータを書き込
んでいないメモリ領域からデータ転送先がメモリ読み出
しを行うということがなくなる。請求項３記載のメモリ
装置では、一つのデータ源がメモリに書き込んだ同一の
データを、二つのデータ転送先が相互に依存しないタイ
ミングで並行して読み出せる。

【０００６】

【発明の実施の形態】以下、図面により本発明の実施の
形態例を詳細に説明する。図１は、本発明のメモリ制御
装置をディジタル複写機に用いた例である。図示したよ
うに、このディジタル複写機はスキャナ制御部３１、露
光ランプ３２およびイメージセンサ（例えばＣＣＤ）３
３などを有する読取り部３を備え、該読取り部３内の原
稿台３４に沿って移動可能な露光ランプ３２により原稿
Ｓをスキャン露光し、その反射光をイメージセンサ３３
により光電変換する。この光電変換された電気信号は読
取り部３内のＩＰＵ（イメージプロセッシングユニッ
ト）３５により様々な画像処理を加えられ、ディジタル
化された画像データとして画像同期信号と共に記憶部１
または像形成部４の書込み部４１に送られる。なお、ス
キャナ制御部３１は上記のプロセスを実行する際に、各
種センサの検知、駆動モータの制御、ＩＰＵ３５へのパ
ラメータ設定を行う。像形成部４では、帯電チャージャ
４３によって一様に帯電された一定回転する感光体４２
を、書込み部４１からの画像データで変調されたレーザ
ー光により露光する。これによ６感光体４２には静電潜
像ができ、それを現像装置４４によりトナーで現像し顕
像化したトナー像とする。

【０００７】また、あらかじめ給紙コロによって給紙ト
レイ５０より給紙搬送されレジストローラで待機してい
た転写紙を、感光体４２の回転とタイミングを図って搬
送し、転写チャージャ４５によって感光体上のトナーを
転写紙に静電転写し、分離チャージャ４６によって転写
紙を感光体４２より分離する。その後、転写紙上のトナ
ー像を定着装置４７により加熱定着し、排紙ローラによ
り排紙トレイに排紙する。一方、静電転写後の感光体４
２に残留したトナー像は、クリーニング装置により除去
され、感光体４２は除電チャージャ４８により除電され
る。なお、プロッタ制御部４９は以上のプロセスを実行
するために、各種センサの検知、駆動モータなどの制御
を行う。

【０００８】図２は、読取り部３内のＩＰＵ３５より出
力される信号のタイミングチャートである。図に示すフ
レームゲート信号（／ＦＧＡＴＥ）は画像領域の副走査
方向（図１および図３参照）の画像有効範囲を示す信号
で、この信号がＬｏｗレベルの間の画像データが有効と
される。図示したように、この／ＦＧＡＴＥ信号はライ
ン同期信号（／ＬＳＹＮＣ）の立ち下がりでＬｏｗレベ
ルになり、それから複数番目の／ＬＳＹＮＣの立ち下が
りでＨｉｇｈレベルになる。／ＬＳＹＮＣ信号は各主走
査（図３参照）の冒頭で、画素同期信号（ＰＣＬＫ）の
立上がりに同期して「信号あり」状態（Ｌｏｗレベル）
になる所定パルス幅の信号で、複数番目後のＰＣＬＫに
同期して、次の主走査ラインのための「信号あり」状態
を出力する。なお、画像データが有効とされるのは／Ｌ
ＳＹＮＣ信号の立下がりから所定数（図１０の例で１６
個）後のＰＣＬＫ出力時からである。画像データはＰＣ
ＬＫの１周期に一つ出力されるが、この一つの画像デー
タは図３の矢印位置を起点として主走査方向に４００Ｄ
ＰＩ（ドット／インチ）で分割された一つの画素が
「黒」か「白」かを示している。

【０００９】図２のシステム制御部５は、利用者による
操作部６における入力状態を検知し、記憶部１、読取り
部３、像形成部４、ＦＡＸ部７へのパラメータの設定、
およびプロセス実行指示などを行う。また、システム全
体の状態を管理し、その結果を操作部６に表示させる。
ＦＡＸ部７は、システム制御部５からの指示により、読
取り部３から送られてきた画像データをＧ３、Ｇ４ＦＡ
Ｘのデータ転送規定に基づき２値圧縮を６い、電話回線
へ転送する。また、電話回線よりＦＡＸ部７に転送され
たデータを２値の画像データに復号し、像形成部４の書
込み部４１へ送る。セレクタ部８は、システム制御部５
からの指示により、セレクタの状態を変化させ、像形成
を行う画像データのデータ源を読取り部３、記憶部１、
ＦＡＸ部７の何れかより選択する。本発明のメモリ制御
装置が属する記憶部１は、通常はＩＰＵ３５から入力さ
れる原稿の画像データを記憶することで、多部数コピー
などの複写アプリケーションに使用される。また、ＦＡ
Ｘ部７からの２値画像データを一時記憶させるバッファ
メモリとしても使用する。なお、これらのデータ記憶の
指示はシステム制御部５によってなされる。

【００１０】図４は本発明の第１の実施の形態例である
メモリ制御装置２を備えた記憶部１のブロック図であ
る。図示したように、この記憶部１は、メモリ制御装置
２、第１のデータ源およびデータ転送先である画像入出
力部１１、第２のデータ源およびデータ転送先である圧
縮伸張部１２、画像入出力部１１および圧縮伸張部１２
が書き込む画像データを記憶するフレームメモリ１３、
圧縮伸張部１２により圧縮された画像データを蓄積する
蓄積メモリ（例えば磁気ディスク装置）１４を備えてい
る。画像入出力部１１はＣＰＵおよび論理回路で構成さ
れ、メモリ制御装置２と通信を行ってコマンドを受信
し、そのコマンドに応じた動作設定を行い、また、画像
入出力部１１の状態を知らせるためステータス情報をメ
モリ制御装置２に送信する。画像入力のコマンドを受け
た場合、入力画像データを入力画像同期信号（ＰＣＬ
Ｋ）に従って、８画素単位のメモリデータとしてメモリ
制御装置２に入出力メモリアクセス信号と共に一定周期
で出力する。また、画像出力のコマンドを受けた場合、
メモリ制御装置２からの画像データを出力画素同期信号
に同期させて一定周期で出力する。

【００１１】圧縮伸張部１２はＣＰＵおよび論理回路で
構成され、メモリ制御装置２と通信を行ってコマンドを
受信し、そのコマンドに応じた動作設定を行い、また、
圧縮伸張処理の状態を知らせるためステータス情報をメ
モリ制御装置２に送信する。圧縮のコマンドを受けた場
合、メモリ制御装置２にメモリアクセス要求信号を出力
し、メモリアクセス許可信号がアクティブ（信号あり状
態）の場合に画像データを受け取って圧縮処理を行い、
圧縮データを蓄積メモリ１４に記憶する。また、伸張の
コマンドを受けた場合、蓄積メモリ１４に記憶されてい
６圧縮データを読み出して伸張処理を行い、圧縮時と同
様なアクセス方法でメモリ制御装置２に出力する。メモ
リ制御装置２はＣＰＵおよび論理回路で構成され、シス
テム制御部５と通信を行ってコマンドを受信し、そのコ
マンドに応じた動作設定を行い、また、記憶部１の状態
を知らせるためステータス情報をシステム制御部５に送
信する。システム制御部５からの動作コマンドには、画
像入力、画像出力、圧縮、伸張などがあり、画像入力、
画像出力のコマンドは画像入出力部１１に、圧縮、伸張
のコマンドは圧縮伸張部１２に送信される。

【００１２】図５に、メモリ制御装置２の詳細を示す。
図示したように、この実施例のメモリ制御装置２は、入
力画像アドレスカウンタとして示した第１のアドレス発
生部２１、転送画像アドレスカウンタとして示した第２
のアドレス発生部２２、上記二つのアドレス発生部の発
生するアドレスの大小を比較し、比較結果を出力するア
ドレス比較部２３、アドレスセレクタ２４、アービタ２
５などを備えている。第１のアドレス発生部２１は、第
１のデータ源またはデータ転送先である画像入出力部１
１から一定周期で出力される入出力メモリアクセス信号
に応じてカウントアップするアドレスカウンタで、画像
入出力部１１がデータ源の場合は、入力画像データが格
納される格納場所を示す例えば１９ビットのメモリアド
レスを出力する。第２のアドレス発生部２２は、第２の
データ源またはデータ転送先である圧縮伸張部１２から
のメモリアクセス要求信号に応じてカウントアップする
アドレスカウンタで、圧縮伸張部１２がデータ転送先の
場合は転送画像データが格納されている格納場所を示す
例えば１９ビットのメモリアドレスを出力する。

【００１３】アドレス比較部２３は、第１のアドレス発
生部２１と第２のアドレス発生部２２の発生するアドレ
スの大小を比較し、画像入出力部１１がデータ源であり
圧縮伸張部１２がデータ転送先の場合は、第２のアドレ
ス発生部２２の発生するアドレスが第１のアドレス発生
部２１の発生するアドレス以下ならば、アービタ２５に
出力する比較結果信号をアクティブにする。この結果、
図６に示すように、転送画像データは常に画像データが
書き込まれた領域（図示のＦ領域）のみから読み出され
る。アドレスセレクタ２４は入出力メモリアクセス信号
により選択されるセレクタで、入出力メモリアクセス信
号がアクティブならば第１のアドレス発生部２１の発生
したアドレスが選択される。アービタ２５は圧縮伸張部
１２のメモリアクセスのためのメモリアクセス許可信号
を出力する。このメモリアクセス許可信号が出力される
条件は、アドレス比較部２３から入力される比較結果信
号がアクティブで、且つ入出力メモリアクセス信号がア
クティブでなく、さらに次の条件が満たされる場合であ
る。つまり、さらなる条件とは、画像入出力部（第１の
データ源またはデータ転送先）から一定周期Ｔで出力さ
れる入出力メモリアクセス信号による１メモリアドレス
のメモリアクセス終了から、上記一定周期Ｔよりもメモ
リアクセスタイムＡの２倍の時間だけ短かい期間のみと
いうことであり、三つの条件が満たされるとき、画像入
出力部（第１のデータ源またはデータ転送先）以外のデ
ータ源またはデータ転送先からのメモリアクセス要求が
許可される（図７参照）。

【００１４】図７（ａ）はアービタ２５内の信号で、第
１のデータ源によるメモリアクセス中であることを示し
ており、画像入出力部１１からの入出力メモリアクセス
信号がアクティブ（信号あり）になるときアクティブ
（Ｈｉｇｈレベル）になり、アービタ２５がフレームメ
モリ１３からメモリレディ信号（１メモリアドレス分の
アクセスが終了したことを示す信号）を受けてアクティ
ブでなくなる（Ｌｏｗレベルになる）。つまり、図示し
たように、この信号はメモリアクセスタイムＡの期間中
だけアクティブになる。

【００１５】同図（ｂ）はアービタ２５から出力される
メモリアクセス許可信号で、図８に示すように、メモリ
レディがアクティブになるエッジによりトリガされＢの
期間だけアクティブになる信号を出力するモノマルチバ
イブレータ（ワンショット回路）２６により生成され
る。但し、図示したように、モノマルチバイブレータ２
６のリセット端子Ｒは、入出力メモリアクセス信号がア
クティブのとき、およびアドレス比較部２３からの比較
結果信号がアクティブでないとき（Ｌｏｗレベルのと
き）、リセットされるような信号が入っているので、こ
のリセット中にメモリレディになってもメモリアクセス
許可信号は出力されない。上記において、Ｂのパルス幅
は、予めＢ＝Ｔ−２Ａになるように設定しておく。つま
り、圧縮伸張部１４のような、第１のデータ源またはデ
ータ転送先以外のデータ源またはデータ転送先がメモリ
アクセスを許可されるのは、第１のデータ源またはデー
タ転送先のメモリアクセスを終了してから、第１のデー
タ源またはデータ転送先の次のメモリアクセスが始まる
Ａ時間前までの期６である。もしも、Ａ時間前を過ぎて
から圧縮伸張部１４などのメモリアクセスを許可する
と、そのメモリアクセスにＡなるアクセスタイムを必要
とするので、メモリアクセスが終了しないうちに、周期
Ｔで入力される次の入出力メモリアクセス信号が入力さ
れてしまう。したがって、同図（ｃ）に示すように、メ
モリアクセス要求信号Ｒ１およびＲ２はアクセスが許可
され、Ｒ３はアクセスを許可されない。

【００１６】本発明の第１の実施例では、このようにし
て、図８に示すような簡単で低コストのアービタ２５に
より、入力画像データをフレームメモリ１３に書き込む
際の空き時間（メモリアクセス中でないとき）を利用し
て、フレームメモリ１３に書き込んだ画像データを読み
出し、圧縮して磁気ディスク装置のような蓄積メモリ１
４に蓄積できるし、画像入出力部１１が像形成部４へデ
ータを転送する第１のデータ転送先として動作させれ
ば、蓄積メモリ１４に蓄積した画像データを読み出し、
伸張して、フレームメモリ１３に書き込みつつ、フレー
ムメモリ１３から書き込んだ画像データを読み出して記
録紙への出力ができる。したがって、多部数コピー時な
どのコピー動作が高速化される。また、画像入出力部１
１がデータ源のとき、画像入出力部１１がまだフレーム
メモリ１３に書き込んでいないアドレスのデータを圧縮
伸張部１２が読み出すということもなくなる。なお、第
１のデータ源またはデータ転送先のデータ転送周期（メ
モリアクセス周期）Ｔの値によっては、第１のデータ源
またはデータ転送先が１回（１メモリアドレス分）メモ
リアクセスする間に、他のデータ源またはデータ転送先
は複数回（複数メモリアドレス分）メモリアクセスする
ことも可能である。

【００１７】図９は本発明の第２の実施の形態例を示す
メモリ装置１ａのブロック図である。図示したように、
この実施例のメモリ装置１ａは二つのフレームメモリ１
３ａ、１３ｂおよび第１の記憶制御部１５、第２の記憶
制御部１６などを備えている。第１の記憶制御部１５
は、例えば画像入出力部であり、ＣＰＵおよび論理回路
で構成され、システム制御部５と通信を行い、コマンド
を受信し、そのコマンドに応じた動作設定を行い、ま
た、メモリ装置１ａと蓄積メモリ１４で構成される記憶
部１の状態を知らせるためステータス情報をシステム制
御部５に送信する。フレームメモリ１３ａ、１３ｂとの
インタフェース部分（バスＢ１〜Ｂ４）への出力は、ス
リーステート出力となっており、システム制御６５から
の指示に応じて、逐次ハイインピーダンス状態とするこ
とができる。システム制御部５からの動作コマンドに
は、画像入力、画像出力、圧縮、伸張などがある。画像
入力のコマンドを受けた場合、入力画像データを入力画
像同期信号に従って、フレームメモリ１３ａおよび１３
ｂに同時に記憶する（図１０参照）。また、画像出力の
コマンドを受けた場合、フレームメモリ１３ａまたは１
３ｂから画像データを読み出し、出力画像同期信号に同
期させて例えば像形成部４に出力する（図１１参照）。
そのときの読み出し対象とならないフレームメモリはハ
イインピーダンス状態とされる。これは、バスＢ１とバ
スＢ２をワイヤードＯＲしてフレームメモリ１３ａの端
子数が２倍にならないようにし、バスＢ３とバスＢ４を
ワイヤードＯＲしてフレームメモリ１３ｂの端子数が２
倍にならないようにしているためである。なお、圧縮、
伸張のコマンドをシステム制御部５から受けると、画像
の入出力の開始または終了とタイミングをあわせて第２
の記憶制御部１６に送信する。

【００１８】第２の記憶制御部１６は、例えば圧縮伸長
部であり、ＣＰＵ及び論理回路で構成され、第１の記憶
制御部１５と通信を行い、コマンドを受信し、そのコマ
ンドに応じた動作設定を行い、また、圧縮伸長処理の状
態を知らせるため、ステータス情報を送信する。フレー
ムメモリ１３ａ、１３ｂとのインターフェース部分の出
力はスリーステート出力となっており、第１の記憶制御
部１５からの指示に応じて、逐次ハイインピーダンス状
態とすることができる。圧縮のコマンドを受けた場合、
フレームメモリ１３ａ、または１３ｂ〜画像データを読
み出し、圧縮処理を行い、圧縮データを蓄積メモリ１４
に記憶する。（図１１参照）。そのときの読み出し対象
とならないフレームメモリはハイインピーダンス状態と
される。また伸長のコマンドを受けた場合、蓄積メモリ
１４に記憶する圧縮データを読み出して伸長処理を行
い、フレームメモリ１３ａまたは１３ｂに転送する。

【００１９】なお、上記の圧縮コマンドを受けた際のフ
レームメモリからの画像データ読み出しは、例えば、図
１１二示すように第１の記憶制御部１５がフレームメモ
リ１３ａ〜画像データを読み出しを行っているとすれ
ば、フレームメモリ１３ｂ〜、第１の記憶制御部１５の
読み出しと並行して行われる。このようにして、第２の
実施の形態例によれば、例えばディジタル複写機に応用
したとき、タブ数個ピー時などにおいて、蓄積メモリ１
４に蓄積しつつ記録紙上に出力できるし、また蓄積メモ
リ１４から一方のフレームメモリに書き込みつつ、他方
のフレームメモリから読み出すことにより、蓄積メモリ
１４から読み出しつつ記録紙上に出力することができ
る。しかも、この実施の形態例では同一のフレームメモ
リに対する書込と読み出しが並行に行われないので、画
像入出力のメモリアクセス周期Ｔが短くなっても書込と
読み出しの並行動作が可能である。

【００２０】

【発明の効果】以上説明したように、本発明によれば、
第１に、第１のデータ源はデータ転送先によるメモリア
クセスを一定周期Ｔで行い、そのメモリアクセスを妨げ
ることなく上記第１のデータ源またはデータ転送先以外
のデータ源またはデータ転送先によるメモリアクセスを
同一のメモリに対し並行して行うことができるので、原
稿から読み取ったデータを蓄積メモリなどに一旦格納す
る必要があるディジタル複写機における多部数コピーな
どの高速化が可能になる。また、デュアルポートメモリ
を使う必要がなく、且つアービタ鋸雨声がかんんたんな
ため、低コスト化を実現することができる。

【００２１】第２に、第１のデータ源がメモリに書き込
みつつデータ転送先がそのデータをメモリから読み出す
とき、利用者が留意しなくても第１のデータ源がデータ
を書き込んでいないメモリ領域からデータ転送先がメモ
リ読み出しを行うということがなくなるので、使い良さ
が向上する。第３に、２個のフレームメモリを備えた構
成では、一つのデータ源がメモリに書き込んだ同一のデ
ータを、二つのデータ転送先が相互に依存しないタイミ
ングで並行して読み出せるので、入出力装置などが高速
な場合でも出力装置によるメモリアクセスと蓄積メモリ
などによるメモリアクセスを並行して行うことが可能と
なる。

【図面の簡単な説明】

【図１】本発明が実施されるディジタル複写機の構成ブ
ロック図。

【図２】本発明が実施されるディジタル複写機要部の信
号のタイミングチャート図。

【図３】本発明が実施されるディジタル複写機の原稿走
査の説明図。

【図４】本発明の一実施の形態例を示すメモリ制御装置
を含む記憶部の構成ブロック図。

【図５】本発明の一実施の形態例を示すメモリ制御装置
の構成ブロック図。

【図６】本発明の一実施の形態例を示すメモリ制御装置
要部の動作説明図。

【図７】(a) (b) 及び(c) は本発明の一実施の形態例を
示すメモリ制御装置要部の他の動作説明図。

【図８】本発明の一実施の形態例を示すメモリ制御装置
要部の構成ブロック図。

【図９】本発明の一実施の形態例を示すメモリ装置の構
成ブロック図。

【図１０】本発明の一実施の形態例を示すメモリ装置の
動作説明図。

【図１１】本発明の一実施の形態例を示すメモリ装置の
他の動作説明図。

【図１２】従来技術の一例を示すメモリ装置のブロック
図。

【図１３】従来技術の他の例を示すメモリ装置のブロッ
ク図。

【符号の説明】

１・・・記憶部、２・・・メモリ制御装置、３・・・読
み取り部、４・・・像形成部、１１・・・画像入出力
部、１２・・・圧縮伸長部、１３・・・フレームメモ
リ、１４・・・蓄積メモリ、１５・・・第１の記憶制御
部、１６・・・第２の記憶制御部、２１・・・第１のア
ドレス発生部、２２・・・第２のアドレス発生部、２３
・・・アドレス比較部、２５・・・アービタ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/40 Ｈ０４Ｎ 1/40 Ｇ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のデータ源またはデータ転送先と一
   つのメモリとの間で、並行してデータ列のメモリ書き込
   みまたはメモリ読み出しを行うメモリ制御装置におい
   て、一定周期Ｔで１メモリアドレス単位のメモリ書き込
   みまたはメモリ読み出しを行う第１のデータ源またはデ
   ータ転送先による１メモリアドレスのメモリアクセス終
   了から、上記一定周期Ｔよりもメモリアクセスタイムの
   ２倍の時間だけ短かい期間のみ、上記第１のデータ源ま
   たはデータ転送先以外のデータ源またはデータ転送先か
   らのメモリアクセス要求を許可する構成にしたことを特
   徴とするメモリ制御装置。
2. 【請求項２】 請求項１のメモリ制御装置において、第
   １のデータ源のメモリ書き込みのための第１のアドレス
   発生部と、少なくとも１個のデータ転送先のメモリ読み
   出しのための第２のアドレス発生部と、上記二つのアド
   レス発生部の発生するアドレスの大小を比較し、第２の
   アドレス発生部の発生するアドレスが第１のアドレス発
   生部の発生するアドレスよりも大きくないときのみメモ
   リアクセス許可信号を出力するアドレス比較部とを備え
   た構成にしたことを特徴とするメモリ制御装置。
3. 【請求項３】 複数のデータ源またはデータ転送先とメ
   モリとの間で並行してデータ列のメモリ書き込みまたは
   メモリ読み出しを行うメモリ装置において、二つのフレ
   ームメモリと、一つのデータ源より入力された画像デー
   タを上記二つのフレームメモリに同時に記憶し、記憶
   後、どちらか一方のフレームメモリより記憶された画像
   データを読み出して第１のデータ転送先に出力する第１
   の記憶制御部と、上記第１の記憶制御部が画像データ記
   憶終了後一方のフレームメモリより画像データ読み出し
   中に、他方のフレームメモリより記憶された画像データ
   を読み出し、第２の転送先に転送する第２の記憶制御部
   とを備えたことを特徴とするメモリ装置。