JPH09147564A - メモリセルアレイ - Google Patents
メモリセルアレイInfo
- Publication number
- JPH09147564A JPH09147564A JP7322412A JP32241295A JPH09147564A JP H09147564 A JPH09147564 A JP H09147564A JP 7322412 A JP7322412 A JP 7322412A JP 32241295 A JP32241295 A JP 32241295A JP H09147564 A JPH09147564 A JP H09147564A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- bit line
- voltage
- cell array
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【課題】 メモリセルアレイの消費電力の低減を図
る。 【解決手段】 同一ビット線上に接続されるメモリセル
の低電位電源節点を共通の疑似接地線ＶGND に接続し、
該疑似接地線をビット線を選択する信号に応じて低レベ
ル電圧ＥL 、又はその低レベル電圧ＥL より高く且つメ
モリセルの情報が保持される高レベル電圧ＥH に切り替
える。
る。 【解決手段】 同一ビット線上に接続されるメモリセル
の低電位電源節点を共通の疑似接地線ＶGND に接続し、
該疑似接地線をビット線を選択する信号に応じて低レベ
ル電圧ＥL 、又はその低レベル電圧ＥL より高く且つメ
モリセルの情報が保持される高レベル電圧ＥH に切り替
える。
Description
【０００１】
【発明の属する技術分野】本発明は、スタティック型半
導体メモリ（ＳＲＡＭ）に係り、特に特定用途向けＬＳ
Ｉ（ＡＳＩＣ）等に組み込んで用いられるメモリに適用
して有効な動作時の消費電力を低減させたメモリセルア
レイに関するものである。
導体メモリ（ＳＲＡＭ）に係り、特に特定用途向けＬＳ
Ｉ（ＡＳＩＣ）等に組み込んで用いられるメモリに適用
して有効な動作時の消費電力を低減させたメモリセルア
レイに関するものである。
【０００２】
【従来の技術】ＡＳＩＣ等に搭載されるＳＲＡＭは、設
計に要する時間が短いことが重要であり、入出力のデー
タ幅（ビット数）に関する要求に即応できるようにビッ
トスライス構造が採られる。ビットスライス構造を有す
る従来のＳＲＡＭのメモリセルアレイを図４に示した。
計に要する時間が短いことが重要であり、入出力のデー
タ幅（ビット数）に関する要求に即応できるようにビッ
トスライス構造が採られる。ビットスライス構造を有す
る従来のＳＲＡＭのメモリセルアレイを図４に示した。
【０００３】この図４は、１ビット入出力に相当するメ
モリセルアレイ周辺部の構成を示している。１′はメモ
リセル、ＷＬはメモリセルの選択信号を伝送するワード
線、ＢＬ０と＊ＢＬ０は差動信号を伝送するビット線対
である。ＢＬ１と＊ＢＬ１も同様である。なお、＊は反
転を示す。ワード線ＷＬは外部入力されたロウアドレス
信号によって、１本だけが選択状態になるよう制御され
る。ＶＤＤは高電位電源である。
モリセルアレイ周辺部の構成を示している。１′はメモ
リセル、ＷＬはメモリセルの選択信号を伝送するワード
線、ＢＬ０と＊ＢＬ０は差動信号を伝送するビット線対
である。ＢＬ１と＊ＢＬ１も同様である。なお、＊は反
転を示す。ワード線ＷＬは外部入力されたロウアドレス
信号によって、１本だけが選択状態になるよう制御され
る。ＶＤＤは高電位電源である。
【０００４】図４では説明の都合上、選択状態の１本の
ワード線ＷＬと２個のビット線対ＢＬ０と＊ＢＬ０、Ｂ
Ｌ１と＊ＢＬ１だけを表しているが、実際には複数のワ
ード線と複数のビット線対を設け、それらの交差部分に
メモリセルを配置することで、ワード線方向およびビッ
ト線対方向に複数のメモリセルが並ぶようメモリセルア
レイを構成している。
ワード線ＷＬと２個のビット線対ＢＬ０と＊ＢＬ０、Ｂ
Ｌ１と＊ＢＬ１だけを表しているが、実際には複数のワ
ード線と複数のビット線対を設け、それらの交差部分に
メモリセルを配置することで、ワード線方向およびビッ
ト線対方向に複数のメモリセルが並ぶようメモリセルア
レイを構成している。
【０００５】２はビット線対のプルアップ素子（負荷）
である。ＤＬと＊ＤＬは差動信号を伝送するデータ線対
であり、図示されていないがその一端にはデータの入出
力回路が配置される。Ｓ０と＊Ｓ０は同時にオン／オフ
する連動スイッチであり、ビット線対の選択信号Ｙ０に
よって制御される。ビット線対ＢＬ１と＊ＢＬ１の一端
に設けたスイッチＳ１と＊Ｓ１も同様であり、選択信号
Ｙ１によって制御される。
である。ＤＬと＊ＤＬは差動信号を伝送するデータ線対
であり、図示されていないがその一端にはデータの入出
力回路が配置される。Ｓ０と＊Ｓ０は同時にオン／オフ
する連動スイッチであり、ビット線対の選択信号Ｙ０に
よって制御される。ビット線対ＢＬ１と＊ＢＬ１の一端
に設けたスイッチＳ１と＊Ｓ１も同様であり、選択信号
Ｙ１によって制御される。
【０００６】上記したスイッチＳ０と＊Ｓ０、Ｓ１と＊
Ｓ１、・・・等のスイッチ群はマルチプレクサ３を構成
しており、外部入力されたコラムアドレス信号によっ
て、一組のビット線対だけがデータ線ＤＬと＊ＤＬに接
続されるよう選択信号Ｙ０、Ｙ１、・・が制御される。
Ｓ１、・・・等のスイッチ群はマルチプレクサ３を構成
しており、外部入力されたコラムアドレス信号によっ
て、一組のビット線対だけがデータ線ＤＬと＊ＤＬに接
続されるよう選択信号Ｙ０、Ｙ１、・・が制御される。
【０００７】図５は図４中のメモリセル１′の具体的な
構成を示す回路図である。Ｑ１とＱ２はＰchＭＯＳトラ
ンジスタ、Ｑ３′、Ｑ４′、Ｑ５、Ｑ６はＮchＭＯＳト
ランジスタである。トランジスタＱ１とＱ３′、トラン
ジスタＱ２とＱ４′は各々ＣＭＯＳインバータを構成し
ており、この逆並列接続された２個のＣＭＯＳインバー
タによりプリップフロップが構成され、その電気的状態
（トランジスタＱ３′、Ｑ４′のドレイン電圧の高レベ
ル、低レベル）の違いにより、１ビットの情報を記憶す
る。トランジスタＱ５とＱ６はこのメモルセル１′をビ
ット線対に接続して活性化させるためのスイッチ（第１
のスイッチ手段）である。
構成を示す回路図である。Ｑ１とＱ２はＰchＭＯＳトラ
ンジスタ、Ｑ３′、Ｑ４′、Ｑ５、Ｑ６はＮchＭＯＳト
ランジスタである。トランジスタＱ１とＱ３′、トラン
ジスタＱ２とＱ４′は各々ＣＭＯＳインバータを構成し
ており、この逆並列接続された２個のＣＭＯＳインバー
タによりプリップフロップが構成され、その電気的状態
（トランジスタＱ３′、Ｑ４′のドレイン電圧の高レベ
ル、低レベル）の違いにより、１ビットの情報を記憶す
る。トランジスタＱ５とＱ６はこのメモルセル１′をビ
ット線対に接続して活性化させるためのスイッチ（第１
のスイッチ手段）である。
【０００８】このメモリセル１′は、ワード線ＷＬを高
レベル電圧に制御することでトランジスタＱ５、Ｑ６が
それぞれ導通状態となって、活性状態となる。その際、
記憶内容に応じてビット線ＢＬ又は＊ＢＬから電流がメ
モリセル１′に流れ込み、電流が流れた側のビット線Ｂ
Ｌ又は＊ＢＬに接続されたプルアップ素子２の両端に電
圧降下を発生する。これにより、記憶内容に応じた微小
な差動信号がビット線ＢＬと＊ＢＬ間に現れるので、そ
の違いを図示しない入出力回路内に設けたセンス回路で
検出することで、記憶内容が読み出される。
レベル電圧に制御することでトランジスタＱ５、Ｑ６が
それぞれ導通状態となって、活性状態となる。その際、
記憶内容に応じてビット線ＢＬ又は＊ＢＬから電流がメ
モリセル１′に流れ込み、電流が流れた側のビット線Ｂ
Ｌ又は＊ＢＬに接続されたプルアップ素子２の両端に電
圧降下を発生する。これにより、記憶内容に応じた微小
な差動信号がビット線ＢＬと＊ＢＬ間に現れるので、そ
の違いを図示しない入出力回路内に設けたセンス回路で
検出することで、記憶内容が読み出される。
【０００９】
【発明が解決しようとする課題】ところで、上述のメモ
リセルアレイの構造上、１本のワード線にはビット線対
のマルチプレクス数に相当する数のメモリセルが接続さ
れている。このため、特定の１本のワード線が選択され
ると、その選択されたワード線上のメモリセルはその全
てが活性化されて、各ビット線から各メモリセルへの電
流の流れ込みが発生する。この結果、ビット線のマルチ
プレクス数に応じた量の電力の消費が発生する。
リセルアレイの構造上、１本のワード線にはビット線対
のマルチプレクス数に相当する数のメモリセルが接続さ
れている。このため、特定の１本のワード線が選択され
ると、その選択されたワード線上のメモリセルはその全
てが活性化されて、各ビット線から各メモリセルへの電
流の流れ込みが発生する。この結果、ビット線のマルチ
プレクス数に応じた量の電力の消費が発生する。
【００１０】この消費電力のうち、有効に消費されてい
るのはマルチプレクサで特定されるビット線対上の１個
のメモリセルで消費される分だけであり、残りのメモリ
セルの電力は無駄に消費されていた。この無駄分はビッ
ト線対のマルチプレクス数と共に増大するので、消費電
力の制約から、ＡＳＩＣに搭載されるメモリ容量を制限
する要因となっており、問題であった。
るのはマルチプレクサで特定されるビット線対上の１個
のメモリセルで消費される分だけであり、残りのメモリ
セルの電力は無駄に消費されていた。この無駄分はビッ
ト線対のマルチプレクス数と共に増大するので、消費電
力の制約から、ＡＳＩＣに搭載されるメモリ容量を制限
する要因となっており、問題であった。
【００１１】本発明の目的は、上述の問題を解決し、動
作状態での消費電力を低減させたメモリセルアレイを提
供せんとするものである。
作状態での消費電力を低減させたメモリセルアレイを提
供せんとするものである。
【００１２】
【課題を解決するための手段】第１の発明は、１ビット
情報を保持するフリップフロップと選択信号によりセル
の活性／非活性を制御する第１のスイッチ手段とで構成
されたメモリセルを有し、該メモリセルを上記選択信号
を伝送するワード線方向および入出力データを伝送する
ビット線方向に複数並べて構成したメモリセルアレイに
おいて、同一ビット線に接続される複数のメモリセルの
低電位電源節点を共通の疑似接地線に接続すると共に、
該疑似接地線に、当該ビット線が選択されるとき接地電
位又は該接地電位に近い低レベルの第１の電圧を印加
し、当該ビット線が選択されないとき上記第１の電圧よ
り高く且つ上記情報を保持可能な第２の電圧を印加する
第２のスイッチ手段を設けたことを特徴とするメモリセ
ルアレイとして構成した。
情報を保持するフリップフロップと選択信号によりセル
の活性／非活性を制御する第１のスイッチ手段とで構成
されたメモリセルを有し、該メモリセルを上記選択信号
を伝送するワード線方向および入出力データを伝送する
ビット線方向に複数並べて構成したメモリセルアレイに
おいて、同一ビット線に接続される複数のメモリセルの
低電位電源節点を共通の疑似接地線に接続すると共に、
該疑似接地線に、当該ビット線が選択されるとき接地電
位又は該接地電位に近い低レベルの第１の電圧を印加
し、当該ビット線が選択されないとき上記第１の電圧よ
り高く且つ上記情報を保持可能な第２の電圧を印加する
第２のスイッチ手段を設けたことを特徴とするメモリセ
ルアレイとして構成した。
【００１３】第２の発明は、第１の発明において、上記
疑似接地線に上記第２の電圧を印加する手段を設けると
共に、上記第２のスイッチ手段に代えて、上記ビット線
が選択されているとき上記疑似接地線を上記第１の電圧
に接続し、上記ビット線が選択されていないときは接続
しない第３のスイッチ手段を設けたことを特徴とするメ
モリセルアレイとして構成した。
疑似接地線に上記第２の電圧を印加する手段を設けると
共に、上記第２のスイッチ手段に代えて、上記ビット線
が選択されているとき上記疑似接地線を上記第１の電圧
に接続し、上記ビット線が選択されていないときは接続
しない第３のスイッチ手段を設けたことを特徴とするメ
モリセルアレイとして構成した。
【００１４】
［第１の発明の実施の形態］図１は本発明の第１の実施
の形態を示すメモリセルアレイの回路ブロック図であ
り、ビットスライス構造を有するＳＲＡＭに適用した際
の構成を示す図で、入出力１ビット分のメモリセルアレ
イ構成に相当するものである。図４で説明したものと同
一のものには同一の符号を付してその詳しい説明は省略
する。
の形態を示すメモリセルアレイの回路ブロック図であ
り、ビットスライス構造を有するＳＲＡＭに適用した際
の構成を示す図で、入出力１ビット分のメモリセルアレ
イ構成に相当するものである。図４で説明したものと同
一のものには同一の符号を付してその詳しい説明は省略
する。
【００１５】１はメモリセル、ＶGND0、ＶGND1はビット
線対（ＢＬ０と＊ＢＬ０、ＢＬ１と＊ＢＬ１）に対応し
て設けた疑似接地線である。末尾の数字はビット線対と
の対応関係を示している。この疑似接地線はビット線対
ごとに独立に設けられる。４は電圧ＥH の高電圧源、５
は電圧ＥL の低電圧源であり、電圧は「ＥH ＞ＥL 」の
関係にあるものとする。
線対（ＢＬ０と＊ＢＬ０、ＢＬ１と＊ＢＬ１）に対応し
て設けた疑似接地線である。末尾の数字はビット線対と
の対応関係を示している。この疑似接地線はビット線対
ごとに独立に設けられる。４は電圧ＥH の高電圧源、５
は電圧ＥL の低電圧源であり、電圧は「ＥH ＞ＥL 」の
関係にあるものとする。
【００１６】高電圧源４の電圧ＥH はこれが高いほどメ
モリセルが活性化された際に非選択ビット線上のメモリ
セルの消費電力を低減する効果が大きいが、高すぎると
メモリセルは情報を維持できない。その上限は「ＶＤＤ
−｜Ｖth｜」である。ここで、ＶthはＰchＭＯＳトラン
ジスタ若しくはＮchＭＯＳトランジスタのしきい値電圧
で、その絶対の大きい方の値である。
モリセルが活性化された際に非選択ビット線上のメモリ
セルの消費電力を低減する効果が大きいが、高すぎると
メモリセルは情報を維持できない。その上限は「ＶＤＤ
−｜Ｖth｜」である。ここで、ＶthはＰchＭＯＳトラン
ジスタ若しくはＮchＭＯＳトランジスタのしきい値電圧
で、その絶対の大きい方の値である。
【００１７】低電圧源５の電圧ＥL は低いほどビット線
で選択されたメモリセルからの情報の読み出しが高速化
される。例えば、電圧ＥL は接地電位（ＧＮＤ）でもよ
く、その場合は特別な回路的手段を要しない。また、こ
の電圧ＥL はＭＯＳトランジスタのソースが基板との間
で構成するｐｎ接合が順方向にバイアスされない限り、
負値でも構わない。
で選択されたメモリセルからの情報の読み出しが高速化
される。例えば、電圧ＥL は接地電位（ＧＮＤ）でもよ
く、その場合は特別な回路的手段を要しない。また、こ
の電圧ＥL はＭＯＳトランジスタのソースが基板との間
で構成するｐｎ接合が順方向にバイアスされない限り、
負値でも構わない。
【００１８】ＳＷ０は切換スイッチ（第２のスイッチ手
段）であり、ビット線対ＢＬ０と＊ＢＬ０を選択する信
号Ｙ０によって制御される。すなわち、この信号Ｙ０で
ビット線対ＢＬ０と＊ＢＬ０を選択するときは、このス
イッチＳＷ０は疑似接地線ＶGND0を高電圧源４に接続し
てそこに電圧ＥH を印加し、非選択時は低電圧源５に接
続して電圧ＥL を印加する。ＳＷ１も切換スイッチ（第
２のスイッチ手段）であり、ビット線対ＢＬ１と＊ＢＬ
１を選択する信号Ｙ１によってスイッチＳＷ０と同様に
制御される。
段）であり、ビット線対ＢＬ０と＊ＢＬ０を選択する信
号Ｙ０によって制御される。すなわち、この信号Ｙ０で
ビット線対ＢＬ０と＊ＢＬ０を選択するときは、このス
イッチＳＷ０は疑似接地線ＶGND0を高電圧源４に接続し
てそこに電圧ＥH を印加し、非選択時は低電圧源５に接
続して電圧ＥL を印加する。ＳＷ１も切換スイッチ（第
２のスイッチ手段）であり、ビット線対ＢＬ１と＊ＢＬ
１を選択する信号Ｙ１によってスイッチＳＷ０と同様に
制御される。
【００１９】図２は図１中のメモリセル１の回路構成示
す回路図である。図５に示したものと同一のものには同
一の符号を付した。Ｑ３、Ｑ４はＮchＭＯＳトランジス
タである。ここでは、図４に示した従来のメモリセル
１′と異なって、トランジスタＱ３とＱ４のソース節点
（低電位電源節点）が接地（ＧＮＤ）にではなく、疑似
接地線ＶGND に接続されている。
す回路図である。図５に示したものと同一のものには同
一の符号を付した。Ｑ３、Ｑ４はＮchＭＯＳトランジス
タである。ここでは、図４に示した従来のメモリセル
１′と異なって、トランジスタＱ３とＱ４のソース節点
（低電位電源節点）が接地（ＧＮＤ）にではなく、疑似
接地線ＶGND に接続されている。
【００２０】さて、上述のメモリセルアレイの構造上、
ワード線にはビット線対のマルチプレクス数に相当する
数のメモリセル１が接続されている。特定の１本のワー
ド線が選択されると、その選択されたワード線上のメモ
リセルは全てが活性化され、ビット線からメモリセル１
への電流の流れ込みが発生する。この電流量は、疑似接
地線ＶGND0、ＶGND1、・・・の電圧レベルに依存する。
ワード線にはビット線対のマルチプレクス数に相当する
数のメモリセル１が接続されている。特定の１本のワー
ド線が選択されると、その選択されたワード線上のメモ
リセルは全てが活性化され、ビット線からメモリセル１
への電流の流れ込みが発生する。この電流量は、疑似接
地線ＶGND0、ＶGND1、・・・の電圧レベルに依存する。
【００２１】説明の都合上、メモリセル１内のフリップ
フロップでは、トランジスタＱ３のドレインが高レベル
電圧に、トランジスタＱ４のドレインが低レベル電圧に
なっているものとする。まず、活性化されたメモリセル
のうち、非選択ビット線上のメモリセルは、疑似接地線
が高電圧源４に接続されるので、メモリセル１内のトラ
ンジスタＱ３とＱ４はソース電位が高く（電圧ＥH ）な
る。上述の仮定によりトランジスタＱ４は導通状態であ
るが、ゲート・ソース間の電圧が少なくなるので、その
導通抵抗が高くなる。この結果、トランジスタＱ６とＱ
４を介してビット線からメモリセルへ流れる電流が少な
くなり、低消費電力を達成できる。なお、トランジスタ
Ｑ３はトランジスタＱ４が導通しゲート電極が低レベル
電圧に制御されているので、疑似接地線の電圧レベルに
依存することなく、オフ状態となっている。
フロップでは、トランジスタＱ３のドレインが高レベル
電圧に、トランジスタＱ４のドレインが低レベル電圧に
なっているものとする。まず、活性化されたメモリセル
のうち、非選択ビット線上のメモリセルは、疑似接地線
が高電圧源４に接続されるので、メモリセル１内のトラ
ンジスタＱ３とＱ４はソース電位が高く（電圧ＥH ）な
る。上述の仮定によりトランジスタＱ４は導通状態であ
るが、ゲート・ソース間の電圧が少なくなるので、その
導通抵抗が高くなる。この結果、トランジスタＱ６とＱ
４を介してビット線からメモリセルへ流れる電流が少な
くなり、低消費電力を達成できる。なお、トランジスタ
Ｑ３はトランジスタＱ４が導通しゲート電極が低レベル
電圧に制御されているので、疑似接地線の電圧レベルに
依存することなく、オフ状態となっている。
【００２２】一方、活性化されたメモリセルのうち、選
択ビット線上のメモリセルについては、疑似接地線が低
電圧源５に接続されるので、メモリセル内のトランジス
タＱ３とＱ４は、そのソース電位が低く（電圧ＥL ）な
る。このとき、導通状態のトランジスタＱ４には大きな
ゲート・ソース間電圧が印加されるので、その導通抵抗
は小さくなる。その結果、トランジスタＱ６とＱ４を介
してビット線からメモリセルへ大きな電流が流れ込み、
必要な電圧降下をプルアップ素子２に発生させる。その
際、トランジスタＱ３のソース電位も低レベル電圧に制
御されるが、トランジスタＱ４が導通しているので、ト
ランジスタＱ３のゲート・ソース間電圧は０Ｖに近く、
非導通状態を維持する。
択ビット線上のメモリセルについては、疑似接地線が低
電圧源５に接続されるので、メモリセル内のトランジス
タＱ３とＱ４は、そのソース電位が低く（電圧ＥL ）な
る。このとき、導通状態のトランジスタＱ４には大きな
ゲート・ソース間電圧が印加されるので、その導通抵抗
は小さくなる。その結果、トランジスタＱ６とＱ４を介
してビット線からメモリセルへ大きな電流が流れ込み、
必要な電圧降下をプルアップ素子２に発生させる。その
際、トランジスタＱ３のソース電位も低レベル電圧に制
御されるが、トランジスタＱ４が導通しているので、ト
ランジスタＱ３のゲート・ソース間電圧は０Ｖに近く、
非導通状態を維持する。
【００２３】［第２の実施の形態］図３は本発明の第２
の実施の形態を示すメモリセルアレイの回路ブロック図
である。４′は電圧ＥH ′の高電圧源である。ＱＨ０、
ＱＨ１はそれぞれの疑似接地線と接地との間に接続した
ＰchＭＯＳトランジスタであり、その末尾の数字は対応
するビット線対の別を表している。ＳＷ０′、ＳＷ１′
はスイッチ（第３のスイッチ手段）であり、ビット線対
の選択信号Ｙ０、Ｙ１によって当該ビット線対が選択さ
れるときのみ、オンとなる。
の実施の形態を示すメモリセルアレイの回路ブロック図
である。４′は電圧ＥH ′の高電圧源である。ＱＨ０、
ＱＨ１はそれぞれの疑似接地線と接地との間に接続した
ＰchＭＯＳトランジスタであり、その末尾の数字は対応
するビット線対の別を表している。ＳＷ０′、ＳＷ１′
はスイッチ（第３のスイッチ手段）であり、ビット線対
の選択信号Ｙ０、Ｙ１によって当該ビット線対が選択さ
れるときのみ、オンとなる。
【００２４】ここでは、トランジスタＱＨ０のしきい値
電圧を−Ｖthp とすると、スイッチＳＷ０′がオフの場
合に、疑似接地線ＶGND0の電圧レベルは、「ＥH ′＋Ｖ
thp」になり、オンの場合の電圧レベルはＥL となる。
前者の電圧レベルはメモリセルの記憶情報を保持可能な
高電圧とする。この実施の形態では、前述の図１に示し
たメモリセルアレイとは、疑似接地線を高レベル電圧に
制御する手法が異なるだけで、他の構成は同じであり、
図１に示したメモリセルアレイと同等の低消費電力の効
果がある。
電圧を−Ｖthp とすると、スイッチＳＷ０′がオフの場
合に、疑似接地線ＶGND0の電圧レベルは、「ＥH ′＋Ｖ
thp」になり、オンの場合の電圧レベルはＥL となる。
前者の電圧レベルはメモリセルの記憶情報を保持可能な
高電圧とする。この実施の形態では、前述の図１に示し
たメモリセルアレイとは、疑似接地線を高レベル電圧に
制御する手法が異なるだけで、他の構成は同じであり、
図１に示したメモリセルアレイと同等の低消費電力の効
果がある。
【００２５】なお、図１に示したメモリアレイでは疑似
電源線が長時間オープンになる事態の発生を防止するこ
とからスイッチＳＷ０、ＳＷ１等の切り替えを高速に行
なう必要があるが、この図３に示したメモリセルでは、
トランジスタＱＨ０、ＱＨ１等により疑似電源線には常
時電圧が印加されているので、スイッチＳＷ０′、ＳＷ
１′等の切り替えを特別高速化する必要はない。また、
この図３のメモリセルではスイッチＳＷ０′、ＳＷ１′
等が１接点であるので、図１の２接点のスイッチＳＷ
０、ＳＷ１等と比べて、その構成が簡素化されるように
なる。
電源線が長時間オープンになる事態の発生を防止するこ
とからスイッチＳＷ０、ＳＷ１等の切り替えを高速に行
なう必要があるが、この図３に示したメモリセルでは、
トランジスタＱＨ０、ＱＨ１等により疑似電源線には常
時電圧が印加されているので、スイッチＳＷ０′、ＳＷ
１′等の切り替えを特別高速化する必要はない。また、
この図３のメモリセルではスイッチＳＷ０′、ＳＷ１′
等が１接点であるので、図１の２接点のスイッチＳＷ
０、ＳＷ１等と比べて、その構成が簡素化されるように
なる。
【００２６】［他の実施の形態］以上では、メモリセル
からのデータの読み出しの例で説明したが、本発明のメ
モリセルアレイは、データを書き込む際にも低電力化技
術として有効である。すなわち、非選択状態のビット線
上にあるメモリセルについては、疑似接地線を中間レベ
ル電圧に制御することで、読み出し時と同様に無駄な消
費電力を抑制することができる。
からのデータの読み出しの例で説明したが、本発明のメ
モリセルアレイは、データを書き込む際にも低電力化技
術として有効である。すなわち、非選択状態のビット線
上にあるメモリセルについては、疑似接地線を中間レベ
ル電圧に制御することで、読み出し時と同様に無駄な消
費電力を抑制することができる。
【００２７】
【発明の効果】以上説明したように、第１の発明では、
ビット線のマルチプレクス数が大きくても、動作時の消
費電力を少なくすることができるという利点がある。こ
のため、ＡＳＩＣに搭載されるメモリのように、設計時
間の制約からビットスライス構造を採用する際に、ＳＲ
ＡＭに本発明のメモリセルアレイを適用すれば、設計時
間の短縮化と低電力化を同時に達成することができると
いう大きな効果がある。また、第２の発明では、第１の
発明と同様な効果に加えて、第３のスイッチ手段の切り
替えを特別高速化する必要がなく、回路構成も簡素化さ
れるという利点がある。
ビット線のマルチプレクス数が大きくても、動作時の消
費電力を少なくすることができるという利点がある。こ
のため、ＡＳＩＣに搭載されるメモリのように、設計時
間の制約からビットスライス構造を採用する際に、ＳＲ
ＡＭに本発明のメモリセルアレイを適用すれば、設計時
間の短縮化と低電力化を同時に達成することができると
いう大きな効果がある。また、第２の発明では、第１の
発明と同様な効果に加えて、第３のスイッチ手段の切り
替えを特別高速化する必要がなく、回路構成も簡素化さ
れるという利点がある。
【図１】 本発明の第１の実施の形態を示すメモリセル
アレイの構成を示す回路ブロック図である。
アレイの構成を示す回路ブロック図である。
【図２】 図１に示したメモリセルアレイ内のメモリセ
ルの構成を示す回路図である。
ルの構成を示す回路図である。
【図３】 本発明の第２の実施の形態を示すメモリセル
アレイの構成を示す回路ブロック図である。
アレイの構成を示す回路ブロック図である。
【図４】 従来のメモリセルアレイの構成を示す回路ブ
ロック図である。
ロック図である。
【図５】 図４に示したメモリセルアレイ内のメモリセ
ルの構成を示す回路図である。
ルの構成を示す回路図である。
１、１′：メモリセル、２：プルアップ素子（負荷）、
３：マルチプレクサ、４、４′：高電圧源、５：低電圧
源、ＷＬ：ワード線、ＢＬ、＊ＢＬ：ビット線対、ＢＬ
０、＊ＢＬ０：ビット線対、ＢＬ１、＊ＢＬ１：ビット
線対、ＤＬ、＊ＤＬ：データ線対、Ｙ０、Ｙ１：ビット
線の選択信号、ＳＷ０、ＳＷ１、ＳＷ０′、ＳＷ１′：
疑似接地線用の選択スイッチ、ＶGND 、ＶGND0、
ＶGND1：疑似接地線、Ｑ１、Ｑ２：ＰchＭＯＳトランジ
スタ、Ｑ３、Ｑ４、Ｑ３′、Ｑ４′、Ｑ５、Ｑ６：Ｎch
ＭＯＳトランジスタ、ＱＨ０、ＱＨ１：ＰchＭＯＳトラ
ンジスタ、ＶＤＤ：高電位電源、ＧＮＤ：接地。
３：マルチプレクサ、４、４′：高電圧源、５：低電圧
源、ＷＬ：ワード線、ＢＬ、＊ＢＬ：ビット線対、ＢＬ
０、＊ＢＬ０：ビット線対、ＢＬ１、＊ＢＬ１：ビット
線対、ＤＬ、＊ＤＬ：データ線対、Ｙ０、Ｙ１：ビット
線の選択信号、ＳＷ０、ＳＷ１、ＳＷ０′、ＳＷ１′：
疑似接地線用の選択スイッチ、ＶGND 、ＶGND0、
ＶGND1：疑似接地線、Ｑ１、Ｑ２：ＰchＭＯＳトランジ
スタ、Ｑ３、Ｑ４、Ｑ３′、Ｑ４′、Ｑ５、Ｑ６：Ｎch
ＭＯＳトランジスタ、ＱＨ０、ＱＨ１：ＰchＭＯＳトラ
ンジスタ、ＶＤＤ：高電位電源、ＧＮＤ：接地。
Claims (2)
- 【請求項１】１ビット情報を保持するフリップフロップ
と選択信号によりセルの活性／非活性を制御する第１の
スイッチ手段とで構成されたメモリセルを有し、該メモ
リセルを上記選択信号を伝送するワード線方向および入
出力データを伝送するビット線方向に複数並べて構成し
たメモリセルアレイにおいて、 同一ビット線に接続される複数のメモリセルの低電位電
源節点を共通の疑似接地線に接続すると共に、該疑似接
地線に、当該ビット線が選択されるとき接地電位又は該
接地電位に近い低レベルの第１の電圧を印加し、当該ビ
ット線が選択されないとき上記第１の電圧より高く且つ
上記情報を保持可能な第２の電圧を印加する第２のスイ
ッチ手段を設けたことを特徴とするメモリセルアレイ。 - 【請求項２】上記疑似接地線に上記第２の電圧を印加す
る手段を設けると共に、上記第２のスイッチ手段に代え
て、上記ビット線が選択されているとき上記疑似接地線
を上記第１の電圧に接続し、上記ビット線が選択されて
いないときは接続しない第３のスイッチ手段を設けたこ
とを特徴とする請求項１に記載のメモリセルアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322412A JPH09147564A (ja) | 1995-11-17 | 1995-11-17 | メモリセルアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322412A JPH09147564A (ja) | 1995-11-17 | 1995-11-17 | メモリセルアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09147564A true JPH09147564A (ja) | 1997-06-06 |
Family
ID=18143385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7322412A Pending JPH09147564A (ja) | 1995-11-17 | 1995-11-17 | メモリセルアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09147564A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420834B2 (en) | 2004-09-15 | 2008-09-02 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7502275B2 (en) | 2005-05-23 | 2009-03-10 | Renesas Technology Corp. | Semiconductor memory device |
| CN104715791A (zh) * | 2015-03-30 | 2015-06-17 | 山东华芯半导体有限公司 | 一种基于rram的非易失性sram存储单元 |
-
1995
- 1995-11-17 JP JP7322412A patent/JPH09147564A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420834B2 (en) | 2004-09-15 | 2008-09-02 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7502275B2 (en) | 2005-05-23 | 2009-03-10 | Renesas Technology Corp. | Semiconductor memory device |
| US8009500B2 (en) | 2005-05-23 | 2011-08-30 | Renesas Electronics Corportion | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| US8218390B2 (en) | 2005-05-23 | 2012-07-10 | Renesas Electronics Corporation | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| US8630142B2 (en) | 2005-05-23 | 2014-01-14 | Renesas Electronics Corporation | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| US9218873B2 (en) | 2005-05-23 | 2015-12-22 | Renesas Electronics Corporation | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| US9496028B2 (en) | 2005-05-23 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| US9767893B2 (en) | 2005-05-23 | 2017-09-19 | Renesas Electronics Corporation | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| US9984744B2 (en) | 2005-05-23 | 2018-05-29 | Renesas Electronics Corporation | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| US10242733B2 (en) | 2005-05-23 | 2019-03-26 | Renesas Electronics Corporation | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage |
| CN104715791A (zh) * | 2015-03-30 | 2015-06-17 | 山东华芯半导体有限公司 | 一种基于rram的非易失性sram存储单元 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5282175A (en) | Semiconductor memory device of divided word line | |
| US5959931A (en) | Memory system having multiple reading and writing ports | |
| KR100574181B1 (ko) | 고속기입회복을갖춘메모리장치및그에관련된기입회복방법 | |
| JPH04113585A (ja) | 半導体記憶装置 | |
| JPS61253695A (ja) | 半導体記憶装置 | |
| TW459230B (en) | Static RAM having word line driving circuitry shared by all the memory cells provided therein | |
| US4780847A (en) | Semiconductor memory | |
| US4665505A (en) | Write circuit for use in semiconductor storage device | |
| KR960000886B1 (ko) | 고속 판독 증폭기와 3상태 버스 구동기를 갖는 반도체 메모리 회로 | |
| EP0573637B1 (en) | Eprom-based crossbar switch with zero standby power | |
| KR910003389B1 (ko) | 반도체 메모리장치 | |
| JP2865078B2 (ja) | 半導体記憶装置 | |
| US5570312A (en) | SRAM cell using word line controlled pull-up NMOS transistors | |
| JPS62197986A (ja) | 非クロツク・スタテイツク・メモリ・アレイ | |
| US10395700B1 (en) | Integrated level translator | |
| EP0055582B1 (en) | Memory circuit having a decoder | |
| JPH076588A (ja) | ランダムアクセスメモリ | |
| KR100357425B1 (ko) | 반도체기억장치 | |
| JPH09147564A (ja) | メモリセルアレイ | |
| US5305279A (en) | Semiconductor memory device having word line selection logic circuits | |
| US5208774A (en) | Semiconductor memory device with low power consumption output data selector | |
| KR940003835B1 (ko) | 반도체 메모리장치 | |
| JP4075090B2 (ja) | 半導体装置 | |
| JPH10162589A (ja) | 強誘電体メモリ装置 | |
| JP2912095B2 (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010417 |