JPH09147588A - フラッシュメモリ制御装置 - Google Patents
フラッシュメモリ制御装置Info
- Publication number
- JPH09147588A JPH09147588A JP32397295A JP32397295A JPH09147588A JP H09147588 A JPH09147588 A JP H09147588A JP 32397295 A JP32397295 A JP 32397295A JP 32397295 A JP32397295 A JP 32397295A JP H09147588 A JPH09147588 A JP H09147588A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- reset
- detection circuit
- control device
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 誤動作などによってフラッシュメモリが内蔵
するプログラムを読み出せない動作モードに遷移してし
まった場合、自動的に動作可能な状態に復帰できるフラ
ッシュメモリ制御装置を提供する。 【解決手段】 電子機器のフラッシュメモリ制御装置に
おいて、フラッシュメモリ１がアクセスされていること
を検出するフラッシュメモリアクセス検出回路２と、上
記フラッシュメモリ１が書き込み状態にあることを検出
する書き込み状態検出回路３と、上記フラッシュメモリ
アクセス検出回路２によりフラッシュメモリ１へのアク
セスが検出されており、上記書き込み状態検出回路３に
よりフラッシュメモリ１が書き込み状態にあることが検
出されており、且つマスク信号がマスク状態を示してい
るときリセット信号を生成するリセット信号生成回路４
とを備え、上記リセット信号によりフラッシュメモリ１
をリセットするように構成した。
するプログラムを読み出せない動作モードに遷移してし
まった場合、自動的に動作可能な状態に復帰できるフラ
ッシュメモリ制御装置を提供する。 【解決手段】 電子機器のフラッシュメモリ制御装置に
おいて、フラッシュメモリ１がアクセスされていること
を検出するフラッシュメモリアクセス検出回路２と、上
記フラッシュメモリ１が書き込み状態にあることを検出
する書き込み状態検出回路３と、上記フラッシュメモリ
アクセス検出回路２によりフラッシュメモリ１へのアク
セスが検出されており、上記書き込み状態検出回路３に
よりフラッシュメモリ１が書き込み状態にあることが検
出されており、且つマスク信号がマスク状態を示してい
るときリセット信号を生成するリセット信号生成回路４
とを備え、上記リセット信号によりフラッシュメモリ１
をリセットするように構成した。
Description
【０００１】
【発明の属する技術分野】本発明はファクシミリ装置、
複写機、パーソナルコンピュータ、ワードプロセッサな
どプログラムを内蔵するフラッシュメモリを備えた電子
機器のフラッシュメモリ制御装置に関し、特に誤動作な
どによってフラッシュメモリが内蔵するプログラムを読
み出せない動作モードに遷移してしまった場合、上記モ
ードから自動的に脱出できるフラッシュメモリ制御装置
に関する。
複写機、パーソナルコンピュータ、ワードプロセッサな
どプログラムを内蔵するフラッシュメモリを備えた電子
機器のフラッシュメモリ制御装置に関し、特に誤動作な
どによってフラッシュメモリが内蔵するプログラムを読
み出せない動作モードに遷移してしまった場合、上記モ
ードから自動的に脱出できるフラッシュメモリ制御装置
に関する。
【０００２】
【従来の技術】各種電子機器において、電源を遮断して
も記憶内容が保持される不揮発性メモリとして、フラッ
シュメモリが普及しつつある。このフラッシュメモリに
は、データやプログラムが記憶され、後者の場合、ＣＰ
Ｕはフラッシュメモリから順次プログラムを読み出し、
それに従って動作する様になる。一般に、フラッシュメ
モリは様々な動作モードを備えている。例えば、それら
の動作モードにはフラッシュメモリにデータ（プログラ
ムを含む）を書き込む書き込みモード、データを読み出
す読み出し（リード）モード、内蔵する諸機能を実行す
るコマンドモードなどがある。フラッシュメモリの動作
モードは、電源投入時またはフラッシュメモリをリセッ
トさせたとき、一般には読み出しモードになり、以後、
ＣＰＵなどから出される命令（指示）で他の動作モード
に遷移する。ところが、プログラムがフラッシュメモリ
に内蔵されていると、もしもＣＰＵが読み出しモードか
ら他の動作モードに遷移させる命令を出すと、以後、Ｃ
ＰＵはフラッシュメモリからプログラムを読み出せず、
したがって動作不能になってしまう。そのため、ＲＯＭ
などにフラッシュメモリの動作モードをある条件で読み
出しモードに戻すプログラムを備えたり、ＲＡＭなどに
フラッシュメモリのプログラムをコピーしたりして、フ
ラッシュメモリの動作モードを読み出しモードから他の
モードに遷移させるときはフラッシュメモリのプログラ
ムから上記ＲＯＭまたはＲＡＭ内のプログラムにジャン
プさせ、その後、ＲＯＭまたはＲＡＭ内のプログラムに
従ってフラッシュメモリの動作モードを読み出しモード
にしてフラッシュメモリのプログラムに戻る様にしてい
る。しかしながら、上記対処方法は、ＣＰＵなどから出
される命令に基づいてフラッシュメモリが他の動作モ−
ドに遷移する場合には有効であるが、フラッシュメモリ
内のプログラムに従ってＣＰＵが動作しているとき、誤
動作などにより、空発的にフラッシュメモリへの書き込
みが行われると、それによりフラッシュメモリの動作モ
ードが読み出しモードから他のモードに遷移してしま
い、そのような場合は以後のプログラムの呼び出しが不
可能になり、したがってＣＰＵは動作不能になってしま
う。従来は、上記のような動作不能状態が発生すると、
いったん電源を切った後、再び電源を投入して立上げた
り、リセットキーなどを押したりして、フラッシュメモ
リを読み出しモードに戻すことにより復帰させていた。
も記憶内容が保持される不揮発性メモリとして、フラッ
シュメモリが普及しつつある。このフラッシュメモリに
は、データやプログラムが記憶され、後者の場合、ＣＰ
Ｕはフラッシュメモリから順次プログラムを読み出し、
それに従って動作する様になる。一般に、フラッシュメ
モリは様々な動作モードを備えている。例えば、それら
の動作モードにはフラッシュメモリにデータ（プログラ
ムを含む）を書き込む書き込みモード、データを読み出
す読み出し（リード）モード、内蔵する諸機能を実行す
るコマンドモードなどがある。フラッシュメモリの動作
モードは、電源投入時またはフラッシュメモリをリセッ
トさせたとき、一般には読み出しモードになり、以後、
ＣＰＵなどから出される命令（指示）で他の動作モード
に遷移する。ところが、プログラムがフラッシュメモリ
に内蔵されていると、もしもＣＰＵが読み出しモードか
ら他の動作モードに遷移させる命令を出すと、以後、Ｃ
ＰＵはフラッシュメモリからプログラムを読み出せず、
したがって動作不能になってしまう。そのため、ＲＯＭ
などにフラッシュメモリの動作モードをある条件で読み
出しモードに戻すプログラムを備えたり、ＲＡＭなどに
フラッシュメモリのプログラムをコピーしたりして、フ
ラッシュメモリの動作モードを読み出しモードから他の
モードに遷移させるときはフラッシュメモリのプログラ
ムから上記ＲＯＭまたはＲＡＭ内のプログラムにジャン
プさせ、その後、ＲＯＭまたはＲＡＭ内のプログラムに
従ってフラッシュメモリの動作モードを読み出しモード
にしてフラッシュメモリのプログラムに戻る様にしてい
る。しかしながら、上記対処方法は、ＣＰＵなどから出
される命令に基づいてフラッシュメモリが他の動作モ−
ドに遷移する場合には有効であるが、フラッシュメモリ
内のプログラムに従ってＣＰＵが動作しているとき、誤
動作などにより、空発的にフラッシュメモリへの書き込
みが行われると、それによりフラッシュメモリの動作モ
ードが読み出しモードから他のモードに遷移してしま
い、そのような場合は以後のプログラムの呼び出しが不
可能になり、したがってＣＰＵは動作不能になってしま
う。従来は、上記のような動作不能状態が発生すると、
いったん電源を切った後、再び電源を投入して立上げた
り、リセットキーなどを押したりして、フラッシュメモ
リを読み出しモードに戻すことにより復帰させていた。
【０００３】
【発明が解決しようとする課題】上記のように、従来技
術では、誤動作などによってフラッシュメモリが内蔵す
るプログラムを読み出せない動作モードに遷移してしま
った場合には、利用者が一々リセットしなくてはなら
ず、操作性が悪いという問題がある。本発明の目的は、
上記のような従来技術の問題を解決し、誤動作などによ
ってフラッシュメモリが内蔵するプログラムを読み出せ
ない動作モードに遷移してしまった場合、自動的に動作
可能な状態に復帰できるフラッシュメモリ制御装置を提
供することにある。
術では、誤動作などによってフラッシュメモリが内蔵す
るプログラムを読み出せない動作モードに遷移してしま
った場合には、利用者が一々リセットしなくてはなら
ず、操作性が悪いという問題がある。本発明の目的は、
上記のような従来技術の問題を解決し、誤動作などによ
ってフラッシュメモリが内蔵するプログラムを読み出せ
ない動作モードに遷移してしまった場合、自動的に動作
可能な状態に復帰できるフラッシュメモリ制御装置を提
供することにある。
【０００４】
【課題を解決するための手段】第１の手段として、プロ
グラムを内蔵するフラッシュメモリを備えた電子機器の
フラッシュメモリ制御装置において、フラッシュメモリ
がアクセスされていることを検出するフラッシュメモリ
アクセス検出回路と、上記フラッシュメモリが書き込み
状態にあることを検出する書き込み状態検出回路と、上
記フラッシュメモリアクセス検出回路によりフラッシュ
メモリへのアクセスが検出されており、上記書き込み状
態検出回路によりフラッシュメモリが書き込み状態にあ
ることが検出されており、且つマスク信号がマスク状態
を示しているときリセット信号を生成するリセット信号
生成回路とを備え、上記リセット信号によりフラッシュ
メモリをリセットするように構成した。第２の手段とし
て、プログラムを内蔵するフラッシュメモリを備えた電
子機器のフラッシュメモリ制御装置において、フラッシ
ュメモリからのプログラムで動作するＣＰＵがエラ−ス
テ−トを出力していることを検出するエラーステート検
出回路を備え、上記エラーステート検出回路はエラース
テートを検出したときリセット信号を生成し、上記リセ
ット信号によりフラッシュメモリをリセットするように
構成した。第３の手段として、プログラムを内蔵するフ
ラッシュメモリを備えた電子機器のフラッシュメモリ制
御装置において、動作するＣＰＵにより周期的にリセッ
トさドウェアタイマがリセットされないまま所定時間経
過したことを検出するタイマ検出回路を備え、上記タイ
マ検出回路は所定時間経過したことを検出したときリセ
ット信号を生成し、上記リセット信号によりフラッシュ
メモリをリセットするように構成した。第４の手段とし
て、上記において、リセット信号によりＣＰＵもリセッ
トする構成にした。第５の手段として、上記において、
ＣＰＵに対するリセット解除をフラッシュメモリに対す
るリセット解除の所定時間後に行う構成にした。
グラムを内蔵するフラッシュメモリを備えた電子機器の
フラッシュメモリ制御装置において、フラッシュメモリ
がアクセスされていることを検出するフラッシュメモリ
アクセス検出回路と、上記フラッシュメモリが書き込み
状態にあることを検出する書き込み状態検出回路と、上
記フラッシュメモリアクセス検出回路によりフラッシュ
メモリへのアクセスが検出されており、上記書き込み状
態検出回路によりフラッシュメモリが書き込み状態にあ
ることが検出されており、且つマスク信号がマスク状態
を示しているときリセット信号を生成するリセット信号
生成回路とを備え、上記リセット信号によりフラッシュ
メモリをリセットするように構成した。第２の手段とし
て、プログラムを内蔵するフラッシュメモリを備えた電
子機器のフラッシュメモリ制御装置において、フラッシ
ュメモリからのプログラムで動作するＣＰＵがエラ−ス
テ−トを出力していることを検出するエラーステート検
出回路を備え、上記エラーステート検出回路はエラース
テートを検出したときリセット信号を生成し、上記リセ
ット信号によりフラッシュメモリをリセットするように
構成した。第３の手段として、プログラムを内蔵するフ
ラッシュメモリを備えた電子機器のフラッシュメモリ制
御装置において、動作するＣＰＵにより周期的にリセッ
トさドウェアタイマがリセットされないまま所定時間経
過したことを検出するタイマ検出回路を備え、上記タイ
マ検出回路は所定時間経過したことを検出したときリセ
ット信号を生成し、上記リセット信号によりフラッシュ
メモリをリセットするように構成した。第４の手段とし
て、上記において、リセット信号によりＣＰＵもリセッ
トする構成にした。第５の手段として、上記において、
ＣＰＵに対するリセット解除をフラッシュメモリに対す
るリセット解除の所定時間後に行う構成にした。
【０００５】
【作用】上記のように構成したので、第１の手段では、
誤動作などによりフラッシュメモリに書き込みが行われ
ると、直ちにそのフラッシュメモリがリセットされる。
第２および第３の手段では、誤動作などによりフラッシ
ュメモリに書き込みが行われ、ＣＰＵがプログラムを読
めなくなると、直ちにそのフラッシュメモリがリセット
される。第４の手段では、上記において、ＣＰＵもリセ
ットされる。第５の手段では、ＣＰＵがリセットを終了
し動作を開始するとき、フラッシュメモリは確実にリセ
ット処理を終了している。
誤動作などによりフラッシュメモリに書き込みが行われ
ると、直ちにそのフラッシュメモリがリセットされる。
第２および第３の手段では、誤動作などによりフラッシ
ュメモリに書き込みが行われ、ＣＰＵがプログラムを読
めなくなると、直ちにそのフラッシュメモリがリセット
される。第４の手段では、上記において、ＣＰＵもリセ
ットされる。第５の手段では、ＣＰＵがリセットを終了
し動作を開始するとき、フラッシュメモリは確実にリセ
ット処理を終了している。
【０００６】
【発明の実施の形態】以下、図面により本発明の実施の
形態を詳細に説明する。図１は本発明の第１の実施形態
を示すフラッシュメモリ制御装置の回路図である。図示
したように、この実施形態のフラッシュメモリ制御装置
は、プログラムを内蔵するフラッシュメモリ１、フラッ
シュメモリ１がアクセス（アドレッシング）されている
ことを検出するフラッシュメモリアクセス検出回路２、
フラッシュメモリ１が書き込み状態にあることを検出す
る書き込み状態検出回路３、フラッシュメモリ１および
ＣＰＵ５をリセットするリセット信号ｃを生成するリセ
ット信号生成回路（アンドゲート）４などを備えてい
る。図２は上記実施形態の主たる信号のタイミングチャ
ートである。以下、図１および図２により、第１の実施
形態の動作を説明する。電源が投入されたとき、または
リセットキー（図示していない）が押されたとき、初期
リセット信号ｂ（Ｌｏｗレベル信号）が生成され、その
信号により、フリップフロップ６, ７およびＤ型フリッ
プフロップ８, ９, 10, 11はセット状態（Ｑ出力がＨｉ
ｇｈレベル）になる。その後、ＣＰＵ５はフラッシュメ
モリ１にアクセスし（アドレスバスｄによりアドレッシ
ングし）、データバスｅを介してフラッシュメモリ１内
のプログラムを読み出し、そのプログラムに従って動作
する。
形態を詳細に説明する。図１は本発明の第１の実施形態
を示すフラッシュメモリ制御装置の回路図である。図示
したように、この実施形態のフラッシュメモリ制御装置
は、プログラムを内蔵するフラッシュメモリ１、フラッ
シュメモリ１がアクセス（アドレッシング）されている
ことを検出するフラッシュメモリアクセス検出回路２、
フラッシュメモリ１が書き込み状態にあることを検出す
る書き込み状態検出回路３、フラッシュメモリ１および
ＣＰＵ５をリセットするリセット信号ｃを生成するリセ
ット信号生成回路（アンドゲート）４などを備えてい
る。図２は上記実施形態の主たる信号のタイミングチャ
ートである。以下、図１および図２により、第１の実施
形態の動作を説明する。電源が投入されたとき、または
リセットキー（図示していない）が押されたとき、初期
リセット信号ｂ（Ｌｏｗレベル信号）が生成され、その
信号により、フリップフロップ６, ７およびＤ型フリッ
プフロップ８, ９, 10, 11はセット状態（Ｑ出力がＨｉ
ｇｈレベル）になる。その後、ＣＰＵ５はフラッシュメ
モリ１にアクセスし（アドレスバスｄによりアドレッシ
ングし）、データバスｅを介してフラッシュメモリ１内
のプログラムを読み出し、そのプログラムに従って動作
する。
【０００７】このような状態にあるとき、誤動作によ
り、フラッシュメモリ１への書き込み動作が発生し、そ
れによって、従来技術の項に記述したように、フラッシ
ュメモリ１の動作モードが読み出しモード以外のモード
（書き込みモ−ド）に遷移してしまったとする。このよ
うな状態が発生したとき、フラッシュメモリアクセス検
出回路２はフラッシュメモリ１がアクセスされているこ
とを検出する。すなわち、フラッシュメモリ１への書き
込みが行われるということは、アドレスバスｄにフラッ
シュメモリ１のアドレス空間に属するアドレスがＣＰＵ
５により出力されたわけであるから、フラッシュメモリ
検出回路２はフラッシュメモリ１のアドレス空間をデコ
ードすることにより、フラッシュメモリ１へのアクセス
（アドレッシング）が行われたことを検出できるのであ
る。こうして、フラッシュメモリ検出回路２からＨｉｇ
ｈレベルの信号ｆが出力される。一方、ＣＰＵ５はアド
レスバスｄにアドレスを出力するとき、そのアドレス出
力が何を行うための出力なのかを示すステート信号ｎを
出力する。そこで、書き込み状態検出回路３はこのステ
ート信号ｎをデコードし、ステート信号が書き込み状態
であることを示しているときＨｉｇｈレベルの信号ｇを
出力する。
り、フラッシュメモリ１への書き込み動作が発生し、そ
れによって、従来技術の項に記述したように、フラッシ
ュメモリ１の動作モードが読み出しモード以外のモード
（書き込みモ−ド）に遷移してしまったとする。このよ
うな状態が発生したとき、フラッシュメモリアクセス検
出回路２はフラッシュメモリ１がアクセスされているこ
とを検出する。すなわち、フラッシュメモリ１への書き
込みが行われるということは、アドレスバスｄにフラッ
シュメモリ１のアドレス空間に属するアドレスがＣＰＵ
５により出力されたわけであるから、フラッシュメモリ
検出回路２はフラッシュメモリ１のアドレス空間をデコ
ードすることにより、フラッシュメモリ１へのアクセス
（アドレッシング）が行われたことを検出できるのであ
る。こうして、フラッシュメモリ検出回路２からＨｉｇ
ｈレベルの信号ｆが出力される。一方、ＣＰＵ５はアド
レスバスｄにアドレスを出力するとき、そのアドレス出
力が何を行うための出力なのかを示すステート信号ｎを
出力する。そこで、書き込み状態検出回路３はこのステ
ート信号ｎをデコードし、ステート信号が書き込み状態
であることを示しているときＨｉｇｈレベルの信号ｇを
出力する。
【０００８】リセット信号生成回路４は入力信号ｆ,
ｇ, ｈが共にＨｉｇｈレベルであるときＬｏｗレベルの
リセット信号ｃを出力する（図２参照）。なお、上記信
号ｈは通常Ｈｉｇｈレベルのマスク信号で、フラッシュ
メモリ１への正常な書き込みを行うときのみプログラム
によりマスクが解除されＬｏｗレベルになる。つまり、
誤動作によるフラッシュメモリ１への書き込み発生時に
は、マスク信号はマスク状態のままなので信号ｈはＨｉ
ｇｈレベルになる。リセツト信号ｃによりフリップフロ
ップ６, ７がリセットされると、信号ｋ,ｍはＬｏｗレ
ベルになり、それによってフラッシュメモリ１およびＣ
ＰＵ５がリセットされる。なお、Ｄ型フリップフロップ
８, ９, 10, 11は遅延回路を構成しており、フリップフ
ロップ７のＱ出力がＤ型フリップフロップ８のＤ入力に
入り、その入力信号がクロック信号ａ（図２参照）によ
り順次後段のＤ型フリップフロップ９, 10, 11の出力に
現われる（図２参照）。こうして、信号ｉおよび信号ｊ
が生成され、信号ｉによりフリップフロップ６がセット
され、信号ｊによりフリップフロップ７がセットされる
（図２参照）。つまり、フラッシュメモリ１およびＣＰ
Ｕ５のリセット期間が終了する。
ｇ, ｈが共にＨｉｇｈレベルであるときＬｏｗレベルの
リセット信号ｃを出力する（図２参照）。なお、上記信
号ｈは通常Ｈｉｇｈレベルのマスク信号で、フラッシュ
メモリ１への正常な書き込みを行うときのみプログラム
によりマスクが解除されＬｏｗレベルになる。つまり、
誤動作によるフラッシュメモリ１への書き込み発生時に
は、マスク信号はマスク状態のままなので信号ｈはＨｉ
ｇｈレベルになる。リセツト信号ｃによりフリップフロ
ップ６, ７がリセットされると、信号ｋ,ｍはＬｏｗレ
ベルになり、それによってフラッシュメモリ１およびＣ
ＰＵ５がリセットされる。なお、Ｄ型フリップフロップ
８, ９, 10, 11は遅延回路を構成しており、フリップフ
ロップ７のＱ出力がＤ型フリップフロップ８のＤ入力に
入り、その入力信号がクロック信号ａ（図２参照）によ
り順次後段のＤ型フリップフロップ９, 10, 11の出力に
現われる（図２参照）。こうして、信号ｉおよび信号ｊ
が生成され、信号ｉによりフリップフロップ６がセット
され、信号ｊによりフリップフロップ７がセットされる
（図２参照）。つまり、フラッシュメモリ１およびＣＰ
Ｕ５のリセット期間が終了する。
【０００９】フラッシュメモリ１はリセットされると、
読み出しモードに復帰し、ＣＰＵ５はリセットにより、
初期化され、動作可能状態になる。なお、ＣＰＵ５をリ
セットしないでフラッシュメモリ１だけリセットして読
み出しモードにし、ＣＰＵ５の動作を再開させる構成も
可能である。しかしこのような構成でＣＰＵ５が正常に
動作を再開できる状況は特定の場合に限定される。ま
た、上記動作において、ＣＰＵ５のリセット期間（リセ
ット解除タイミング）をフラッシュメモリ１のリセット
期間（リセット解除タイミング）よりも所定時間だけ延
ばしているが、これはＣＰＵ５がリセットを終了し、動
作を再開するとき、確実にフラッシュメモリ１がリセッ
ト処理を終了しているようにするためである。
読み出しモードに復帰し、ＣＰＵ５はリセットにより、
初期化され、動作可能状態になる。なお、ＣＰＵ５をリ
セットしないでフラッシュメモリ１だけリセットして読
み出しモードにし、ＣＰＵ５の動作を再開させる構成も
可能である。しかしこのような構成でＣＰＵ５が正常に
動作を再開できる状況は特定の場合に限定される。ま
た、上記動作において、ＣＰＵ５のリセット期間（リセ
ット解除タイミング）をフラッシュメモリ１のリセット
期間（リセット解除タイミング）よりも所定時間だけ延
ばしているが、これはＣＰＵ５がリセットを終了し、動
作を再開するとき、確実にフラッシュメモリ１がリセッ
ト処理を終了しているようにするためである。
【００１０】図３は本発明の第２の実施形態を示すフラ
ッシュメモリ制御装置要部の回路図である。この第２実
施形態のフラッシュメモリ制御装置は、第１の実施形態
のフラッシュメモリアクセス検出回路２、書き込み状態
検出回路３、およびリセット信号生成回路４の代りに、
エラーステート検出回路12を備え、ＣＰＵ５がエラース
テートを出力したとき、このエラーステート検出回路12
が出力されたエラーステートを検出し、それによりリセ
ット信号ｃを出力する。すなわち、フラッシュメモリ１
が読み出しモードから他のモードへ遷移して動作不能に
なったような場合、ＣＰＵ５がエラーステートを出力す
るので、それを検出してフラッシュメモリ１およびＣＰ
Ｕ５をリセットしようというわけである。ＣＰＵ５がエ
ラーステートを出すのはプログラムを読めないときだけ
ではないが、いずれの場合も、フラッシュメモリ１およ
びＣＰＵ５のリセットという対応で問題はない。
ッシュメモリ制御装置要部の回路図である。この第２実
施形態のフラッシュメモリ制御装置は、第１の実施形態
のフラッシュメモリアクセス検出回路２、書き込み状態
検出回路３、およびリセット信号生成回路４の代りに、
エラーステート検出回路12を備え、ＣＰＵ５がエラース
テートを出力したとき、このエラーステート検出回路12
が出力されたエラーステートを検出し、それによりリセ
ット信号ｃを出力する。すなわち、フラッシュメモリ１
が読み出しモードから他のモードへ遷移して動作不能に
なったような場合、ＣＰＵ５がエラーステートを出力す
るので、それを検出してフラッシュメモリ１およびＣＰ
Ｕ５をリセットしようというわけである。ＣＰＵ５がエ
ラーステートを出すのはプログラムを読めないときだけ
ではないが、いずれの場合も、フラッシュメモリ１およ
びＣＰＵ５のリセットという対応で問題はない。
【００１１】図４は本発明の第３の実施形態を示すフラ
ッシュメモリ制御装置要部の回路図である。この実施形
態のフラッシュメモリ制御装置は第１の実施形態のフラ
ッシュメモリアクセス検出回路２、書き込み状態検出回
路３、およびリセット信号生成回路４の代りに、ハード
ウェアタイマ13およびタイマ検出回路14を備え、ハード
ウェアタイマ13がリセット（再設定）されないまま所定
時間経過したことをタイマ検出回路14が検出すると、タ
イマ検出回路14はリセット信号ｃを出力し、第１および
第２の実施形態と同様にフラッシュメモリ１およびＣＰ
Ｕ５をリセットする。ハードウェアタイマ13はウォッチ
ドッグとも呼ばれ、例えばＣＰＵ５により０に再設定
（リセット）後、所定周期のクロックによりカウントア
ップされ、その後、ＣＰＵ５により周期的に０にリセッ
トされる。タイマ検出回路14は、ハードウェアタイマ13
が所定の値に達するのを監視しているが、ＣＰＵ５が正
常に動作している場合、ハードウェアタイマ13は上記所
定の値に達する前に０に戻されてしまうので、所定の値
が検出されない。しかし、フラッシュメモリ１が読み出
しモードから他のモードへ遷移するとＣＰＵ５が動作不
能になるので、ハードウェアタイマ13はＣＰＵ５によっ
て周期的にリセットされなくなり、その結果、所定の値
に達し、その値がタイマ検出回路14により検出されるの
である。
ッシュメモリ制御装置要部の回路図である。この実施形
態のフラッシュメモリ制御装置は第１の実施形態のフラ
ッシュメモリアクセス検出回路２、書き込み状態検出回
路３、およびリセット信号生成回路４の代りに、ハード
ウェアタイマ13およびタイマ検出回路14を備え、ハード
ウェアタイマ13がリセット（再設定）されないまま所定
時間経過したことをタイマ検出回路14が検出すると、タ
イマ検出回路14はリセット信号ｃを出力し、第１および
第２の実施形態と同様にフラッシュメモリ１およびＣＰ
Ｕ５をリセットする。ハードウェアタイマ13はウォッチ
ドッグとも呼ばれ、例えばＣＰＵ５により０に再設定
（リセット）後、所定周期のクロックによりカウントア
ップされ、その後、ＣＰＵ５により周期的に０にリセッ
トされる。タイマ検出回路14は、ハードウェアタイマ13
が所定の値に達するのを監視しているが、ＣＰＵ５が正
常に動作している場合、ハードウェアタイマ13は上記所
定の値に達する前に０に戻されてしまうので、所定の値
が検出されない。しかし、フラッシュメモリ１が読み出
しモードから他のモードへ遷移するとＣＰＵ５が動作不
能になるので、ハードウェアタイマ13はＣＰＵ５によっ
て周期的にリセットされなくなり、その結果、所定の値
に達し、その値がタイマ検出回路14により検出されるの
である。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
第１に、誤動作などによりフラッシュメモリに書き込み
が行われ、それによりＣＰＵがプログラムを読めなくな
ると、直ちにそのフラッシュメモリがリセットされるの
で、自動的に動作可能な状態に復帰できる。第２に、上
記において、ＣＰＵもリセットされる構成では、復帰が
より確実になる。第３に、上記において、ＣＰＵがリセ
ットを終了し動作を開始するとき、フラッシュメモリは
確実にリセット処理を終了しているようにした構成で
は、復帰がさらに確実になる。
第１に、誤動作などによりフラッシュメモリに書き込み
が行われ、それによりＣＰＵがプログラムを読めなくな
ると、直ちにそのフラッシュメモリがリセットされるの
で、自動的に動作可能な状態に復帰できる。第２に、上
記において、ＣＰＵもリセットされる構成では、復帰が
より確実になる。第３に、上記において、ＣＰＵがリセ
ットを終了し動作を開始するとき、フラッシュメモリは
確実にリセット処理を終了しているようにした構成で
は、復帰がさらに確実になる。
【図１】本発明の第１実施形態のフラッシュメモリ制御
装置の回路図。
装置の回路図。
【図２】本発明の第１実施形態のフラッシュメモリ制御
装置のタイミングチャート。
装置のタイミングチャート。
【図３】本発明の第２実施形態のフラッシュメモリ制御
装置要部の回路図。
装置要部の回路図。
【図４】本発明の第３実施形態のフラッシュメモリ制御
装置要部の他の回路図。
装置要部の他の回路図。
１…フラッシュメモリ、２…フラッシュメモリアクセス
検出回路、３…書き込み状態検出回路、４…リセット信
号生成回路、５…ＣＰＵ、６、７・・・ フリップフロッ
プ、８、９、10、11・・・ Ｄ型フリップフロップ、12…エ
ラーステート検出回路、13…ハードウェアタイマ、14…
タイマ検出回路。
検出回路、３…書き込み状態検出回路、４…リセット信
号生成回路、５…ＣＰＵ、６、７・・・ フリップフロッ
プ、８、９、10、11・・・ Ｄ型フリップフロップ、12…エ
ラーステート検出回路、13…ハードウェアタイマ、14…
タイマ検出回路。
Claims (5)
- 【請求項１】 プログラムを内蔵するフラッシュメモリ
を備えた電子機器のフラッシュメモリ制御装置であっ
て、フラッシュメモリがアクセスされていることを検出
するフラッシュメモリアクセス検出回路と、上記フラッ
シュメモリが書き込み状態にあることを検出する書き込
み状態検出回路と、上記フラッシュメモリアクセス検出
回路によりフラッシュメモリへのアクセスが検出されて
おり、上記書き込み状態検出回路によりフラッシュメモ
リが書き込み状態にあることが検出されており、且つフ
ラッシュメモリへの正常な書き込みであればマスク状態
が解除されるマスク信号がマスク状態を示しているとき
リセット信号を生成するリセット信号生成回路とを備
え、上記リセット信号によりフラッシュメモリをリセッ
トするようにしたことを特徴とするフラッシュメモリ制
御装置。 - 【請求項２】 プログラムを内蔵するフラッシュメモリ
を備えた電子機器のフラッシュメモリ制御装置であっ
て、フラッシュメモリからのプログラムで動作するＣＰ
Ｕがエラーステートを出力していることを検出するエラ
ーステート検出回路を備え、上記エラーステート検出回
路はエラーステートを検出したときリセット信号を生成
し、上記リセット信号によりフラッシュメモリをリセッ
トするように構成したことを特徴とするフラッシュメモ
リ制御装置。 - 【請求項３】 プログラムを内蔵するフラッシュメモリ
を備えた電子機器のフラッシュメモリ制御装置であっ
て、フラッシュメモリからのプログラムで動作するＣＰ
Ｕにより周期的にリセットされるハードウェアタイマ
と、上記ハードウェアタイマがリセットされないまま所
定時間経過したことを検出するタイマ検出回路を備え、
上記タイマ検出回路は所定時間経過したことを検出した
ときリセット信号を生成し、上記リセット信号によりフ
ラッシュメモリをリセットするように構成したことを特
徴とするフラッシュメモリ制御装置。 - 【請求項４】 請求項１、２、３のフラッシュメモリ制
御装置において、リセット信号により上記ＣＰＵもリセ
ットする構成にしたことを特徴とするフラッシュメモリ
制御装置。 - 【請求項５】 請求項４のフラッシュメモリ制御装置に
おいて、上記ＣＰＵに対するリセット解除をフラッシュ
メモリに対するリセット解除の所定時間後に行う構成に
したことを特徴とするフラッシュメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32397295A JP3604101B2 (ja) | 1995-11-17 | 1995-11-17 | フラッシュメモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32397295A JP3604101B2 (ja) | 1995-11-17 | 1995-11-17 | フラッシュメモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09147588A true JPH09147588A (ja) | 1997-06-06 |
| JP3604101B2 JP3604101B2 (ja) | 2004-12-22 |
Family
ID=18160696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32397295A Expired - Fee Related JP3604101B2 (ja) | 1995-11-17 | 1995-11-17 | フラッシュメモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604101B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
-
1995
- 1995-11-17 JP JP32397295A patent/JP3604101B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3604101B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430468B1 (ko) | 운영체제의 초기화 및 재시작 방법 및 장치 | |
| EP0679981B1 (en) | Reset circuit of electronic device | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| KR850003597A (ko) | 파워-다운 명령을 선택적으로 실행불능케하는 데이터 프로세서와 그 방법 | |
| KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
| KR19990007309A (ko) | 시스템 리셋 방법 | |
| US20010049783A1 (en) | Method and installation for preventing premature termination of BIOS refresh operation due to pressing of reset button | |
| JPH09147588A (ja) | フラッシュメモリ制御装置 | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| JP4535316B2 (ja) | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム | |
| CN109189562B (zh) | 控制进程运行的方法和装置 | |
| JPS61198337A (ja) | 自己診断装置 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JP3214413B2 (ja) | エミュレータ | |
| JP3695931B2 (ja) | マイクロコンピュータ | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JP3102336B2 (ja) | 不正データ書き込み防止回路 | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| JPH06251585A (ja) | 半導体記憶装置 | |
| JPS60230242A (ja) | リセツト要因判別方式 | |
| JP2008047025A (ja) | マイクロコントローラ | |
| JPH09282168A (ja) | コンピュータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |