JPH09148136A - 表面実装可能なインダクタ - Google Patents
表面実装可能なインダクタInfo
- Publication number
- JPH09148136A JPH09148136A JP8318842A JP31884296A JPH09148136A JP H09148136 A JPH09148136 A JP H09148136A JP 8318842 A JP8318842 A JP 8318842A JP 31884296 A JP31884296 A JP 31884296A JP H09148136 A JPH09148136 A JP H09148136A
- Authority
- JP
- Japan
- Prior art keywords
- substrate layer
- surface mount
- inner substrate
- mount inductor
- tap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims description 43
- 238000007747 plating Methods 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000010079 rubber tapping Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 30
- 238000004804 winding Methods 0.000 abstract description 18
- 230000008569 process Effects 0.000 abstract description 17
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 83
- 239000000463 material Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 5
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 5
- 239000004810 polytetrafluoroethylene Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 210000001787 dendrite Anatomy 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 229920004764 ULTEM® 2100 Polymers 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical compound FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F29/00—Variable transformers or inductances not covered by group H01F21/00
- H01F29/08—Variable transformers or inductances not covered by group H01F21/00 with core, coil, winding, or shield movable to offset variation of voltage or phase shift, e.g. induction regulators
- H01F29/10—Variable transformers or inductances not covered by group H01F21/00 with core, coil, winding, or shield movable to offset variation of voltage or phase shift, e.g. induction regulators having movable part of magnetic circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 形成されたワイヤを用いずに単独の工程技術
を用いて製造することのできる改善された表面実装イン
ダクタを提供する。 【解決手段】 高い性質係数（Q ）と高いインダクタン
スを提供する多重タップ表面実装インダクタは、その４
つの側面のいずれにおいても表面実装することができ
る。内基板層（群）には金属被覆パターンおよびビアが
設けられ、多重巻コイルを形成する。次に内基板層が第
１および第２外基板層の間に挟まれて６面構造を形成す
る。タップ素子（群）は、１／４巻数以下の増分で多重
巻コイルから引き出され、その４つの側面のどの面でも
実装できる多重タップ表面実装インダクタとすることが
できる。タップ素子（群）が入力／出力端面の間に対称
にタップされると、表面実装インダクタは、その入力／
出力端面を入れ換えて、８つの異なる位置で表面実装可
能な部品とすることができる。
を用いて製造することのできる改善された表面実装イン
ダクタを提供する。 【解決手段】 高い性質係数（Q ）と高いインダクタン
スを提供する多重タップ表面実装インダクタは、その４
つの側面のいずれにおいても表面実装することができ
る。内基板層（群）には金属被覆パターンおよびビアが
設けられ、多重巻コイルを形成する。次に内基板層が第
１および第２外基板層の間に挟まれて６面構造を形成す
る。タップ素子（群）は、１／４巻数以下の増分で多重
巻コイルから引き出され、その４つの側面のどの面でも
実装できる多重タップ表面実装インダクタとすることが
できる。タップ素子（群）が入力／出力端面の間に対称
にタップされると、表面実装インダクタは、その入力／
出力端面を入れ換えて、８つの異なる位置で表面実装可
能な部品とすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、一般に表面実装可能な
(surface mountable) 電子部品に関し、さらに詳しく
は、表面実装インダクタに関する。
(surface mountable) 電子部品に関し、さらに詳しく
は、表面実装インダクタに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】現在
の携帯ワイヤレス製品の設計においては、寸法を小さく
し、無線周波数（RF）回路部品の性能を改善するための
努力が続けられる。このような部品の１つに表面実装イ
ンダクタがあり、これは共振器，RFチョーク，ハイブリ
ッド・フィルタの部品として用いられると共に、当技術
で周知のその他の種々の用途に用いることができる。現
在の製造技術では、アセンブリ内に見られるすべてとは
いわないまでも、大半の部品が、製造サイクル時間を短
くするために、表面実装が可能であることが求められ
る。表面実装インダクタは、成型電子部品技術(moldede
lectronic component) ，巻線チップ・インダクタ技術
およびプリント回路基板技術を含むいくつかの既知の方
法を用いて形成することができる。
の携帯ワイヤレス製品の設計においては、寸法を小さく
し、無線周波数（RF）回路部品の性能を改善するための
努力が続けられる。このような部品の１つに表面実装イ
ンダクタがあり、これは共振器，RFチョーク，ハイブリ
ッド・フィルタの部品として用いられると共に、当技術
で周知のその他の種々の用途に用いることができる。現
在の製造技術では、アセンブリ内に見られるすべてとは
いわないまでも、大半の部品が、製造サイクル時間を短
くするために、表面実装が可能であることが求められ
る。表面実装インダクタは、成型電子部品技術(moldede
lectronic component) ，巻線チップ・インダクタ技術
およびプリント回路基板技術を含むいくつかの既知の方
法を用いて形成することができる。
【０００３】成型インダクタ(molded inductor) は、１
０％の繊維ガラス成分を有するポリエーテルイミドなど
の任意の数の適切な熱可塑性材料で成型された、らせん
型ワイヤ・コイルで通常形成される。この材料は、ジェ
ネラル・エレクトリック社によりULTEM ２１００という
商標で販売される。成型インダクタは、二段成型または
インサート成型技術を用いて通常形成され、これらの技
術により、テープやリールを用いて実装することのでき
る表面実装可能な部品が得られるので、ロボットによる
部品配置が可能になる。成型インダクタに伴う欠点は、
形成されたワイヤの端部が、電子回路基板と電気的接触
を行うために露出されたままになることである。本体か
らワイヤがのびる長さを制御することは、維持が困難な
許容値仕様となることがある。また、マイクロフォニッ
ク効果を削減するためには、コイルの本体を回路板にで
きるだけ近づけてハンダ付けすることが重要である。延
在するワイヤを持たないので、回路板と同一面上にハン
ダ付けすることのできる表面実装インダクタを有すると
有利である。
０％の繊維ガラス成分を有するポリエーテルイミドなど
の任意の数の適切な熱可塑性材料で成型された、らせん
型ワイヤ・コイルで通常形成される。この材料は、ジェ
ネラル・エレクトリック社によりULTEM ２１００という
商標で販売される。成型インダクタは、二段成型または
インサート成型技術を用いて通常形成され、これらの技
術により、テープやリールを用いて実装することのでき
る表面実装可能な部品が得られるので、ロボットによる
部品配置が可能になる。成型インダクタに伴う欠点は、
形成されたワイヤの端部が、電子回路基板と電気的接触
を行うために露出されたままになることである。本体か
らワイヤがのびる長さを制御することは、維持が困難な
許容値仕様となることがある。また、マイクロフォニッ
ク効果を削減するためには、コイルの本体を回路板にで
きるだけ近づけてハンダ付けすることが重要である。延
在するワイヤを持たないので、回路板と同一面上にハン
ダ付けすることのできる表面実装インダクタを有すると
有利である。
【０００４】現在の成型インダクタに伴う別の問題は、
使用されるプラスティックが摂氏２２０度を越えると分
解する傾向があることである。これは、基板上に電気部
品を確実にリフローするために高温（通常は摂氏２３０
度ないし２４０度の範囲）を必要とする製造工程におい
て問題となりうる。変形や分解を起こさずに高温でリフ
ローすることのできる表面実装インダクタがあると、部
品の信頼性が高まると共に、部品と回路板との間の電気
的接触の改善が図られる。
使用されるプラスティックが摂氏２２０度を越えると分
解する傾向があることである。これは、基板上に電気部
品を確実にリフローするために高温（通常は摂氏２３０
度ないし２４０度の範囲）を必要とする製造工程におい
て問題となりうる。変形や分解を起こさずに高温でリフ
ローすることのできる表面実装インダクタがあると、部
品の信頼性が高まると共に、部品と回路板との間の電気
的接触の改善が図られる。
【０００５】成型インダクタに伴う別の欠点は、このよ
うなコイルの形成には、ワイヤを巻いて、オーバーモー
ルディング工程を実行し、薄膜をメッキする手順を含む
複数の工程段階が関わることである。これら複数の工程
は、異なる製造施設で通常行われる。このような多重工
程を用いることは費用がかかり、製造コストを上昇させ
る。単独の工程を用いて表面実装インダクタを形成する
ことが望ましい。
うなコイルの形成には、ワイヤを巻いて、オーバーモー
ルディング工程を実行し、薄膜をメッキする手順を含む
複数の工程段階が関わることである。これら複数の工程
は、異なる製造施設で通常行われる。このような多重工
程を用いることは費用がかかり、製造コストを上昇させ
る。単独の工程を用いて表面実装インダクタを形成する
ことが望ましい。
【０００６】当技術で周知の他の表面実装インダクタに
は、難燃性ガラス・エポキシ（FR４）またはセラミック
などの、基板上に形成された複数の「巻部」とらせんの
パターンを付けたインダクタがある。現在のらせん型／
多重巻インダクタの欠点は、インダクタンス値が低く、
性質係数（Q ）が低くなる傾向があることである。高い
Q （約１００超）と、高いインダクタンス（約１０ナノ
ヘンリー超）を実現するためには、これらの部品の形状
因子が携帯製品用としては大きくなり過ぎてしまう。セ
ラミック基板は価格が高く、整合性の問題から積層に向
かない。多層セラミック・インダクタも、樹状突起の成
長(dendrite growth) や銀の表面移動を起こしやすい。
FR４などの基板は積層することはできるが、部品の寸法
が大きくなるにつれてQ が下がる傾向にある。Q の高い
部品は、高い性能製品仕様を満足させるのが不安定な状
態にある。インダクタンス値が高くQ が高いパターニン
グされたインダクタは、電気的仕様を満足させるという
点では有利である。
は、難燃性ガラス・エポキシ（FR４）またはセラミック
などの、基板上に形成された複数の「巻部」とらせんの
パターンを付けたインダクタがある。現在のらせん型／
多重巻インダクタの欠点は、インダクタンス値が低く、
性質係数（Q ）が低くなる傾向があることである。高い
Q （約１００超）と、高いインダクタンス（約１０ナノ
ヘンリー超）を実現するためには、これらの部品の形状
因子が携帯製品用としては大きくなり過ぎてしまう。セ
ラミック基板は価格が高く、整合性の問題から積層に向
かない。多層セラミック・インダクタも、樹状突起の成
長(dendrite growth) や銀の表面移動を起こしやすい。
FR４などの基板は積層することはできるが、部品の寸法
が大きくなるにつれてQ が下がる傾向にある。Q の高い
部品は、高い性能製品仕様を満足させるのが不安定な状
態にある。インダクタンス値が高くQ が高いパターニン
グされたインダクタは、電気的仕様を満足させるという
点では有利である。
【０００７】多くの表面実装コイルは、テープ状または
リール状にすることができるが、「表面実装可能な」面
が通常は１つしかないので、適切な配向が必要になる。
そのため、ワイヤを巻いたチップ・インダクタは、表面
実装可能な面までに巻部を完了させることが必要にな
り、それによって使用可能なインダクタ値の範囲が制約
される。表面実装インダクタが高いQ と、高いインダク
タンス値とを提供することができ、さらに増分同調範囲
をより小さくすることができると、さらに有利である。
すべての側面で表面実装が可能な表面実装インダクタ
は、部品の実装を容易にし、ロボットによる配置も容易
にする。
リール状にすることができるが、「表面実装可能な」面
が通常は１つしかないので、適切な配向が必要になる。
そのため、ワイヤを巻いたチップ・インダクタは、表面
実装可能な面までに巻部を完了させることが必要にな
り、それによって使用可能なインダクタ値の範囲が制約
される。表面実装インダクタが高いQ と、高いインダク
タンス値とを提供することができ、さらに増分同調範囲
をより小さくすることができると、さらに有利である。
すべての側面で表面実装が可能な表面実装インダクタ
は、部品の実装を容易にし、ロボットによる配置も容易
にする。
【０００８】従って、形成されたワイヤを用いずに単独
の工程技術を用いて製造することのできる改善された表
面実装インダクタが必要である。実装と部品の配置を容
易にするために、このような部品がすべての側面から表
面実装が可能であると有利である。さらに、増分同調範
囲のより小さい表面実装インダクタを提供することが有
利である。
の工程技術を用いて製造することのできる改善された表
面実装インダクタが必要である。実装と部品の配置を容
易にするために、このような部品がすべての側面から表
面実装が可能であると有利である。さらに、増分同調範
囲のより小さい表面実装インダクタを提供することが有
利である。
【０００９】
【実施例】図１は、本発明による表面実装インダクタ１
００とその等価回路モデル１０２とを示す。本発明によ
り、表面実装インダクタ１００は、第１，第２，第３お
よび第４側面，それぞれ１０４，１０６，１０８，１１
０と、第１および第２端面，それぞれ１１２，１１４と
を備える６面構造である。第１および第３側面は、側壁
１０４，１０８とも呼ばれる。本発明の好適な実施例に
より、表面実装インダクタ１００は、第１および第２端
面１１２，１１４の間で、４つの側面１０４，１０６，
１０８，１１０のうち任意の側面上で実装できる。第１
および第２端面１１２，１１４は、表面実装インダクタ
１００の入力ポートおよび出力ポートとして機能し、本
発明のこの第１実施例においては、交換可能である。そ
のために、本発明の第１実施例による表面実装インダク
タ１００は、合計８つの異なる実装可能な位置を有す
る。
００とその等価回路モデル１０２とを示す。本発明によ
り、表面実装インダクタ１００は、第１，第２，第３お
よび第４側面，それぞれ１０４，１０６，１０８，１１
０と、第１および第２端面，それぞれ１１２，１１４と
を備える６面構造である。第１および第３側面は、側壁
１０４，１０８とも呼ばれる。本発明の好適な実施例に
より、表面実装インダクタ１００は、第１および第２端
面１１２，１１４の間で、４つの側面１０４，１０６，
１０８，１１０のうち任意の側面上で実装できる。第１
および第２端面１１２，１１４は、表面実装インダクタ
１００の入力ポートおよび出力ポートとして機能し、本
発明のこの第１実施例においては、交換可能である。そ
のために、本発明の第１実施例による表面実装インダク
タ１００は、合計８つの異なる実装可能な位置を有す
る。
【００１０】表面実装インダクタ１００は、第１および
第２外基板層，それぞれ１１８，１２０間に挟まれた内
基板層１１６を備える複数の積層された基板層から形成
される。本発明の好適な実施例により、内基板層１１６
と第１および第２外基板層１１８，１２０の材料は、Z
軸１２５の変形を抑制する高温材料である。Z 軸１２５
は、基板表面に垂直に走る破線で図示される。このよう
な材料の例として、Arlon,Inc.により「CLTE」の商品名
で販売される、織りガラス強化ポリテトラフロロエチレ
ン（PTFE）組成物や、Rogers,Inc. により第「3003」号
として販売されるガラス充填PTFE組成物がある。PTFE
は、E.I. DuPont DeNemours & Co. の商標であるTEFLON
として一般に知られる。上記の組成物は、約０．００５
以下の低い損失正接（loss tangent）を有する傾向があ
る。このような高温で損失正接の低い材料は、Z 軸１２
５において、摂氏１度あたり約２４〜３５ppm の範囲の
小さい熱膨張係数を有する。高温（摂氏２２０度以上４
００度以下の温度）においてZ 軸の膨張を抑制する材料
は、スルーホールの信頼性が改善される。高温ハンダ
は、約摂氏２３０度〜２４０度の範囲の温度で通常リフ
ローする。そのため、本発明による表面実装インダクタ
１００の周囲に、変形を起こさずに高温ハンダをリフロ
ーすることができる。以下に説明する図１の実施例など
の種々の構造に表面実装することのできる高性質係数
（Q ）高インダクタンス部品構造を作成することができ
る。
第２外基板層，それぞれ１１８，１２０間に挟まれた内
基板層１１６を備える複数の積層された基板層から形成
される。本発明の好適な実施例により、内基板層１１６
と第１および第２外基板層１１８，１２０の材料は、Z
軸１２５の変形を抑制する高温材料である。Z 軸１２５
は、基板表面に垂直に走る破線で図示される。このよう
な材料の例として、Arlon,Inc.により「CLTE」の商品名
で販売される、織りガラス強化ポリテトラフロロエチレ
ン（PTFE）組成物や、Rogers,Inc. により第「3003」号
として販売されるガラス充填PTFE組成物がある。PTFE
は、E.I. DuPont DeNemours & Co. の商標であるTEFLON
として一般に知られる。上記の組成物は、約０．００５
以下の低い損失正接（loss tangent）を有する傾向があ
る。このような高温で損失正接の低い材料は、Z 軸１２
５において、摂氏１度あたり約２４〜３５ppm の範囲の
小さい熱膨張係数を有する。高温（摂氏２２０度以上４
００度以下の温度）においてZ 軸の膨張を抑制する材料
は、スルーホールの信頼性が改善される。高温ハンダ
は、約摂氏２３０度〜２４０度の範囲の温度で通常リフ
ローする。そのため、本発明による表面実装インダクタ
１００の周囲に、変形を起こさずに高温ハンダをリフロ
ーすることができる。以下に説明する図１の実施例など
の種々の構造に表面実装することのできる高性質係数
（Q ）高インダクタンス部品構造を作成することができ
る。
【００１１】図２は、内基板層１１６と、第１および第
２外基板層，それぞれ１１８，１２０とを備える表面実
装インダクタ１００の分解図である。内基板層１１６
は、表面実装インダクタ１００の中心コアをなし、第１
表面１２４上にトレースとして配置された第１金属被覆
パターン１２２と、対向する第２表面１２８上に配置さ
れた第２金属被覆パターン１２６（図３には破線で示さ
れる）とを備える。金属被覆パターン１２２，１２６を
含む第１および第２対向表面１２４，１２８は、第１お
よび第２外基板層，それぞれ１１８，１２０の間に挟ま
れた面である。
２外基板層，それぞれ１１８，１２０とを備える表面実
装インダクタ１００の分解図である。内基板層１１６
は、表面実装インダクタ１００の中心コアをなし、第１
表面１２４上にトレースとして配置された第１金属被覆
パターン１２２と、対向する第２表面１２８上に配置さ
れた第２金属被覆パターン１２６（図３には破線で示さ
れる）とを備える。金属被覆パターン１２２，１２６を
含む第１および第２対向表面１２４，１２８は、第１お
よび第２外基板層，それぞれ１１８，１２０の間に挟ま
れた面である。
【００１２】第１および第２金属被覆パターン１２２，
１２６は、ビア(via) とも呼ばれるメッキ・スルーホー
ル１３０を貫通して第１および第２対向表面１２４，１
２８間に相互接続される。図３は、本発明による内基板
層１１６の上面図である。第１および第２金属被覆パタ
ーン１２２，１２６は、以下に説明される方式でビア１
３０を貫通して相互接続され、交換可能な第１および第
２端面１１２，１１４の間に多重巻部（multi-turn) ま
たは多重ループ・コイル(multi-loop coil) を作成する
巻線を形成する。
１２６は、ビア(via) とも呼ばれるメッキ・スルーホー
ル１３０を貫通して第１および第２対向表面１２４，１
２８間に相互接続される。図３は、本発明による内基板
層１１６の上面図である。第１および第２金属被覆パタ
ーン１２２，１２６は、以下に説明される方式でビア１
３０を貫通して相互接続され、交換可能な第１および第
２端面１１２，１１４の間に多重巻部（multi-turn) ま
たは多重ループ・コイル(multi-loop coil) を作成する
巻線を形成する。
【００１３】一定の表面積内にインダクタンスを生成す
るためには、複数のメッキ・スルーホール１３０を内基
板層１１６を貫通して直列に結合することにより、多重
巻部または結合ループが製作される。ひきつづき図２お
よび図３を参照して、第１巻部はビア１３２，トレース
１３４，ビア１３６およびトレース１３８で形成され
る。巻部または巻線は同様のパターンの相互接続に従っ
て、１／４巻ずつ増分される多重巻部を形成する。第１
巻部は結合トレース１４２を通じて第１金属被覆パッド
１４４に結合される。インダクタの最終巻部も同様に形
成され、第２金属被覆パッド１４６に結合される。
るためには、複数のメッキ・スルーホール１３０を内基
板層１１６を貫通して直列に結合することにより、多重
巻部または結合ループが製作される。ひきつづき図２お
よび図３を参照して、第１巻部はビア１３２，トレース
１３４，ビア１３６およびトレース１３８で形成され
る。巻部または巻線は同様のパターンの相互接続に従っ
て、１／４巻ずつ増分される多重巻部を形成する。第１
巻部は結合トレース１４２を通じて第１金属被覆パッド
１４４に結合される。インダクタの最終巻部も同様に形
成され、第２金属被覆パッド１４６に結合される。
【００１４】入力／出力ポートを作成するには、一連の
金属被覆パッドを部品の各端部に共に結合する。第２側
面１０６は、金属被覆パッド１４８，１５０を備え、同
様のパッド（図示せず）が第４側面１１０上に配置され
る。側壁１０４は、金属被覆パッド１５２，１５４を備
え、同様の金属被覆パッド（図示せず）が側壁１０８上
に配置される。金属被覆パッド１４４，１４８，１５２
（と表面１０８，１１０上の隣接パッドと）は、共に第
１端面１１２に結合し（さらにメッキされて）、４つの
メッキ面と１つのメッキ端面とを有する入力／出力ポー
トを形成する。金属被覆パッド１４６，１５０，１５４
（と表面１０８，１１０上の隣接パッドと）は、共に第
２端面１１４に結合し（さらにメッキされて）、４つの
メッキ面と１つのメッキ端面とを有する入力／出力ポー
トを形成する。入力／出力ポートと金属被覆パターンと
が形成される工程を以下に説明する。
金属被覆パッドを部品の各端部に共に結合する。第２側
面１０６は、金属被覆パッド１４８，１５０を備え、同
様のパッド（図示せず）が第４側面１１０上に配置され
る。側壁１０４は、金属被覆パッド１５２，１５４を備
え、同様の金属被覆パッド（図示せず）が側壁１０８上
に配置される。金属被覆パッド１４４，１４８，１５２
（と表面１０８，１１０上の隣接パッドと）は、共に第
１端面１１２に結合し（さらにメッキされて）、４つの
メッキ面と１つのメッキ端面とを有する入力／出力ポー
トを形成する。金属被覆パッド１４６，１５０，１５４
（と表面１０８，１１０上の隣接パッドと）は、共に第
２端面１１４に結合し（さらにメッキされて）、４つの
メッキ面と１つのメッキ端面とを有する入力／出力ポー
トを形成する。入力／出力ポートと金属被覆パターンと
が形成される工程を以下に説明する。
【００１５】スルーホール１３０は、内基板層１１６内
に、従来の穿設または打設法を用いて形成され、次に従
来のメッキ法を用いてメッキされる。金属被覆パターン
１２２，１２６および金属被覆パッド１４４，１４６を
作成するには、次に印刷とエッチングとを内基板層１１
６上で行う。本発明のこの実施例においては、両面印刷
およびエッチングを実行して金属被覆パターン１２２，
１２６とパッド１４４，１４６とを製作する。次に、内
基板層１１６を２層のボンディング膜の間に挟み、外基
板層１１８，１２０をパターニングされた内部層の両面
に加える。構造全体を１つのパッケージに積層成型す
る。次に、金属被覆パッド１４８，１５０に隣接する第
１および第３側壁１０４，１０８上で従来の穿設および
配線法を実行して、メッキすべき溝部を作成する。最後
に、もう一度メッキ工程を実行して、側壁１０４，１０
８の配線部をメッキし、金属被覆パッド１５２，１５４
と側壁１０８上の同様のパッド（図示せず）とを作成す
る。端面１１２，１１４は、好ましくはメッキされる。
これにより、入力および出力ポートが部品の４側面すべ
ての周囲にメッキされる。用いられるメッキ工程は、好
ましくは、パターン・メッキとも呼ばれる銅および金の
プレート・アップ工程（plate up process）である。こ
れにより、従来のセラミック・インダクタに伴う樹状突
起の成長や銀の表面移動の問題は、重要でなくなる。任
意のスルーホール（図示せず）をさらに金属被覆パッド
１４８，１５０に穿設およびメッキして、層間の電気的
相互接続を改善することもできる。端面１１２，１１４
は、電気接触を改善するためにはメッキすることが好ま
しいが、メッキしない状態のままにして、４側面上に配
置された金属被覆パッド（１４８，１５２および図示さ
れない隣接パッドと、金属被覆パッド１５０，１５４お
よび図示されない隣接パッド）を残して電気接触を行う
こともできる。
に、従来の穿設または打設法を用いて形成され、次に従
来のメッキ法を用いてメッキされる。金属被覆パターン
１２２，１２６および金属被覆パッド１４４，１４６を
作成するには、次に印刷とエッチングとを内基板層１１
６上で行う。本発明のこの実施例においては、両面印刷
およびエッチングを実行して金属被覆パターン１２２，
１２６とパッド１４４，１４６とを製作する。次に、内
基板層１１６を２層のボンディング膜の間に挟み、外基
板層１１８，１２０をパターニングされた内部層の両面
に加える。構造全体を１つのパッケージに積層成型す
る。次に、金属被覆パッド１４８，１５０に隣接する第
１および第３側壁１０４，１０８上で従来の穿設および
配線法を実行して、メッキすべき溝部を作成する。最後
に、もう一度メッキ工程を実行して、側壁１０４，１０
８の配線部をメッキし、金属被覆パッド１５２，１５４
と側壁１０８上の同様のパッド（図示せず）とを作成す
る。端面１１２，１１４は、好ましくはメッキされる。
これにより、入力および出力ポートが部品の４側面すべ
ての周囲にメッキされる。用いられるメッキ工程は、好
ましくは、パターン・メッキとも呼ばれる銅および金の
プレート・アップ工程（plate up process）である。こ
れにより、従来のセラミック・インダクタに伴う樹状突
起の成長や銀の表面移動の問題は、重要でなくなる。任
意のスルーホール（図示せず）をさらに金属被覆パッド
１４８，１５０に穿設およびメッキして、層間の電気的
相互接続を改善することもできる。端面１１２，１１４
は、電気接触を改善するためにはメッキすることが好ま
しいが、メッキしない状態のままにして、４側面上に配
置された金属被覆パッド（１４８，１５２および図示さ
れない隣接パッドと、金属被覆パッド１５０，１５４お
よび図示されない隣接パッド）を残して電気接触を行う
こともできる。
【００１６】本発明により、その４側面１０４，１０
６，１０８，１１０の周囲に実質的に対称の好適な構造
により広範囲の構造寸法を実現することができる。これ
で、部品をロボットにより容易に配置することができ
る。内基板層１１６は、希望に応じて外基板層と比べて
比較的厚い単独層で形成することができる。インダクタ
ンスを大きくするためには、トレースの幅を狭くせず
に、より大きなコアの周囲に電気長（すなわち巻数）を
増やすことができる。本発明により説明される表面実装
インダクタによって、インダクタンスが高くQ が高い表
面実装インダクタを実現することができる。
６，１０８，１１０の周囲に実質的に対称の好適な構造
により広範囲の構造寸法を実現することができる。これ
で、部品をロボットにより容易に配置することができ
る。内基板層１１６は、希望に応じて外基板層と比べて
比較的厚い単独層で形成することができる。インダクタ
ンスを大きくするためには、トレースの幅を狭くせず
に、より大きなコアの周囲に電気長（すなわち巻数）を
増やすことができる。本発明により説明される表面実装
インダクタによって、インダクタンスが高くQ が高い表
面実装インダクタを実現することができる。
【００１７】本発明の第１実施例により、次のような概
略寸法を有するインダクタのサンプルが形成された：長
さ０．６６センチメートル（cm），幅０．４０６cm，高
さ０．３８１cm，コア高さ０．１５７cm。すべての層は
前述の織りガラス強化PTFEで形成され、銅の上に金メッ
キがなされる。約１５０の未負荷Ｑ状態で、約２０ナノ
ヘンリのインダクタンス値が、上記のパラメータで作成
された部品内で測定された。中心コアの厚みは、好まし
くは、単片の高温低損失正接材料を用いて実現される
が、希望に応じて中心コアに同じ材料の複数の積層を用
いても実質的に同じ効果を（より低い価格で）得ること
ができる。
略寸法を有するインダクタのサンプルが形成された：長
さ０．６６センチメートル（cm），幅０．４０６cm，高
さ０．３８１cm，コア高さ０．１５７cm。すべての層は
前述の織りガラス強化PTFEで形成され、銅の上に金メッ
キがなされる。約１５０の未負荷Ｑ状態で、約２０ナノ
ヘンリのインダクタンス値が、上記のパラメータで作成
された部品内で測定された。中心コアの厚みは、好まし
くは、単片の高温低損失正接材料を用いて実現される
が、希望に応じて中心コアに同じ材料の複数の積層を用
いても実質的に同じ効果を（より低い価格で）得ること
ができる。
【００１８】図４は、本発明による表面実装インダクタ
１００をシールドしたものを示す。シールド１５６は、
メッキ金属で好ましくは形成され、４つすべての側面１
０４，１０６，１０８，１１０の周囲に好ましくは配置
されて、部品が、８つすべての構造にハンダ付けできる
状態にする。当業者には、シールド面をより少なくして
もよいことが理解頂けようが、その場合ハンダ付けでき
る側面の数は減る。シールド１５６は、電子回路板の接
地にハンダ付けして、表面実装インダクタ１００の無線
周波数（RF）シールドとすることができる。図４は、複
数の基板層１１６，１１８，１２０を貫通するメッキ・
スルーホール１５８，１６０のオプションをさらに示
し、これにより電気的信頼性が大きくなる。
１００をシールドしたものを示す。シールド１５６は、
メッキ金属で好ましくは形成され、４つすべての側面１
０４，１０６，１０８，１１０の周囲に好ましくは配置
されて、部品が、８つすべての構造にハンダ付けできる
状態にする。当業者には、シールド面をより少なくして
もよいことが理解頂けようが、その場合ハンダ付けでき
る側面の数は減る。シールド１５６は、電子回路板の接
地にハンダ付けして、表面実装インダクタ１００の無線
周波数（RF）シールドとすることができる。図４は、複
数の基板層１１６，１１８，１２０を貫通するメッキ・
スルーホール１５８，１６０のオプションをさらに示
し、これにより電気的信頼性が大きくなる。
【００１９】図５は、本発明による表面実装インダクタ
２００の第２実施例と、その等価回路モデル２０２とを
示す。第２実施例により、表面実装インダクタ２００
は、中心タップ素子２０４を備える。表面実装インダク
タ２００は、中心タップ・インダクタ２００とも呼ばれ
る。本発明により、中心タップ・インダクタ２００は、
交換可能な第１および第２端面２１４，２１６の間で、
第１，第２，第３または第４側面，それぞれ２０６，２
０８，２１０，２１２のうち任意の面上で表面実装が可
能な６面構造である。第１および第２端面２１４，２１
６は、中心タップ・インダクタ２００の入力ポートおよ
び出力ポートとして機能し、本発明のこの第２実施例に
おいては、交換可能である。そのために、本発明の第２
実施例による中心タップ・インダクタ２００は、合計８
つの異なる実装可能な位置を有する。
２００の第２実施例と、その等価回路モデル２０２とを
示す。第２実施例により、表面実装インダクタ２００
は、中心タップ素子２０４を備える。表面実装インダク
タ２００は、中心タップ・インダクタ２００とも呼ばれ
る。本発明により、中心タップ・インダクタ２００は、
交換可能な第１および第２端面２１４，２１６の間で、
第１，第２，第３または第４側面，それぞれ２０６，２
０８，２１０，２１２のうち任意の面上で表面実装が可
能な６面構造である。第１および第２端面２１４，２１
６は、中心タップ・インダクタ２００の入力ポートおよ
び出力ポートとして機能し、本発明のこの第２実施例に
おいては、交換可能である。そのために、本発明の第２
実施例による中心タップ・インダクタ２００は、合計８
つの異なる実装可能な位置を有する。
【００２０】中心タップ・インダクタ２００は、第１お
よび第２外基板層，それぞれ２２０，２２２の間に挟ま
れた内基板層２１８を備える複数の被積層基板層から形
成される。本発明により、内基板層２１８と第１および
第２外基板層２２０，２２２の材料は、Z 軸２２５の膨
張を抑制する損失正接の低い高温材料である。
よび第２外基板層，それぞれ２２０，２２２の間に挟ま
れた内基板層２１８を備える複数の被積層基板層から形
成される。本発明により、内基板層２１８と第１および
第２外基板層２２０，２２２の材料は、Z 軸２２５の膨
張を抑制する損失正接の低い高温材料である。
【００２１】図６は、内基板層２１８と、第１および第
２外基板層，それぞれ２２０，２２２とを備える中心タ
ップ・インダクタ２００の分解図である。内基板層２１
８は、第１表面２２６上に配置された第１金属被覆パタ
ーン２２４を備え、対向する第２表面２３０上には第２
金属被覆パターン２２８（図７には破線で示される）が
配置される。金属被覆パターン２２４，２２８を有する
第１および第２対向表面２２６，２３０は、第１および
第２外基板層，それぞれ２２０，２２２の間に挟まれた
面である。
２外基板層，それぞれ２２０，２２２とを備える中心タ
ップ・インダクタ２００の分解図である。内基板層２１
８は、第１表面２２６上に配置された第１金属被覆パタ
ーン２２４を備え、対向する第２表面２３０上には第２
金属被覆パターン２２８（図７には破線で示される）が
配置される。金属被覆パターン２２４，２２８を有する
第１および第２対向表面２２６，２３０は、第１および
第２外基板層，それぞれ２２０，２２２の間に挟まれた
面である。
【００２２】金属被覆パターン２２４，２２８は、ビア
２３２とも呼ばれるメッキ・スルーホールを通して第１
および第２対向表面２２６，２３０間に相互接続され
る。図７は、本発明の第２実施例による内基板層２１８
の上面図である。金属被覆パターン２２４，２２８は、
前述の実施例において説明された方式でビア２３２を通
じて相互接続され、交換可能な入力／出力端面２１４，
２１６の間に多重巻部または多重ループ・コイルを製作
する巻線を形成する。本発明の第２実施例により、内基
板層２１８は、巻線の中心へのタップ点を設ける金属被
覆トレース２３４を備える。タップ点２３４は、タップ
素子２０４に結合し、６面構造の４つの側面２０６，２
０８，２１０，２１２に沿う導電性中心タップ素子とな
る。
２３２とも呼ばれるメッキ・スルーホールを通して第１
および第２対向表面２２６，２３０間に相互接続され
る。図７は、本発明の第２実施例による内基板層２１８
の上面図である。金属被覆パターン２２４，２２８は、
前述の実施例において説明された方式でビア２３２を通
じて相互接続され、交換可能な入力／出力端面２１４，
２１６の間に多重巻部または多重ループ・コイルを製作
する巻線を形成する。本発明の第２実施例により、内基
板層２１８は、巻線の中心へのタップ点を設ける金属被
覆トレース２３４を備える。タップ点２３４は、タップ
素子２０４に結合し、６面構造の４つの側面２０６，２
０８，２１０，２１２に沿う導電性中心タップ素子とな
る。
【００２３】好ましくは、既知のメッキおよびエッチン
グ工程を用いて、内基板層２１８の金属被覆パターン２
２４，２２８と、金属被覆トレース２３４と、入力／出
力パッド２３６，２３８とを作成する。メッキおよびエ
ッチング工程は、外基板層２２０上に配置され、図示さ
れないが外基板層２２２の底面にも同様に配置される入
力／出力パッド２４０，２４２およびタップ素子２０４
の部分の作成にも使用される。基板が１つの構造に積層
成型されると、側壁２０６，２１０上で側面配線を用い
てタップ素子２０４がメッキされる溝部を作成すること
ができる。第１側面２０６上の金属被覆パッド２４４，
２４６と、第３側面２１０上の同様のパッド（図示せ
ず）も同様に配線およびメッキされる。好ましくは、基
板層２１８，２２０，２２２を貫通して入力／出力パッ
ド２４０，２４２の位置に穿孔２４８，２５０が穿た
れ、信頼性を改善するためにメッキされる。好ましく
は、端面２１４，２１６もメッキされる。
グ工程を用いて、内基板層２１８の金属被覆パターン２
２４，２２８と、金属被覆トレース２３４と、入力／出
力パッド２３６，２３８とを作成する。メッキおよびエ
ッチング工程は、外基板層２２０上に配置され、図示さ
れないが外基板層２２２の底面にも同様に配置される入
力／出力パッド２４０，２４２およびタップ素子２０４
の部分の作成にも使用される。基板が１つの構造に積層
成型されると、側壁２０６，２１０上で側面配線を用い
てタップ素子２０４がメッキされる溝部を作成すること
ができる。第１側面２０６上の金属被覆パッド２４４，
２４６と、第３側面２１０上の同様のパッド（図示せ
ず）も同様に配線およびメッキされる。好ましくは、基
板層２１８，２２０，２２２を貫通して入力／出力パッ
ド２４０，２４２の位置に穿孔２４８，２５０が穿た
れ、信頼性を改善するためにメッキされる。好ましく
は、端面２１４，２１６もメッキされる。
【００２４】図８は、本発明による中心タップ・インダ
クタ２００をシールドしたものを示す。第１シールド部
２５２は、第１端面２１４とタップ素子２０４との間で
４つの側面２０６，２０８，２１０，２１２の周囲に配
置される。同様に、第２シールド部２５４は、第２端面
２１６とタップ素子２０４との間で４つの側面２０６，
２０８，２１０，２１２の周囲に配置される。シールド
部２５２，２５４は、電子回路板の接地にハンダ付けし
て、中心タップ・インダクタ２００のRFシールドとする
ことができる。外基板層２２０，２２２上に配置された
シールド部２５２，２５４は、外基板層のメッキおよび
エッチング工程の間に作成することができる。側壁２０
６，２１０上に配置されたシールド部２５２，２５４
は、構造全体の側面配線およびメッキ工程の間に形成す
ることができる。本発明により説明されるタップ表面実
装インダクタ２００は、タップ共鳴装置を必要とするハ
ートリー発振器構造などの電圧制御発振器回路において
特に有用である。
クタ２００をシールドしたものを示す。第１シールド部
２５２は、第１端面２１４とタップ素子２０４との間で
４つの側面２０６，２０８，２１０，２１２の周囲に配
置される。同様に、第２シールド部２５４は、第２端面
２１６とタップ素子２０４との間で４つの側面２０６，
２０８，２１０，２１２の周囲に配置される。シールド
部２５２，２５４は、電子回路板の接地にハンダ付けし
て、中心タップ・インダクタ２００のRFシールドとする
ことができる。外基板層２２０，２２２上に配置された
シールド部２５２，２５４は、外基板層のメッキおよび
エッチング工程の間に作成することができる。側壁２０
６，２１０上に配置されたシールド部２５２，２５４
は、構造全体の側面配線およびメッキ工程の間に形成す
ることができる。本発明により説明されるタップ表面実
装インダクタ２００は、タップ共鳴装置を必要とするハ
ートリー発振器構造などの電圧制御発振器回路において
特に有用である。
【００２５】図５に図示および説明される巻数比は、中
央でタップされた状態で２：１の巻数比であるが、代わ
りに、表面実装インダクタを他の（中央でない）巻部で
タップすることもでき、それでもなお、第１および第２
端面２１４，２１６の間での配向を必要とするだけで、
その４つの側面２０６，２０８，２１０，２１２のいず
れの側面においてもハンダ付けが可能であるという利点
を持つ。
央でタップされた状態で２：１の巻数比であるが、代わ
りに、表面実装インダクタを他の（中央でない）巻部で
タップすることもでき、それでもなお、第１および第２
端面２１４，２１６の間での配向を必要とするだけで、
その４つの側面２０６，２０８，２１０，２１２のいず
れの側面においてもハンダ付けが可能であるという利点
を持つ。
【００２６】図９は、本発明による表面実装インダクタ
３００の第３実施例とその等価回路モデル３０２とを示
す。第３実施例により、表面実装インダクタ３００は多
重タップ素子３０４，３０６，３０８を備える。表面実
装インダクタ３００は、多重タップ・インダクタ３００
とも呼ばれる。本発明により多重タップ・インダクタ３
００は、第１および第２端面３１８，３２０の間で４つ
の側面３１０，３１２，３１４，３１６のうち任意の面
で表面実装が可能な６面構造である。第１および第２端
面３１８，３２０は、多重タップ・インダクタ３００の
入力ポートおよび出力ポートとして機能する。ここで
も、多重タップ・インダクタ３００は、その４つの側面
３１０，３１２，３１４，３１６のいずれの面でも表面
実装可能であるが、コイルに関して対称でない異なるタ
ップ点があるために、第１および第２端面３１８，３２
０の配向が必要とされる。そのため、本発明の第３実施
例による多重タップ・インダクタ３００は、取り付ける
ことのできる異なる位置を合計４つ有する。多重タップ
・インダクタ３００は、第１および第２外基板層，それ
ぞれ３２２，３２４の間に挟まれた内基板層３２２を含
む複数の被積層基板から形成される。本発明の好適な実
施例により、内基板層３２２と外基板層３２４，３２６
の材料は、Z 軸３２５の膨張を抑制して、低い損失正接
を有する高温材料である。
３００の第３実施例とその等価回路モデル３０２とを示
す。第３実施例により、表面実装インダクタ３００は多
重タップ素子３０４，３０６，３０８を備える。表面実
装インダクタ３００は、多重タップ・インダクタ３００
とも呼ばれる。本発明により多重タップ・インダクタ３
００は、第１および第２端面３１８，３２０の間で４つ
の側面３１０，３１２，３１４，３１６のうち任意の面
で表面実装が可能な６面構造である。第１および第２端
面３１８，３２０は、多重タップ・インダクタ３００の
入力ポートおよび出力ポートとして機能する。ここで
も、多重タップ・インダクタ３００は、その４つの側面
３１０，３１２，３１４，３１６のいずれの面でも表面
実装可能であるが、コイルに関して対称でない異なるタ
ップ点があるために、第１および第２端面３１８，３２
０の配向が必要とされる。そのため、本発明の第３実施
例による多重タップ・インダクタ３００は、取り付ける
ことのできる異なる位置を合計４つ有する。多重タップ
・インダクタ３００は、第１および第２外基板層，それ
ぞれ３２２，３２４の間に挟まれた内基板層３２２を含
む複数の被積層基板から形成される。本発明の好適な実
施例により、内基板層３２２と外基板層３２４，３２６
の材料は、Z 軸３２５の膨張を抑制して、低い損失正接
を有する高温材料である。
【００２７】図１０は、内基板層３２２と、第１および
第２外基板層，それぞれ３２４，３２６とを備える多重
タップ・インダクタ３００の分解図である。内基板層３
２２は、第１表面３３０上に配置された第１金属被覆パ
ターン３２８を備え、対向する第２表面３３４上には第
２金属被覆パターン３３２（図１１に破線で示される）
が配置される。金属被覆パターン３２８，３３２を有す
る第１および第２対向面３３０，３３４は、外基板層，
それぞれ３２４，３２６の間に挟まれる面である。
第２外基板層，それぞれ３２４，３２６とを備える多重
タップ・インダクタ３００の分解図である。内基板層３
２２は、第１表面３３０上に配置された第１金属被覆パ
ターン３２８を備え、対向する第２表面３３４上には第
２金属被覆パターン３３２（図１１に破線で示される）
が配置される。金属被覆パターン３２８，３３２を有す
る第１および第２対向面３３０，３３４は、外基板層，
それぞれ３２４，３２６の間に挟まれる面である。
【００２８】第１および第２金属被覆パターン３２８，
３３２は、ビア３３６とも呼ばれるメッキ・スルーホー
ルにより第１および第２対向表面３３０，３３４の間に
相互接続される。図１１は、本発明の第３実施例による
内基板層３２２の上面図である。金属被覆パターン３２
８，３３２は、前述の方式でビア３３６を通じて相互接
続され、第１および第２端面３１８，３２０の間に多重
巻部または多重ループ・コイルを製作する巻線を形成す
る。内基板層３２２は、その第１対向表面３３０上のビ
アから、タップ素子，それぞれ３０４，３０６に引き出
される第１および第２金属被覆トレース３３８，３４０
を備える。第３金属被覆トレース３４２は、第２対向表
面３３４の上のビアからタップ素子３０８まで引き出さ
れた状態で図示される（図１１では破線）。これによ
り、多重タップ・インダクタ３００は、内層３２２の金
属被覆パターンを有する対向表面３３０，３３４のいず
れか一方から種々のタップ点を設けることができる。第
１および第２金属被覆パターン３２８，３３２のビアを
引き出すことにより、タップ素子をコイル巻線の任意の
１／４巻数からとることができる。これは、既存の表面
実装コイルに比べ大きな改善点である。コイルの１／４
増分を引き出すことができるので、最終的によりよく同
調されたインダクタ値を実現することができる。４つす
べての側面３１０，３１２，３１４，３１６に沿ってタ
ップ素子を走らせる効果は、インダクタンス値にはほと
んど影響を与えず、４つの側面すべての周囲で部品を表
面実装できるという更なる利点を与える。
３３２は、ビア３３６とも呼ばれるメッキ・スルーホー
ルにより第１および第２対向表面３３０，３３４の間に
相互接続される。図１１は、本発明の第３実施例による
内基板層３２２の上面図である。金属被覆パターン３２
８，３３２は、前述の方式でビア３３６を通じて相互接
続され、第１および第２端面３１８，３２０の間に多重
巻部または多重ループ・コイルを製作する巻線を形成す
る。内基板層３２２は、その第１対向表面３３０上のビ
アから、タップ素子，それぞれ３０４，３０６に引き出
される第１および第２金属被覆トレース３３８，３４０
を備える。第３金属被覆トレース３４２は、第２対向表
面３３４の上のビアからタップ素子３０８まで引き出さ
れた状態で図示される（図１１では破線）。これによ
り、多重タップ・インダクタ３００は、内層３２２の金
属被覆パターンを有する対向表面３３０，３３４のいず
れか一方から種々のタップ点を設けることができる。第
１および第２金属被覆パターン３２８，３３２のビアを
引き出すことにより、タップ素子をコイル巻線の任意の
１／４巻数からとることができる。これは、既存の表面
実装コイルに比べ大きな改善点である。コイルの１／４
増分を引き出すことができるので、最終的によりよく同
調されたインダクタ値を実現することができる。４つす
べての側面３１０，３１２，３１４，３１６に沿ってタ
ップ素子を走らせる効果は、インダクタンス値にはほと
んど影響を与えず、４つの側面すべての周囲で部品を表
面実装できるという更なる利点を与える。
【００２９】好ましくは、既知のメッキおよびエッチン
グ工程を用いて、内基板層３２０の金属被覆パターン３
２８，３３２と、タップ・トレース３３８，３４０，３
４２と、入力および出力パッド３４４，３４６とを作成
する。メッキおよびエッチング工程は、外基板層３２４
上に配置され、図示されてはいないが外基板層３２６に
も同様に配置される入力および出力パッド３４８，３５
０およびタップ素子３０４，３０６，３０８の部分の作
成にも使用される。基板が１つの構造に積層成型される
と、側面配線を用いてタップ・トレース３３８，３４
０，３４２に隣接する溝部を作成することができ、この
中でタップ素子３０４，３０６，３０８をメッキするこ
とができる。側面配線およびメッキは、側壁３１０上
と、図示されてはいないが同様に側壁３１４上にある入
力および出力パッド３５２，３５４を作成するためにも
用いられる。好ましくは、全基板層を貫通して入力／出
力パッド３４８，３５０の位置に穿孔３５８，３６０が
信頼性を改善するために穿たれる。好ましくは、端面３
１８，３２０も電気接触を改善するためにメッキされ
る。
グ工程を用いて、内基板層３２０の金属被覆パターン３
２８，３３２と、タップ・トレース３３８，３４０，３
４２と、入力および出力パッド３４４，３４６とを作成
する。メッキおよびエッチング工程は、外基板層３２４
上に配置され、図示されてはいないが外基板層３２６に
も同様に配置される入力および出力パッド３４８，３５
０およびタップ素子３０４，３０６，３０８の部分の作
成にも使用される。基板が１つの構造に積層成型される
と、側面配線を用いてタップ・トレース３３８，３４
０，３４２に隣接する溝部を作成することができ、この
中でタップ素子３０４，３０６，３０８をメッキするこ
とができる。側面配線およびメッキは、側壁３１０上
と、図示されてはいないが同様に側壁３１４上にある入
力および出力パッド３５２，３５４を作成するためにも
用いられる。好ましくは、全基板層を貫通して入力／出
力パッド３４８，３５０の位置に穿孔３５８，３６０が
信頼性を改善するために穿たれる。好ましくは、端面３
１８，３２０も電気接触を改善するためにメッキされ
る。
【００３０】図１２は、本発明による多重タップ表面実
装インダクタ３００をシールドしたものを示す。シール
ド３５６は、好ましくは、タップ素子３０４，３０６の
間で４つの側面３１０，３１２，３１４，３１６の周囲
に配置される。シールド３５６は、電子回路板の接地に
ハンダ付けして、多重タップ・インダクタ３００の所定
の部分のRFシールド部とすることができる。ここでも、
シールド部は、４つすべての側面３１０，３１２，３１
４，３１６に設けられて、部品を各面周囲に表面実装可
能な状態のままにする。シールド部３５６は、外基板層
３２４，３２６のメッキおよびエッチング工程中と、完
成された構造の側壁３１０，３１４の側面配線およびメ
ッキ工程の間にメッキすることができる。部品の外周に
出されるタップ素子の数に応じてシールド部の数は増や
すことも減らすこともできる。
装インダクタ３００をシールドしたものを示す。シール
ド３５６は、好ましくは、タップ素子３０４，３０６の
間で４つの側面３１０，３１２，３１４，３１６の周囲
に配置される。シールド３５６は、電子回路板の接地に
ハンダ付けして、多重タップ・インダクタ３００の所定
の部分のRFシールド部とすることができる。ここでも、
シールド部は、４つすべての側面３１０，３１２，３１
４，３１６に設けられて、部品を各面周囲に表面実装可
能な状態のままにする。シールド部３５６は、外基板層
３２４，３２６のメッキおよびエッチング工程中と、完
成された構造の側壁３１０，３１４の側面配線およびメ
ッキ工程の間にメッキすることができる。部品の外周に
出されるタップ素子の数に応じてシールド部の数は増や
すことも減らすこともできる。
【００３１】図１３は、本発明による表面実装インダク
タ４００の第４実施例を示す。この第４実施例により、
表面実装インダクタ４００は、複数のタップ素子４０
２，４０４，４０６，４０８を備え、４つすべての側面
４１０，４１２，４１４，４１６上で表面実装可能であ
る。表面実装インダクタ４００は、２つの外基板層４１
８，４２０と、それに挟まれた中心コア４２２とによっ
て形成される。図１４は、本発明の第４実施例による、
図１３の表面実装インダクタの分解図を示す。中心コア
４２２は、複数の被積層基板層を用いて形成される。こ
れにより、中心コア４２２の内層の任意の１つの層から
タップ点４２４，４２６，４２８，４３０を取り出すこ
とができる。複数の被積層基板層を用いて中心コア４２
２を形成することにより、インダクタ４００を前述の１
／４巻数増分より小さい増分でタップすることができる
という利点が得られる。前述のものと同様の材料と、同
様のメッキ，エッチング，ボンディングおよび側面配線
技術とを用いて表面実装インダクタ４００を形成するこ
とができる。同様のシールド部（図示せず）も、希望に
応じて前述の方式で表面実装インダクタ４００の所定の
部分に追加することができる。
タ４００の第４実施例を示す。この第４実施例により、
表面実装インダクタ４００は、複数のタップ素子４０
２，４０４，４０６，４０８を備え、４つすべての側面
４１０，４１２，４１４，４１６上で表面実装可能であ
る。表面実装インダクタ４００は、２つの外基板層４１
８，４２０と、それに挟まれた中心コア４２２とによっ
て形成される。図１４は、本発明の第４実施例による、
図１３の表面実装インダクタの分解図を示す。中心コア
４２２は、複数の被積層基板層を用いて形成される。こ
れにより、中心コア４２２の内層の任意の１つの層から
タップ点４２４，４２６，４２８，４３０を取り出すこ
とができる。複数の被積層基板層を用いて中心コア４２
２を形成することにより、インダクタ４００を前述の１
／４巻数増分より小さい増分でタップすることができる
という利点が得られる。前述のものと同様の材料と、同
様のメッキ，エッチング，ボンディングおよび側面配線
技術とを用いて表面実装インダクタ４００を形成するこ
とができる。同様のシールド部（図示せず）も、希望に
応じて前述の方式で表面実装インダクタ４００の所定の
部分に追加することができる。
【００３２】図１５は、本発明による表面実装インダク
タの別の実施例を示す。本発明により、第１および第２
端面５１２，５１４の間で４つの側面５０４，５０６，
５０８，５１０のいずれかの面に表面実装可能な単タッ
プ・インダクタ５００が提供される。単タップ・インダ
クタ５００は、外基板層，それぞれ５１８，５２０の間
に挟まれた内基板層５１６を含む複数の被積層基板層か
ら形成される。本発明により、内基板層５１６と第１お
よび第２基板層５１８，５２０の材料は、温度に関して
Z 軸５２５の膨張を抑制し、損失正接の低い高温材料で
ある。
タの別の実施例を示す。本発明により、第１および第２
端面５１２，５１４の間で４つの側面５０４，５０６，
５０８，５１０のいずれかの面に表面実装可能な単タッ
プ・インダクタ５００が提供される。単タップ・インダ
クタ５００は、外基板層，それぞれ５１８，５２０の間
に挟まれた内基板層５１６を含む複数の被積層基板層か
ら形成される。本発明により、内基板層５１６と第１お
よび第２基板層５１８，５２０の材料は、温度に関して
Z 軸５２５の膨張を抑制し、損失正接の低い高温材料で
ある。
【００３３】図１６は、内基板層５１６と第１および第
２外基板層，それぞれ５１８，５２０とを備える中心タ
ップ・インダクタ５００の分解図である。この実施例に
おいては、内基板層５１６の第１表面５２４上にらせん
型金属被覆パターン５２２が形成され、金属被覆トレー
ス５２６で引き出される。前述と同様のメッキおよびエ
ッチング法と、積層成型法と、側面配線およびメッキ法
とを用いて、基板層と完成されたインダクタ５００とを
作成することができる。トレース５２６は、タップ素子
５０２まで出されて、部品を取り付けることのできる４
つの側面に対応する。金属被覆らせん部５２２の中心が
ビア５２８を介して内基板層５１６の底部にある金属被
覆トレース（図示せず）まで接続される。これにより、
らせん部は内基板層５１６の上面に図示される出力パッ
ドと同様の入力パッド（図示せず）までつながる。らせ
ん部５２２の他端は、トレース５３２を介して金属被覆
出力パッド５３４に結合される。側壁５０４，５０８が
前述の要領で配線およびメッキされ、これらの表面上に
位置するタップ素子５０２の部分となる。好ましくは、
第１および第２端面５１２，５１４がメッキされる。好
ましくは、完成された構造の基板層を貫通して、入力パ
ッド５３６と出力パッド５３８の位置に穿孔が穿たれ、
層間の電気接触を改善するためにメッキされる。
２外基板層，それぞれ５１８，５２０とを備える中心タ
ップ・インダクタ５００の分解図である。この実施例に
おいては、内基板層５１６の第１表面５２４上にらせん
型金属被覆パターン５２２が形成され、金属被覆トレー
ス５２６で引き出される。前述と同様のメッキおよびエ
ッチング法と、積層成型法と、側面配線およびメッキ法
とを用いて、基板層と完成されたインダクタ５００とを
作成することができる。トレース５２６は、タップ素子
５０２まで出されて、部品を取り付けることのできる４
つの側面に対応する。金属被覆らせん部５２２の中心が
ビア５２８を介して内基板層５１６の底部にある金属被
覆トレース（図示せず）まで接続される。これにより、
らせん部は内基板層５１６の上面に図示される出力パッ
ドと同様の入力パッド（図示せず）までつながる。らせ
ん部５２２の他端は、トレース５３２を介して金属被覆
出力パッド５３４に結合される。側壁５０４，５０８が
前述の要領で配線およびメッキされ、これらの表面上に
位置するタップ素子５０２の部分となる。好ましくは、
第１および第２端面５１２，５１４がメッキされる。好
ましくは、完成された構造の基板層を貫通して、入力パ
ッド５３６と出力パッド５３８の位置に穿孔が穿たれ、
層間の電気接触を改善するためにメッキされる。
【００３４】前述のビアの利用および選択的メッキによ
り、らせん構造を有する複数のタップ点を実現すること
もできる。同じ工程と技術を用いて、前述の表面実装イ
ンダクタのそれぞれを発展させることができる。説明さ
れた構造はすべて、主に中心コア片と２つの外側コア片
とによって構成される。中心コアは、好ましくは、厚い
１枚の高温材料、またはそれを積層したもので形成され
る。内層上で印刷およびエッチングが施され（両面印刷
およびエッチング、あるいはらせん形の場合は一面）、
金属被覆パターンおよびトレースが作成される。内層を
貫通して孔があけられ、メッキされる。次に内層は、積
層成型物（図示せず）の２つの層の間に挟まれ、次にパ
ターニングされた内層の両側に外基板層が追加され、構
造全体が単独のパッケージに積層成型される。次に、側
壁に沿って穿設と配線が施されて、入力／出力パッドと
タップ素子のための溝部が作成される。最後に、もう一
度メッキ工程が実行されて、被配線部（タップ，シール
ド，入力および出力）がメッキされ、第１および第２端
面がメッキされる。積層成型工程が１度しか用いられな
いので、本発明により説明されるインダクタ構造を製作
するコストは、従来のオーバーモールド・インダクタと
比べて非常に小さい。
り、らせん構造を有する複数のタップ点を実現すること
もできる。同じ工程と技術を用いて、前述の表面実装イ
ンダクタのそれぞれを発展させることができる。説明さ
れた構造はすべて、主に中心コア片と２つの外側コア片
とによって構成される。中心コアは、好ましくは、厚い
１枚の高温材料、またはそれを積層したもので形成され
る。内層上で印刷およびエッチングが施され（両面印刷
およびエッチング、あるいはらせん形の場合は一面）、
金属被覆パターンおよびトレースが作成される。内層を
貫通して孔があけられ、メッキされる。次に内層は、積
層成型物（図示せず）の２つの層の間に挟まれ、次にパ
ターニングされた内層の両側に外基板層が追加され、構
造全体が単独のパッケージに積層成型される。次に、側
壁に沿って穿設と配線が施されて、入力／出力パッドと
タップ素子のための溝部が作成される。最後に、もう一
度メッキ工程が実行されて、被配線部（タップ，シール
ド，入力および出力）がメッキされ、第１および第２端
面がメッキされる。積層成型工程が１度しか用いられな
いので、本発明により説明されるインダクタ構造を製作
するコストは、従来のオーバーモールド・インダクタと
比べて非常に小さい。
【００３５】従って、タップなし，１タップ（中央にあ
るものと、中央にないもの）または多重タップ構造のい
ずれの構造にも形成することのできる表面実装インダク
タが提供される。本発明により説明されるインダクタ構
造のシールドされたものとシールドされていないものも
説明された。本発明により説明された表面実装インダク
タの実施例のすべては、入力／出力ポートの間の少なく
とも４つの側面において表面実装が可能になっている。
対称タッピングが用いられる場合や、タッピングを用い
ない場合は、入力／出力ポートは交換可能であり、配向
は必要でない。このような対称部品は、８つの異なる位
置において実装できる。そのため、本発明により説明さ
れる表面実装インダクタは、容易にテープ状およびリー
ル状にすることができ、ロボットによる部品配置を改善
する。本発明により形成される表面実装インダクタは、
表面実装インダクタの内部コアの構造に応じて、１／４
巻数増分またはそれよりも小さい増分でタップすること
ができる。
るものと、中央にないもの）または多重タップ構造のい
ずれの構造にも形成することのできる表面実装インダク
タが提供される。本発明により説明されるインダクタ構
造のシールドされたものとシールドされていないものも
説明された。本発明により説明された表面実装インダク
タの実施例のすべては、入力／出力ポートの間の少なく
とも４つの側面において表面実装が可能になっている。
対称タッピングが用いられる場合や、タッピングを用い
ない場合は、入力／出力ポートは交換可能であり、配向
は必要でない。このような対称部品は、８つの異なる位
置において実装できる。そのため、本発明により説明さ
れる表面実装インダクタは、容易にテープ状およびリー
ル状にすることができ、ロボットによる部品配置を改善
する。本発明により形成される表面実装インダクタは、
表面実装インダクタの内部コアの構造に応じて、１／４
巻数増分またはそれよりも小さい増分でタップすること
ができる。
【００３６】本発明により説明される表面実装インダク
タはすべて、変形を起こさずに高温ハンダでリフローす
ることができる。単独の製造工程により、本発明により
説明される表面実装インダクタを単独の処理施設で製造
することができ、製造コストが下がる。
タはすべて、変形を起こさずに高温ハンダでリフローす
ることができる。単独の製造工程により、本発明により
説明される表面実装インダクタを単独の処理施設で製造
することができ、製造コストが下がる。
【００３７】本発明の好適な実施例が図示および説明さ
れたが、本発明はそれに制約を受けないことは明らかで
ある。当業者には、添付の請求項に定義された本発明の
精神と範囲から逸脱することなく、多くの改良，変更，
変形，置換および等価物が可能であろう。
れたが、本発明はそれに制約を受けないことは明らかで
ある。当業者には、添付の請求項に定義された本発明の
精神と範囲から逸脱することなく、多くの改良，変更，
変形，置換および等価物が可能であろう。
【図１】本発明による表面実装インダクタを示す。
【図２】本発明による図１の表面実装インダクタの分解
図を示す。
図を示す。
【図３】本発明による図２に図示される内基板層の上面
図を示す。
図を示す。
【図４】図１の表面実装インダクタがシールドされたも
のを示す。
のを示す。
【図５】本発明による表面実装インダクタの第２実施例
を示す。
を示す。
【図６】本発明による図５の表面実装インダクタの分解
図を示す。
図を示す。
【図７】本発明による図６に図示される内基板層の上面
図を示す。
図を示す。
【図８】図５の表面実装インダクタがシールドされたも
のを示す。
のを示す。
【図９】本発明による表面実装インダクタの第３実施例
を示す。
を示す。
【図１０】本発明による図９の表面実装インダクタの分
解図を示す。
解図を示す。
【図１１】本発明による図１０に図示される内基板層の
上面図を示す。
上面図を示す。
【図１２】図９の表面実装インダクタがシールドされた
ものを示す。
ものを示す。
【図１３】本発明による表面実装インダクタの第４実施
例を示す。
例を示す。
【図１４】本発明による図１３の表面実装インダクタの
分解図を示す。
分解図を示す。
【図１５】本発明による表面実装インダクタの別の実施
例を示す。
例を示す。
【図１６】本発明による図１５の表面実装インダクタの
分解図を示す。
分解図を示す。
３００ 多重タップ表面実装インダクタ ３０２ 多重タップ表面実装インダクタの等価回路モデ
ル ３０４，３０６，３０８ タップ素子 ３１０，３１２，３１４，３１６ 側面 ３１８，３２０ 端面 ３２２ 内基板層 ３２４，３２６ 外基板層 ３２５ Z 軸 ３４８，３５０，３５２，３５４ 出力パッド ３５８，３６０ 穿孔
ル ３０４，３０６，３０８ タップ素子 ３１０，３１２，３１４，３１６ 側面 ３１８，３２０ 端面 ３２２ 内基板層 ３２４，３２６ 外基板層 ３２５ Z 軸 ３４８，３５０，３５２，３５４ 出力パッド ３５８，３６０ 穿孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ジェイ・ニューマン アメリカ合衆国フロリダ州ノース・ローダ ーデイル、サウス・ウエスト・75ス・アベ ニュー1208 (72)発明者 ジョン・エル・ホリー、ジュニア アメリカ合衆国フロリダ州レイク・ウォー ス、プリスシラ・レーン5509
Claims (17)
- 【請求項１】 第１および第２対向表面上に配置された
第１および第２金属被覆パターンを有する内基板層であ
って、前記第１および第２金属被覆パターンはビアによ
り相互接続されて第１および第２端面を有するインダク
タを形成する内基板層；第１および第２対向表面上に配
置された第１および第２外基板層であって、前記内基板
層と前記第２および第２外基板層とが、第１，第２，第
３および第４側面と第１および第２端面を有する構造を
形成する前記内基板層と前記第２および第２外基板層；
および第１金属被覆パターンの中心点に結合され、前記
第１，第２，第３および第４側面の周囲に延在し、イン
ダクタのための中心タップ素子となる金属被覆トレー
ス；によって構成され、前記表面実装インダクタが第１
端面と第２端面との間で交換可能に第１，第２，第３お
よび第４側面のいずれかの側面上に実装可能であること
を特徴とする表面実装インダクタ。 - 【請求項２】 第１および第２シールド部によってさら
に構成され、第１シールド部が第１，第２，第３および
第４側面の周囲で第１端面と中心タップ素子との間に配
置され、第２シールド部が第１，第２，第３および第４
側面の周囲で中心タップ素子と第２端面との間に配置さ
れる請求項１記載の表面実装インダクタ。 - 【請求項３】 第１および第２対向表面上に配置された
第１および第２金属被覆パターンを有する内基板層であ
って、前記第１および第２金属被覆パターンがビアによ
り相互接続されて多重巻コイルを形成する内基板層；第
１および第２対向表面上に配置された第１および第２外
基板層であって、前記内基板層と第１および第２外基板
層とが第１，第２，第３および第４側面と第１および第
２端面とを有する構造を形成する外基板層；およびビア
を引き出し、第１，第２，第３および第４側面周囲に延
在して多重タップ・インダクタとなる複数の金属被覆ト
レースであって、前記多重タップ・インダクタが第１，
第２，第３および第４側面のいずれかの面上に実装可能
である複数の金属被覆トレース；によって構成されるこ
とを特徴とする表面実装インダクタ。 - 【請求項４】 多重巻コイルが１／４巻数増分に形成さ
れ、複数の金属被覆トレースが１／４巻数増分でビアを
引き出す請求項３記載の表面実装インダクタ。 - 【請求項５】 多重タップ・インダクタの所定の部分の
間の第１，第２，第３および第４側面上に配置されたシ
ールド部によってさらに構成される請求項４記載の表面
実装インダクタ。 - 【請求項６】 前記内基板層が：第１および第２対向表
面の間に配置された複数の被積層基板層であって、ビア
が複数の被積層基板層を貫通して延在する第１および第
２金属被覆パターンを相互接続する複数の被積層基板
層；および多重巻コイルのビアを引き出す複数の金属被
覆トレース；によってさらに構成される請求項３記載の
表面実装インダクタ。 - 【請求項７】 少なくとも１つの内基板層と第１および
第２外基板層とを備える複数の基板層であって、前記複
数の基板層が、第１および第２端面と第１，第２，第３
および第４側面とを有する６面構造を形成し、前記の少
なくとも１つの内基板層が第１および第２対向表面を有
する複数の基板層；内基板層の第１対向表面上に配置さ
れた第１金属被覆パターン；少なくとも１つの内基板層
の第２対向表面上に配置された第２金属被覆パターン；
少なくとも１つの内基板層を貫通するメッキ・スルーホ
ールであって、第１および第２金属被覆パターンを相互
接続して、６面構造の第１および第２端面に結合された
第１および第２端を有する多重巻コイルを形成する前記
メッキ・スルーホール；少なくとも１つの内基板層上に
配置され多重巻コイルに結合されたタップ点；シールド
部と６面構造の第１端面との間で第１，第２，第３およ
び第４側面周囲に配置されたタップ素子であって、前記
タップ点に結合されたタップ素子；およびタップ素子の
所定の部分の間で６面構造の第１，第２，第３および第
４側面の周囲に配置されたシールド部；によって構成さ
れることを特徴とする表面実装インダクタ。 - 【請求項８】 第１，第２，第３および第４側面が実質
的に同様の寸法を有し、表面実装インダクタが第１，第
２，第３および第４側面の任意の面の上に表面実装可能
な請求項７記載の表面実装インダクタ。 - 【請求項９】 少なくとも１つの内基板層上に配置され
多重巻コイルに結合されたタップ点；およびシールド部
と６面構造の第１端面との間で第１，第２，第３および
第４側面の周囲に配置され、前記タップ点に結合された
タップ素子；によってさらに構成される請求項７記載の
表面実装インダクタ。 - 【請求項１０】 少なくとも１つの内基板層と第１およ
び第２外基板層とを備える複数の基板層であって、第１
および第２端面と第１，第２，第３および第４側面とを
備える６面構造を形成し、前記の少なくとも１つの内基
板層が上面および底面を有する複数の基板層；少なくと
も１つの内基板層の上面に配置された第１金属被覆パタ
ーン；少なくとも１つの内基板層の底面に配置された第
２金属被覆パターン；少なくとも１つの内基板層を貫通
するメッキ・スルーホールであって、第１および第２金
属被覆パターンを相互接続して多重巻コイルを形成し、
前記多重巻コイルが１／４巻数増分に形成されるメッキ
・スルーホール；および６面構造の第１，第２，第３お
よび第４側面の少なくとも１つに配置された導電性タッ
プ素子であって、１／４巻数増分を引き出す導電性タッ
プ素子；によって構成されることを特徴とする表面実装
インダクタ。 - 【請求項１１】 少なくとも１つの内基板層と第１およ
び第２外基板層とを備える複数の基板層であって、第１
および第２端面と第１，第２，第３および第４側面とを
備える６面構造を形成し、前記の少なくとも１つの内基
板層が第１および第２対向表面を有する複数の基板層；
少なくとも１つの内基板層の第１対向表面に配置された
第１金属被覆パターン；少なくとも１つの内基板層の第
２対向表面に配置された第２金属被覆パターン；内基板
層上のメッキ・スルーホールであって、第１および第２
金属被覆パターンを相互接続して多重巻コイルを形成す
るメッキ・スルーホール；および６面構造の第１，第
２，第３および第４側面周囲に配置された第１導電性タ
ップ素子であって、多重巻コイルの所定の増分に結合さ
れた第１導電性タップ素子；によって構成されることを
特徴とする表面実装インダクタ。 - 【請求項１２】 多重巻コイルが１／４巻数増分に形成
され、前記第１導電性タップ素子が多重巻コイルの１／
４巻数増分を引き出す請求項１１記載の表面実装インダ
クタ。 - 【請求項１３】 多重巻コイルの第２の１／４巻数増分
を引き出す第２導電性タップ素子によってさらに構成さ
れる請求項１２記載の表面実装インダクタ。 - 【請求項１４】 ６面構造の第１，第２，第３および第
４側面の周囲に配置され、第１および第２導電性タップ
素子の間に位置する複数の金属被覆シールドによってさ
らに構成される請求項１３記載の表面実装インダクタ。 - 【請求項１５】 少なくとも１つの内基板層が、第１お
よび第２外基板層の間に結合された複数の内基板層によ
って構成され、前記複数の内基板層が第１導電性タップ
素子をタップする増分を提供する請求項１１記載の表面
実装インダクタ。 - 【請求項１６】 少なくとも１つの内基板層と第１およ
び第２外基板層とを備える複数の基板層であって、第１
および第２端面と第１，第２，第３および第４側面とを
備える６面構造を形成し、前記の少なくとも１つの内基
板層が第１および第２対向表面を有する複数の基板層；
少なくとも１つの内基板層の第１対向表面上に配置され
た第１金属被覆パターン；少なくとも１つの内基板層の
第２対向表面上に配置された第２金属被覆パターン；少
なくとも１つの内基板層を貫通してメッキされたスルー
ホールであって、金属被覆パターンを前記第１および第
２端面に相互接続するスルーホール；および６面構造の
第１，第２，第３および第４側面周囲に配置された導電
性タップ素子であって、前記導電性タップ素子が金属被
覆パターンを引き出し、表面実装インダクタが第１，第
２，第３および第４側面の任意の面上に実装可能な導電
性タップ素子；によって構成されることを特徴とする表
面実装インダクタ。 - 【請求項１７】 金属被覆パターンがらせん型パターン
によって構成される請求項１６記載の表面実装インダク
タ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/559,353 US5572180A (en) | 1995-11-16 | 1995-11-16 | Surface mountable inductor |
| US559353 | 1995-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148136A true JPH09148136A (ja) | 1997-06-06 |
| JP3123451B2 JP3123451B2 (ja) | 2001-01-09 |
Family
ID=24233292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08318842A Expired - Fee Related JP3123451B2 (ja) | 1995-11-16 | 1996-11-13 | 表面実装可能なインダクタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5572180A (ja) |
| JP (1) | JP3123451B2 (ja) |
| KR (1) | KR100206442B1 (ja) |
| CN (1) | CN1158485A (ja) |
| TW (1) | TW315472B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11102839A (ja) * | 1997-09-26 | 1999-04-13 | Murata Mfg Co Ltd | 電子部品 |
| JPH11186040A (ja) * | 1997-12-22 | 1999-07-09 | Tdk Corp | 積層型ノイズフィルタ |
| WO2004021374A1 (ja) * | 2002-08-29 | 2004-03-11 | Ajinomoto Co.,Inc. | 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子 |
| WO2004021373A1 (ja) * | 2002-08-29 | 2004-03-11 | Ajinomoto Co.,Inc. | インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子 |
| JP2010147043A (ja) * | 2008-12-16 | 2010-07-01 | Sony Corp | インダクタモジュール、回路モジュール |
| JP2021019141A (ja) * | 2019-07-23 | 2021-02-15 | 株式会社トーキン | 複合インダクタ、電気電子機器及び複合インダクタの製造方法 |
| JP2022051614A (ja) * | 2020-09-21 | 2022-04-01 | 三安ジャパンテクノロジー株式会社 | モジュール |
| JP2023012187A (ja) * | 2021-07-13 | 2023-01-25 | 株式会社村田製作所 | インダクタ部品およびインダクタ部品の実装構造 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3152088B2 (ja) * | 1994-11-28 | 2001-04-03 | 株式会社村田製作所 | コイル部品の製造方法 |
| US5781091A (en) * | 1995-07-24 | 1998-07-14 | Autosplice Systems Inc. | Electronic inductive device and method for manufacturing |
| KR100211814B1 (ko) * | 1995-11-30 | 1999-08-02 | 전주범 | 플라이백 트랜스포머의 가요성 2차코일 권선구조와 그 제조방법 |
| US6005467A (en) * | 1997-02-11 | 1999-12-21 | Pulse Engineering, Inc. | Trimmable inductor |
| US5877666A (en) * | 1997-03-12 | 1999-03-02 | Lucent Technologies Inc. | Stackable, passively-tunable, cost-reduced inductor |
| JP3250503B2 (ja) * | 1997-11-11 | 2002-01-28 | 株式会社村田製作所 | 可変インダクタ素子 |
| US6159817A (en) * | 1998-05-07 | 2000-12-12 | Electro-Films Incorporated | Multi-tap thin film inductor |
| JP3352950B2 (ja) * | 1998-07-13 | 2002-12-03 | 太陽誘電株式会社 | チップインダクタ |
| US6087921A (en) * | 1998-10-06 | 2000-07-11 | Pulse Engineering, Inc. | Placement insensitive monolithic inductor and method of manufacturing same |
| US6194774B1 (en) * | 1999-03-10 | 2001-02-27 | Samsung Electronics Co., Ltd. | Inductor including bonding wires |
| US6346865B1 (en) * | 1999-04-29 | 2002-02-12 | Delphi Technologies, Inc. | EMI/RFI filter including a ferroelectric/ferromagnetic composite |
| KR100348250B1 (ko) * | 1999-10-11 | 2002-08-09 | 엘지전자 주식회사 | 마이크로 수동소자의 제조 방법 |
| US6285272B1 (en) | 1999-10-28 | 2001-09-04 | Coilcraft, Incorporated | Low profile inductive component |
| US6901654B2 (en) | 2000-01-10 | 2005-06-07 | Microstrain, Inc. | Method of fabricating a coil and clamp for variable reluctance transducer |
| AU2001230887A1 (en) * | 2000-01-13 | 2001-07-24 | Sonionmicrotronic Nederland B.V. | Packaging and rf shielding for telecoils |
| US6586309B1 (en) * | 2000-04-24 | 2003-07-01 | Chartered Semiconductor Manufacturing Ltd. | High performance RF inductors and transformers using bonding technique |
| US6489853B1 (en) | 2002-03-19 | 2002-12-03 | Z-Communications, Inc. | Low phase noise oscillator |
| US7123122B2 (en) * | 2003-04-18 | 2006-10-17 | Medtronic, Inc. | Center tapped chip inductor |
| US7412172B2 (en) * | 2003-12-04 | 2008-08-12 | International Business Machines Corporation | Impedance matching circuit with simultaneous shielding of parasitic effects for transceiver modules |
| US7009484B2 (en) * | 2003-12-15 | 2006-03-07 | Artesyn Technologies, Inc. | Magnetic assembly |
| JP2005268447A (ja) * | 2004-03-17 | 2005-09-29 | Matsushita Electric Ind Co Ltd | コイル内蔵多層回路基板 |
| JP4306666B2 (ja) * | 2005-09-30 | 2009-08-05 | 東京パーツ工業株式会社 | 面実装型インダクタ |
| US8466764B2 (en) | 2006-09-12 | 2013-06-18 | Cooper Technologies Company | Low profile layered coil and cores for magnetic components |
| US8310332B2 (en) * | 2008-10-08 | 2012-11-13 | Cooper Technologies Company | High current amorphous powder core inductor |
| US7791445B2 (en) * | 2006-09-12 | 2010-09-07 | Cooper Technologies Company | Low profile layered coil and cores for magnetic components |
| US8378777B2 (en) | 2008-07-29 | 2013-02-19 | Cooper Technologies Company | Magnetic electrical device |
| US9589716B2 (en) | 2006-09-12 | 2017-03-07 | Cooper Technologies Company | Laminated magnetic component and manufacture with soft magnetic powder polymer composite sheets |
| US8941457B2 (en) * | 2006-09-12 | 2015-01-27 | Cooper Technologies Company | Miniature power inductor and methods of manufacture |
| US8279037B2 (en) * | 2008-07-11 | 2012-10-02 | Cooper Technologies Company | Magnetic components and methods of manufacturing the same |
| US8659379B2 (en) | 2008-07-11 | 2014-02-25 | Cooper Technologies Company | Magnetic components and methods of manufacturing the same |
| US9558881B2 (en) | 2008-07-11 | 2017-01-31 | Cooper Technologies Company | High current power inductor |
| US9859043B2 (en) | 2008-07-11 | 2018-01-02 | Cooper Technologies Company | Magnetic components and methods of manufacturing the same |
| JP4920089B2 (ja) * | 2010-01-14 | 2012-04-18 | Ｔｄｋラムダ株式会社 | エッジワイズコイル及びインダクタ |
| US8093982B2 (en) * | 2010-03-25 | 2012-01-10 | Qualcomm Incorporated | Three dimensional inductor and transformer design methodology of glass technology |
| CN102237170A (zh) * | 2010-04-23 | 2011-11-09 | 佳邦科技股份有限公司 | 电感装置及其制造方法 |
| ES2711352T3 (es) | 2010-06-11 | 2019-05-03 | Ricoh Co Ltd | Dispositivo de almacenamiento de información, dispositivo extraíble, contenedor de revelador y aparato de formación de imágenes |
| CN203013434U (zh) * | 2012-12-26 | 2013-06-19 | 王向群 | 功率电感器 |
| JP2016213224A (ja) * | 2015-04-30 | 2016-12-15 | Tdk株式会社 | コイル、非接触受電装置、及び携帯用電子機器 |
| WO2017134993A1 (ja) * | 2016-02-02 | 2017-08-10 | 株式会社村田製作所 | 表面実装型コイル部品及びその製造方法、並びに、これを用いたｄｃ－ｄｃコンバータ |
| US11054488B2 (en) * | 2016-03-25 | 2021-07-06 | Glory, Ltd. | Magnetic detection apparatus, coin recognition unit and magnetic detection method |
| EP3493227B1 (en) * | 2016-09-02 | 2023-01-25 | Murata Manufacturing Co., Ltd. | Inductor component and power supply module |
| US10285259B2 (en) * | 2017-06-23 | 2019-05-07 | Western Digital Technologies, Inc. | Solenoid filter built into a printed circuit board |
| WO2025000137A1 (en) * | 2023-06-25 | 2025-01-02 | Nvidia Corporation | Magnetic flux shielding for high energy inductors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3660791A (en) * | 1970-09-10 | 1972-05-02 | Hermetic Coil Co Inc | Electrical coil |
| US3765082A (en) * | 1972-09-20 | 1973-10-16 | San Fernando Electric Mfg | Method of making an inductor chip |
| GB2045540B (en) * | 1978-12-28 | 1983-08-03 | Tdk Electronics Co Ltd | Electrical inductive device |
| DE3477438D1 (en) * | 1984-03-23 | 1989-04-27 | Siemens Ag | Electronic component, in particular a chip inductance |
| JPH063770B2 (ja) * | 1985-06-05 | 1994-01-12 | 株式会社村田製作所 | チツプコイル |
| US4751481A (en) * | 1986-12-29 | 1988-06-14 | Motorola, Inc. | Molded resonator |
| US5055816A (en) * | 1989-06-26 | 1991-10-08 | Motorola, Inc. | Method for fabricating an electronic device |
| JP3150141B2 (ja) * | 1990-08-24 | 2001-03-26 | ティーディーケイ株式会社 | 高周波用チップインダクタ |
| US5294749A (en) * | 1991-09-23 | 1994-03-15 | Motorola, Inc. | Surface mountable molded electronic component |
| JPH05152132A (ja) * | 1991-11-28 | 1993-06-18 | Murata Mfg Co Ltd | 積層型コイル |
-
1995
- 1995-11-16 US US08/559,353 patent/US5572180A/en not_active Expired - Fee Related
-
1996
- 1996-10-02 TW TW085112040A patent/TW315472B/zh active
- 1996-11-11 CN CN96121404A patent/CN1158485A/zh active Pending
- 1996-11-13 JP JP08318842A patent/JP3123451B2/ja not_active Expired - Fee Related
- 1996-11-15 KR KR1019960054199A patent/KR100206442B1/ko not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11102839A (ja) * | 1997-09-26 | 1999-04-13 | Murata Mfg Co Ltd | 電子部品 |
| JPH11186040A (ja) * | 1997-12-22 | 1999-07-09 | Tdk Corp | 積層型ノイズフィルタ |
| WO2004021374A1 (ja) * | 2002-08-29 | 2004-03-11 | Ajinomoto Co.,Inc. | 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子 |
| WO2004021373A1 (ja) * | 2002-08-29 | 2004-03-11 | Ajinomoto Co.,Inc. | インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子 |
| JP2010147043A (ja) * | 2008-12-16 | 2010-07-01 | Sony Corp | インダクタモジュール、回路モジュール |
| JP2021019141A (ja) * | 2019-07-23 | 2021-02-15 | 株式会社トーキン | 複合インダクタ、電気電子機器及び複合インダクタの製造方法 |
| JP2022051614A (ja) * | 2020-09-21 | 2022-04-01 | 三安ジャパンテクノロジー株式会社 | モジュール |
| JP2023012187A (ja) * | 2021-07-13 | 2023-01-25 | 株式会社村田製作所 | インダクタ部品およびインダクタ部品の実装構造 |
| US12476041B2 (en) | 2021-07-13 | 2025-11-18 | Murata Manufacturing Co., Ltd. | Inductor component and mounting structure of inductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100206442B1 (ko) | 1999-07-01 |
| JP3123451B2 (ja) | 2001-01-09 |
| KR970029920A (ko) | 1997-06-26 |
| US5572180A (en) | 1996-11-05 |
| TW315472B (ja) | 1997-09-11 |
| CN1158485A (zh) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123451B2 (ja) | 表面実装可能なインダクタ | |
| US5781091A (en) | Electronic inductive device and method for manufacturing | |
| US7205655B2 (en) | Multilayer circuit including stacked layers of insulating material and conductive sections | |
| JP3800540B2 (ja) | インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
| US8860543B2 (en) | Wire-less inductive devices and methods | |
| JP2016515305A (ja) | ラミネートポリマーを使用するプレーナ磁気技術に関する装置および方法 | |
| WO2002087294A1 (en) | A method for forming a printed circuit board and a printed circuit board formed thereby | |
| WO2003100853A1 (en) | Multilayer substrate with built-in coil, semiconductor chip, methods for manufacturing them | |
| JP3436525B2 (ja) | 多層基板と電子部品と多層基板の製造方法 | |
| JP2003332141A (ja) | チップ型コモンモードチョークコイル | |
| JP2005026384A (ja) | インダクタ素子、それを含む電子部品及び製造方法 | |
| WO2013010455A1 (zh) | 可变电感器 | |
| US6903646B2 (en) | Inductor device and electronic circuit device that can achieve further integration while maintaining a high inductance | |
| KR100733279B1 (ko) | 인덕터 내장형 인쇄 회로 기판 제조 방법 | |
| JP2003197427A (ja) | インダクタンス素子 | |
| JP2006013117A (ja) | インダクタ構造体 | |
| JP2004128153A (ja) | 積層電子部品と積層電子部品モジュールとその製造方法 | |
| US20220328613A1 (en) | Inductance structure | |
| JP2005026304A (ja) | インダクタ内蔵基板およびその製造方法 | |
| JP2005276878A (ja) | インダクティブデバイス及びその製造方法 | |
| JP3074785B2 (ja) | プリントコイル | |
| CN120186882A (zh) | 具内埋电感的电路板及其制造方法 | |
| JP2005079570A (ja) | 積層コイル部品及びその製造方法 | |
| JP2000243630A (ja) | 皮膜型インダクタとその製造方法 | |
| JP2004193319A (ja) | トロイダルコイル内蔵配線回路板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |