JPH09148266A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH09148266A JPH09148266A JP7329761A JP32976195A JPH09148266A JP H09148266 A JPH09148266 A JP H09148266A JP 7329761 A JP7329761 A JP 7329761A JP 32976195 A JP32976195 A JP 32976195A JP H09148266 A JPH09148266 A JP H09148266A
- Authority
- JP
- Japan
- Prior art keywords
- anodic oxide
- oxide film
- region
- active layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
- H10P32/1204—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase from a plasma phase
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 自己整合技術でＬＤＤ領域を形成する。
【構成】 アルミニウムでなる領域１０５の形成に利用
したレジストマスク１０７をアッシングで後退させ、新
たなマスク１０８を形成する。そしてアルミニウムでな
る領域１０５を陽極として陽極酸化を行い、多孔質状の
陽極酸化膜１０９〜１１２を形成する。この陽極酸化工
程において、マスク１０８が存在する関係で、陽極酸化
膜の多孔質の開孔の方向（異方性）を制御することがで
きる。この多孔質状の陽極酸化膜をマスクとして不純物
イオンの注入を行うことにより、活性層１０３に注入さ
れる不純物イオンの量を調整することができる。そして
このことを利用してＬＤＤ領域を形成することができ
る。
したレジストマスク１０７をアッシングで後退させ、新
たなマスク１０８を形成する。そしてアルミニウムでな
る領域１０５を陽極として陽極酸化を行い、多孔質状の
陽極酸化膜１０９〜１１２を形成する。この陽極酸化工
程において、マスク１０８が存在する関係で、陽極酸化
膜の多孔質の開孔の方向（異方性）を制御することがで
きる。この多孔質状の陽極酸化膜をマスクとして不純物
イオンの注入を行うことにより、活性層１０３に注入さ
れる不純物イオンの量を調整することができる。そして
このことを利用してＬＤＤ領域を形成することができ
る。
Description
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタの作製方法に関する。特にＬＤＤ領域
に代表される低濃度不純物領域を備えた薄膜トランジス
タの作製方法に関する。
薄膜トランジスタの作製方法に関する。特にＬＤＤ領域
に代表される低濃度不純物領域を備えた薄膜トランジス
タの作製方法に関する。
【０００２】
【従来の技術】ガラス基板や石英基板上に形成された薄
膜半導体を用いて薄膜トランジスタを構成する技術が知
られている。このような薄膜トランジスタは、例えばア
クティブマトリクス型の液晶表示装置やアクティブマト
リクス型のＥＬ表示装置に利用される。
膜半導体を用いて薄膜トランジスタを構成する技術が知
られている。このような薄膜トランジスタは、例えばア
クティブマトリクス型の液晶表示装置やアクティブマト
リクス型のＥＬ表示装置に利用される。
【０００３】このような薄膜トランジスタの技術的な課
題としてＯＦＦ電流値が大きいことが挙げられる。ＯＦ
Ｆ電流値は、薄膜トランジスタがＯＦＦ動作時に出力か
らまたは出力に流れてしまう電流のことである。
題としてＯＦＦ電流値が大きいことが挙げられる。ＯＦ
Ｆ電流値は、薄膜トランジスタがＯＦＦ動作時に出力か
らまたは出力に流れてしまう電流のことである。
【０００４】例えばアクティブマトリクス型の液晶表示
装置においては、画素電極に所定の時間の間電荷を保持
させておく特性が要求される。従って、ＯＦＦ動作時に
おいて素子を流れてしまう電流、即ちＯＦＦ電流の値を
極力小さいものとすることが要求される。
装置においては、画素電極に所定の時間の間電荷を保持
させておく特性が要求される。従って、ＯＦＦ動作時に
おいて素子を流れてしまう電流、即ちＯＦＦ電流の値を
極力小さいものとすることが要求される。
【０００５】薄膜トランジスタにおけるＯＦＦ電流値を
小さくする技術としては、特公平３−３８７５５号公報
に記載された技術が知られている。
小さくする技術としては、特公平３−３８７５５号公報
に記載された技術が知られている。
【０００６】また上記技術と同様な効果を得られる構成
として、特開平４−３６０５８０号公報や特開平５−１
６６８３７号公報に記載された技術が知られている。
として、特開平４−３６０５８０号公報や特開平５−１
６６８３７号公報に記載された技術が知られている。
【０００７】後者２つの公報に記載された技術は、ゲイ
ト電極の周囲に形成された陽極酸化膜を利用して自己整
合的にオフセットゲイト領域を形成する方法である。こ
の方法は、それほど作製工程を複雑化させず、かつ高い
精度でもってオフセットゲイト領域を形成することがで
きる方法である。
ト電極の周囲に形成された陽極酸化膜を利用して自己整
合的にオフセットゲイト領域を形成する方法である。こ
の方法は、それほど作製工程を複雑化させず、かつ高い
精度でもってオフセットゲイト領域を形成することがで
きる方法である。
【０００８】しかし、特開平４−３６０５８０号公報や
特開平５−１６６８３７号公報に記載された技術におい
ては、低ＯＦＦ電流特性を得るために最適な構成の一つ
であるＬＤＤ（ライトドープドレイン）領域の形成を自
己整合的に形成することができない。
特開平５−１６６８３７号公報に記載された技術におい
ては、低ＯＦＦ電流特性を得るために最適な構成の一つ
であるＬＤＤ（ライトドープドレイン）領域の形成を自
己整合的に形成することができない。
【０００９】
【発明が解決しようとする課題】本明細書では、自己整
合的にＬＤＤ領域を形成することができる技術を提供す
ることを課題とする。
合的にＬＤＤ領域を形成することができる技術を提供す
ることを課題とする。
【００１０】
【課題を解決するための手段】本明細書で開示する発明
の一つは、多孔質状の膜質を有した陽極酸化膜をマスク
として用いて不純物イオンを注入する方法であって、前
記陽極酸化膜は選択的に異なる方向に対しての異方性を
有しており、前記異なる異方性に従って前記マスクを透
過する不純物イオンの量が異なることを特徴とする。
の一つは、多孔質状の膜質を有した陽極酸化膜をマスク
として用いて不純物イオンを注入する方法であって、前
記陽極酸化膜は選択的に異なる方向に対しての異方性を
有しており、前記異なる異方性に従って前記マスクを透
過する不純物イオンの量が異なることを特徴とする。
【００１１】上記構成の具体的な例を図１を用いて説明
する。図１（Ｄ）には、主に垂直方向に異方性を有する
部分１０９と１１０、さらに水平方向に主に異方性を有
する部分１１１と１１２を有する陽極酸化膜を用いて、
不純物イオンの注入を行うことによって、１１６と１１
８で示される低濃度不純物領域に選択的に異なる濃度で
不純物イオンを注入する状態が示されている。
する。図１（Ｄ）には、主に垂直方向に異方性を有する
部分１０９と１１０、さらに水平方向に主に異方性を有
する部分１１１と１１２を有する陽極酸化膜を用いて、
不純物イオンの注入を行うことによって、１１６と１１
８で示される低濃度不純物領域に選択的に異なる濃度で
不純物イオンを注入する状態が示されている。
【００１２】この構成は、陽極酸化膜の部分的に異なる
違法性を有することで、そこを透過する不純物イオンの
量（単位面積当たりを透過するイオンの数で定義され
る）がこの違法性に従って異なることを利用したもので
ある。
違法性を有することで、そこを透過する不純物イオンの
量（単位面積当たりを透過するイオンの数で定義され
る）がこの違法性に従って異なることを利用したもので
ある。
【００１３】上記の主に垂直方向に異方性を有するとい
うのは、主に垂直方向に延在する開孔を多数有する（過
半数有する）多孔質であることを意味する。上記の主に
水平方向に異方性を有するというのは、主に水平方向に
延在する開孔を多数有する（過半数有する）多孔質であ
ることを意味する。
うのは、主に垂直方向に延在する開孔を多数有する（過
半数有する）多孔質であることを意味する。上記の主に
水平方向に異方性を有するというのは、主に水平方向に
延在する開孔を多数有する（過半数有する）多孔質であ
ることを意味する。
【００１４】他の発明の構成は、図１にその具体的な例
を示すように、活性層１０３上に設けられたゲイト絶縁
膜１０４と、前記ゲイト絶縁膜上に設けられた陽極酸化
可能な材料でなるゲイト電極１１３と、を有する半導体
装置の作製方法であって、ゲイト電極１１３の周囲に異
なる異方性を有した多孔質状の１０９〜１１２で示され
る陽極酸化膜を形成する工程と、前記多孔質状の陽極酸
化膜をマスクとして不純物イオンの注入を行い前記異な
る異方性に従って活性層中に選択的に前記不純物イオン
を注入する工程と、を有することを特徴とする。
を示すように、活性層１０３上に設けられたゲイト絶縁
膜１０４と、前記ゲイト絶縁膜上に設けられた陽極酸化
可能な材料でなるゲイト電極１１３と、を有する半導体
装置の作製方法であって、ゲイト電極１１３の周囲に異
なる異方性を有した多孔質状の１０９〜１１２で示され
る陽極酸化膜を形成する工程と、前記多孔質状の陽極酸
化膜をマスクとして不純物イオンの注入を行い前記異な
る異方性に従って活性層中に選択的に前記不純物イオン
を注入する工程と、を有することを特徴とする。
【００１５】他の発明の構成は、図１にその具体的な例
を示すように、活性層１０３と、前記活性層上に配置さ
れたゲイト絶縁膜１０４と、前記ゲイト絶縁膜１０４上
に配置された陽極酸化可能な材料でなるゲイト電極１１
３と、を有した半導体装置の作製方法であって、ゲイト
電極１１３の側面に１０９〜１１２で示される異なる異
方性を有する多孔質状の陽極酸化膜を形成する工程と、
前記陽極酸化膜をマスクとして一導電型を付与する不純
物イオンを活性層に対して注入する工程と、を有し、前
記ゲイト電極１１３に対応する活性層中にチャネル形成
領域１１７が形成され、１０９〜１１２で示される前記
多孔質状の陽極酸化膜に対応する活性層中に低濃度不純
物領域１１６と１１８が形成され、前記低濃度不純物領
域に隣接してソースおよびドレイン領域として機能する
一対の高濃度不純物領域１１５と１１９が形成されるこ
とを特徴とする。
を示すように、活性層１０３と、前記活性層上に配置さ
れたゲイト絶縁膜１０４と、前記ゲイト絶縁膜１０４上
に配置された陽極酸化可能な材料でなるゲイト電極１１
３と、を有した半導体装置の作製方法であって、ゲイト
電極１１３の側面に１０９〜１１２で示される異なる異
方性を有する多孔質状の陽極酸化膜を形成する工程と、
前記陽極酸化膜をマスクとして一導電型を付与する不純
物イオンを活性層に対して注入する工程と、を有し、前
記ゲイト電極１１３に対応する活性層中にチャネル形成
領域１１７が形成され、１０９〜１１２で示される前記
多孔質状の陽極酸化膜に対応する活性層中に低濃度不純
物領域１１６と１１８が形成され、前記低濃度不純物領
域に隣接してソースおよびドレイン領域として機能する
一対の高濃度不純物領域１１５と１１９が形成されるこ
とを特徴とする。
【００１６】上記の構成を実現するには、図１（Ｂ）に
工程で示されるように、ゲイト電極（正確にはその出発
部材となる島状の領域）１０５のパターニング時に利用
したレジストマスク１０７をアッシング処理し、その形
状を１０８で示されるように小さくすることが重要とな
る。
工程で示されるように、ゲイト電極（正確にはその出発
部材となる島状の領域）１０５のパターニング時に利用
したレジストマスク１０７をアッシング処理し、その形
状を１０８で示されるように小さくすることが重要とな
る。
【００１７】このようにすることで、図１（Ｃ）の工程
における多孔質状の陽極酸化膜の形成時に１０９、１１
０で示される垂直方向に延在した開孔を多数有する膜質
と、１１１、１１２で示される水平方向に延在した開孔
を多数有する膜質と、を同時に得ることができる。
における多孔質状の陽極酸化膜の形成時に１０９、１１
０で示される垂直方向に延在した開孔を多数有する膜質
と、１１１、１１２で示される水平方向に延在した開孔
を多数有する膜質と、を同時に得ることができる。
【００１８】
〔実施例１〕図１に本実施例の作製工程を示す。本実施
例は、ガラス基板上に自己整合的にＬＤＤ（ライトドー
プドレイン領域）が形成されたＮチャネル型の薄膜トラ
ンジスタを作製する場合の例を示す。
例は、ガラス基板上に自己整合的にＬＤＤ（ライトドー
プドレイン領域）が形成されたＮチャネル型の薄膜トラ
ンジスタを作製する場合の例を示す。
【００１９】まず図１（Ａ）に示すようにガラス基板１
０１上に下地膜として酸化珪素膜１０２をスパッタ法ま
たはプラズマＣＶＤ法で３０００Åの厚さに成膜する。
ガラス基板１０１としては、コーニング７０５９ガラス
基板またはコーニング１７３７ガラス基板を用いること
ができる。
０１上に下地膜として酸化珪素膜１０２をスパッタ法ま
たはプラズマＣＶＤ法で３０００Åの厚さに成膜する。
ガラス基板１０１としては、コーニング７０５９ガラス
基板またはコーニング１７３７ガラス基板を用いること
ができる。
【００２０】下地膜１０２を成膜したら、図示しない非
晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法で
成膜する。この非晶質珪素膜の膜厚は５００Åとする。
晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法で
成膜する。この非晶質珪素膜の膜厚は５００Åとする。
【００２１】次にこの図示しない非晶質珪素膜をパター
ニングして薄膜トランジスタの活性層１０３を形成す
る。
ニングして薄膜トランジスタの活性層１０３を形成す
る。
【００２２】活性層１０３を形成したら、ゲイト絶縁膜
となる酸化珪素膜１０４をプラズマＣＶＤ法でもって形
成する。このゲイト絶縁膜を構成する酸化珪素膜の膜厚
は１０００Åとする。
となる酸化珪素膜１０４をプラズマＣＶＤ法でもって形
成する。このゲイト絶縁膜を構成する酸化珪素膜の膜厚
は１０００Åとする。
【００２３】次に後にゲイト電極を構成する図示しない
アルミニウム膜をスパッタ法により４０００Åの厚さに
成膜する。このアルミニウム膜中にはスカンジウムを0.
1 重量パーセント含有させる。
アルミニウム膜をスパッタ法により４０００Åの厚さに
成膜する。このアルミニウム膜中にはスカンジウムを0.
1 重量パーセント含有させる。
【００２４】スカンジウムを含有させるのは、後の工程
において、アルミニウムの異常成長によりヒロックやウ
ィスカーが発生することを抑制するためである。
において、アルミニウムの異常成長によりヒロックやウ
ィスカーが発生することを抑制するためである。
【００２５】ヒロックやウィスカーは、針状あるいは刺
状にアルミニウムの突起物が形成されてしまう現象で、
離間した配線や電極間におけるショートの原因となるも
のである。
状にアルミニウムの突起物が形成されてしまう現象で、
離間した配線や電極間におけるショートの原因となるも
のである。
【００２６】図示しないアルミニウム膜を成膜したら、
陽極酸化工程により、その表面に極薄い陽極酸化膜を形
成する。ここでは、３％の酒石酸を含んだエチレングリ
コール溶液をアンモニア水で中和した溶液を電解溶液と
して用いる。陽極酸化はこの電解溶液中においてアルミ
ニウム膜を陽極として行われる。
陽極酸化工程により、その表面に極薄い陽極酸化膜を形
成する。ここでは、３％の酒石酸を含んだエチレングリ
コール溶液をアンモニア水で中和した溶液を電解溶液と
して用いる。陽極酸化はこの電解溶液中においてアルミ
ニウム膜を陽極として行われる。
【００２７】陽極酸化条件は、陰極を白金とし、化成電
流を５ｍＡ、到達電圧を１０Ｖとして行う。この陽極酸
化膜の膜厚は１００Å程度とする。なおこの膜厚の制御
は到達電圧によって制御することができる。
流を５ｍＡ、到達電圧を１０Ｖとして行う。この陽極酸
化膜の膜厚は１００Å程度とする。なおこの膜厚の制御
は到達電圧によって制御することができる。
【００２８】この陽極酸化膜は後に形成されるレジスト
マスクの密着性を高める機能を有している。またこの工
程で形成される陽極酸化膜は緻密で強固な膜質を有した
ものとして得られる。
マスクの密着性を高める機能を有している。またこの工
程で形成される陽極酸化膜は緻密で強固な膜質を有した
ものとして得られる。
【００２９】次に図示しないアルミニウム膜上にレジス
トマスク１０７を配置し、パターニングを行う。こうし
てゲイト電極の原形となるパターンを形成する。（図１
（Ａ））
トマスク１０７を配置し、パターニングを行う。こうし
てゲイト電極の原形となるパターンを形成する。（図１
（Ａ））
【００３０】図示しないアルミニウム膜をパターニング
し、図１（Ａ）に示す状態を得たら、酸素プラズマによ
るアッシングを行い、レジストマスク１０７をエッチン
グする。このアッシング工程を行うことにより、レジス
トマスク１０８は図１（Ｂ）に示すような状態となる。
し、図１（Ａ）に示す状態を得たら、酸素プラズマによ
るアッシングを行い、レジストマスク１０７をエッチン
グする。このアッシング工程を行うことにより、レジス
トマスク１０８は図１（Ｂ）に示すような状態となる。
【００３１】即ち、レジストマスクの角の部分が削り取
られ、その表面積が小さくなるような状態になる。
られ、その表面積が小さくなるような状態になる。
【００３２】このアッシングを用いる方法は特にマスク
を必要とすることもなく、工程上有用なものとなる。な
お、マスクを利用してレジストマスクをさらに所望の形
状にパターニングするのでもよい。
を必要とすることもなく、工程上有用なものとなる。な
お、マスクを利用してレジストマスクをさらに所望の形
状にパターニングするのでもよい。
【００３３】この状態で再び陽極酸化を行う。この陽極
酸化は、３％のシュウ酸水溶液（ＰＨ＝２）を電解溶液
として用いる。この電解溶液中において残存したアルミ
ニウム膜を陽極とした陽極酸化を行う。
酸化は、３％のシュウ酸水溶液（ＰＨ＝２）を電解溶液
として用いる。この電解溶液中において残存したアルミ
ニウム膜を陽極とした陽極酸化を行う。
【００３４】この陽極酸化は、陰極として白金を用い、
到達電圧を８Ｖとして行う。陽極酸化膜の膜厚は６００
０Åとする。この陽極酸化工程においては、陽極酸化時
間によって形成される陽極酸化膜の膜厚を制御すること
ができる。
到達電圧を８Ｖとして行う。陽極酸化膜の膜厚は６００
０Åとする。この陽極酸化工程においては、陽極酸化時
間によって形成される陽極酸化膜の膜厚を制御すること
ができる。
【００３５】この陽極酸化工程においては、まず１０９
や１１０で示される部分で陽極酸化が進行し、続いて１
１１と１１２で示される部分で陽極酸化が進行する。
や１１０で示される部分で陽極酸化が進行し、続いて１
１１と１１２で示される部分で陽極酸化が進行する。
【００３６】ここで、１０９と１１０で示される部分で
進行する陽極酸化は、その上部にレジストマスク１０８
が存在しない関係で、基板に垂直な方向に多孔質状の異
方性を有する膜質となる。即ち、主に基板に垂直な方向
に延在した開孔を多数有した膜質が得られる。
進行する陽極酸化は、その上部にレジストマスク１０８
が存在しない関係で、基板に垂直な方向に多孔質状の異
方性を有する膜質となる。即ち、主に基板に垂直な方向
に延在した開孔を多数有した膜質が得られる。
【００３７】一方、１１１と１１２で示される部分にお
いては、残存したアルミニウム膜１０５の側面方向から
基板に平行な方向へと多孔質状の異方性を有した膜質の
陽極酸化膜が形成される。即ち、主に基板に平行な方向
に延在した開孔を多数有した膜質が得られる。
いては、残存したアルミニウム膜１０５の側面方向から
基板に平行な方向へと多孔質状の異方性を有した膜質の
陽極酸化膜が形成される。即ち、主に基板に平行な方向
に延在した開孔を多数有した膜質が得られる。
【００３８】これら多孔質状の陽極酸化膜の膜質の状態
については電子顕微鏡の観察によって確認することがで
きる。また多孔質の陽極酸化膜の成長の先端部（アルミ
ニウムと接する部分）には、極薄い緻密な陽極酸化膜が
観察される。
については電子顕微鏡の観察によって確認することがで
きる。また多孔質の陽極酸化膜の成長の先端部（アルミ
ニウムと接する部分）には、極薄い緻密な陽極酸化膜が
観察される。
【００３９】なお残存した１１３の部分がゲイト電極と
なる。（図１（Ｃ））
なる。（図１（Ｃ））
【００４０】図１（Ｃ）に示す状態を得たら、レジスト
マスク１０８を専用の剥離液で除去する。さらに１０６
で示される極薄い緻密な陽極酸化膜を除去する。
マスク１０８を専用の剥離液で除去する。さらに１０６
で示される極薄い緻密な陽極酸化膜を除去する。
【００４１】そして３度目の陽極酸化を行う。この陽極
酸化は、最初の陽極酸化と同様に電解溶液として、３％
の酒石酸を含んだエチレングリコール溶液をアンモニア
水で中和したものを用いて行う。
酸化は、最初の陽極酸化と同様に電解溶液として、３％
の酒石酸を含んだエチレングリコール溶液をアンモニア
水で中和したものを用いて行う。
【００４２】この工程は、最初の緻密な陽極酸化膜１０
６の形成条件と同じ条件に従って行う。ただし到達電圧
を高くして形成される陽極酸化膜の膜厚を５００Åとす
る。
６の形成条件と同じ条件に従って行う。ただし到達電圧
を高くして形成される陽極酸化膜の膜厚を５００Åとす
る。
【００４３】この陽極酸化工程においては、電解溶液が
多孔質状の陽極酸化膜１０９、１１０、１１１、１１２
の内部に侵入する。従って陽極酸化膜１１４は図に示さ
れるようにゲイト電極１１３の表面を覆うようにして形
成される。
多孔質状の陽極酸化膜１０９、１１０、１１１、１１２
の内部に侵入する。従って陽極酸化膜１１４は図に示さ
れるようにゲイト電極１１３の表面を覆うようにして形
成される。
【００４４】そして図１（Ｄ）に示す状態を得る。この
状態で不純物イオンの注入を行う。ここでは、Ｎチャネ
ル型の薄膜トランジスタを作製するためにＰ（リン）イ
オンの注入をプラズマドーピング法で行う。
状態で不純物イオンの注入を行う。ここでは、Ｎチャネ
ル型の薄膜トランジスタを作製するためにＰ（リン）イ
オンの注入をプラズマドーピング法で行う。
【００４５】ここでは、0.2 〜５×１０15／ｃｍ2 、好
ましくは１〜２×１０15ｃｍ2 のドーズ量でもってＰイ
オンの注入を行う。
ましくは１〜２×１０15ｃｍ2 のドーズ量でもってＰイ
オンの注入を行う。
【００４６】この工程において、１１１と１１２で示さ
れる陽極酸化膜が存在する直下の活性層１０３中には、
直接Ｐイオンの注入は行われない。
れる陽極酸化膜が存在する直下の活性層１０３中には、
直接Ｐイオンの注入は行われない。
【００４７】一方、１０９と１１０で示される陽極酸化
膜が存在する直下の活性層１０３中には、陽極酸化膜１
０６と１１０の膜の性質上Ｐイオンの注入が行われる。
膜が存在する直下の活性層１０３中には、陽極酸化膜１
０６と１１０の膜の性質上Ｐイオンの注入が行われる。
【００４８】即ち、陽極酸化膜１０９と１１０は垂直方
向に延在した多数の開孔を有しているので、加速注入さ
れたＰイオンの一部がこの開孔を介して活性層中に注入
される。
向に延在した多数の開孔を有しているので、加速注入さ
れたＰイオンの一部がこの開孔を介して活性層中に注入
される。
【００４９】このような様子で不純物イオンが注入され
る結果、例えば１１８で示される領域におけるＰ元素の
存在の分布は、図２に示すようなものとなる。図２に示
すのは一例であり、不純物イオンの注入条件等によっ
て、Ｐイオンの分布状態は変化させることができる。
る結果、例えば１１８で示される領域におけるＰ元素の
存在の分布は、図２に示すようなものとなる。図２に示
すのは一例であり、不純物イオンの注入条件等によっ
て、Ｐイオンの分布状態は変化させることができる。
【００５０】Ｐイオンの分布が図２に示すような状態と
なるのは以下に述べる理由による。
なるのは以下に述べる理由による。
【００５１】まず、多孔質状の陽極酸化膜１０９と１１
０が存在していた領域の直下２０１の領域（図２を参
照）においては、陽極酸化膜１０９の開孔を介して注入
されるＰイオンと周辺から回り込んできたＰイオンが存
在する。
０が存在していた領域の直下２０１の領域（図２を参
照）においては、陽極酸化膜１０９の開孔を介して注入
されるＰイオンと周辺から回り込んできたＰイオンが存
在する。
【００５２】従って、図２に示すような分布でもってＰ
元素が存在することとなる。
元素が存在することとなる。
【００５３】一方、多孔質状の陽極酸化膜１１２が存在
していた領域の直下２０２の領域（図２参照）において
は、基本的に陽極酸化膜１１２によってＰイオンは遮蔽
されるので、陽極酸化膜を介して直接注入されるＰイオ
ンは存在しない。
していた領域の直下２０２の領域（図２参照）において
は、基本的に陽極酸化膜１１２によってＰイオンは遮蔽
されるので、陽極酸化膜を介して直接注入されるＰイオ
ンは存在しない。
【００５４】しかし、イオンの回り込みがあるので、Ｐ
元素の濃度は２０１の領域との境界に近づくにつれて高
いものとなる。
元素の濃度は２０１の領域との境界に近づくにつれて高
いものとなる。
【００５５】このようにして、図２に示すような分布で
注入されたＰ元素が存在することなる。図２に示すよう
な状態は、チャネル形成領域１１７と高濃度不純物領域
であるドレイン領域１１９との間にＬＤＤ（ライトドー
プドレイン）領域と呼ばれる低濃度不純物領域が形成さ
れた状態が示されている。
注入されたＰ元素が存在することなる。図２に示すよう
な状態は、チャネル形成領域１１７と高濃度不純物領域
であるドレイン領域１１９との間にＬＤＤ（ライトドー
プドレイン）領域と呼ばれる低濃度不純物領域が形成さ
れた状態が示されている。
【００５６】なおイオンの回り込みが生じるのは、プラ
スイオンの注入に従って、ゲイト電極に対して周囲のゲ
イト絶縁膜が正の電位に帯電してしまうことが原因であ
る。
スイオンの注入に従って、ゲイト電極に対して周囲のゲ
イト絶縁膜が正の電位に帯電してしまうことが原因であ
る。
【００５７】このように図１（Ｃ）の１０９、１１０、
１１１、１１２で示される多孔質状の陽極酸化膜の膜質
の違いを利用することにより、選択的な不純物イオンの
注入を行うことができる。
１１１、１１２で示される多孔質状の陽極酸化膜の膜質
の違いを利用することにより、選択的な不純物イオンの
注入を行うことができる。
【００５８】ここではＰイオンの注入を行う場合の例を
示したが、他の不純物イオン（例えばＢイオン）であっ
ても同様な効果を得ることができる。
示したが、他の不純物イオン（例えばＢイオン）であっ
ても同様な効果を得ることができる。
【００５９】不純物イオンの注入が終了したら、多孔質
状の陽極酸化膜１０９〜１１２（図１（Ｃ）参照）を燐
酸と酢酸と硝酸とを混合した混酸を用いて除去する。
状の陽極酸化膜１０９〜１１２（図１（Ｃ）参照）を燐
酸と酢酸と硝酸とを混合した混酸を用いて除去する。
【００６０】こうして図３（Ａ）に示す状態を得る。こ
の状態でレーザー光の照射を行い、先の工程で不純物イ
オンが注入された領域のアニールを行う。このアニール
は、紫外光や赤外光の照射によって行ってもよい。また
レーザー光の照射と同時に加熱を併用してもよい。
の状態でレーザー光の照射を行い、先の工程で不純物イ
オンが注入された領域のアニールを行う。このアニール
は、紫外光や赤外光の照射によって行ってもよい。また
レーザー光の照射と同時に加熱を併用してもよい。
【００６１】図３（Ａ）に示す状態でレーザー光の照射
によるアニールは、不純物イオンが回り込んだ領域に対
しても行うことができるので、活性層が受けた不純物イ
オンの注入による損傷をほぼ完全にアニールすることが
できる。
によるアニールは、不純物イオンが回り込んだ領域に対
しても行うことができるので、活性層が受けた不純物イ
オンの注入による損傷をほぼ完全にアニールすることが
できる。
【００６２】そして層間絶縁膜１２０を形成する。層間
絶縁膜１２０としては、酸化珪素膜、または窒化珪素
膜、または酸化珪素膜と窒化珪素膜の積層膜、または酸
化珪素膜と樹脂材料の積層膜、または窒化珪素膜と樹脂
材料との積層膜を利用することができる。ここでは、層
間絶縁膜１２０としてプラズマＣＶＤ法で成膜した５０
００Å厚の酸化珪素膜を用いる。
絶縁膜１２０としては、酸化珪素膜、または窒化珪素
膜、または酸化珪素膜と窒化珪素膜の積層膜、または酸
化珪素膜と樹脂材料の積層膜、または窒化珪素膜と樹脂
材料との積層膜を利用することができる。ここでは、層
間絶縁膜１２０としてプラズマＣＶＤ法で成膜した５０
００Å厚の酸化珪素膜を用いる。
【００６３】こうして図３（Ｂ）に示す状態を得る。次
にコンタクトホールの形成を行い、ソース電極１２１、
ドレイン電極１２２を形成する。そして最後に３５０℃
の水素雰囲気中において１時間の加熱処理を行い図３
（Ｃ）に示す薄膜トランジスタを完成させる。
にコンタクトホールの形成を行い、ソース電極１２１、
ドレイン電極１２２を形成する。そして最後に３５０℃
の水素雰囲気中において１時間の加熱処理を行い図３
（Ｃ）に示す薄膜トランジスタを完成させる。
【００６４】図３（Ｃ）に示す薄膜トランジスタは、チ
ャネル形成領域１１７とドレイン領域１１９との間に自
己整合的に形成されたＬＤＤ領域を有している。またＬ
ＤＤ領域は、チャネル形成領域１１７からドレイン領域
１１９に向かって段階的にまたは連続的にＰ元素の濃度
が大きくなるような構成で得ることができる。
ャネル形成領域１１７とドレイン領域１１９との間に自
己整合的に形成されたＬＤＤ領域を有している。またＬ
ＤＤ領域は、チャネル形成領域１１７からドレイン領域
１１９に向かって段階的にまたは連続的にＰ元素の濃度
が大きくなるような構成で得ることができる。
【００６５】このような構成においては、導電型を付与
する不純物元素の濃度が急激に異なる領域が存在しない
ので、局所的に高電界が形成されてしまうことを抑制す
ることができる。
する不純物元素の濃度が急激に異なる領域が存在しない
ので、局所的に高電界が形成されてしまうことを抑制す
ることができる。
【００６６】ＯＦＦ電流の存在は、特公平３−３８７５
５号公報に記載されているように局所的な高電界の形成
と、それに従うトラップ準位を介したキャリアの移動に
起因するものである。
５号公報に記載されているように局所的な高電界の形成
と、それに従うトラップ準位を介したキャリアの移動に
起因するものである。
【００６７】従って、本実施例に示すような局所的な高
電界が形成されてしまうことが防げるような構成はＯＦ
Ｆ電流値を低減させる構成として有用なものとなる。
電界が形成されてしまうことが防げるような構成はＯＦ
Ｆ電流値を低減させる構成として有用なものとなる。
【００６８】また、特にＮチャネル型の薄膜トランジス
タの場合、この局所的な高電界が存在する関係でホット
キャリアによる特性の劣化が生じるが、本実施例に示す
構成においては、このホットキャリによる劣化の問題を
抑制することができる。
タの場合、この局所的な高電界が存在する関係でホット
キャリアによる特性の劣化が生じるが、本実施例に示す
構成においては、このホットキャリによる劣化の問題を
抑制することができる。
【００６９】〔実施例２〕本実施例は、図１（Ｄ）の工
程で形成されるゲイト電極１１３の周囲の陽極酸化膜の
膜厚を１５００Åとした場合の例である。このような構
成とすると、陽極酸化膜の直下の活性層の領域をオフセ
ットゲイト領域として機能させることができる。
程で形成されるゲイト電極１１３の周囲の陽極酸化膜の
膜厚を１５００Åとした場合の例である。このような構
成とすると、陽極酸化膜の直下の活性層の領域をオフセ
ットゲイト領域として機能させることができる。
【００７０】図１に示す構成においては、陽極酸化膜１
１４の膜厚が５００Åと薄いので、実質的にオフセット
ゲイト領域の存在は無視することができる。
１４の膜厚が５００Åと薄いので、実質的にオフセット
ゲイト領域の存在は無視することができる。
【００７１】しかし、本実施例に示すように陽極酸化膜
１１４の膜厚を厚くした場合には、その直下の活性層に
形成されるチャネルとしても機能せず、またソース／ド
レインとしても機能しない領域を無視することができな
くなる。
１１４の膜厚を厚くした場合には、その直下の活性層に
形成されるチャネルとしても機能せず、またソース／ド
レインとしても機能しない領域を無視することができな
くなる。
【００７２】この領域は、オフセットゲイト領域と呼ば
れチャネル形成領域とソース領域およびドレイン領域と
の間に形成される電界強度を緩和させる機能を果たす。
（この意味でＬＤＤ領域と同様の機能を有している）
れチャネル形成領域とソース領域およびドレイン領域と
の間に形成される電界強度を緩和させる機能を果たす。
（この意味でＬＤＤ領域と同様の機能を有している）
【００７３】図１（Ｄ）に示す工程において、緻密な陽
極酸化膜１１４を１５００Åの厚さとするには、陽極酸
化時の到達電圧を１００Ｖとすればよい。なお、この到
達電圧を３００Ｖ近くすれば、２５００Å程度の膜厚ま
で陽極酸化膜を成長させることができる。しかし、工程
の再現性が不安定となり、また作業の危険性が増大す
る。
極酸化膜１１４を１５００Åの厚さとするには、陽極酸
化時の到達電圧を１００Ｖとすればよい。なお、この到
達電圧を３００Ｖ近くすれば、２５００Å程度の膜厚ま
で陽極酸化膜を成長させることができる。しかし、工程
の再現性が不安定となり、また作業の危険性が増大す
る。
【００７４】〔実施例３〕本実施例は、実施例１に示す
構成において、図１（Ａ）の１０６で示す緻密な膜質を
有する陽極酸化膜を形成しない場合の例を示す。
構成において、図１（Ａ）の１０６で示す緻密な膜質を
有する陽極酸化膜を形成しない場合の例を示す。
【００７５】陽極酸化膜１０６を形成しない場合は、レ
ジストマスクの密着性を高めるためにアルミニウム膜の
表面に対して紫外光の照射を行い、その表面を活性化さ
せておく等の工夫が必要となる。
ジストマスクの密着性を高めるためにアルミニウム膜の
表面に対して紫外光の照射を行い、その表面を活性化さ
せておく等の工夫が必要となる。
【００７６】陽極酸化膜１０６を形成しない場合、１０
９と１１０で示される領域における多孔質状の陽極酸化
膜の異方性は、垂直方向により顕著なものとなる。即
ち、垂直方向に開孔の延長方向を有した状態がより顕在
化する。
９と１１０で示される領域における多孔質状の陽極酸化
膜の異方性は、垂直方向により顕著なものとなる。即
ち、垂直方向に開孔の延長方向を有した状態がより顕在
化する。
【００７７】そして不純物イオンの注入の際に、１０９
と１１０で示される陽極酸化膜の直下の活性層に対して
より高濃度に不純物イオンを注入することができる。
と１１０で示される陽極酸化膜の直下の活性層に対して
より高濃度に不純物イオンを注入することができる。
【００７８】
【発明の効果】陽極酸化可能な材料でなるゲイト電極の
側面に異なる異方性を有する多孔質状の陽極酸化膜を形
成し、この多孔質状の陽極酸化膜が存在する状態で一導
電型を付与する不純物イオンの注入を行うことによっ
て、活性層に対する不純物イオンの濃度を選択的に制御
することができる。
側面に異なる異方性を有する多孔質状の陽極酸化膜を形
成し、この多孔質状の陽極酸化膜が存在する状態で一導
電型を付与する不純物イオンの注入を行うことによっ
て、活性層に対する不純物イオンの濃度を選択的に制御
することができる。
【００７９】そして自己整合的にＬＤＤ領域を形成する
ことができる。
ことができる。
【００８０】また、この不純物イオンの注入は自己整合
的に行うことができるので、工程上有用なものとなる。
的に行うことができるので、工程上有用なものとなる。
【００８１】このようにして得られる薄膜トランジスタ
は、特にチャネル形成領域とドレイン領域との境界およ
びその近傍において、局所的に高電界が形成されてしま
うことがない構成とすることができる。そして、低ＯＦ
Ｆ電流特性を有する薄膜トランジスタを得ることができ
る。
は、特にチャネル形成領域とドレイン領域との境界およ
びその近傍において、局所的に高電界が形成されてしま
うことがない構成とすることができる。そして、低ＯＦ
Ｆ電流特性を有する薄膜トランジスタを得ることができ
る。
【図１】 実施例の薄膜トランジスタの作製工程を示
す図。
す図。
【図２】 低濃度不純物領域におけるＰ（リン）濃度
の分布を示す図。
の分布を示す図。
【図３】 実施例の薄膜トランジスタの作製工程を示
す図。
す図。
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ 活性層 １０４ ゲイト絶縁膜（酸化珪素膜） １０５ パターニングされたアルミニウム膜 １０６ 緻密な陽極酸化膜 １０７ レジストマスク １０８ アッシングされたレジストマスク １０９、１１０ 基板に垂直方向に異方性を有する多孔
質状の陽極酸化膜 １１１、１１２ 基板に水平方向に異方性を有する多孔
質状の陽極酸化膜 １１３ ゲイト電極 １１４ 緻密な陽極酸化膜 １１５ ソース領域 １１６ 低濃度不純物領域 １１７ チャネル形成領域 １１８ 低濃度不純物領域（ＬＤＤ領域） １１９ ドレイン領域 １２０ 層間絶縁膜（酸化珪素膜） １２１ ソース電極 １２２ ドレイン電極
質状の陽極酸化膜 １１１、１１２ 基板に水平方向に異方性を有する多孔
質状の陽極酸化膜 １１３ ゲイト電極 １１４ 緻密な陽極酸化膜 １１５ ソース領域 １１６ 低濃度不純物領域 １１７ チャネル形成領域 １１８ 低濃度不純物領域（ＬＤＤ領域） １１９ ドレイン領域 １２０ 層間絶縁膜（酸化珪素膜） １２１ ソース電極 １２２ ドレイン電極
Claims (9)
- 【請求項１】多孔質状の膜質を有した陽極酸化膜をマス
クとして用いて不純物イオンを注入する方法であって、 前記陽極酸化膜は選択的に異なる方向に対しての異方性
を有しており、 前記異なる異方性に従って前記マスクを透過する不純物
イオンの量が異なることを特徴とする半導体装置の作製
方法。 - 【請求項２】活性層上に設けられたゲイト絶縁膜と、 前記ゲイト絶縁膜上に設けられた陽極酸化可能な材料で
なるゲイト電極と、 を有する半導体装置の作製方法であって、 ゲイト電極の周囲に異なる異方性を有した多孔質状の陽
極酸化膜を形成する工程と、 前記多孔質状の陽極酸化膜をマスクとして不純物イオン
の注入を行い前記異なる異方性に従って活性層中に選択
的に前記不純物イオンを注入する工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項３】請求項２において、 陽極酸化可能な材料としてアルミニウムまたはアルミニ
ウムを主成分とした材料を用いることを特徴とする半導
体装置の作製方法。 - 【請求項４】請求項２において、 ゲイト電極に隣接した領域における多孔質状の陽極酸化
膜は水平方向に延在した多数の開孔を有していることを
特徴とする半導体装置の作製方法。 - 【請求項５】活性層と、 前記活性層上に配置されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に配置された陽極酸化可能な材料で
なるゲイト電極と、 を有した半導体装置の作製方法であって、 ゲイト電極の側面に異なる異方性を有する多孔質状の陽
極酸化膜を形成する工程と、 前記陽極酸化膜をマスクとして一導電型を付与する不純
物イオンを活性層に対して注入する工程と、 を有し、 前記ゲイト電極に対応する活性層中にチャネル形成領域
が形成され、 前記多孔質状の陽極酸化膜に対応する活性層中に低濃度
不純物領域が形成され、 前記低濃度不純物領域に隣接してソースおよびドレイン
領域として機能する一対の高濃度不純物領域が形成され
ることを特徴とする半導体装置の作製方法。 - 【請求項６】請求項５において、 陽極酸化可能な材料としてアルミニウムが用いられるこ
とを特徴とする半導体装置の作製方法。 - 【請求項７】請求項５において、 多孔質状の陽極酸化膜の形成は、ゲイト電極の形成に利
用したレジストマスクのアッシングを行い、その形状を
小さくした後に行うことを特徴とする半導体装置の作製
方法。 - 【請求項８】請求項５において、 低濃度不純物領域のチャネル形成領域側に対応する位置
に形成される陽極酸化膜は、活性層に対して主に水平方
向に延在した開孔を多数有し、 低濃度不純物領域のソース／ドレイン領域側に対応する
位置に形成される陽極酸化膜は、活性層に対して主に垂
直方向に延在した開孔を多数有し、 ていることを特徴とする半導体装置の作製方法。 - 【請求項９】請求項５において、 低濃度不純物領域のチャネル形成領域側における不純物
濃度は高く、 低濃度不純物領域のドレイン領域側における不純物濃度
は高いことを特徴とする半導体装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329761A JPH09148266A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の作製方法 |
| US08/756,169 US6140164A (en) | 1995-11-24 | 1996-11-25 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329761A JPH09148266A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148266A true JPH09148266A (ja) | 1997-06-06 |
Family
ID=18224985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329761A Withdrawn JPH09148266A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6140164A (ja) |
| JP (1) | JPH09148266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094654B2 (en) | 2001-03-23 | 2006-08-22 | Koninklijke Philips Electronics N.V. | Manufacture of electronic devices comprising thin-film transistors |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020032580A (ko) * | 1999-09-16 | 2002-05-03 | 모리시타 요이찌 | 박막트랜지스터 및 그 제조방법 |
| US6403407B1 (en) * | 2000-06-02 | 2002-06-11 | International Business Machines Corporation | Method of forming fully self-aligned TFT with improved process window |
| JP3901460B2 (ja) * | 2001-02-19 | 2007-04-04 | 株式会社日立製作所 | 薄膜トランジスタの製造方法 |
| JP3716755B2 (ja) * | 2001-04-05 | 2005-11-16 | 株式会社日立製作所 | アクティブマトリクス型表示装置 |
| CN1331202C (zh) * | 2004-03-19 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
| WO2005093811A1 (en) * | 2004-03-29 | 2005-10-06 | Quanta Display Inc. | Method for manufacturing self-aligned thin film transistor |
| US7368695B2 (en) * | 2004-05-03 | 2008-05-06 | Tessera, Inc. | Image sensor package and fabrication method |
| JP4431081B2 (ja) * | 2004-08-30 | 2010-03-10 | エルジー ディスプレイ カンパニー リミテッド | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
| TWI294652B (en) * | 2006-04-03 | 2008-03-11 | Nanya Technology Corp | Method for forming a gate structure and a conductive line structure |
| CN105789325B (zh) * | 2016-04-18 | 2019-05-03 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制备方法及cmos器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338755A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | ファイル転送システム |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| JPH04360580A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタおよびその製造方法 |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
-
1995
- 1995-11-24 JP JP7329761A patent/JPH09148266A/ja not_active Withdrawn
-
1996
- 1996-11-25 US US08/756,169 patent/US6140164A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094654B2 (en) | 2001-03-23 | 2006-08-22 | Koninklijke Philips Electronics N.V. | Manufacture of electronic devices comprising thin-film transistors |
| KR100970217B1 (ko) * | 2001-03-23 | 2010-07-16 | 치메이 이노럭스 코포레이션 | 전자 디바이스를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6140164A (en) | 2000-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277895B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN100423290C (zh) | 具有薄膜晶体管的半导体器件 | |
| KR100596964B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터를 사용한 반도체디바이스 | |
| JP3521246B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR100398897B1 (ko) | 반도체장치제조방법 | |
| US20020105033A1 (en) | Thin film transistor having lightly and heavily doped source/drain regions and its manufacture | |
| JPH07258893A (ja) | 陽極酸化物及び陽極酸化方法 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JPH09148266A (ja) | 半導体装置の作製方法 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP4657361B2 (ja) | 半導体装置 | |
| JPH07218932A (ja) | 半導体装置およびその作製方法 | |
| JP4001649B2 (ja) | 半導体装置の作製方法 | |
| JP3140304B2 (ja) | 半導体装置およびその作製方法 | |
| JP4073672B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3939383B2 (ja) | 半導体装置の作製方法 | |
| JP4321828B2 (ja) | 半導体装置の作製方法 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JPH11154482A (ja) | 半導体装置の製造方法 | |
| JP3535275B2 (ja) | 半導体装置の作製方法 | |
| JP3413704B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100531556B1 (ko) | 반도체장치제조방법 | |
| JP3600886B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
| JP2002009288A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040507 |