JPH09148441A - レイアウト検証方法および装置 - Google Patents
レイアウト検証方法および装置Info
- Publication number
- JPH09148441A JPH09148441A JP7301155A JP30115595A JPH09148441A JP H09148441 A JPH09148441 A JP H09148441A JP 7301155 A JP7301155 A JP 7301155A JP 30115595 A JP30115595 A JP 30115595A JP H09148441 A JPH09148441 A JP H09148441A
- Authority
- JP
- Japan
- Prior art keywords
- drc
- data block
- layout
- data
- latest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップ全体のＤＲＣ後、セルの修正を行って
再度ＤＲＣを行う場合に、ＱＴＡＴ化を図り、かつミス
なくインクリメンタルなＤＲＣを可能にして設計工数を
低減することができるレイアウト検証技術を提供する。 【解決手段】 インクリメンタルなＤＲＣを可能にした
レイアウト検証装置であって、レイアウトパターンとデ
ータブロックの日付情報を持つデータベース１と、これ
らの日付を入力する日付情報入力部２と、ＤＲＣ未実行
のものを抽出する修正セル抽出部３と、ＤＲＣを実行す
る領域を計算するＤＲＣ領域計算部４と、レイアウトパ
ターンデータを読み込む図形データ入力部５と、ＤＲＣ
を実行する検証部６と、エラー図形を出力する結果出力
部７などから構成され、ＤＲＣを再実行すべきデータブ
ロックと他のデータブロックとのつなぎの部分の領域が
算出され、その領域およびデータブロックのみに対して
ＤＲＣが再実行される。
再度ＤＲＣを行う場合に、ＱＴＡＴ化を図り、かつミス
なくインクリメンタルなＤＲＣを可能にして設計工数を
低減することができるレイアウト検証技術を提供する。 【解決手段】 インクリメンタルなＤＲＣを可能にした
レイアウト検証装置であって、レイアウトパターンとデ
ータブロックの日付情報を持つデータベース１と、これ
らの日付を入力する日付情報入力部２と、ＤＲＣ未実行
のものを抽出する修正セル抽出部３と、ＤＲＣを実行す
る領域を計算するＤＲＣ領域計算部４と、レイアウトパ
ターンデータを読み込む図形データ入力部５と、ＤＲＣ
を実行する検証部６と、エラー図形を出力する結果出力
部７などから構成され、ＤＲＣを再実行すべきデータブ
ロックと他のデータブロックとのつなぎの部分の領域が
算出され、その領域およびデータブロックのみに対して
ＤＲＣが再実行される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ設計におけ
るレイアウト検証技術に関し、特にＤＲＣ（Design Rul
e Checking）において、ＤＲＣをインクリメンタルに行
う場合に好適なレイアウト検証方法および装置に適用し
て有効な技術に関する。
るレイアウト検証技術に関し、特にＤＲＣ（Design Rul
e Checking）において、ＤＲＣをインクリメンタルに行
う場合に好適なレイアウト検証方法および装置に適用し
て有効な技術に関する。
【０００２】
【従来の技術】たとえば、発明者が検討したところによ
れば、ＬＳＩ設計のレイアウト検証においては、ＬＳＩ
の論理回路（ネットリスト）に基づき、仕様機能を満足
させるように素子寸法を決めながら配置し、これらの素
子間を配線するレイアウト設計を行った後、パターンの
最小線幅、最小間隔などの幾何学的な設計規則に違反す
る箇所を検出するＤＲＣを行い、このＤＲＣはＤＲＣプ
ログラムを利用して行う方法などが考えられる。
れば、ＬＳＩ設計のレイアウト検証においては、ＬＳＩ
の論理回路（ネットリスト）に基づき、仕様機能を満足
させるように素子寸法を決めながら配置し、これらの素
子間を配線するレイアウト設計を行った後、パターンの
最小線幅、最小間隔などの幾何学的な設計規則に違反す
る箇所を検出するＤＲＣを行い、このＤＲＣはＤＲＣプ
ログラムを利用して行う方法などが考えられる。
【０００３】なお、このようなＬＳＩ設計のレイアウト
検証に関する技術としては、たとえば昭和５９年１１月
３０日、株式会社オーム社発行、社団法人電子通信学会
編の「ＬＳＩハンドブック」Ｐ４５１〜Ｐ４８４などの
文献に記載されている。
検証に関する技術としては、たとえば昭和５９年１１月
３０日、株式会社オーム社発行、社団法人電子通信学会
編の「ＬＳＩハンドブック」Ｐ４５１〜Ｐ４８４などの
文献に記載されている。
【０００４】
【発明が解決しようとする課題】ところで、前記のよう
なレイアウト検証技術においては、インクリメンタルに
ＤＲＣを行う方法ではなく、よってセルの小修正毎にチ
ップ全体のＤＲＣを行っていては、ＤＲＣのＴＡＴ（Tu
rn Around Time）が大きくなり、設計工数も増大するこ
とが考えられる。
なレイアウト検証技術においては、インクリメンタルに
ＤＲＣを行う方法ではなく、よってセルの小修正毎にチ
ップ全体のＤＲＣを行っていては、ＤＲＣのＴＡＴ（Tu
rn Around Time）が大きくなり、設計工数も増大するこ
とが考えられる。
【０００５】また、たとえば設計者自身がＤＲＣの対象
領域を計算し、この領域をマニュアルに指定してインク
リメンタルなＤＲＣを行った場合でも、ＤＲＣの対象領
域の計算およびこの領域の指定に工数がかかり、なおか
つミスを起こし易いということが予想される。
領域を計算し、この領域をマニュアルに指定してインク
リメンタルなＤＲＣを行った場合でも、ＤＲＣの対象領
域の計算およびこの領域の指定に工数がかかり、なおか
つミスを起こし易いということが予想される。
【０００６】そこで、本発明の目的は、ＬＳＩ設計のレ
イアウト検証において、特にチップ全体のＤＲＣ後、セ
ルの修正を行って再度ＤＲＣを行う場合に、ＱＴＡＴ
（Quick TAT)化を図り、かつミスなくインクリメンタル
なＤＲＣを可能にして設計工数を低減することができる
レイアウト検証方法および装置を提供することにある。
イアウト検証において、特にチップ全体のＤＲＣ後、セ
ルの修正を行って再度ＤＲＣを行う場合に、ＱＴＡＴ
（Quick TAT)化を図り、かつミスなくインクリメンタル
なＤＲＣを可能にして設計工数を低減することができる
レイアウト検証方法および装置を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００９】すなわち、本発明のレイアウト検証方法
は、チップ全体のＤＲＣ後、セルの修正を行った場合、
再度ＤＲＣを行う必要があるのは、修正したセル自身と
そのセルが配置された箇所の他のセル、チップなどとの
つなぎの部分だけであるということに着目し、修正した
データブロックの配置座標、データブロック自身の図形
存在範囲、ＤＲＬ（Design Rule Library ）中の図形演
算の影響距離などより、ＤＲＣを再実行すべきデータブ
ロックと他のデータブロックとのつなぎの部分の領域を
算出し、その領域およびデータブロックのみに対してＤ
ＲＣを実行するものである。
は、チップ全体のＤＲＣ後、セルの修正を行った場合、
再度ＤＲＣを行う必要があるのは、修正したセル自身と
そのセルが配置された箇所の他のセル、チップなどとの
つなぎの部分だけであるということに着目し、修正した
データブロックの配置座標、データブロック自身の図形
存在範囲、ＤＲＬ（Design Rule Library ）中の図形演
算の影響距離などより、ＤＲＣを再実行すべきデータブ
ロックと他のデータブロックとのつなぎの部分の領域を
算出し、その領域およびデータブロックのみに対してＤ
ＲＣを実行するものである。
【００１０】具体的には、各データブロックの最新修正
日付と、そのデータブロックに対してＤＲＣが行われた
最新の日付を記録するレイアウトパターンのデータベー
スを持ち、その日付を比較し、修正後、ＤＲＣを実行し
ていないデータブロックを抽出してＤＲＣを実行するよ
うにしたものである。
日付と、そのデータブロックに対してＤＲＣが行われた
最新の日付を記録するレイアウトパターンのデータベー
スを持ち、その日付を比較し、修正後、ＤＲＣを実行し
ていないデータブロックを抽出してＤＲＣを実行するよ
うにしたものである。
【００１１】また、本発明のレイアウト検証装置は、レ
イアウトパターンとデータブロックの日付情報を持つデ
ータベース、これらの日付を入力する日付情報入力部、
ＤＲＣ未実行のものを抽出する修正セル抽出部、ＤＲＣ
を実行する領域を計算するＤＲＣ領域計算部、レイアウ
トパターンデータを読み込む図形データ入力部、ＤＲＣ
を実行する検証部、エラー図形を出力する結果出力部を
有するものである。
イアウトパターンとデータブロックの日付情報を持つデ
ータベース、これらの日付を入力する日付情報入力部、
ＤＲＣ未実行のものを抽出する修正セル抽出部、ＤＲＣ
を実行する領域を計算するＤＲＣ領域計算部、レイアウ
トパターンデータを読み込む図形データ入力部、ＤＲＣ
を実行する検証部、エラー図形を出力する結果出力部を
有するものである。
【００１２】これにより、日付情報入力部は、チップを
構成する全データブロックの最新修正日付と最新ＤＲＣ
実行日付を入力する。そして、修正セル抽出部は、各デ
ータブロックの２つの日付を比較し、最新ＤＲＣ実行日
付より最新修正日付の方が新しいデータブロックを修正
後ＤＲＣ未実行のものとして抽出する。
構成する全データブロックの最新修正日付と最新ＤＲＣ
実行日付を入力する。そして、修正セル抽出部は、各デ
ータブロックの２つの日付を比較し、最新ＤＲＣ実行日
付より最新修正日付の方が新しいデータブロックを修正
後ＤＲＣ未実行のものとして抽出する。
【００１３】さらに、これらのデータブロックに対し、
ＤＲＣ領域計算部がＤＲＣを実行する領域を計算する。
また、図形データ読込み部はレイアウトパターンデータ
をデータベースより読み込み、そして検証部は、このデ
ータのＤＲＣ領域計算部で得た領域に対してのみＤＲＣ
を実行し、デザインルールに違反するエラー図形を結果
出力部が出力する。
ＤＲＣ領域計算部がＤＲＣを実行する領域を計算する。
また、図形データ読込み部はレイアウトパターンデータ
をデータベースより読み込み、そして検証部は、このデ
ータのＤＲＣ領域計算部で得た領域に対してのみＤＲＣ
を実行し、デザインルールに違反するエラー図形を結果
出力部が出力する。
【００１４】以上により、一度ＤＲＣを実行したチップ
に対して小変更があった場合、変更箇所とその変更が影
響を及ぼす領域にのみＤＲＣを再実行することが可能と
なるので、ＱＴＡＴ化を図り、レイアウト検証に伴う変
更ミスなどをなくし、インクリメンタルなＤＲＣを可能
にして設計工数を低減することができる。
に対して小変更があった場合、変更箇所とその変更が影
響を及ぼす領域にのみＤＲＣを再実行することが可能と
なるので、ＱＴＡＴ化を図り、レイアウト検証に伴う変
更ミスなどをなくし、インクリメンタルなＤＲＣを可能
にして設計工数を低減することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１６】図１は本発明の一実施の形態であるレイア
ウト検証装置を示す概略構成図、図２は本実施の形態に
おけるレイアウト検証方法を示すフロー図、図３はＤＲ
Ｃの一例を示す説明図である。
ウト検証装置を示す概略構成図、図２は本実施の形態に
おけるレイアウト検証方法を示すフロー図、図３はＤＲ
Ｃの一例を示す説明図である。
【００１７】まず、図１により本実施の形態のレイアウ
ト検証装置の概略構成を説明する。
ト検証装置の概略構成を説明する。
【００１８】本実施の形態のレイアウト検証装置は、た
とえばインクリメンタルなＤＲＣを可能にしたレイアウ
ト検証装置とされ、レイアウトパターンとデータブロッ
クの日付情報を持つデータベース１と、これらの日付を
入力する日付情報入力部２と、ＤＲＣ未実行のものを抽
出する修正セル抽出部３と、ＤＲＣを実行する領域を計
算するＤＲＣ領域計算部４と、レイアウトパターンデー
タを読み込む図形データ入力部５と、ＤＲＣを実行する
検証部６と、エラー図形を出力する結果出力部７と、エ
ラー図形を格納するファイル８などから構成されてい
る。
とえばインクリメンタルなＤＲＣを可能にしたレイアウ
ト検証装置とされ、レイアウトパターンとデータブロッ
クの日付情報を持つデータベース１と、これらの日付を
入力する日付情報入力部２と、ＤＲＣ未実行のものを抽
出する修正セル抽出部３と、ＤＲＣを実行する領域を計
算するＤＲＣ領域計算部４と、レイアウトパターンデー
タを読み込む図形データ入力部５と、ＤＲＣを実行する
検証部６と、エラー図形を出力する結果出力部７と、エ
ラー図形を格納するファイル８などから構成されてい
る。
【００１９】データベース１には、レイアウトパターン
のデータとともに、チップを構成する全データブロック
の最新修正日付（最初の作成日付も含む）と最新ＤＲＣ
実行日付のデータが保存されており、最新修正日付はデ
ータブロックの修正の都度、また最新ＤＲＣ実行日付は
データブロックに対してＤＲＣが行われる毎に変更され
るようになっている。
のデータとともに、チップを構成する全データブロック
の最新修正日付（最初の作成日付も含む）と最新ＤＲＣ
実行日付のデータが保存されており、最新修正日付はデ
ータブロックの修正の都度、また最新ＤＲＣ実行日付は
データブロックに対してＤＲＣが行われる毎に変更され
るようになっている。
【００２０】日付情報入力部２は、データベース１に接
続され、このデータベース１からチップを構成する全デ
ータブロックの最新修正日付と最新ＤＲＣ実行日付を入
力する部分であり、この最新修正日付と最新ＤＲＣ実行
日付のデータは修正セル抽出部３に送られる。
続され、このデータベース１からチップを構成する全デ
ータブロックの最新修正日付と最新ＤＲＣ実行日付を入
力する部分であり、この最新修正日付と最新ＤＲＣ実行
日付のデータは修正セル抽出部３に送られる。
【００２１】修正セル抽出部３は、日付情報入力部２に
接続され、この日付情報入力部２から送られてきた各デ
ータブロックの２つの日付を比較し、最新ＤＲＣ実行日
付より最新修正日付の方が新しいデータブロックを、修
正後、ＤＲＣ未実行のものとして抽出する部分であり、
この抽出されたデータブロックのデータはＤＲＣ領域計
算部４に送られる。
接続され、この日付情報入力部２から送られてきた各デ
ータブロックの２つの日付を比較し、最新ＤＲＣ実行日
付より最新修正日付の方が新しいデータブロックを、修
正後、ＤＲＣ未実行のものとして抽出する部分であり、
この抽出されたデータブロックのデータはＤＲＣ領域計
算部４に送られる。
【００２２】ＤＲＣ領域計算部４は、修正セル抽出部３
に接続され、この修正セル抽出部３から送られてきたデ
ータブロックに対してＤＲＣを実行する領域を計算する
部分であり、この計算された領域のデータは検証部６に
送られる。
に接続され、この修正セル抽出部３から送られてきたデ
ータブロックに対してＤＲＣを実行する領域を計算する
部分であり、この計算された領域のデータは検証部６に
送られる。
【００２３】図形データ入力部５は、データベース１に
接続され、このデータベース１からレイアウトパターン
のデータを読み込む部分であり、この読み込まれたデー
タは検証部６に送られる。
接続され、このデータベース１からレイアウトパターン
のデータを読み込む部分であり、この読み込まれたデー
タは検証部６に送られる。
【００２４】検証部６は、ＤＲＣ領域計算部４および図
形データ入力部５に接続され、図形データ入力部５から
送られてきたレイアウトパターンのデータのうち、ＤＲ
Ｃ領域計算部４で得た領域に対してのみＤＲＣを実行す
る部分であり、このＤＲＣの実行結果によるデータは結
果出力部７に送られる。
形データ入力部５に接続され、図形データ入力部５から
送られてきたレイアウトパターンのデータのうち、ＤＲ
Ｃ領域計算部４で得た領域に対してのみＤＲＣを実行す
る部分であり、このＤＲＣの実行結果によるデータは結
果出力部７に送られる。
【００２５】結果出力部７は、検証部６に接続され、こ
の検証部６から送られてきたデザインルールに違反する
エラー図形を出力する部分であり、この出力されたエラ
ー図形はファイル８などに格納されるようになってい
る。
の検証部６から送られてきたデザインルールに違反する
エラー図形を出力する部分であり、この出力されたエラ
ー図形はファイル８などに格納されるようになってい
る。
【００２６】以上のように構成されるレイアウト検証装
置は、たとえばワークステーションなどから構成され、
日付情報入力部２、修正セル抽出部３、ＤＲＣ領域計算
部４、図形データ入力部５、検証部６、結果出力部７な
どにおける処理はＤＲＣプログラムの制御により自動的
に行われる。
置は、たとえばワークステーションなどから構成され、
日付情報入力部２、修正セル抽出部３、ＤＲＣ領域計算
部４、図形データ入力部５、検証部６、結果出力部７な
どにおける処理はＤＲＣプログラムの制御により自動的
に行われる。
【００２７】また、このレイアウト検証装置において
は、特にチップ全体のＤＲＣ後、セルの修正を行った後
に再度ＤＲＣを行う場合に良好に適用されるものであ
り、すなわちファイル８に格納されたエラー図形に基づ
いて設計者によるレイアウトの修正が行われ、この修正
されたレイアウトに対してインクリメンタルなＤＲＣに
よるレイアウト検証が再度行われるようになっている。
は、特にチップ全体のＤＲＣ後、セルの修正を行った後
に再度ＤＲＣを行う場合に良好に適用されるものであ
り、すなわちファイル８に格納されたエラー図形に基づ
いて設計者によるレイアウトの修正が行われ、この修正
されたレイアウトに対してインクリメンタルなＤＲＣに
よるレイアウト検証が再度行われるようになっている。
【００２８】次に、本実施の形態の作用について、レイ
アウト検証方法を図２に基づいて説明する。
アウト検証方法を図２に基づいて説明する。
【００２９】まず、レイアウトパターンとともに、チッ
プを構成する全データブロックの最新修正日付と最新Ｄ
ＲＣ実行日付のデータが保存されているデータベース１
から、日付情報入力部２は全データブロックの最新修正
日付と最新ＤＲＣ実行日付を入力する（ステップ２０
１）。
プを構成する全データブロックの最新修正日付と最新Ｄ
ＲＣ実行日付のデータが保存されているデータベース１
から、日付情報入力部２は全データブロックの最新修正
日付と最新ＤＲＣ実行日付を入力する（ステップ２０
１）。
【００３０】そして、修正セル抽出部３は、各データブ
ロックの最新修正日付と最新ＤＲＣ実行日付の２つの日
付を比較し、最新ＤＲＣ実行日付より最新修正日付の方
が新しいデータブロックを、修正後、ＤＲＣ未実行のも
のとして抽出する（ステップ２０２）。
ロックの最新修正日付と最新ＤＲＣ実行日付の２つの日
付を比較し、最新ＤＲＣ実行日付より最新修正日付の方
が新しいデータブロックを、修正後、ＤＲＣ未実行のも
のとして抽出する（ステップ２０２）。
【００３１】さらに、これらのＤＲＣ未実行のものとし
て抽出されたデータブロックに対し、ＤＲＣ領域計算部
４がＤＲＣを実行する領域を計算する（ステップ２０
３）。この領域の算出においては、修正したデータブロ
ックの配置座標、データブロック自身の図形存在範囲、
ＤＲＬ中の図形演算の影響距離などより求めることがで
きる。
て抽出されたデータブロックに対し、ＤＲＣ領域計算部
４がＤＲＣを実行する領域を計算する（ステップ２０
３）。この領域の算出においては、修正したデータブロ
ックの配置座標、データブロック自身の図形存在範囲、
ＤＲＬ中の図形演算の影響距離などより求めることがで
きる。
【００３２】一方、図形データ入力部５は、ステップ２
０１の日付入力、ステップ２０２のＤＲＣ未実行のデー
タブロックの抽出、ステップ２０３のＤＲＣ実行領域の
計算の処理に並行して、レイアウトパターンのデータを
データベース１より読み込む（ステップ２０４）。
０１の日付入力、ステップ２０２のＤＲＣ未実行のデー
タブロックの抽出、ステップ２０３のＤＲＣ実行領域の
計算の処理に並行して、レイアウトパターンのデータを
データベース１より読み込む（ステップ２０４）。
【００３３】そして、検証部６は、図形データ入力部５
で読み込んだデータのうち、ＤＲＣ領域計算部４で得た
領域に対してのみＤＲＣを実行し、デザインルールに違
反するエラー図形を結果出力部７からファイル８に出力
する（ステップ２０５，２０６）。
で読み込んだデータのうち、ＤＲＣ領域計算部４で得た
領域に対してのみＤＲＣを実行し、デザインルールに違
反するエラー図形を結果出力部７からファイル８に出力
する（ステップ２０５，２０６）。
【００３４】たとえば、このＤＲＣにおいては、図３に
示すようなパターンの最小線幅、最小間隔、エンクロー
ジャなどの幾何学的な設計規則に違反する箇所が検出さ
れ、この違反する箇所の線幅、間隔、エンクロージャを
広げるなどの修正の後に再度インクリメンタルなＤＲＣ
が行われるようになっている。
示すようなパターンの最小線幅、最小間隔、エンクロー
ジャなどの幾何学的な設計規則に違反する箇所が検出さ
れ、この違反する箇所の線幅、間隔、エンクロージャを
広げるなどの修正の後に再度インクリメンタルなＤＲＣ
が行われるようになっている。
【００３５】従って、本実施の形態のレイアウト検証装
置によれば、特にＤＲＣ未実行のものを抽出する修正セ
ル抽出部３と、ＤＲＣを実行する領域を計算するＤＲＣ
領域計算部４とを設けることにより、一度ＤＲＣを実行
したチップに対して小変更があった場合、変更箇所とそ
の変更が影響を及ぼす領域にのみＤＲＣを再実行するこ
とで、ＤＲＣのＴＡＴを短くし、かつ変更ミスなどをな
くすことができ、さらにインクリメンタルなＤＲＣによ
って設計工数を低減することができる。
置によれば、特にＤＲＣ未実行のものを抽出する修正セ
ル抽出部３と、ＤＲＣを実行する領域を計算するＤＲＣ
領域計算部４とを設けることにより、一度ＤＲＣを実行
したチップに対して小変更があった場合、変更箇所とそ
の変更が影響を及ぼす領域にのみＤＲＣを再実行するこ
とで、ＤＲＣのＴＡＴを短くし、かつ変更ミスなどをな
くすことができ、さらにインクリメンタルなＤＲＣによ
って設計工数を低減することができる。
【００３６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００３７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３８】すなわち、チップ全体のＤＲＣ後、セルの
修正を行って再度ＤＲＣを行う場合に、修正したデータ
ブロックのレイアウト情報に基づいて、変更箇所とその
変更が影響を及ぼす領域にのみＤＲＣを再実行すること
ができるので、ＱＴＡＴ化、レイアウト検証に伴う変更
ミスの削減、さらにインクリメンタルなＤＲＣを可能に
して設計工数の低減が可能となる。
修正を行って再度ＤＲＣを行う場合に、修正したデータ
ブロックのレイアウト情報に基づいて、変更箇所とその
変更が影響を及ぼす領域にのみＤＲＣを再実行すること
ができるので、ＱＴＡＴ化、レイアウト検証に伴う変更
ミスの削減、さらにインクリメンタルなＤＲＣを可能に
して設計工数の低減が可能となる。
【図１】本発明の一実施の形態であるレイアウト検証装
置を示す概略構成図である。
置を示す概略構成図である。
【図２】本実施の形態におけるレイアウト検証方法を示
すフロー図である。
すフロー図である。
【図３】本実施の形態におけるＤＲＣの一例を示す説明
図である。
図である。
１ データベース ２ 日付情報入力部 ３ 修正セル抽出部 ４ ＤＲＣ領域計算部 ５ 図形データ入力部 ６ 検証部 ７ 結果出力部 ８ ファイル
Claims (4)
- 【請求項１】 チップ全体のＤＲＣ後、セルの修正を行
って再度ＤＲＣを行う場合に、修正したデータブロック
のレイアウト情報に基づいて、ＤＲＣを再実行すべき前
記データブロックと他のデータブロックとの接続部分の
領域を自動的に算出し、この接続部分の領域および前記
データブロックのみに対してＤＲＣを実行することを特
徴とするレイアウト検証方法。 - 【請求項２】 請求項１記載のレイアウト検証方法であ
って、前記データブロックのレイアウト情報は、修正し
たデータブロックの配置座標、データブロック自身の図
形存在範囲、ＤＲＬ中の図形演算の影響距離などとする
ことを特徴とするレイアウト検証方法。 - 【請求項３】 請求項１または２記載のレイアウト検証
方法であって、前記データブロックに対してＤＲＣを実
行する場合に、データブロックの最新修正日付と、その
データブロックに対してＤＲＣが行われた最新ＤＲＣ実
行日付とを比較し、修正後、ＤＲＣを実行していないデ
ータブロックを抽出してＤＲＣを実行することを特徴と
するレイアウト検証方法。 - 【請求項４】 レイアウトパターンとデータブロックの
最新修正日付と最新ＤＲＣ実行日付との情報を持つデー
タベースと、チップを構成する全データブロックの最新
修正日付および最新ＤＲＣ実行日付を入力する日付情報
入力部と、各データブロックの２つの日付を比較し、最
新ＤＲＣ実行日付より最新修正日付の方が新しいデータ
ブロックを、修正後、ＤＲＣ未実行のものとして抽出す
る修正セル抽出部と、これらのデータブロックに対して
ＤＲＣを実行する領域を計算するＤＲＣ領域計算部と、
レイアウトパターンデータをデータベースより読み込む
図形データ入力部と、このデータのＤＲＣ領域計算部で
得た領域に対してのみＤＲＣを実行する検証部と、デザ
インルールに違反するエラー図形を出力する結果出力部
とを有することを特徴とするレイアウト検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7301155A JPH09148441A (ja) | 1995-11-20 | 1995-11-20 | レイアウト検証方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7301155A JPH09148441A (ja) | 1995-11-20 | 1995-11-20 | レイアウト検証方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148441A true JPH09148441A (ja) | 1997-06-06 |
Family
ID=17893449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7301155A Pending JPH09148441A (ja) | 1995-11-20 | 1995-11-20 | レイアウト検証方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148441A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928012A3 (en) * | 1997-12-12 | 1999-07-14 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| JP2007299054A (ja) * | 2006-04-27 | 2007-11-15 | Shinko Electric Ind Co Ltd | Ｃａｄシステム、図形データ処理方法および図形データ処理プログラム |
| JP2008015688A (ja) * | 2006-07-04 | 2008-01-24 | Fujitsu Ltd | 半導体装置の検証システムおよび半導体装置の製造方法 |
| JP2010521035A (ja) * | 2007-03-09 | 2010-06-17 | メンター グラフィックス コーポレイション | レイアウト設計データの増分分析 |
| CN116245076A (zh) * | 2023-03-06 | 2023-06-09 | 绍兴中芯集成电路制造股份有限公司 | Drc测试版图库的自动构造方法及drc方法、系统、可读存储介质 |
-
1995
- 1995-11-20 JP JP7301155A patent/JPH09148441A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928012A3 (en) * | 1997-12-12 | 1999-07-14 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| JP2007299054A (ja) * | 2006-04-27 | 2007-11-15 | Shinko Electric Ind Co Ltd | Ｃａｄシステム、図形データ処理方法および図形データ処理プログラム |
| JP2008015688A (ja) * | 2006-07-04 | 2008-01-24 | Fujitsu Ltd | 半導体装置の検証システムおよび半導体装置の製造方法 |
| JP2010521035A (ja) * | 2007-03-09 | 2010-06-17 | メンター グラフィックス コーポレイション | レイアウト設計データの増分分析 |
| JP2013149286A (ja) * | 2007-03-09 | 2013-08-01 | Mentor Graphics Corp | レイアウト設計データの増分分析 |
| CN116245076A (zh) * | 2023-03-06 | 2023-06-09 | 绍兴中芯集成电路制造股份有限公司 | Drc测试版图库的自动构造方法及drc方法、系统、可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109923542B (zh) | 用于早期阶段ic布局设计的drc处理工具 | |
| US6026228A (en) | Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus | |
| US6701289B1 (en) | Method and apparatus for using a placement tool to manipulate cell substitution lists | |
| US7096447B1 (en) | Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout | |
| JP4655240B2 (ja) | タイミング解析支援装置 | |
| US6539528B2 (en) | Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information | |
| JPH09319067A5 (ja) | ||
| US20250103789A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
| JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
| CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
| JP2006227762A (ja) | 半導体集積回路の設計方法、および半導体集積回路の設計装置 | |
| JP2000277617A (ja) | Ａｓｉｃ設計方法およびａｓｉｃ設計装置 | |
| US7406671B2 (en) | Method for performing design rule check of integrated circuit | |
| JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
| CN118468771A (zh) | 芯片问题定位方法、装置及相关设备 | |
| JP5447547B2 (ja) | マクロ遅延解析装置、マクロ境界パスの遅延解析方法、マクロ境界パスの遅延解析プログラム | |
| JP3941336B2 (ja) | 論理回路検証装置 | |
| JP4340592B2 (ja) | スラック値設定方法，スラック値設定装置，スラック値設定プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP4907788B2 (ja) | 故障伝搬経路推定システム | |
| JP2002073714A (ja) | タイミング解析装置、ネットリスト変更方法および記録媒体 | |
| JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| JP2004272496A (ja) | 半導体集積回路のレイアウト装置 |