JPH09148882A - π／２移相器 - Google Patents
π／２移相器Info
- Publication number
- JPH09148882A JPH09148882A JP7302790A JP30279095A JPH09148882A JP H09148882 A JPH09148882 A JP H09148882A JP 7302790 A JP7302790 A JP 7302790A JP 30279095 A JP30279095 A JP 30279095A JP H09148882 A JPH09148882 A JP H09148882A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- circuit
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 25
- 238000001514 detection method Methods 0.000 description 23
- 230000000694 effects Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 消費電流を低減することができる、もしく
は、動作を正確なπ／２位相器を実現すること。 【解決手段】 Ｔフリップフロップを用いた１／２分周
器によって構成されるπ／２移相器において、前記Ｔフ
リップフロップにその出力周波数を決定する回路電流を
供給し、制御信号に応じて回路電流値を変化させる電流
源回路と、前記Ｔフリップフロップの出力周波数とロー
カル信号入力周波数とを比較し、その比較結果に基づい
てＴフリップフロップの出力周波数とローカル信号入力
周波数とが一致する方向に前記制御信号を変化させる周
波数比較器と、有することを特徴とする。
は、動作を正確なπ／２位相器を実現すること。 【解決手段】 Ｔフリップフロップを用いた１／２分周
器によって構成されるπ／２移相器において、前記Ｔフ
リップフロップにその出力周波数を決定する回路電流を
供給し、制御信号に応じて回路電流値を変化させる電流
源回路と、前記Ｔフリップフロップの出力周波数とロー
カル信号入力周波数とを比較し、その比較結果に基づい
てＴフリップフロップの出力周波数とローカル信号入力
周波数とが一致する方向に前記制御信号を変化させる周
波数比較器と、有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、π／２移相器に関
し、特にディジタル通信における直交変復調器用のπ／
２移相器に関する。
し、特にディジタル通信における直交変復調器用のπ／
２移相器に関する。
【０００２】
【従来の技術】ディジタル通信分野においては、ＱＰＳ
Ｋ（直交位相変調）などの変調方式が用いられるが、こ
れらの方式においては、搬送信号（ローカル信号）に正
確にπ／２の位相差をもたせるための高速かつ高精度な
π／２移相器が必要となる。
Ｋ（直交位相変調）などの変調方式が用いられるが、こ
れらの方式においては、搬送信号（ローカル信号）に正
確にπ／２の位相差をもたせるための高速かつ高精度な
π／２移相器が必要となる。
【０００３】第１の従来例としてのπ／２移相器を図１
０に示す。
０に示す。
【０００４】図１０に示す従来例は、Ｔフリップフロッ
プ１０１を用いて構成されたπ／２移相器である。搬送
波信号Ｌ0は周波数逓倍器１０６を介してＴフリップフ
ロップ１０１に入力されるように構成されている。
プ１０１を用いて構成されたπ／２移相器である。搬送
波信号Ｌ0は周波数逓倍器１０６を介してＴフリップフ
ロップ１０１に入力されるように構成されている。
【０００５】Ｔフリップフロップを用いた移相器は高速
で動作し、トランジスタの相互特性を整えておくと、０
°，９０°，１８０°，２７０°のπ／２位相差の正確
な信号が容易に得られ、かつ、ＩＣ内部に作りやすいこ
とから、直交変復調ＩＣなどで一般に的に使用されてい
る。
で動作し、トランジスタの相互特性を整えておくと、０
°，９０°，１８０°，２７０°のπ／２位相差の正確
な信号が容易に得られ、かつ、ＩＣ内部に作りやすいこ
とから、直交変復調ＩＣなどで一般に的に使用されてい
る。
【０００６】なお、Ｔフリップフロップを用いた移相器
の場合には搬送信号（Ｌ0）が１／２分周されてしまう
ため、あらかじめＬ0信号を２逓倍する周波数逓倍器が
必要となり、周波数逓倍器１０６はこのために設けられ
ている。
の場合には搬送信号（Ｌ0）が１／２分周されてしまう
ため、あらかじめＬ0信号を２逓倍する周波数逓倍器が
必要となり、周波数逓倍器１０６はこのために設けられ
ている。
【０００７】図１１は周波数逓倍器１０６の出力波形図
である。
である。
【０００８】周波数逓倍器１０６としては一般的にはダ
ブルバランス型ミキサーが用いられる。ダブルバランス
型ミキサーの出力は次式で現わせる。
ブルバランス型ミキサーが用いられる。ダブルバランス
型ミキサーの出力は次式で現わせる。
【０００９】 Ａcosｆ0×Ｂcosｆ0＝（Ｃcos２ｆ0＋Ｄ）／２ ここでＤはＤＣオフセットとなり、入力信号として大振
幅のものが入力されるる場合、または、周波数逓倍器２
２２のゲインが大きな場合には図１１に示すように出力
波形がダイナミックレンジの上限、下限のそれぞれでク
リップされることで歪みが生じることとなる。この歪ん
だ２倍波をＴフリップフロップ２２３に入力した場合、
出力信号において９０°からの位相誤差が大きくなる。
幅のものが入力されるる場合、または、周波数逓倍器２
２２のゲインが大きな場合には図１１に示すように出力
波形がダイナミックレンジの上限、下限のそれぞれでク
リップされることで歪みが生じることとなる。この歪ん
だ２倍波をＴフリップフロップ２２３に入力した場合、
出力信号において９０°からの位相誤差が大きくなる。
【００１０】図１２は第２の従来例を説明するための図
である。本従来例は周波数逓倍器２２２の出力に歪みが
発生することを防止するためにＣＲ−ＲＣ移相器２２１
を設けたものである。図１２（ａ）はその構成を示すブ
ロック図、図１２（ｂ）はＣＲ−ＲＣ移相器２２１のゲ
イン特性を示す図、図１２（ｃ）はその周波数逓倍器２
２２の出力波形図である。
である。本従来例は周波数逓倍器２２２の出力に歪みが
発生することを防止するためにＣＲ−ＲＣ移相器２２１
を設けたものである。図１２（ａ）はその構成を示すブ
ロック図、図１２（ｂ）はＣＲ−ＲＣ移相器２２１のゲ
イン特性を示す図、図１２（ｃ）はその周波数逓倍器２
２２の出力波形図である。
【００１１】ＣＲ−ＲＣ移相器２２１は周波数逓倍器２
２２の前段に設けられるが、この場合ＣＲ，ＲＣの定数
を合わせればそれぞれの出力の位相差が９０°となるた
め、周波数逓倍器２２２の出力は、 Ａcosｆ0×Ｂsinｆ0＝（Ｃcos２ｆ0）／２ となり、図１２（ｃ）に示すような出力波形となるた
め、位相誤差が大きくなる問題を基本的には解決でき
る。
２２の前段に設けられるが、この場合ＣＲ，ＲＣの定数
を合わせればそれぞれの出力の位相差が９０°となるた
め、周波数逓倍器２２２の出力は、 Ａcosｆ0×Ｂsinｆ0＝（Ｃcos２ｆ0）／２ となり、図１２（ｃ）に示すような出力波形となるた
め、位相誤差が大きくなる問題を基本的には解決でき
る。
【００１２】しかし、ＣＲ−ＲＣ回路２２１の各出力は
図１２（ｂ）に示すように対称的なゲイン対周波数
（ｆ）特性であることから、このタイプの移相器は動作
周波数範囲がゲインが等しくなる周波数ｆ0の近傍に制
限される。
図１２（ｂ）に示すように対称的なゲイン対周波数
（ｆ）特性であることから、このタイプの移相器は動作
周波数範囲がゲインが等しくなる周波数ｆ0の近傍に制
限される。
【００１３】図１３は第３の従来例の構成を示すブロッ
ク図であり、特開平２−８７８２２号公報に開示される
自動位相制御（ＡＰＣ）回路を用いた例である。
ク図であり、特開平２−８７８２２号公報に開示される
自動位相制御（ＡＰＣ）回路を用いた例である。
【００１４】電圧制御発振器（ＶＣＯ）４０６が出力す
る比較信号４０２は移相器４０５を通し、基準信号入力
端子４０１より入力される基準信号４１１により位相検
波器４０４において検波される。この位相検波器４０４
の出力電圧４０９は、ローパスフィルタ４０７により平
滑化される。またＶＣＯ４０６が出力する比較信号４０
２は、基準信号４１１と位相検波器４０３は検波電圧４
０９によって感度が制御される。
る比較信号４０２は移相器４０５を通し、基準信号入力
端子４０１より入力される基準信号４１１により位相検
波器４０４において検波される。この位相検波器４０４
の出力電圧４０９は、ローパスフィルタ４０７により平
滑化される。またＶＣＯ４０６が出力する比較信号４０
２は、基準信号４１１と位相検波器４０３は検波電圧４
０９によって感度が制御される。
【００１５】上記の位相検波器４０３の出力は、ローパ
スフィルタ４０８により平滑化されて、ＶＣＯ４０６に
供給されるが、その検波出力４１０は、検波出力４０９
が高いとき（位相差０°で最高）に検波感度が低くな
り、検波出力４０９が低いとき（位相差１８０°で最
低）に検波感度が高くなるように設定される。すなわ
ち、位相差０°（３６０°）のときの検波利得を制御可
能な所定値に設定し、位相差１８０°のときの検波利得
が最大となるように制御するようにすれば最適なＡＰＣ
制御系を構成することができる。
スフィルタ４０８により平滑化されて、ＶＣＯ４０６に
供給されるが、その検波出力４１０は、検波出力４０９
が高いとき（位相差０°で最高）に検波感度が低くな
り、検波出力４０９が低いとき（位相差１８０°で最
低）に検波感度が高くなるように設定される。すなわ
ち、位相差０°（３６０°）のときの検波利得を制御可
能な所定値に設定し、位相差１８０°のときの検波利得
が最大となるように制御するようにすれば最適なＡＰＣ
制御系を構成することができる。
【００１６】
【発明が解決しようとする課題】上述した第１の従来例
に示されるπ／２移相器では、Ｌ0周波数×２倍の周波
数帯域までのゲインを得るために周波数逓倍器を必要と
するが、この逓倍器には多くの電流を必要し、低消費を
必要とするディジタル通信分野、特に移動体通信におい
ては、消費電流が問題となっていた。
に示されるπ／２移相器では、Ｌ0周波数×２倍の周波
数帯域までのゲインを得るために周波数逓倍器を必要と
するが、この逓倍器には多くの電流を必要し、低消費を
必要とするディジタル通信分野、特に移動体通信におい
ては、消費電流が問題となっていた。
【００１７】消費電流とは異なる観点からの問題点とし
ては、低消費電流とするために低電圧動作の回路とする
と、入力信号の信号強度が制限され、逓倍器のダイナミ
ックレンヂがとれないため、出力波形が歪み、その結
果、Ｔフリップフロップの出力の９０°位相差が不正確
になる。ただし広帯域で動作する。
ては、低消費電流とするために低電圧動作の回路とする
と、入力信号の信号強度が制限され、逓倍器のダイナミ
ックレンヂがとれないため、出力波形が歪み、その結
果、Ｔフリップフロップの出力の９０°位相差が不正確
になる。ただし広帯域で動作する。
【００１８】また第２の従来例においては、ＣＲ，ＲＣ
出力はそれぞれ、 Ａ＝Ｖin／（１＋ｊωＣＲ） Ｂ＝（ｊωＣＲ）×Ｖin／（１＋ｊωＣＲ） となり、逓倍器の入力が１０ｍＶを切るあたりで出力成
分において２ｆ0の振幅が小さくなるため、Ｔフリップ
フロップが誤動作してしまう。よって、１／２πＣＲ＝
２５０ＭＨｚに設定した場合の動作周波数範囲は、約５
０〜４００ＭＨｚとなり、広帯域、かつ、入力信号振幅
の依存性をもたない正確なπ／２移相器とすることは困
難であるという問題点がある。
出力はそれぞれ、 Ａ＝Ｖin／（１＋ｊωＣＲ） Ｂ＝（ｊωＣＲ）×Ｖin／（１＋ｊωＣＲ） となり、逓倍器の入力が１０ｍＶを切るあたりで出力成
分において２ｆ0の振幅が小さくなるため、Ｔフリップ
フロップが誤動作してしまう。よって、１／２πＣＲ＝
２５０ＭＨｚに設定した場合の動作周波数範囲は、約５
０〜４００ＭＨｚとなり、広帯域、かつ、入力信号振幅
の依存性をもたない正確なπ／２移相器とすることは困
難であるという問題点がある。
【００１９】第３の従来例に示されるＡＰＣ回路を用い
たものにおいては、ＶＣＯ４０６の出力信号４０２と基
準信号入力端子４０１からの基準信号４１１との位相検
波出力４１０により、直接ＶＣＯ４０６の発振周波数を
変化させて位相制御をかけているため、以下のような問
題点がある。
たものにおいては、ＶＣＯ４０６の出力信号４０２と基
準信号入力端子４０１からの基準信号４１１との位相検
波出力４１０により、直接ＶＣＯ４０６の発振周波数を
変化させて位相制御をかけているため、以下のような問
題点がある。
【００２０】製造バラツキによる変動、温度変動、電源
電圧変動が、回路のＶＣＯ４０６、位相検波器４０３に
生じた場合、その影響は図１４に示すように検波電圧４
１０に位相誤差として現われ、正確に位相調整ができな
いという問題があった。
電圧変動が、回路のＶＣＯ４０６、位相検波器４０３に
生じた場合、その影響は図１４に示すように検波電圧４
１０に位相誤差として現われ、正確に位相調整ができな
いという問題があった。
【００２１】本発明は上述したような従来の技術が有す
る様々な問題点に鑑みてなされたもので、消費電流を低
減することができる、もしくは、動作を正確なπ／２位
相器を実現することを目的とする。
る様々な問題点に鑑みてなされたもので、消費電流を低
減することができる、もしくは、動作を正確なπ／２位
相器を実現することを目的とする。
【００２２】
【課題を解決するための手段】本発明の第１の形態によ
るπ／２移相器は、Ｔフリップフロップを用いた１／２
分周器によって構成されるπ／２移相器において、前記
Ｔフリップフロップにその出力周波数を決定する回路電
流を供給し、制御信号に応じて回路電流値を変化させる
電流源回路と、前記Ｔフリップフロップの出力周波数と
ローカル信号入力周波数とを比較し、その比較結果に基
づいてＴフリップフロップの出力周波数とローカル信号
入力周波数とが一致する方向に前記制御信号を変化させ
る周波数比較器と、を有することを特徴とする。
るπ／２移相器は、Ｔフリップフロップを用いた１／２
分周器によって構成されるπ／２移相器において、前記
Ｔフリップフロップにその出力周波数を決定する回路電
流を供給し、制御信号に応じて回路電流値を変化させる
電流源回路と、前記Ｔフリップフロップの出力周波数と
ローカル信号入力周波数とを比較し、その比較結果に基
づいてＴフリップフロップの出力周波数とローカル信号
入力周波数とが一致する方向に前記制御信号を変化させ
る周波数比較器と、を有することを特徴とする。
【００２３】本発明の第２の形態によるπ／２移相器
は、電流値に応じてその容量値を変化させる可変容量を
用いたと抵抗からなるＣＲ−ＲＣ回路と、該ＣＲ−ＲＣ
回路の出力周波数を逓倍するダブルバランス型ミキサー
を用いて構成された周波数逓倍器と、該周波数逓倍器の
出力を１／２分周するＴフリップフロップからなるπ／
２移相器において、前記ＣＲ−ＲＣ回路の出力振幅差を
比較して該比較結果に応じた直流成分を出力する振幅比
較器を備え、前記振幅比較器の出力が前記可変容量に帰
還されることを特徴とする。
は、電流値に応じてその容量値を変化させる可変容量を
用いたと抵抗からなるＣＲ−ＲＣ回路と、該ＣＲ−ＲＣ
回路の出力周波数を逓倍するダブルバランス型ミキサー
を用いて構成された周波数逓倍器と、該周波数逓倍器の
出力を１／２分周するＴフリップフロップからなるπ／
２移相器において、前記ＣＲ−ＲＣ回路の出力振幅差を
比較して該比較結果に応じた直流成分を出力する振幅比
較器を備え、前記振幅比較器の出力が前記可変容量に帰
還されることを特徴とする。
【００２４】本発明の第３の形態によるπ／２移相器
は、電流値に応じてその抵抗値を変化させる可変抵抗を
用いたと抵抗からなるＣＲ−ＲＣ回路と、該ＣＲ−ＲＣ
回路の出力周波数を逓倍するダブルバランス型ミキサー
を用いて構成された周波数逓倍器と、該周波数逓倍器の
出力を１／２分周するＴフリップフロップからなるπ／
２移相器において、前記ＣＲ−ＲＣ回路の出力振幅差を
比較して該比較結果に応じた直流成分を出力する振幅比
較器を備え、前記振幅比較器の出力が前記可変抵抗に帰
還されることを特徴とする。
は、電流値に応じてその抵抗値を変化させる可変抵抗を
用いたと抵抗からなるＣＲ−ＲＣ回路と、該ＣＲ−ＲＣ
回路の出力周波数を逓倍するダブルバランス型ミキサー
を用いて構成された周波数逓倍器と、該周波数逓倍器の
出力を１／２分周するＴフリップフロップからなるπ／
２移相器において、前記ＣＲ−ＲＣ回路の出力振幅差を
比較して該比較結果に応じた直流成分を出力する振幅比
較器を備え、前記振幅比較器の出力が前記可変抵抗に帰
還されることを特徴とする。
【００２５】本発明の第４の形態によるπ／２移相器
は、入力信号と出力信号とを比較するＥＸ−ＯＲ位相比
較器と、前記ＥＸ−ＯＲ位相比較器出力を平滑化する第
１のローパスフィルタと、前記第１のローパスフィルタ
出力を入力する第１の加算器と、前記第１の加算器の出
力によりその発振周波数を変化させる第１の電圧制御発
振器と、からなる第１のＰＬＬ回路と、前記第１のＰＬ
Ｌ回路と同一の半導体チップ内の回路で形成され、前記
第１の電圧制御発振器と同一型式の第２の電圧制御発振
器と、前記入力信号と第２の電圧制御発振器の出力とを
比較する第２の位相比較器と、前記位相比較器出力を平
滑化し前記第２の電圧制御発振器に制御電圧として出力
する第２のローパスフィルタと、からなる第２のＰＬＬ
回路と、前記第２のローパスフィルタ出力を入力し、平
滑化して基準電圧として前記加算器に入力する第３のロ
ーパスフィルタを備えることを特徴とする。
は、入力信号と出力信号とを比較するＥＸ−ＯＲ位相比
較器と、前記ＥＸ−ＯＲ位相比較器出力を平滑化する第
１のローパスフィルタと、前記第１のローパスフィルタ
出力を入力する第１の加算器と、前記第１の加算器の出
力によりその発振周波数を変化させる第１の電圧制御発
振器と、からなる第１のＰＬＬ回路と、前記第１のＰＬ
Ｌ回路と同一の半導体チップ内の回路で形成され、前記
第１の電圧制御発振器と同一型式の第２の電圧制御発振
器と、前記入力信号と第２の電圧制御発振器の出力とを
比較する第２の位相比較器と、前記位相比較器出力を平
滑化し前記第２の電圧制御発振器に制御電圧として出力
する第２のローパスフィルタと、からなる第２のＰＬＬ
回路と、前記第２のローパスフィルタ出力を入力し、平
滑化して基準電圧として前記加算器に入力する第３のロ
ーパスフィルタを備えることを特徴とする。
【００２６】この場合、位相制御用入力端子と、第１の
加算器と第１の電圧制御発振器との間に設けられ、前記
位相制御用入力端子への入力信号と前記第１の加算器出
力とを加算して第１の電圧制御発振器に制御電圧として
出力する第２の加算器とを設けてもよい。
加算器と第１の電圧制御発振器との間に設けられ、前記
位相制御用入力端子への入力信号と前記第１の加算器出
力とを加算して第１の電圧制御発振器に制御電圧として
出力する第２の加算器とを設けてもよい。
【００２７】上記のように構成される本発明の第１の形
態によるものにおいては、Ｔフリップフロップの出力周
波数とを比較する周波数比較器の出力により電流源回路
が制御される。Ｔフリップフロップの出力周波数は電流
源回路により供給される回路電流により決定されるが、
周波数比較器はＴフリップフロップの出力周波数がロー
カル信号入力周波数と一致するように出力を変化させる
ので、Ｔフリップフロップの出力周波数がローカル信号
入力周波数に合わせ込まれ、周波数逓倍器を用いること
なくπ／２移相器が実現される。
態によるものにおいては、Ｔフリップフロップの出力周
波数とを比較する周波数比較器の出力により電流源回路
が制御される。Ｔフリップフロップの出力周波数は電流
源回路により供給される回路電流により決定されるが、
周波数比較器はＴフリップフロップの出力周波数がロー
カル信号入力周波数と一致するように出力を変化させる
ので、Ｔフリップフロップの出力周波数がローカル信号
入力周波数に合わせ込まれ、周波数逓倍器を用いること
なくπ／２移相器が実現される。
【００２８】本発明の第２または第３の形態によるもの
においては、可変容量または可変抵抗を用いてＣＲ−Ｒ
Ｃ回路が構成されている。このＣＲ−ＲＣ回路の出力周
波数を逓倍するダブルバランス型ミキサーを用いて構成
された周波数逓倍器によって逓倍された後にＴフリップ
フロップにより１／２分周されるが、ＣＲ−ＲＣ回路の
可変容量または可変抵抗には振幅比較器によるＣＲ−Ｒ
Ｃ回路出力の比較結果に応じた直流成分が帰還されてお
り、ＣＲ−ＲＣ回路の各出力は、これらの振幅差が０と
なるまで変動を続けるので、振幅差が０、すなわち、各
出力のゲインが等しい状態となって安定する。この結
果、各出力のゲインは常に等しい状態に維持され動作周
波数範囲が拡大する。
においては、可変容量または可変抵抗を用いてＣＲ−Ｒ
Ｃ回路が構成されている。このＣＲ−ＲＣ回路の出力周
波数を逓倍するダブルバランス型ミキサーを用いて構成
された周波数逓倍器によって逓倍された後にＴフリップ
フロップにより１／２分周されるが、ＣＲ−ＲＣ回路の
可変容量または可変抵抗には振幅比較器によるＣＲ−Ｒ
Ｃ回路出力の比較結果に応じた直流成分が帰還されてお
り、ＣＲ−ＲＣ回路の各出力は、これらの振幅差が０と
なるまで変動を続けるので、振幅差が０、すなわち、各
出力のゲインが等しい状態となって安定する。この結
果、各出力のゲインは常に等しい状態に維持され動作周
波数範囲が拡大する。
【００２９】本発明の第４の形態によるものにおいて
は、第１のＰＬＬ回路によって入力信号と出力信号の位
相差が９０゜に保たれる。これは第１のＰＬＬ回路を構
成するＥＸ−ＯＲ位相比較器が入・出力信号の位相差９
０°のとき、安定となることによる。第１のＰＬＬ回路
の出力は第１の加算器出力に応じて発振周波数が変化す
る第１の電圧制御発振器により決定される。
は、第１のＰＬＬ回路によって入力信号と出力信号の位
相差が９０゜に保たれる。これは第１のＰＬＬ回路を構
成するＥＸ−ＯＲ位相比較器が入・出力信号の位相差９
０°のとき、安定となることによる。第１のＰＬＬ回路
の出力は第１の加算器出力に応じて発振周波数が変化す
る第１の電圧制御発振器により決定される。
【００３０】第１および第２の回路を同一の半導体チッ
プ内の回路で形成されるため、各回路ブロックの製造バ
ラツキは同一となる。ここで、第１のＰＬＬ回路の位相
誤差の原因は第１の電圧制御発振器の自走発振周波数の
バラツキ、等による。それらのバラツキが例えば、製造
バラツキに起因すると第２のＰＬＬ回路の制御電圧（検
波電圧）と第１のＰＬＬ回路の制御電圧（検波電圧）の
オフセット（電圧位相誤差）の生じ方は同様の傾向とな
る。
プ内の回路で形成されるため、各回路ブロックの製造バ
ラツキは同一となる。ここで、第１のＰＬＬ回路の位相
誤差の原因は第１の電圧制御発振器の自走発振周波数の
バラツキ、等による。それらのバラツキが例えば、製造
バラツキに起因すると第２のＰＬＬ回路の制御電圧（検
波電圧）と第１のＰＬＬ回路の制御電圧（検波電圧）の
オフセット（電圧位相誤差）の生じ方は同様の傾向とな
る。
【００３１】第１の電圧制御発振器と同一形式の第２の
電圧制御発振器による第２のＰＬＬ回路の制御電圧信号
は第３のローパスフィルタを介することにより、オフセ
ット電圧の絶対値とされて第１の加算器に入力されるの
で、第１のＰＬＬ回路はオフセット分が除かれた制御電
圧により発振することとなり、製造バラツキや温度変
動、電源電圧変動に関することなく安定した発振が行わ
れる。
電圧制御発振器による第２のＰＬＬ回路の制御電圧信号
は第３のローパスフィルタを介することにより、オフセ
ット電圧の絶対値とされて第１の加算器に入力されるの
で、第１のＰＬＬ回路はオフセット分が除かれた制御電
圧により発振することとなり、製造バラツキや温度変
動、電源電圧変動に関することなく安定した発振が行わ
れる。
【００３２】位相制御用入力端子と第２の加算器とを設
けた場合には、位相制御用入力端子への入力信号に応じ
て第１の電圧制御発振器の出力が変化するため、入力信
号と出力信号の位相差を０〜９０゜の間で調整すること
が可能となる
けた場合には、位相制御用入力端子への入力信号に応じ
て第１の電圧制御発振器の出力が変化するため、入力信
号と出力信号の位相差を０〜９０゜の間で調整すること
が可能となる
【００３３】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００３４】図１は本発明の第１の実施例の構成を示す
ブロック図であり、図２は図１に示した実施例の回路図
である。
ブロック図であり、図２は図１に示した実施例の回路図
である。
【００３５】本実施例は、Ｔフリップフロップ１１と、
Ｔフリップフロップ１１出力および搬送周波数信号Ｌ0
とを入力して比較する周波数比較器１２、周波数比較器
１２出力を入力するローパスフィルタ１３と、ローパス
フィルタ１３出力を増幅する直流増幅器１４と、直流増
幅器１４の出力電圧に応じてＴフリップフロップ１１の
回路電流を決定する電流源回路１５より構成されてい
る。
Ｔフリップフロップ１１出力および搬送周波数信号Ｌ0
とを入力して比較する周波数比較器１２、周波数比較器
１２出力を入力するローパスフィルタ１３と、ローパス
フィルタ１３出力を増幅する直流増幅器１４と、直流増
幅器１４の出力電圧に応じてＴフリップフロップ１１の
回路電流を決定する電流源回路１５より構成されてい
る。
【００３６】Ｔフリップフロップ１１および電流源回路
１５は図２に示すように構成されている。入力差動対ト
ランジスタＴｒ1〜Ｔｒ4は、同電位の直流バイアスのみ
印加され、電流源トランジスタＴｒ9，Ｔｒ10のベース
には、周波数比較器１２、ローパスフィルタ１３および
直流増幅器１４からなる帰還回路によりＴフリップフロ
ップ１１出力に応じたＤＣバイアス電流がフィードバッ
クされている。
１５は図２に示すように構成されている。入力差動対ト
ランジスタＴｒ1〜Ｔｒ4は、同電位の直流バイアスのみ
印加され、電流源トランジスタＴｒ9，Ｔｒ10のベース
には、周波数比較器１２、ローパスフィルタ１３および
直流増幅器１４からなる帰還回路によりＴフリップフロ
ップ１１出力に応じたＤＣバイアス電流がフィードバッ
クされている。
【００３７】図３はＴフリップフロップの自己発振周波
数を回路電流Ｉとの相関図である。
数を回路電流Ｉとの相関図である。
【００３８】上記の状態においてコレクタが他のトラン
ジスタのベースと接合されたトランジスタＴｒ5〜Ｔｒ
12は自己発振を行うが、自己発振状態における各トラン
ジスタのコレクタ出力は正確に位相差０°，９０°，８
０°，２７０°を保っている。
ジスタのベースと接合されたトランジスタＴｒ5〜Ｔｒ
12は自己発振を行うが、自己発振状態における各トラン
ジスタのコレクタ出力は正確に位相差０°，９０°，８
０°，２７０°を保っている。
【００３９】Ｔフリップフロップ１１の出力信号は周波
数比較器１２に入力され、搬送周波数信号Ｌ0の周波数
ｆL0とを比較し、その差分がＤＣオフセット電圧に変換
される。周波数比較器１３の出力をローパスフィルタ１
３を通してＤＣ成分だけを選択し、さらに直流増幅器１
４により増幅し、Ｔフリップフロップの電流源トランジ
スタＴｒ13，Ｔｒ14に帰還をかけることによりバイアス
電源１６より供給される回路電流が決定され、Ｔフリッ
プフロップ１１の自己発振周波数が搬送周波数信号Ｌ0
の周波数ｆL0に合わせ込まれる。
数比較器１２に入力され、搬送周波数信号Ｌ0の周波数
ｆL0とを比較し、その差分がＤＣオフセット電圧に変換
される。周波数比較器１３の出力をローパスフィルタ１
３を通してＤＣ成分だけを選択し、さらに直流増幅器１
４により増幅し、Ｔフリップフロップの電流源トランジ
スタＴｒ13，Ｔｒ14に帰還をかけることによりバイアス
電源１６より供給される回路電流が決定され、Ｔフリッ
プフロップ１１の自己発振周波数が搬送周波数信号Ｌ0
の周波数ｆL0に合わせ込まれる。
【００４０】上記の帰還ループを構成することで、搬送
周波数信号Ｌ0を正確にπ／２シフトさせるπ／２移相
器が得られる。この構成においては、従来必要とされた
周波数逓倍器を省略でき低消費化が可能となる。また、
このような帰還回路は一般的なＰＬＬ回路に使用されて
いるものであり、ＩＣ内部に容易に作製することができ
る。
周波数信号Ｌ0を正確にπ／２シフトさせるπ／２移相
器が得られる。この構成においては、従来必要とされた
周波数逓倍器を省略でき低消費化が可能となる。また、
このような帰還回路は一般的なＰＬＬ回路に使用されて
いるものであり、ＩＣ内部に容易に作製することができ
る。
【００４１】なお、上記の回路を構成するトランジスタ
として電界効果トランジスタ（ＦＥＴ）を用いてもよ
く、この場合でも同じ効果を得ることができる。
として電界効果トランジスタ（ＦＥＴ）を用いてもよ
く、この場合でも同じ効果を得ることができる。
【００４２】次に、本発明の第２の実施例について説明
する。
する。
【００４３】図４は、本実施例の構成を示すブロック図
である。搬送周波数信号Ｌ0を入力するＣＲ−ＲＣ回路
２１の出力は、周波数逓倍器２２の他に振幅比較器２４
に接続される。振幅比較器２４の出力は直流増幅器２５
を介してＣＲ−ＲＣ回路２１に帰還される。周波数逓倍
器２２の逓倍出力はＴフリップフロップ２３へ出力さ
れ、π／２位相差の信号が出力される。
である。搬送周波数信号Ｌ0を入力するＣＲ−ＲＣ回路
２１の出力は、周波数逓倍器２２の他に振幅比較器２４
に接続される。振幅比較器２４の出力は直流増幅器２５
を介してＣＲ−ＲＣ回路２１に帰還される。周波数逓倍
器２２の逓倍出力はＴフリップフロップ２３へ出力さ
れ、π／２位相差の信号が出力される。
【００４４】本実施例においては、振幅比較器２４を通
すことにより、ＣＲ−ＲＣ回路２１の出力の振幅差が直
流成分として抽出される。図５は、このような振幅比較
器２４及び可変のＣＲ−ＲＣ回路２１の一例を示す図で
ある。
すことにより、ＣＲ−ＲＣ回路２１の出力の振幅差が直
流成分として抽出される。図５は、このような振幅比較
器２４及び可変のＣＲ−ＲＣ回路２１の一例を示す図で
ある。
【００４５】図５に示す例においては、振幅比較器２４
はダイオードＤ1，Ｄ2を用いたダイオード検波回路およ
び加算器２４１により構成され、ＣＲ−ＲＣ回路２１出
力は振幅比較器２４を通すことによりＤＣ差分として出
力され、直流増幅器２５を介して、ＣＲ−ＲＣ回路２１
を構成する可変容量Ｃ1，Ｃ2に帰還される。
はダイオードＤ1，Ｄ2を用いたダイオード検波回路およ
び加算器２４１により構成され、ＣＲ−ＲＣ回路２１出
力は振幅比較器２４を通すことによりＤＣ差分として出
力され、直流増幅器２５を介して、ＣＲ−ＲＣ回路２１
を構成する可変容量Ｃ1，Ｃ2に帰還される。
【００４６】いま、仮にＡ点、Ｂ点の出力振幅が等しく
なる周波数をｆ1とすると、ｆ1＝１／２πＣ1Ｒ1とな
る。ここで、ローカル入力周波数をｆ2に変えた場合、
Ｒ1Ｃ1出力Ａ点での振幅、Ｃ1Ｒ1出力Ｂ点での振幅をそ
れぞれ、 Ａ＝Ｖin／（１＋ｊω2Ｃ1Ｒ1） Ｂ＝（ｊω2Ｃ1Ｒ1）×Ｖin／（１＋ｊω2Ｃ1Ｒ1） となり、振幅差は、 ｜Ａ｜−｜Ｂ｜＝（１−ω2Ｒ1Ｃ1）／（１＋ω2 2Ｒ1 2Ｃ1 2）1/2・・・・・・(1) となる。この振幅差は振幅比較器２４及び直流増幅器２
５を介して、ΔＤＣとされ、ＣＲ−ＲＣ回路２１を構成
する可変容量Ｃ1，Ｃ2に帰還される。このような電圧可
変型容量は、バラクタダイオード等を用いることにより
容易に実現できる。
なる周波数をｆ1とすると、ｆ1＝１／２πＣ1Ｒ1とな
る。ここで、ローカル入力周波数をｆ2に変えた場合、
Ｒ1Ｃ1出力Ａ点での振幅、Ｃ1Ｒ1出力Ｂ点での振幅をそ
れぞれ、 Ａ＝Ｖin／（１＋ｊω2Ｃ1Ｒ1） Ｂ＝（ｊω2Ｃ1Ｒ1）×Ｖin／（１＋ｊω2Ｃ1Ｒ1） となり、振幅差は、 ｜Ａ｜−｜Ｂ｜＝（１−ω2Ｒ1Ｃ1）／（１＋ω2 2Ｒ1 2Ｃ1 2）1/2・・・・・・(1) となる。この振幅差は振幅比較器２４及び直流増幅器２
５を介して、ΔＤＣとされ、ＣＲ−ＲＣ回路２１を構成
する可変容量Ｃ1，Ｃ2に帰還される。このような電圧可
変型容量は、バラクタダイオード等を用いることにより
容易に実現できる。
【００４７】このとき、 Ｃ2＝Ｃ0（１＋ΔＤＣ／φ）-1 Ｃ0：ΔＤＣが０のときの接合容量 φ ：接合部の接触電位差 となり、（１）式において｜Ａ｜−｜Ｂ｜〜０となる点
でロックされる。つまり、ω2Ｒ1Ｃ2〜１となる。図６
にＡ、Ｂ点の特性曲線を示す。この結果より、Ａ，Ｂ点
の出力振幅は常に同振幅となる。
でロックされる。つまり、ω2Ｒ1Ｃ2〜１となる。図６
にＡ、Ｂ点の特性曲線を示す。この結果より、Ａ，Ｂ点
の出力振幅は常に同振幅となる。
【００４８】また、ＣＲ−ＲＣ回路の互いの容量値及び
抵抗値が同じであれば、Ａ，Ｂ点の位相差は常に９０°
となる。しかし、一般には素子のバラツキ等により、位
相差は正確には９０°とならないが、本実施例において
はこの出力を逓倍器周波数２２に入力し、２ｆ0の信号
を得る。周波数逓倍器２２はほぼ９０°位相差の信号を
入力されることにより、出力波形は歪むことなしにＴフ
リップフロップ２３に入力され、正確な９０°位相差の
ｆ0（０°），ｆ0（９０°）信号が得られる。
抵抗値が同じであれば、Ａ，Ｂ点の位相差は常に９０°
となる。しかし、一般には素子のバラツキ等により、位
相差は正確には９０°とならないが、本実施例において
はこの出力を逓倍器周波数２２に入力し、２ｆ0の信号
を得る。周波数逓倍器２２はほぼ９０°位相差の信号を
入力されることにより、出力波形は歪むことなしにＴフ
リップフロップ２３に入力され、正確な９０°位相差の
ｆ0（０°），ｆ0（９０°）信号が得られる。
【００４９】この結果、本実施例の移相器の動作範囲
は、Ｔフリップフロップの動作範囲で決定され、例えば
ｆ0＝５０ＭＨｚ〜２ＧＨｚといった広帯域で、かつ、
ローカル入力の振幅に依存しないものとなり、正確なπ
／２移相器が得られる。
は、Ｔフリップフロップの動作範囲で決定され、例えば
ｆ0＝５０ＭＨｚ〜２ＧＨｚといった広帯域で、かつ、
ローカル入力の振幅に依存しないものとなり、正確なπ
／２移相器が得られる。
【００５０】なお、上述した実施例においては、電流値
によってその容量が変化する可変容量を用いてＣＲ−Ｒ
Ｃ回路の各出力の位相差を９０゜としたが、電流値によ
ってその抵抗値が変化する可変抵抗を用いても同様の効
果を得ることができる。
によってその容量が変化する可変容量を用いてＣＲ−Ｒ
Ｃ回路の各出力の位相差を９０゜としたが、電流値によ
ってその抵抗値が変化する可変抵抗を用いても同様の効
果を得ることができる。
【００５１】次に、本発明の第３の実施例について図７
を参照して説明する。図７は本実施例の構成を示すブロ
ック図である。
を参照して説明する。図７は本実施例の構成を示すブロ
ック図である。
【００５２】本実施例では、ＥＸ−ＯＲ移相比較器３０
２と、ローパスフィルタ３０３と、加算器３０５と、電
圧制御発振器３０４とから第１のＰＬＬ回路を構成し、
このＰＬＬ回路によって入力端子３０１への入力信号と
出力端子３１０からの出力信号の位相を９０°にしてい
る。これはＥＸ−ＯＲ位相比較器３０２が入・出力信号
の位相差９０°のとき、安定となり、出力が０となり、
これ以外の状態では位相差に応じた電圧を出力すること
による。
２と、ローパスフィルタ３０３と、加算器３０５と、電
圧制御発振器３０４とから第１のＰＬＬ回路を構成し、
このＰＬＬ回路によって入力端子３０１への入力信号と
出力端子３１０からの出力信号の位相を９０°にしてい
る。これはＥＸ−ＯＲ位相比較器３０２が入・出力信号
の位相差９０°のとき、安定となり、出力が０となり、
これ以外の状態では位相差に応じた電圧を出力すること
による。
【００５３】また、本実施例においては電圧制御発振器
３０７、位相比較器３０８、ローパスフィルタ３０２に
より第２のＰＬＬ回路３０９が構成されている。第２の
ＰＬＬ回路３０９の検波電圧３１５は、電圧制御発振器
３０７へ出力されるとともにローパスフィルタ３１４で
平滑化された検波電圧３１１に対して検波電圧３１２が
ほぼ直流と見なせる程度まで平滑化する（時定数にして
１０〜１００倍）。検波電圧３１２を基準電圧として加
算器３０５へ入力することで第１のＰＬＬ回路３２０で
生じた位相誤差が補償される。
３０７、位相比較器３０８、ローパスフィルタ３０２に
より第２のＰＬＬ回路３０９が構成されている。第２の
ＰＬＬ回路３０９の検波電圧３１５は、電圧制御発振器
３０７へ出力されるとともにローパスフィルタ３１４で
平滑化された検波電圧３１１に対して検波電圧３１２が
ほぼ直流と見なせる程度まで平滑化する（時定数にして
１０〜１００倍）。検波電圧３１２を基準電圧として加
算器３０５へ入力することで第１のＰＬＬ回路３２０で
生じた位相誤差が補償される。
【００５４】図８（ａ）〜（ｄ）のそれぞれは、図７に
示した各部の検波電圧を示す図である。以下に、図８を
参照して本実施例における検波電圧を用いた、位相誤
差、補償の原理について説明する。
示した各部の検波電圧を示す図である。以下に、図８を
参照して本実施例における検波電圧を用いた、位相誤
差、補償の原理について説明する。
【００５５】各図中、破線は＋Ｖのオフセット電圧が
生じた場合の検波電圧を、実線はオフセット電圧が生
じない場合の検波電圧を、一点鎖線は−Ｖのオフセッ
ト電圧が生じた場合の動作波形を示している。
生じた場合の検波電圧を、実線はオフセット電圧が生
じない場合の検波電圧を、一点鎖線は−Ｖのオフセッ
ト電圧が生じた場合の動作波形を示している。
【００５６】図７に示した本実施例の回路を同一の半導
体チップ内の回路で形成したとすると、各回路ブロック
の製造バラツキは同一となる。ここで、第１のＰＬＬ回
路３２０の位相誤差、図８（ｃ）の原因は電圧制御発振
器３０４の自走発振周波数のバラツキ、位相比較器３０
２のオフセットのバラツキ等による。それらのバラツキ
が例えば、製造バラツキに起因すると第２のＰＬＬ回路
３０９の検波電圧３１５と第１のＰＬＬ回路の検波電圧
３１１のオフセット（電圧位相誤差）の生じ方は同様の
傾向となる。そこでそのオフセット電圧の絶対値を検波
電圧３１２でモニターし、加算器３０５により検波電圧
３１１より検波電圧３１２を引くことにより安定した検
波電圧３１３を得ることができる。温度変動、電源電圧
変動についても同様である。
体チップ内の回路で形成したとすると、各回路ブロック
の製造バラツキは同一となる。ここで、第１のＰＬＬ回
路３２０の位相誤差、図８（ｃ）の原因は電圧制御発振
器３０４の自走発振周波数のバラツキ、位相比較器３０
２のオフセットのバラツキ等による。それらのバラツキ
が例えば、製造バラツキに起因すると第２のＰＬＬ回路
３０９の検波電圧３１５と第１のＰＬＬ回路の検波電圧
３１１のオフセット（電圧位相誤差）の生じ方は同様の
傾向となる。そこでそのオフセット電圧の絶対値を検波
電圧３１２でモニターし、加算器３０５により検波電圧
３１１より検波電圧３１２を引くことにより安定した検
波電圧３１３を得ることができる。温度変動、電源電圧
変動についても同様である。
【００５７】図９は本発明の第４の実施例の回路構成を
示すブロック図である。
示すブロック図である。
【００５８】本実施例は、図７に示した第３の実施例に
加算器３３５と位相制御信号端子３３６を付加したもの
である。加算器３３５の入力端子は加算器３０５の出力
端子と位相制御信号端子３３６が接続されており、これ
により、位相制御端子３３６に入力された信号に応じて
入力端子３０１への入力信号と出力端子３１０からの出
力信号の位相差を０〜９０°の範囲で可変できるものと
なっている。
加算器３３５と位相制御信号端子３３６を付加したもの
である。加算器３３５の入力端子は加算器３０５の出力
端子と位相制御信号端子３３６が接続されており、これ
により、位相制御端子３３６に入力された信号に応じて
入力端子３０１への入力信号と出力端子３１０からの出
力信号の位相差を０〜９０°の範囲で可変できるものと
なっている。
【００５９】上記の位相制御動作においても、製造バラ
ツキ、温度変動および電源電圧変動に関わらずに安定し
た動作が可能となっている。
ツキ、温度変動および電源電圧変動に関わらずに安定し
た動作が可能となっている。
【００６０】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００６１】請求項１に記載のものにおいては、Ｔフリ
ップフロップを用いた移相器と、前記Ｔフリップフロッ
プの出力周波数をローカル信号入力周波数とを比較する
周波数比較器と、周波数比較器の出力をローパスフィル
ター、直流増幅器を介して前記Ｔフリップフロップの電
流源に直流成分を帰還することによりＴフリップフロッ
プの出力周波数をローカル信号と一致させる帰還ループ
を構成し、周波数逓倍器を用いることなくπ／２位相差
を得ているので、高周波帯においても低消費電力で、か
つ、正確にπ／２位相差の信号を得ることができる効果
がある。
ップフロップを用いた移相器と、前記Ｔフリップフロッ
プの出力周波数をローカル信号入力周波数とを比較する
周波数比較器と、周波数比較器の出力をローパスフィル
ター、直流増幅器を介して前記Ｔフリップフロップの電
流源に直流成分を帰還することによりＴフリップフロッ
プの出力周波数をローカル信号と一致させる帰還ループ
を構成し、周波数逓倍器を用いることなくπ／２位相差
を得ているので、高周波帯においても低消費電力で、か
つ、正確にπ／２位相差の信号を得ることができる効果
がある。
【００６２】請求項２または請求項３に記載のものにお
いては、可変容量もしくは可変抵抗あるいはその組み合
わせからなるＣＲ−ＲＣ回路とこの出力を逓倍する周波
数逓倍器と、逓倍器の出力を１／２分周するＴフリップ
フロップからなるπ／２移相器において前記ＣＲ−ＲＣ
回路の出力振幅を比較し、直流成分を出力する振幅比較
器と、この直流成分を直流増幅器を介して、前記可変容
量または可変抵抗に帰還させることで、ＣＲ−ＲＣ出力
が広帯域にわたって一定となり、逓倍器出力が広帯域に
わたって歪みのないものとなり、Ｔフリップフロップが
正確に動作するため、広帯域にわたって正確なπ／２移
相器とすることができる効果がある。
いては、可変容量もしくは可変抵抗あるいはその組み合
わせからなるＣＲ−ＲＣ回路とこの出力を逓倍する周波
数逓倍器と、逓倍器の出力を１／２分周するＴフリップ
フロップからなるπ／２移相器において前記ＣＲ−ＲＣ
回路の出力振幅を比較し、直流成分を出力する振幅比較
器と、この直流成分を直流増幅器を介して、前記可変容
量または可変抵抗に帰還させることで、ＣＲ−ＲＣ出力
が広帯域にわたって一定となり、逓倍器出力が広帯域に
わたって歪みのないものとなり、Ｔフリップフロップが
正確に動作するため、広帯域にわたって正確なπ／２移
相器とすることができる効果がある。
【００６３】請求項４に記載のものにおいては、２つの
ＰＬＬ回路構成とし、第１のＰＬＬ回路の位相誤差を示
す基準電圧を第２のＰＬＬ回路により発生させし、自動
補償することにより製造バラツキ、温度変動、電源電圧
変動による位相誤差を低減するという効果を得ることが
できる。
ＰＬＬ回路構成とし、第１のＰＬＬ回路の位相誤差を示
す基準電圧を第２のＰＬＬ回路により発生させし、自動
補償することにより製造バラツキ、温度変動、電源電圧
変動による位相誤差を低減するという効果を得ることが
できる。
【００６４】請求項５に記載のものにおいては、請求項
４に記載のものの効果に加えて、出力信号と入力信号の
位相差を０〜９０゜の間で調節することが可能となり、
使い勝手を向上することができる効果がある。
４に記載のものの効果に加えて、出力信号と入力信号の
位相差を０〜９０゜の間で調節することが可能となり、
使い勝手を向上することができる効果がある。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】図１に示した実施例の回路図である。
【図３】図１に示した実施例の発振周波数と電流との特
性図。
性図。
【図４】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図５】図４に示した実施例の回路構成例を示すであ
る。
る。
【図６】第２の実施例におけるＣＲ−ＲＣ出力特性図で
ある。
ある。
【図７】本発明の第３の実施例の構成を示すブロック図
である。
である。
【図８】（ａ）〜（ｄ）のそれぞれは図７に示した各位
相検波器の出力特性図である。
相検波器の出力特性図である。
【図９】本発明の第４の実施例の構成を示すブロック図
である。
である。
【図１０】従来例の構成を示すブロック図である。
【図１１】従来例の動作を示す波形図である。
【図１２】（ａ）は従来例の構成を示すブロック図、
（ｂ）および（ｃ）は動作を示す波形図である。
（ｂ）および（ｃ）は動作を示す波形図である。
【図１３】従来例の構成を示すブロック図である。
【図１４】従来例の動作を示す波形図である。
１１ Ｔ−フリップフロップ １２ 周波数比較器 １３ ローパスフィルター １４ 直流増幅器 １５ 電流源回路 １６ バイアス電源 ２１ ＣＲ−ＲＣ回路 ２２ 周波数逓倍器 ２３ Ｔ−フリップフロップ ２４ 振幅比較器 ２５ 直流増幅器 ２４１ 加算器 ３０１ 入力端子 ３０２ ＥＸ−ＯＲ位相比較器 ３０３，３０６，３１４ ローパスフィルタ ３０４，３０７ 電圧制御発振器 ３０５，３３５ 加算器 ３０６ ローパスフィルタ ３０８ 位相比較器 ３０９ 第２のＰＬＬ回路 ３１０ 出力端子 ３１１，３１２，３１３，３１５ 検波電圧 ３３６ 位相制御信号端子
Claims (5)
- 【請求項１】 Ｔフリップフロップを用いた１／２分周
器によって構成されるπ／２移相器において、 前記Ｔフリップフロップにその出力周波数を決定する回
路電流を供給し、制御信号に応じて回路電流値を変化さ
せる電流源回路と、 前記Ｔフリップフロップの出力周波数とローカル信号入
力周波数とを比較し、その比較結果に基づいてＴフリッ
プフロップの出力周波数とローカル信号入力周波数とが
一致する方向に前記制御信号を変化させる周波数比較器
と、を有することを特徴とするπ／２移相器。 - 【請求項２】 電流値に応じてその容量値を変化させる
可変容量を用いたと抵抗からなるＣＲ−ＲＣ回路と、該
ＣＲ−ＲＣ回路の出力周波数を逓倍するダブルバランス
型ミキサーを用いて構成された周波数逓倍器と、該周波
数逓倍器の出力を１／２分周するＴフリップフロップか
らなるπ／２移相器において、 前記ＣＲ−ＲＣ回路の出力振幅差を比較して該比較結果
に応じた直流成分を出力する振幅比較器を備え、 前記振幅比較器の出力が前記可変容量に帰還されること
を特徴とするπ／２移相器。 - 【請求項３】 電流値に応じてその抵抗値を変化させる
可変抵抗を用いたと抵抗からなるＣＲ−ＲＣ回路と、該
ＣＲ−ＲＣ回路の出力周波数を逓倍するダブルバランス
型ミキサーを用いて構成された周波数逓倍器と、該周波
数逓倍器の出力を１／２分周するＴフリップフロップか
らなるπ／２移相器において、 前記ＣＲ−ＲＣ回路の出力振幅差を比較して該比較結果
に応じた直流成分を出力する振幅比較器を備え、 前記振幅比較器の出力が前記可変抵抗に帰還されること
を特徴とするπ／２移相器。 - 【請求項４】 入力信号と出力信号とを比較するＥＸ−
ＯＲ位相比較器と、前記ＥＸ−ＯＲ位相比較器出力を平
滑化する第１のローパスフィルタと、前記第１のローパ
スフィルタ出力を入力する第１の加算器と、前記第１の
加算器の出力によりその発振周波数を変化させる第１の
電圧制御発振器と、からなる第１のＰＬＬ回路と、 前記第１のＰＬＬ回路と同一の半導体チップ内の回路で
形成され、前記第１の電圧制御発振器と同一型式の第２
の電圧制御発振器と、前記入力信号と第２の電圧制御発
振器の出力とを比較する第２の位相比較器と、前記位相
比較器出力を平滑化し前記第２の電圧制御発振器に制御
電圧として出力する第２のローパスフィルタと、からな
る第２のＰＬＬ回路と、 前記第２のローパスフィルタ出力を入力し、平滑化して
基準電圧として前記加算器に入力する第３のローパスフ
ィルタを備えることを特徴とするπ／２移相器。 - 【請求項５】 請求項４記載のπ／２移相器において、 位相制御用入力端子と、 第１の加算器と第１の電圧制御発振器との間に設けら
れ、前記位相制御用入力端子への入力信号と前記第１の
加算器出力とを加算して第１の電圧制御発振器に制御電
圧として出力する第２の加算器とを有することを特徴と
するπ／２移相器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302790A JP2871560B2 (ja) | 1995-11-21 | 1995-11-21 | π／２移相器 |
| US08/751,730 US5963073A (en) | 1995-11-21 | 1996-11-18 | π/2 phase shifter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302790A JP2871560B2 (ja) | 1995-11-21 | 1995-11-21 | π／２移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148882A true JPH09148882A (ja) | 1997-06-06 |
| JP2871560B2 JP2871560B2 (ja) | 1999-03-17 |
Family
ID=17913160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7302790A Expired - Fee Related JP2871560B2 (ja) | 1995-11-21 | 1995-11-21 | π／２移相器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5963073A (ja) |
| JP (1) | JP2871560B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046628A (en) * | 1997-06-24 | 2000-04-04 | Nec Corporation | Demodulating device comprising a small circuit and a small consumption power |
| WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
| JP2014103668A (ja) * | 2012-11-19 | 2014-06-05 | Tektronix Inc | 直交回路網及び直交信号生成方法 |
| WO2018116346A1 (ja) * | 2016-12-19 | 2018-06-28 | 三菱電機株式会社 | 送受信機 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181181B1 (en) * | 1998-06-26 | 2001-01-30 | Fujitsu Limited | Phase shifter for a quadrature modulator and an image suppression mixer |
| US6452434B1 (en) * | 2000-01-27 | 2002-09-17 | Fujitsu Limited | Phase shifter circuit |
| US6313680B1 (en) * | 2000-01-28 | 2001-11-06 | Agere Systems Guardian Corp. | Phase splitter |
| KR100351057B1 (ko) * | 2000-09-26 | 2002-09-05 | 삼성전자 주식회사 | 주파수의 체배성능을 향상시키기 위한 검출제어부를구비하는 주파수 체배회로 |
| US6744296B1 (en) * | 2003-05-05 | 2004-06-01 | Linear Technology Corporation | Circuits and methods for accurately setting a phase shift |
| JP2008510412A (ja) * | 2004-08-17 | 2008-04-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高周波デジタル回路における電力消費の最小限化 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0163175B1 (de) * | 1984-05-16 | 1990-08-29 | Siemens Aktiengesellschaft | Breitbandfrequenzteiler |
| GB2209896B (en) * | 1987-09-17 | 1991-05-29 | Plessey Co Plc | A phase shift arrangement |
| GB2213008B (en) * | 1987-11-30 | 1992-01-29 | Plessey Co Plc | Improvements in or relating to flip-flops |
| JP2770342B2 (ja) * | 1988-09-26 | 1998-07-02 | 日本電気株式会社 | 自動位相制御回路 |
| DE59009672D1 (de) * | 1989-06-09 | 1995-10-26 | Telefunken Microelectron | Schaltungsanordnung zur Frequenzumsetzung. |
| JP2746781B2 (ja) * | 1991-09-02 | 1998-05-06 | エイ・ティ・アンド・ティ・コーポレーション | 移相器 |
| US5230013A (en) * | 1992-04-06 | 1993-07-20 | Motorola, Inc. | PLL-based precision phase shifting at CMOS levels |
| US5446322A (en) * | 1992-05-01 | 1995-08-29 | Analog Devices, Inc. | Apparatus and method for determining when the frequency of an alternating signal is below a predetermined threshold |
| JP2947494B2 (ja) * | 1992-05-13 | 1999-09-13 | 三菱電機株式会社 | Ｅｃｌ回路 |
| JP3268901B2 (ja) * | 1993-07-27 | 2002-03-25 | 三洋電機株式会社 | Ｔ型フリップフロップ回路 |
| JP2606651B2 (ja) * | 1993-08-02 | 1997-05-07 | 日本電気株式会社 | ４相信号発生回路 |
| JPH07183771A (ja) * | 1993-12-22 | 1995-07-21 | Fujitsu Ltd | フリップフロップ回路 |
-
1995
- 1995-11-21 JP JP7302790A patent/JP2871560B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-18 US US08/751,730 patent/US5963073A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046628A (en) * | 1997-06-24 | 2000-04-04 | Nec Corporation | Demodulating device comprising a small circuit and a small consumption power |
| WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
| JP2014103668A (ja) * | 2012-11-19 | 2014-06-05 | Tektronix Inc | 直交回路網及び直交信号生成方法 |
| WO2018116346A1 (ja) * | 2016-12-19 | 2018-06-28 | 三菱電機株式会社 | 送受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5963073A (en) | 1999-10-05 |
| JP2871560B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100767319B1 (ko) | 고주파 발진기 | |
| US7271622B2 (en) | Quadrature voltage controlled oscillators with phase shift detector | |
| EP1191680B1 (en) | Frequency doubler circuit having detect-control unit for improving frequency doubling performance | |
| US6400200B2 (en) | Semiconductor integrated circuit which generates waveforms which are out of phase with each other | |
| JPH09148882A (ja) | π／２移相器 | |
| US6504436B2 (en) | Transconductance tuning circuit with independent frequency and amplitude control | |
| US4706045A (en) | Voltage controlled oscillator with dual loop resonant tank circuit | |
| US6091309A (en) | Tunable low noise oscillator using delay lines and ring mode trap filter | |
| EP0557867A2 (en) | Double phase locked loop circuit | |
| CA2253586A1 (en) | Bridge-stabilized oscillator circuit and method | |
| JP2008544619A (ja) | 高い直線性を有する直交発振器 | |
| US6377091B1 (en) | Mechanism for maintaining relatively constant gain in a multi-component apparatus | |
| US5561479A (en) | Automatic fine tuning circuit for processing an image intermediate frequency signal | |
| US20010028695A1 (en) | Phase capacitor, and phase locked loop circuit having the same as well as method of phase comparison | |
| JP3492964B2 (ja) | 移相器及びそれを用いた復調器 | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| US5483559A (en) | Phase-locked loop device, oscillator, and signal processor | |
| JP2573074B2 (ja) | 電圧制御型発振器 | |
| KR0138363B1 (ko) | 전압제어발진기 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JP3184322B2 (ja) | Ｐｌｌ復調回路 | |
| KR880000364Y1 (ko) | 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 | |
| JPH0722841A (ja) | 電圧制御発振器 | |
| US5686862A (en) | FM demodulator integrated on semiconductor chip without discrete circuit components | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |