JPH09149629A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH09149629A JPH09149629A JP30150595A JP30150595A JPH09149629A JP H09149629 A JPH09149629 A JP H09149629A JP 30150595 A JP30150595 A JP 30150595A JP 30150595 A JP30150595 A JP 30150595A JP H09149629 A JPH09149629 A JP H09149629A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- boosting
- cpu
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】でき得る限り昇圧動作の無駄な電力消費を避
け、電源電池を有効に使用する。 【解決手段】電源となる二次電池ＢＴと、この二次電池
ＢＴの電圧Ｅを所定電圧まで昇圧する、スイッチングト
ランジスタを用いたスイッチングレギュレータ１３と、
上記スイッチングレギュレータ１３より小さい電流量で
上記電圧Ｅを上記所定電圧まで昇圧する、間欠的に電源
電圧に直列接続されるコンデンサを用いたチャージポン
プ１２と、ＣＰＵ１４の消費電流量に対応して上記スイ
ッチングレギュレータ１３及びチャージポンプ１２のい
ずれか一方を切換選択し、上記二次電池ＢＴの発生電圧
Ｅを供して昇圧させ、昇圧された電圧をＣＰＵ１４に供
給させるアナログスイッチ部１１とを備える。
け、電源電池を有効に使用する。 【解決手段】電源となる二次電池ＢＴと、この二次電池
ＢＴの電圧Ｅを所定電圧まで昇圧する、スイッチングト
ランジスタを用いたスイッチングレギュレータ１３と、
上記スイッチングレギュレータ１３より小さい電流量で
上記電圧Ｅを上記所定電圧まで昇圧する、間欠的に電源
電圧に直列接続されるコンデンサを用いたチャージポン
プ１２と、ＣＰＵ１４の消費電流量に対応して上記スイ
ッチングレギュレータ１３及びチャージポンプ１２のい
ずれか一方を切換選択し、上記二次電池ＢＴの発生電圧
Ｅを供して昇圧させ、昇圧された電圧をＣＰＵ１４に供
給させるアナログスイッチ部１１とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば消費電流量
の異なる複数の動作モードを有するＣＰＵに対して電源
電圧を昇圧して供給する昇圧回路に関する。
の異なる複数の動作モードを有するＣＰＵに対して電源
電圧を昇圧して供給する昇圧回路に関する。
【０００２】
【従来の技術】従来、例えば、電源電圧を昇圧してＣＰ
Ｕ等に動作電力を供給する回路として、図４に示すよう
な構成のスイッチングレギュレータを使用していた。同
図は携帯使用されるパーソナルコンピュータのような電
子機器に適用される昇圧型スイッチングレギュレータの
回路構成を例示するものである。電源入力端子Ｖinと接
地端子ＧＮＤとの間に二次電池ＢＴが接続され、この二
次電池ＢＴのプラス側端子がインダクタンスＬを介して
ｐチャネルＦＥＴでなるスイッチングトランジスタＳＴ
のドレイン及びダイオードＤのアノードに接続される。
このダイオードＤのカソードがコンデンサＣの一端に接
続されると共に電源出力端子Ｖout に接続され、ここで
は図示しないＣＰＵに電圧ＶDDを供給するものである。
Ｕ等に動作電力を供給する回路として、図４に示すよう
な構成のスイッチングレギュレータを使用していた。同
図は携帯使用されるパーソナルコンピュータのような電
子機器に適用される昇圧型スイッチングレギュレータの
回路構成を例示するものである。電源入力端子Ｖinと接
地端子ＧＮＤとの間に二次電池ＢＴが接続され、この二
次電池ＢＴのプラス側端子がインダクタンスＬを介して
ｐチャネルＦＥＴでなるスイッチングトランジスタＳＴ
のドレイン及びダイオードＤのアノードに接続される。
このダイオードＤのカソードがコンデンサＣの一端に接
続されると共に電源出力端子Ｖout に接続され、ここで
は図示しないＣＰＵに電圧ＶDDを供給するものである。
【０００３】一方、上記二次電池ＢＴのマイナス側端子
がスイッチングトランジスタＳＴのソース、上記コンデ
ンサＣの他端に接続されると共に、接地端子ＧＮＤに接
続されて、図示しないＣＰＵの接地端子に接続されるよ
うになる。
がスイッチングトランジスタＳＴのソース、上記コンデ
ンサＣの他端に接続されると共に、接地端子ＧＮＤに接
続されて、図示しないＣＰＵの接地端子に接続されるよ
うになる。
【０００４】上記のような構成にあって、スイッチング
トランジスタＳＴのゲートに通電してオンさせ、インダ
クタンスＬに二次電池ＢＴの電圧Ｅに基づいてエネルギ
ーを蓄え、この蓄えたエネルギーをスイッチングトラン
ジスタＳＴをオフさせることでダイオードＤを通してコ
ンデンサＣにチャージさせ、ＣＰＵの動作に適した電圧
ＶDDを得るようにしたものである。
トランジスタＳＴのゲートに通電してオンさせ、インダ
クタンスＬに二次電池ＢＴの電圧Ｅに基づいてエネルギ
ーを蓄え、この蓄えたエネルギーをスイッチングトラン
ジスタＳＴをオフさせることでダイオードＤを通してコ
ンデンサＣにチャージさせ、ＣＰＵの動作に適した電圧
ＶDDを得るようにしたものである。
【０００５】
【発明が解決しようとする課題】上記のような回路構成
の昇圧型スイッチングレギュレータでは、スイッチング
トランジスタＳＴをオン／オフ駆動するため、その駆動
に要する電力分だけ効率が低下し、電力量に制限のある
二次電池ＢＴを使用可能な時間が短縮されてしまうとい
う不具合があった。
の昇圧型スイッチングレギュレータでは、スイッチング
トランジスタＳＴをオン／オフ駆動するため、その駆動
に要する電力分だけ効率が低下し、電力量に制限のある
二次電池ＢＴを使用可能な時間が短縮されてしまうとい
う不具合があった。
【０００６】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、でき得る限り昇圧
動作の無駄な電力消費を避け、電源電池を有効に使用す
ることが可能な昇圧回路を提供することにある。
たもので、その目的とするところは、でき得る限り昇圧
動作の無駄な電力消費を避け、電源電池を有効に使用す
ることが可能な昇圧回路を提供することにある。
【０００７】
【課題を解決するための手段】すなわち本発明は、 （１） スイッチングトランジスタを用いたスイッチン
グレギュレータでなり、電源電圧を所定電圧まで昇圧す
る第１の昇圧手段と、間欠的に電源電圧に直列接続され
るコンデンサを用いたチャージポンプでなり、上記第１
の昇圧手段より小さい電流量で上記電源電圧を上記所定
電圧まで昇圧する第２の昇圧手段と、負荷の消費電流量
に応じて上記第１の昇圧回路及び第２の昇圧回路のいず
れか一方を切換選択する切換手段とを具備したことを特
徴とする。
グレギュレータでなり、電源電圧を所定電圧まで昇圧す
る第１の昇圧手段と、間欠的に電源電圧に直列接続され
るコンデンサを用いたチャージポンプでなり、上記第１
の昇圧手段より小さい電流量で上記電源電圧を上記所定
電圧まで昇圧する第２の昇圧手段と、負荷の消費電流量
に応じて上記第１の昇圧回路及び第２の昇圧回路のいず
れか一方を切換選択する切換手段とを具備したことを特
徴とする。
【０００８】このような構成とすることにより、供給で
きる電力量は小さいながら無駄な電力消費のないチャー
ジポンプでなる第２の昇圧手段を適宜切換選択して使用
することで、特に低負荷時には電源電圧を有効に使用す
ることができる。
きる電力量は小さいながら無駄な電力消費のないチャー
ジポンプでなる第２の昇圧手段を適宜切換選択して使用
することで、特に低負荷時には電源電圧を有効に使用す
ることができる。
【０００９】（２） 上記（１）項において、上記負荷
は低速／高速モードを有するＣＰＵでなり、上記切換手
段は上記ＣＰＵから送られてくる低速／高速動作切換信
号に対応して２つの昇圧回路のいずれか一方を切換選択
することを特徴とする。
は低速／高速モードを有するＣＰＵでなり、上記切換手
段は上記ＣＰＵから送られてくる低速／高速動作切換信
号に対応して２つの昇圧回路のいずれか一方を切換選択
することを特徴とする。
【００１０】このような構成とすることにより、特に負
荷としてのＣＰＵが低速動作する際にはチャージポンプ
でなる第２の昇圧手段を切換選択して使用することで、
電子回路内で他の回路に比して稼働時間が長く、電力消
費率の高いＣＰＵにおける電源消費を極力低下させ、電
源電圧を有効に使用することができる。
荷としてのＣＰＵが低速動作する際にはチャージポンプ
でなる第２の昇圧手段を切換選択して使用することで、
電子回路内で他の回路に比して稼働時間が長く、電力消
費率の高いＣＰＵにおける電源消費を極力低下させ、電
源電圧を有効に使用することができる。
【００１１】
【発明の実施の形態】以下本発明を、高速動作時と低速
動作時の２つの動作モードを有するパーソナルコンピュ
ータ等のＣＰＵに動作電力を供給する回路に適用した場
合の実施の一形態について図面を参照して説明する。
動作時の２つの動作モードを有するパーソナルコンピュ
ータ等のＣＰＵに動作電力を供給する回路に適用した場
合の実施の一形態について図面を参照して説明する。
【００１２】図１はその回路構成を示すもので、電源入
力端子Ｖinと接地端子ＧＮＤとの間に二次電池ＢＴが接
続され、この二次電池ＢＴのプラス側端子がアナログス
イッチ部１１の第１のスイッチ１１ａの可動端と接続さ
れる。
力端子Ｖinと接地端子ＧＮＤとの間に二次電池ＢＴが接
続され、この二次電池ＢＴのプラス側端子がアナログス
イッチ部１１の第１のスイッチ１１ａの可動端と接続さ
れる。
【００１３】このアナログスイッチ部１１は、連動して
切換動作する第１のスイッチ１１ａと第２のスイッチ１
１ｂとで構成されるもので、第１のスイッチ１１ａの第
１の固定端が昇圧手段であるチャージポンプ１２の電圧
入力端子Ｖin１と、同第２の固定端が他の昇圧手段であ
るスイッチングレギュレータ１３の電圧入力端子Ｖin２
とそれぞれ接続される。
切換動作する第１のスイッチ１１ａと第２のスイッチ１
１ｂとで構成されるもので、第１のスイッチ１１ａの第
１の固定端が昇圧手段であるチャージポンプ１２の電圧
入力端子Ｖin１と、同第２の固定端が他の昇圧手段であ
るスイッチングレギュレータ１３の電圧入力端子Ｖin２
とそれぞれ接続される。
【００１４】また、上記二次電池ＢＴのマイナス側端子
は上記チャージポンプ１２及びスイッチングレギュレー
タ１３のそれぞれ接地入力端子と接続され、チャージポ
ンプ１２の電圧出力端子Ｖout １が上記アナログスイッ
チ部１１の第２のスイッチ１１ｂの第１の固定端に、ス
イッチングレギュレータ１３の電圧出力端子Ｖout ２が
同第２のスイッチ１１ｂの第２の固定端に接続される。
は上記チャージポンプ１２及びスイッチングレギュレー
タ１３のそれぞれ接地入力端子と接続され、チャージポ
ンプ１２の電圧出力端子Ｖout １が上記アナログスイッ
チ部１１の第２のスイッチ１１ｂの第１の固定端に、ス
イッチングレギュレータ１３の電圧出力端子Ｖout ２が
同第２のスイッチ１１ｂの第２の固定端に接続される。
【００１５】そして、この第２のスイッチ１１ｂの可動
端が電圧出力端子ＶDDとして負荷であるＣＰＵ１４と接
続されるものである。このＣＰＵ１４は、動作クロック
その他の関係に応じた低速動作時と高速動作時とで上記
アナログスイッチ部１１の第１のスイッチ１１ａ及び第
２のスイッチ１１ｂを同時に切換選択させるための切換
制御信号をアナログスイッチ部１１へ送出する。
端が電圧出力端子ＶDDとして負荷であるＣＰＵ１４と接
続されるものである。このＣＰＵ１４は、動作クロック
その他の関係に応じた低速動作時と高速動作時とで上記
アナログスイッチ部１１の第１のスイッチ１１ａ及び第
２のスイッチ１１ｂを同時に切換選択させるための切換
制御信号をアナログスイッチ部１１へ送出する。
【００１６】上記スイッチングレギュレータ１３は、上
記図４で示したインダクタンスＬ、スイッチングトラン
ジスタＳＴ、ダイオードＤ及びコンデンサＣで構成され
たものと同様の構成を有する。
記図４で示したインダクタンスＬ、スイッチングトラン
ジスタＳＴ、ダイオードＤ及びコンデンサＣで構成され
たものと同様の構成を有する。
【００１７】また、上記チャージポンプ１２は、図２に
示す如く２つのコンデンサＣ１，Ｃ２及び連動して切換
動作する２つのスイッチＳＷ１，ＳＷ２から構成され
る。すなわち、図２は上記チャージポンプ１２の構成概
念を例示するものであり、二次電池ＢＴのプラス側端子
がスイッチＳＷ１の第１の固定端とスイッチＳＷ２の第
１の固定端とに接続される。
示す如く２つのコンデンサＣ１，Ｃ２及び連動して切換
動作する２つのスイッチＳＷ１，ＳＷ２から構成され
る。すなわち、図２は上記チャージポンプ１２の構成概
念を例示するものであり、二次電池ＢＴのプラス側端子
がスイッチＳＷ１の第１の固定端とスイッチＳＷ２の第
１の固定端とに接続される。
【００１８】また、二次電池ＢＴのマイナス側端子はス
イッチＳＷ２の第２の固定端、コンデンサＣ２のマイナ
ス側端子及び負荷ＬＤの一端に接続される。上記スイッ
チＳＷ１の可動端とスイッチＳＷ２の可動端間にコンデ
ンサＣ１が接続され、スイッチＳＷ１の第２の固定端が
コンデンサＣ２のプラス側端子及び負荷ＬＤの他端に接
続される。
イッチＳＷ２の第２の固定端、コンデンサＣ２のマイナ
ス側端子及び負荷ＬＤの一端に接続される。上記スイッ
チＳＷ１の可動端とスイッチＳＷ２の可動端間にコンデ
ンサＣ１が接続され、スイッチＳＷ１の第２の固定端が
コンデンサＣ２のプラス側端子及び負荷ＬＤの他端に接
続される。
【００１９】上記スイッチＳＷ１，ＳＷ２では、第１の
切換状態で図示する如くスイッチＳＷ１の第１の固定端
が同可動端と接続され、スイッチＳＷ２の第２の固定端
が同可動端と接続される一方、第２の切換状態で図とは
反対にスイッチＳＷ１の第２の固定端が同可動端と接続
され、スイッチＳＷ２の第１の固定端が同可動端と接続
されるようになる。
切換状態で図示する如くスイッチＳＷ１の第１の固定端
が同可動端と接続され、スイッチＳＷ２の第２の固定端
が同可動端と接続される一方、第２の切換状態で図とは
反対にスイッチＳＷ１の第２の固定端が同可動端と接続
され、スイッチＳＷ２の第１の固定端が同可動端と接続
されるようになる。
【００２０】したがって、二次電池ＢＴの電力がチャー
ジポンプ１２に供給されている状態で上記スイッチＳＷ
１，ＳＷ２を上記第１の切換状態と第２の切換状態とに
交互に所定の時間間隔をもって切換選択する。
ジポンプ１２に供給されている状態で上記スイッチＳＷ
１，ＳＷ２を上記第１の切換状態と第２の切換状態とに
交互に所定の時間間隔をもって切換選択する。
【００２１】第１の切換状態でコンデンサＣ１が充電さ
れるとその両端間の電圧が二次電池ＢＴの電源電圧Ｖ１
となり、次の第２の切換状態とすると負荷ＬＤに係る電
圧Ｖ２＝「２×Ｖ１」となる。コンデンサＣ２は第１の
切換状態でコンデンサＣを充電している間も負荷ＬＤに
かかる電圧Ｖ２を保持するためのものである。
れるとその両端間の電圧が二次電池ＢＴの電源電圧Ｖ１
となり、次の第２の切換状態とすると負荷ＬＤに係る電
圧Ｖ２＝「２×Ｖ１」となる。コンデンサＣ２は第１の
切換状態でコンデンサＣを充電している間も負荷ＬＤに
かかる電圧Ｖ２を保持するためのものである。
【００２２】このようなチャージポンプ１２を用いるこ
とで、コンデンサＣ１（，Ｃ２）に充電されたエネルギ
ーをそのまま出力として取出すことができるため、出力
電流量に制限はあるものの、電力変換効率を非常に良好
なものとすることができる。
とで、コンデンサＣ１（，Ｃ２）に充電されたエネルギ
ーをそのまま出力として取出すことができるため、出力
電流量に制限はあるものの、電力変換効率を非常に良好
なものとすることができる。
【００２３】しかるに上記図１に示したような構成にあ
っては、ＣＰＵ１４が比較的消費電流の少ない状態で動
作する低速動作時には、ＣＰＵ１４からの切換制御信号
により図１中に示す如くアナログスイッチ部１１の第１
のスイッチ１１ａの可動端が第１の固定端に、同じく第
２のスイッチ１１ｂの可動端が第１の固定端にそれぞれ
切換接続され、二次電池ＢＴからの供給電圧がチャージ
ポンプ１２によって昇圧されてＣＰＵ１４へ供給される
ことになる。
っては、ＣＰＵ１４が比較的消費電流の少ない状態で動
作する低速動作時には、ＣＰＵ１４からの切換制御信号
により図１中に示す如くアナログスイッチ部１１の第１
のスイッチ１１ａの可動端が第１の固定端に、同じく第
２のスイッチ１１ｂの可動端が第１の固定端にそれぞれ
切換接続され、二次電池ＢＴからの供給電圧がチャージ
ポンプ１２によって昇圧されてＣＰＵ１４へ供給される
ことになる。
【００２４】そのため、電力変換効率が非常に良好な昇
圧手段であるチャージポンプ１２により、無駄な電力消
費が少なく、容量に制限のある二次電池ＢＴの電力を有
効に使用することができる。
圧手段であるチャージポンプ１２により、無駄な電力消
費が少なく、容量に制限のある二次電池ＢＴの電力を有
効に使用することができる。
【００２５】一方、ＣＰＵ１４が大きな消費電流量で動
作する高速動作時には、ＣＰＵ１４からの切換制御信号
によりアナログスイッチ部１１の第１のスイッチ１１ａ
の可動端が第２の固定端に、同じく第２のスイッチ１１
ｂの可動端が第２の固定端にそれぞれ切換接続され、出
力電流量に制限があるチャージポンプ１２に代えて、二
次電池ＢＴからの供給電圧がスイッチングレギュレータ
１３によって昇圧されてＣＰＵ１４へ供給されることに
なる。
作する高速動作時には、ＣＰＵ１４からの切換制御信号
によりアナログスイッチ部１１の第１のスイッチ１１ａ
の可動端が第２の固定端に、同じく第２のスイッチ１１
ｂの可動端が第２の固定端にそれぞれ切換接続され、出
力電流量に制限があるチャージポンプ１２に代えて、二
次電池ＢＴからの供給電圧がスイッチングレギュレータ
１３によって昇圧されてＣＰＵ１４へ供給されることに
なる。
【００２６】したがって、動作クロックを高速化し、あ
るいは内部キャッシュメモリを容量一杯に動作させるな
どしてＣＰＵ１４が高速動作しなければならない場合に
は昇圧手段として出力電流量の大きいスイッチングレギ
ュレータ１３を使用し、ＣＰＵ１４に動作に必要な電流
量を確実に供給するようにする。
るいは内部キャッシュメモリを容量一杯に動作させるな
どしてＣＰＵ１４が高速動作しなければならない場合に
は昇圧手段として出力電流量の大きいスイッチングレギ
ュレータ１３を使用し、ＣＰＵ１４に動作に必要な電流
量を確実に供給するようにする。
【００２７】なお、上記図１ではチャージポンプ１２と
スイッチングレギュレータ１３とを切換える回路とし
て、連動動作する２つのスイッチ１１ａ，１１ｂからな
るアナログスイッチ部１１を用いるものとして説明した
が、これに限ることなく、図３に示すように２つのスイ
ッチングトランジスタであるトランジスタＴＲ１，ＴＲ
２を用いて構成するようにしてもよい。
スイッチングレギュレータ１３とを切換える回路とし
て、連動動作する２つのスイッチ１１ａ，１１ｂからな
るアナログスイッチ部１１を用いるものとして説明した
が、これに限ることなく、図３に示すように２つのスイ
ッチングトランジスタであるトランジスタＴＲ１，ＴＲ
２を用いて構成するようにしてもよい。
【００２８】すなわち図３は、上記図１の構成中のアナ
ログスイッチ部１１に代えてスイッチング動作する２つ
のトランジスタＴＲ１，ＴＲ２を用いた場合の昇圧回路
の構成を例示するものであり、アナログスイッチ部１１
以外は上記図１に示したものと同様であるので、同一部
分には同一符号を付してその説明は省略する。
ログスイッチ部１１に代えてスイッチング動作する２つ
のトランジスタＴＲ１，ＴＲ２を用いた場合の昇圧回路
の構成を例示するものであり、アナログスイッチ部１１
以外は上記図１に示したものと同様であるので、同一部
分には同一符号を付してその説明は省略する。
【００２９】しかして、二次電池ＢＴのプラス側端子が
ＰＮＰタイプのトランジスタＴＲ１のエミッタ及び直接
スイッチングレギュレータ１３の電圧入力端子Ｖin２と
接続され、二次電池ＢＴのマイナス側端子がＮＰＮタイ
プのトランジスタＴＲ２のエミッタ及び直接チャージポ
ンプ１２の接地入力端子と接続される。
ＰＮＰタイプのトランジスタＴＲ１のエミッタ及び直接
スイッチングレギュレータ１３の電圧入力端子Ｖin２と
接続され、二次電池ＢＴのマイナス側端子がＮＰＮタイ
プのトランジスタＴＲ２のエミッタ及び直接チャージポ
ンプ１２の接地入力端子と接続される。
【００３０】さらに、トランジスタＴＲ１のコレクタは
チャージポンプ１２の電圧入力端子Ｖin１と接続され、
トランジスタＴＲ２のコレクタはスイッチングレギュレ
ータ１３の接地入力端子と接続される。
チャージポンプ１２の電圧入力端子Ｖin１と接続され、
トランジスタＴＲ２のコレクタはスイッチングレギュレ
ータ１３の接地入力端子と接続される。
【００３１】そして、チャージポンプ１２の電圧出力端
子Ｖout １がダイオードＤ１を介して、スイッチングレ
ギュレータ１３の電圧出力端子Ｖout ２がダイオードＤ
２を介して共に負荷であるＣＰＵ１４と接続される。こ
のＣＰＵ１４から出力される切換制御信号は上記トラン
ジスタＴＲ１，ＴＲ２それぞれのベースに与えられる。
子Ｖout １がダイオードＤ１を介して、スイッチングレ
ギュレータ１３の電圧出力端子Ｖout ２がダイオードＤ
２を介して共に負荷であるＣＰＵ１４と接続される。こ
のＣＰＵ１４から出力される切換制御信号は上記トラン
ジスタＴＲ１，ＴＲ２それぞれのベースに与えられる。
【００３２】上記のような構成にあって、ＣＰＵ１４の
低速動作時にはそのＣＰＵ１４が出力する切換制御信号
（ＬＯＷ）によりトランジスタＴＲ１がオン、トランジ
スタＴＲ２がオフとなり、スイッチングレギュレータ１
３に代えてチャージポンプ１２が選択されたこととな
り、二次電池ＢＴからの供給電圧がチャージポンプ１２
によって昇圧されてＣＰＵ１４へ供給されることにな
る。
低速動作時にはそのＣＰＵ１４が出力する切換制御信号
（ＬＯＷ）によりトランジスタＴＲ１がオン、トランジ
スタＴＲ２がオフとなり、スイッチングレギュレータ１
３に代えてチャージポンプ１２が選択されたこととな
り、二次電池ＢＴからの供給電圧がチャージポンプ１２
によって昇圧されてＣＰＵ１４へ供給されることにな
る。
【００３３】そのため、電力変換効率が非常に良好な昇
圧手段であるチャージポンプ１２により、無駄な電力消
費が少なく、容量に制限のある二次電池ＢＴの電力を有
効に使用することができる。
圧手段であるチャージポンプ１２により、無駄な電力消
費が少なく、容量に制限のある二次電池ＢＴの電力を有
効に使用することができる。
【００３４】一方、ＣＰＵ１４の高速動作時にはそのＣ
ＰＵ１４の出力する切換制御信号（ＨＩＧＨ）によりト
ランジスタＴＲ２がオン、トランジスタＴＲ１がオフと
なり、チャージポンプ１２に代えてスイッチングレギュ
レータ１３が選択されたこととなり、二次電池ＢＴから
の供給電圧がスイッチングレギュレータ１３によって昇
圧されてＣＰＵ１４へ供給されることになる。
ＰＵ１４の出力する切換制御信号（ＨＩＧＨ）によりト
ランジスタＴＲ２がオン、トランジスタＴＲ１がオフと
なり、チャージポンプ１２に代えてスイッチングレギュ
レータ１３が選択されたこととなり、二次電池ＢＴから
の供給電圧がスイッチングレギュレータ１３によって昇
圧されてＣＰＵ１４へ供給されることになる。
【００３５】したがって、動作クロックを高速化し、あ
るいは内部キャッシュメモリを容量一杯に動作させるな
どしてＣＰＵ１４が高速動作しなければならない場合に
は、昇圧手段として出力電流量の大きいスイッチングレ
ギュレータ１３を使用し、ＣＰＵ１４の動作に必要な電
流量を確実に供給するようにする。
るいは内部キャッシュメモリを容量一杯に動作させるな
どしてＣＰＵ１４が高速動作しなければならない場合に
は、昇圧手段として出力電流量の大きいスイッチングレ
ギュレータ１３を使用し、ＣＰＵ１４の動作に必要な電
流量を確実に供給するようにする。
【００３６】なお、上記実施の形態では、低速／高速で
切換えて動作する対象負荷としてパーソナルコンピュー
タ等に搭載されるＣＰＵ１４を用いた場合を例示し、こ
のＣＰＵ１４自らが出力する切換制御信号によりチャー
ジポンプ１２とスイッチングレギュレータ１３とを選択
切換するものとして説明したが、異なる電流量で動作す
る負荷であればその対象はＣＰＵに限らず、他のもので
あってもよいことは勿論である。その他、本発明はその
要旨を逸脱しない範囲内で種々変形可能であるものとす
る。
切換えて動作する対象負荷としてパーソナルコンピュー
タ等に搭載されるＣＰＵ１４を用いた場合を例示し、こ
のＣＰＵ１４自らが出力する切換制御信号によりチャー
ジポンプ１２とスイッチングレギュレータ１３とを選択
切換するものとして説明したが、異なる電流量で動作す
る負荷であればその対象はＣＰＵに限らず、他のもので
あってもよいことは勿論である。その他、本発明はその
要旨を逸脱しない範囲内で種々変形可能であるものとす
る。
【００３７】
【発明の効果】以上に述べた如く本発明によれば、でき
得る限り昇圧動作の無駄な電力消費を避け、電源電池を
有効に使用することが可能な昇圧回路を提供することが
できる。
得る限り昇圧動作の無駄な電力消費を避け、電源電池を
有効に使用することが可能な昇圧回路を提供することが
できる。
【図１】本発明の実施の一形態に係る回路構成を例示す
るブロック図。
るブロック図。
【図２】図１のチャージポンプの具体回路構成を例示す
る図。
る図。
【図３】同実施の形態に係る他の回路構成を例示するブ
ロック図。
ロック図。
【図４】一般的な昇圧回路の構成を例示する図。
１１…アナログスイッチ部 １２…チャージポンプ １３…スイッチングレギュレータ １４…ＣＰＵ １１ａ，１１ｂ，ＳＷ１，ＳＷ２…（アナログ）スイッ
チ ＢＴ…二次電池 ＬＤ…負荷 ＳＴ…スイッチングトランジスタ ＴＲ１，ＴＲ２…トランジスタ
チ ＢＴ…二次電池 ＬＤ…負荷 ＳＴ…スイッチングトランジスタ ＴＲ１，ＴＲ２…トランジスタ
Claims (2)
- 【請求項１】 スイッチングトランジスタを用いたスイ
ッチングレギュレータでなり、電源電圧を所定電圧まで
昇圧する第１の昇圧手段と、 間欠的に電源電圧に直列接続されるコンデンサを用いた
チャージポンプでなり、上記第１の昇圧手段より小さい
電流量で上記電源電圧を上記所定電圧まで昇圧する第２
の昇圧手段と、 負荷の消費電流量に応じて上記第１の昇圧回路及び第２
の昇圧回路のいずれか一方を切換選択する切換手段とを
具備したことを特徴とする昇圧回路。 - 【請求項２】 上記負荷は低速／高速モードを有するＣ
ＰＵでなり、上記切換手段は上記ＣＰＵから送られてく
る低速／高速動作切換信号に対応して２つの昇圧回路の
いずれか一方を切換選択することを特徴とする請求項１
記載の昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30150595A JPH09149629A (ja) | 1995-11-20 | 1995-11-20 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30150595A JPH09149629A (ja) | 1995-11-20 | 1995-11-20 | 昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09149629A true JPH09149629A (ja) | 1997-06-06 |
Family
ID=17897730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30150595A Pending JPH09149629A (ja) | 1995-11-20 | 1995-11-20 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09149629A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004089196A1 (ja) * | 2003-04-01 | 2004-10-21 | Olympus Corporation | 被検体内情報取得装置 |
| JP2004334197A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Oled Co Ltd | ディスプレイパネルの駆動装置 |
| JP2006254685A (ja) * | 2005-02-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JP2007508793A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ブーストコンバータ |
| US7796125B2 (en) | 2004-09-27 | 2010-09-14 | Seiko Epson Corporation | Voltage supply circuit, power supply circuit, display driver, electro-optic device, and electronic apparatus |
| JP2011514119A (ja) * | 2008-03-10 | 2011-04-28 | クゥアルコム・インコーポレイテッド | 先の動作からの残留電圧を用いてその後の動作のバイアス電圧を確立するシステム及び方法 |
-
1995
- 1995-11-20 JP JP30150595A patent/JPH09149629A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004089196A1 (ja) * | 2003-04-01 | 2004-10-21 | Olympus Corporation | 被検体内情報取得装置 |
| US8041422B2 (en) | 2003-04-01 | 2011-10-18 | Olympus Corporation | In-body information acquiring apparatus and power-supply circuit |
| JP2004334197A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Oled Co Ltd | ディスプレイパネルの駆動装置 |
| JP2007508793A (ja) * | 2003-10-13 | 2007-04-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ブーストコンバータ |
| US7796125B2 (en) | 2004-09-27 | 2010-09-14 | Seiko Epson Corporation | Voltage supply circuit, power supply circuit, display driver, electro-optic device, and electronic apparatus |
| JP2006254685A (ja) * | 2005-02-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JP2011514119A (ja) * | 2008-03-10 | 2011-04-28 | クゥアルコム・インコーポレイテッド | 先の動作からの残留電圧を用いてその後の動作のバイアス電圧を確立するシステム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7288854B2 (en) | Power linear and switching regulators commonly controlled for plural loads | |
| US6756772B2 (en) | Dual-output direct current voltage converter | |
| JP4471978B2 (ja) | スイッチング電源制御回路およびスイッチング電源装置ならびにそれを用いた電子機器 | |
| JPH05236650A (ja) | 電源装置 | |
| JP2009171694A (ja) | 充電装置 | |
| JP2002112457A (ja) | 電源供給装置 | |
| WO2007011370A1 (en) | Dual-input dc-dc converter with integrated ideal diode function | |
| US7274577B2 (en) | Electronic instrument having booster circuit | |
| JP3661856B2 (ja) | 降圧ｄｃ／ｄｃコンバータ | |
| US12484124B2 (en) | Boost converter power stage circuit | |
| US6597155B2 (en) | Highly efficient self-oscillation boost DC/DC converter | |
| US7095216B2 (en) | Power supply method and apparatus | |
| JPH09149629A (ja) | 昇圧回路 | |
| US5565762A (en) | DC/DC converter and audio device incorporating the same | |
| WO2002099947A1 (en) | Power unit and method for power supply of power unit | |
| JP3132614B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP3952214B2 (ja) | バッテリ寿命を延ばす電子装置 | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| JPH0678527A (ja) | 駆動電圧供給装置とその集積回路 | |
| JP3140308B2 (ja) | 昇圧型チョッパレギュレータ | |
| JP4511287B2 (ja) | 昇圧型スイッチングレギュレータ回路 | |
| JP2000134812A (ja) | 電子携帯機器 | |
| JP2860405B2 (ja) | Ｌｅｄ駆動回路 | |
| US20060214646A1 (en) | Time sharing inductor in DC-DC converter | |
| JP3001498B2 (ja) | 両電源駆動ｉｃ回路 |