JPH09157U - ディジタルサンプル用復号回路 - Google Patents

ディジタルサンプル用復号回路

Info

Publication number
JPH09157U
JPH09157U JP007109U JP710996U JPH09157U JP H09157 U JPH09157 U JP H09157U JP 007109 U JP007109 U JP 007109U JP 710996 U JP710996 U JP 710996U JP H09157 U JPH09157 U JP H09157U
Authority
JP
Japan
Prior art keywords
clock
transform
digital
decoding
interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP007109U
Other languages
English (en)
Inventor
オージェ ロベール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH09157U publication Critical patent/JPH09157U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 （修正有） 【課題】直線性補間を差分ＰＣＭ信号の処理に適合させ
ると共に受信信号の再生の高速化を計る。 【解決手段】クロックＨ１により決まる速度で送信され
た初期信号のＮ点を規定し、且つ初期信号の２つの連続
するサンプル間でｐビットに符号化された絶対差分ｄa
を規定するディジタルサンプルがｒビット（ｒ＜ｐ）に
トランスコードされるディジタルサンプル用復号回路６
において、差分ＰＣＭ復号手段により特定の補間兼トラ
ンスコーディング配置１２に周期Ｔ１のクロックに従っ
て受信された変換符号化ディジタルサンプルから、逆変
換符号化を行い、絶対差分を数ｎ（ｎは１より大きな偶
数）で除算して得たディジタルサンプルｄａｄを発生さ
せることにより変換符号化及び直線性補間を組合わせて
変換符号化し、ディジタルサンプルを変換符号化速度Ｔ
２＝Ｔ１／ｎよりも速い速度で加算器内で処理して復号
化差分ＰＣＭ信号のＭ点（Ｍ＞Ｎ）を再生し、補充点を
直線性補間により得る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は差分パルス符号変調（ＤＰＣＭ）を用い、クロックＨ１により決まる 速度で送信機により送信された初期信号のＮ点を規定し、且つ各々が前記初期信 号の２つの連続するサンプル間でｐビットに符号化された絶対差分ｄa を規定す るディジタルサンプルがｒビット（ｒ＜ｐ）にトランスコード（変換符号化）さ れるように構成されたディジタルサンプル用復号回路に関するものである。
【０００２】
【従来の技術】
かかる復号回路は、バルクメモリに記憶されるか又は無線チヤンネルを経て伝 送されるディジタルデータを処理する受信段に使用する。
【０００３】 この種の復号回路は、エル・アール・ラビナー，アール・ダブリュー・シェフ ァーによる著書“ディジタル プロセッシング オブ スピーチ シグナルズ” プレンティス- ホール インコーポレーテッド, イングルウッド クリフス, ニ ュージャーシー, 第２０８頁等から既知である。差分パルス符号変調（ＤＰＣＭ ）は、２つのディジタル的に符号化された隣接サンプル間の値の差を記憶又は伝 送に用いるディジタル符号化技術である。ｑビットに符号化された２つの順次の ディジタルデータ間の変化はｐビットにトランスコード（変換符号化）されたデ ィジタルサンプル（ここにｐはｑよりも小さくして伝送に必要なディジタル情報 の速度を減少し得るようにする）の形態で伝送された値によって測定表示する。
【０００４】 受信回路によって逆変換を行う。即ちこれによって受信ディジタルサンプルｄ a により表わされる値を前に測定された値に順次加えるようにする。これらサン プルｄa を適宜符号化して、受信段では復号回路がトランスコーディング部材及 びその後段の加算器を有し、この加算器の出力側をその一方の入力側に結合して 全体が伝送時に規定された速度と同一速度で作動し得るようにする。
【０００５】 これがため、先ず受信回路によって、フィルタ処理後の信号を再構成してこれ を使用し得るようにする。この結果、構成が複雑となりしかも特にフィルタ処理 用の多数の論理機能を必要とする。従って各動作時に用いられる論理層の数によ って復号回路の動作速度が所定の如く制限されるようになる。
【０００６】
【考案が解決しようとする課題】
又、伝送時にＮ点で規定した初期信号は受信時に復号後Ｎ点で得られるように なる。一般にこの信号は信号の再生時の不規則性を除去するフィルタ処理によっ て平滑化する。ディジタル信号を処理するためには追加のサンプルを発生させる ことにより出力サンプルの再生速度を増大させることが提案されている。この手 段は、例えば英国特許明細書第２０７８４０６号においてＰＣＭ信号のような異 なる信号により達成している。この英国特許明細書には直線性補間回路が記載さ れており、この直線性補間回路は巡回フィルタと、補間回路の出力側が入力側の 速度よりもＮ倍速い速度で作動するＮ除算回路とを含んでいる。しかし、上述し た回路は差分ＰＣＭ信号に対しては全く使用されない。
【０００７】 差分ＰＣＭ符号化を行う用途では、再生信号を著しく劣化することなく差分Ｐ ＣＭ符号化によって送信すべきディジタル速度を十分に減少することを利用し、 これはバルクメモリの場合又は無線チヤンネル伝送の場合に極めて重要である。
【０００８】 本考案の目的は、トランスコーディング動作およびフィルタ動作を組合せるこ とにより直線性補間を差分ＰＣＭ信号の処理に適合させると共に受信信号の再生 に用いる論理層の数を減少させることにより高速化を計るようにしたディジタル サンプル用差分ＰＣＭ復号回路を提供せんとするにある。
【０００９】 本考案の他の目的は論理層の数従って論理関数の数を減少させることにより復 号回路を構成する集積回路の形成に必要な結晶表面を縮小せんとするにある。
【００１０】
【課題を解決するための手段】 本考案は、差分パルス符号変調（ＤＰＣＭ）を用い、クロックＨ１により決ま る速度で送信機により送信された初期信号のＮ点を規定し、且つ各々が前記初期 信号の２つの連続するサンプル間でｐビットに符号化された絶対差分ｄa を規定 するディジタルサンプルがｒビット（ｒ＜ｐ）にトランスコード（変換符号化） されるように構成されたディジタルサンプル用復号回路において、差分ＰＣＭ復 号手段を具え、これにより特定の補間兼トランスコーディング（変換符号化）配 置に周期Ｔ１のクロックＨ１に従って受信された変換符号化ディジタルサンプル から、逆変換符号化を行い且つ前記絶対差分ｄa を数ｎ（ｎは１より大きな偶数 ）で除算して得たディジタルサンプルを発生させることにより変換符号化及び直 線性補間を組合わせて変換符号化され且つ除算されたディジタルサンプルｄa ｄ ＝ｄa ／ｎを形成し、これらディジタルサンプルｄａｄを周期Ｔ２のクロックＨ ２により決まる変換符号化速度Ｔ２＝Ｔ１／ｎよりも速い速度で加算器内で処理 して復号化差分ＰＣＭ信号のＭ点（Ｍ＞Ｎ）を再生し、補充点を直線性補間によ り得るようにしたことを特徴とする。
【００１１】 信号を正しく再生するためには、送信すべき最大周波数に関連する低い制限速 度で、即ち信号の通過帯域で信号をサンプルする必要がある。かようにサンプリ ング周波数を最小とすることによって、論理的には最小数のサンプルによって初 期信号を再生し得るようにする。次いで、かくして再生した信号を濾波する。本 考案では連続して受信する２つのディジタルサンプル間に直線性補間を施すこと によりフィルタ動作を達成し、この直線性補間は、実際の差分ＰＣＭ復号動作中 行って増分値を連続的に加算し得るようにする。本考案によればこの増分値を、 使用する補間ファクタによって決めるようにする。この補間ファクタによって、 送信端におけるクロックＨ１及び復号回路６の最終段におけるクロックＨ２の周 期Ｔ１及びＴ２の比を決めるようにする。例えばこの比をＴ２＝Ｔ１／ｎとし、 ここにｎは１より大きな値とする。送信機により送信された増分値をｄａとする と、各周期Ｔ２中に連続して加算された増分値はｄａｄ＝ｄａ／ｎとなる。これ がため、このループによって次式に従って各周期Ｔ１中増分値ｄａ／ｎをｎ回加 算し、次いで次の周期Ｔ１中他の増分値ｄａ／ｎをｎ回連続的に加算する。 ・期間Ｔ１のシーケンス（ｉ−１） Ｘ(i-1,0) ＋dad(i-1)＝Ｘ(i-1,1) Ｘ(i-1,1) ＋dad(i-1)＝Ｘ(i-1,2) ------------------------------------ Ｘ(i-1,n) ＋dad(i-1)＝Ｘ(i, 0) ・期間Ｔ１のシーケンス（ｉ−１） Ｘ(i,0) ＋dad(i)＝Ｘ(i,1) ------------------------------------ Ｘ(i,n) ＋dad(i)＝Ｘ(i＋1,0)
【００１２】 これらの動作全部を順次に実行するためにはディジタルサンプルを双安定マル チバイブレータに任意に記憶する必要がある。
【００１３】 これがため、本考案による復号回路の差分ＰＣＭ復号手段は、ラッチ回路Ｂ１ を具え、これによりクロックＨ１の制御のもとで、受信差分ＰＣＭサンブルを記 憶すると共にこれらサンプルを変換符号化兼補間配置に送信し、これにより前記 変換符号化され且つ除算されたサンプルを、周期Ｔ１を有しクロックＨ１に対し 遅延されたクロックＨ３により制御されるラッチ回路Ｂ２に供給し、ほかに加算 器を具え、該加算器はその第１入力側に前記ラッチ回路Ｂ２からデータを受け、 その加算結果を、クロックＨ２により制御され、そのデータをループ構成に従っ て加算器の第２入力側に伝送するラッチ回路Ｂ３に供給し、加算器の出力側は周 期Ｔ２を有し且つクロックＨ２に対し遅延されたクロックＨ４により制御される ラッチ回路Ｂ４に接続し、これにより復号化差分ＰＣＭ信号を発生し得るように する。
【００１４】 ディジタルサンプルｄａはｐビットに符号化し、次いでｒビット（ｒ＜ｐ）に トランスコードして復号回路に伝送されるようにする。本考案によるトランスコ ーディング兼補間配置によって振幅ｄa ｄ＝ｄa ／ｎのサンプルを発生し、この 振幅をｐビットより大きな数に符号化して動作中十分な精度が得られるようにす る。このビットの数を（ｐ＋ｓ）に等しくし、即ちｓ個のビットを加算し、この 際、ｓは２の羃数とし、従ってｎは２s より小さいか又はこれに等しくなるよう にする。
【００１５】 図面につき本考案を説明する。 図１に示す本考案による符号化及び補間法では再生すべき信号を曲線５で示す 。ディジタルサンプルを用い、これを復号すると復号回路の出力側にはディジタ ルサンプルｄａが現れ、これらを順次加算することにより曲線５の諸点Ｘ(i-1,0 ),Ｘ(i,0) …が再生されるようになる。本考案復号回路によれば、中間点、図１ では例えば点Ｘ （i-1,1)を決めることができ、ｎ＝２以上の場合には一般にｎ −１個の中間点Ｘ(i-1,n-1) を決めることができる。
【００１６】 図２にブロック図で示す復号回路６は双安定マルチバイブレータＢ１ １１を 具え、これによってクロックＨ１の制御のもとで、接続ライン10に存在し且つｒ ビットに符号化されたトランスコーデッドディジタルサンプルｄａの符号を記憶 し得るようにする。これら符号をトランスコーディング兼補間配置12に供給し、 これによりその出力側に値ｄａ／ｎのトランスコードされ且つ除算されたサンプ ルを発生させるようにする。このトランスコーディング兼補間は例えばリードオ ンリメモリにより実行し、このメモリではトランスコードされたサンプルｄａの 符号を前に記憶されたサンプルｄａ／ｎの読出し用のアドレスとして用いる。又 このトランスコーディング兼補間をランダムアクセスメモリ又はプログラマブル 論理回路網により実行することもできる。このトランスコーディング兼補間は例 えば次に示すように実行することができる。
【００１７】
【表１】
【００１８】 各サンプルｄａｄ＝ｄａ／ｎは、周期Ｔ１中クロックＨ３により制御されるラ ッチ回路Ｂ２ 13に記憶する。このラッチ回路Ｂ２ １３の出力側を加算器15の 一方の入力側に接続し、加算器の出力側は、クロックＨ２により制御され値Ｓｉ を発生するラッチ回路Ｂ３ １４を経て加算器の他方の入力側に接続する。又加 算器15の出力側は、クロックＨ４により制御され、（ｐ＋ｓ）ビットに符号化さ れた最終結果Ｓｉ＋ｄａｄｉを接続ライン17に供給するラッチ回路Ｂ４ １６に も接続する。
【００１９】 これがため、ラッチ回路11及び13によって各周期Ｔ１中そのデータを記憶する と共にラッチ回路14及び16によって各周期Ｔ２中そのデータを記憶し得るように する。
【００２０】 補間ファクタを２とした場合の復号回路の時間ダイヤグラムを図３に示す。こ の場合クロックＨ２の周期Ｔ２をクロックＨ１の周期Ｔ１の２分の１とする。受 信したディジタルサンプル符号Ｃi は例えばクロックＨ１の立上り縁中ラッチ回 路11にサンプルＤｉとして記憶する。これら符号はクロックＨ３の立上り縁中サ ンプルｄａｄｉとしてトランスコードし且つ記憶する。サンプルＳｉはクロック Ｈ２の立上り縁中記憶し、その加算結果Ｓi ＋ｄa ｄi をクロックＨ４の立上り 縁中供給する。
【００２１】 本考案復号回路はテレビジョン規準に従って輝度信号Ｙ及び色差信号Ｒ−Ｙを 処理するために用いることができる。この目的のため、本考案では３個の復号回 路を用いてこれら信号を同時に処理する。かかる復号回路は、例えば家庭用コン ピュータその他の型のコンピュータに用いられるディジタル符号化画像表示装置 に使用する。又、これら復号回路は差分ＰＣＭ復号技術を用いる任意の画像表示 装置又は任意のオーディオ装置に使用することもできる。
【００２２】 図４は本考案復号回路を２個具える画像フェイディング回路をブロック図で示 す。 フェイディングすることにより順次に表示する必要のある２つの異なるイメー ジからの信号が入力接続ライン１０1 及び１０2 に到来すると、これら信号を復 号回路６1 及び６2 に供給する。フェイディングを行うためにはトランスコーデ ィング配置１２1 及び１２2 によって減衰係数ｋおよび１−ｋだけ夫々修正され た値ｄa ／ｎを発生させる。フェイディングを行う必要のある時間中係数ｋ及び １−ｋを、係数ｋに対しては１から０に修正すると同時に係数１−ｋに対しては ０から１に修正する。この修正は、ランダムアクセスメモリをトランスコーディ ング兼補間配置１２1 および１２2 として用いることによって達成することがで き、これらランダムアクセスメモリは制御装置１８により新たな係数ｋおよび１ −ｋだけ毎回修正した値に規則正しく再充電する。
【００２３】 他の方法によれば、トランスコーディング兼補間配置１２1 及び１２2 を、制 御装置１８により選択された修正値を供給するプログラマブル論理回路網とする 。
【００２４】 これら２つの方法によれば、復号回路６1 及び６2 により供給されるデータを 加算器１９で加算し、加算器１９によって次式に従って２つの入力接続ライン１ ０1 及び１０2 に存在する信号Ｍ1 及びＭ2 の重み付き和に等しい信号を発生し 得るようにする。 Ｓ＝ｋ・Ｍ1 ＋（１−ｋ）Ｍ2 この係数ｋは画像表示毎に変化し、従ってフェイディング効果を得ることができ る。
【図面の簡単な説明】
【図１】図１は本考案による復号兼補間方法を示す説明
図である。
【図２】図２は本考案復号回路の構成を示すブロック図
である。
【図３】図３はｎ＝２とした場合の復号回路の作動を説
明するための波形図である。
【図４】図４は本考案復号回路を２個具えるフェイディ
ング回路の構成を示すブロック図である。
【符号の説明】
６，６1 ，６2 復号回路 １０，１０1 ，１０2 接続ライン １１ 双安定マルチバイブレータ（ラッチ回路） １２，１２1 ，１２2 トランスコーディング兼補間配
置 １３，１４，１６ ラッチ回路 １５，１９ 加算器 １７，１７1 ，１７2 接続ライン １８ 制御装置 Ｈ1 〜Ｈ4 …クロック

Claims (5)

    【実用新案登録請求の範囲】
  1. 【請求項１】 差分パルス符号変調（ＤＰＣＭ）を用
    い、クロックＨ１により決まる速度で送信機により送信
    された初期信号のＮ点を規定し、且つ各々が前記初期信
    号の２つの連続するサンプル間でｐビットに符号化され
    た絶対差分ｄaを規定するディジタルサンプルがｒビッ
    ト（ｒ＜ｐ）にトランスコード（変換符号化）されるよ
    うに構成されたディジタルサンプル用復号回路におい
    て、差分ＰＣＭ復号手段（６）を具え、これにより特定
    の補間兼トランスコーディング（変換符号化）配置（１
    ２）に周期Ｔ１のクロックＨ１に従って受信された変換
    符号化ディジタルサンプルから、逆変換符号化を行い且
    つ前記絶対差分ｄa を数ｎ（ｎは１より大きな偶数）で
    除算して得たディジタルサンプルを発生させることによ
    り変換符号化及び直線性補間を組合わせて変換符号化さ
    れ且つ除算されたディジタルサンプルｄa ｄ＝ｄa ／ｎ
    を形成し、これらディジタルサンプルｄａｄを周期Ｔ２
    のクロックＨ２により決まる変換符号化速度Ｔ２＝Ｔ１
    ／ｎよりも速い速度で加算器内で処理して復号化差分Ｐ
    ＣＭ信号のＭ点（Ｍ＞Ｎ）を再生し、補充点を直線性補
    間により得るようにしたことを特徴とするディジタルサ
    ンプル用復号回路。
  2. 【請求項２】 差分ＰＣＭ復号手段は、ラッチ回路Ｂ１
    を具え、これによりクロックＨ１の制御のもとで、受信
    差分ＰＣＭサンブルを記憶すると共にこれらサンプルを
    変換符号化兼補間配置に送信し、これにより前記変換符
    号化され且つ除算されたサンプルを、周期Ｔ１を有しク
    ロックＨ１に対し遅延されたクロックＨ３により制御さ
    れるラッチ回路Ｂ２に供給し、ほかに加算器を具え、該
    加算器はその第１入力側に前記ラッチ回路Ｂ２からデー
    タを受け、その加算結果を、クロックＨ２により制御さ
    れ、そのデータをループ構成に従って加算器の第２入力
    側に伝送するラッチ回路Ｂ３に供給し、加算器の出力側
    は周期Ｔ２を有し且つクロックＨ２に対し遅延されたク
    ロックＨ４により制御されるラッチ回路Ｂ４に接続し、
    これにより復号化差分ＰＣＭ信号を発生するようにした
    ことを特徴とする請求項１記載の復号回路。
  3. 【請求項３】 補間兼変換符号化配置は、ｐビットに符
    号化された各ディジタルサンプルに対し、ｐ＋ｓビット
    に符号化された変換符号化且つ除算ディジタルサンプル
    ｄa ｄ＝ｄa ／ｎを発生（ここにｓは２の第１羃とし、
    従ってｎは２s に等しいかこれよりも小さい）するよう
    にしたことを特徴とする請求項２記載の復号回路。
  4. 【請求項４】 ディジタルサンプルｄa ｄを補間兼変換
    符号化配置に記憶し、 この補間兼変換符号化配置を受信
    変換符号化サンプルによりアドレスされたリードオンリ
    メモリ、ランダムアクセスメモリ又はプログラマブル論
    理回路網としたことを特徴とする請求項３記載の復号回
    路。
  5. 【請求項５】 差分パルス符号変調（ＤＰＣＭ）を用
    い、クロックＨ１により決まる速度で送信機により送信
    された初期信号のＮ点を規定し、且つ各々が前記初期信
    号の２つの連続するサンプル間でｐビットに符号化され
    た絶対差分ｄaを規定するディジタルサンプルがｒビッ
    ト（ｒ＜ｐ）にトランスコード（変換符号化）されるれ
    るように構成されたディジタルサンプル用復号回路を具
    えるフェイディング回路において、該フェイディング回
    路は少なくとも２つの復号回路を具え、各復号回路は、
    差分ＰＣＭ復号手段（６）を有し、これにより特定の補
    間兼トランスコーディング（変換符号化）配置（12）に
    周期Ｔ１のクロックＨ１に従って受信された変換符号化
    ディジタルサンプルから、逆変換符号化を行い且つ前記
    絶対差分ｄa を数ｎ（ｎは１より大きな整数）で除算し
    て得たディジタルサンプルを発生させることにより変換
    符号化及び直線性補間を組合わせて変換符号化され且つ
    除算されたディジタルサンプルｄa ｄ＝ｄa/n を形成
    し、これらディジタルサンプルｄａｄを周期Ｔ２のクロ
    ックＨ２により決まる変換符号化速度Ｔ２＝Ｔ１/nより
    も速い速度で加算器内で処理して復号化差分ＰＣＭ信号
    のＭ値（Ｍ＞Ｎ）を再生し、補充値を直線性補間により
    得るようにし、前述したように２つの復号回路は２つの
    個別の信号経路に配設し、他に、可変係数ｋにより修正
    し得る第１の再生値を発生する第１の補間兼変換符号化
    配置を設けた少なくとも１つの第１復号回路を具える第
    １経路と; 可変係数1-k により同時に修正し得る第２の
    再生値を発生する第２の補間兼変換符号化配置を設けた
    少なくとも１つの第２復号回路を具える第２経路とを具
    え、前記係数ｋおよび係数1-k は制御装置により係数ｋ
    に対して値０及び１間で規則正しく、 及び係数1-k に対
    して値１及び０間で同時に修正可能とし、 更にフェイデ
    ィング法に従って前記両経路から供給された信号を加算
    する加算器を具えることを特徴とするフェイディング回
    路。
JP007109U 1986-02-14 1996-07-22 ディジタルサンプル用復号回路 Pending JPH09157U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8602026A FR2594612B1 (fr) 1986-02-14 1986-02-14 Circuit de decodage d'echantillons numeriques en micd
FR8602026 1986-02-14

Publications (1)

Publication Number Publication Date
JPH09157U true JPH09157U (ja) 1997-03-28

Family

ID=9332136

Family Applications (2)

Application Number Title Priority Date Filing Date
JP62030713A Pending JPS62193332A (ja) 1986-02-14 1987-02-14 デイジタルサンプル用復号回路
JP007109U Pending JPH09157U (ja) 1986-02-14 1996-07-22 ディジタルサンプル用復号回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP62030713A Pending JPS62193332A (ja) 1986-02-14 1987-02-14 デイジタルサンプル用復号回路

Country Status (5)

Country Link
US (1) US4775986A (ja)
EP (1) EP0234640B1 (ja)
JP (2) JPS62193332A (ja)
DE (1) DE3774588D1 (ja)
FR (1) FR2594612B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606756B2 (ja) * 1990-10-22 1997-05-07 財団法人鉄道総合技術研究所 ディジタル信号伝送装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3598908A (en) * 1968-08-30 1971-08-10 Ampex Digitally controlled lap dissolver
GB1344312A (en) * 1971-08-27 1974-01-23 Post Office Digital encoding system
JPS5411661B2 (ja) * 1971-09-07 1979-05-16
FR2386941A1 (fr) * 1977-04-04 1978-11-03 Trt Telecom Radio Electr Dispositif de traitement d'un signal numerique delta, destine notamment au decodage de ce signal
FR2443769A2 (fr) * 1978-12-08 1980-07-04 Telediffusion Fse Compression et expansion (quantification) de signaux numeriques de television a codage differentiel
FR2460580A1 (fr) * 1979-06-29 1981-01-23 France Etat Dispositif pour le suivi et l'estimation recursive de l'etat local des contours d'images et application a la prediction adaptative en codage differentiel de signaux de television
US4313173A (en) * 1980-06-10 1982-01-26 Bell Telephone Laboratories, Incorporated Linear interpolator
US4438452A (en) * 1981-05-11 1984-03-20 Rca Corporation Transcoder for sampled television signals
JPS5854746A (ja) * 1981-09-28 1983-03-31 Hitachi Ltd デジタル補間回路
US4449143A (en) * 1981-10-26 1984-05-15 Rca Corporation Transcodeable vertically scanned high-definition television system
JPS58161594A (ja) * 1982-03-19 1983-09-26 Toshiba Corp カラ−テレビジヨン信号変換回路
JPS59103423A (ja) * 1982-12-06 1984-06-14 Nippon Telegr & Teleph Corp <Ntt> Ａｄｐｃｍ−ｐｃｍ変換装置

Also Published As

Publication number Publication date
EP0234640B1 (fr) 1991-11-21
US4775986A (en) 1988-10-04
FR2594612A1 (fr) 1987-08-21
JPS62193332A (ja) 1987-08-25
DE3774588D1 (de) 1992-01-02
EP0234640A1 (fr) 1987-09-02
FR2594612B1 (fr) 1991-05-31

Similar Documents

Publication Publication Date Title
US4907081A (en) Compression and coding device for video signals
SU1581230A3 (ru) Устройство кодировани параметров элементов изображени и устройство декодировани параметров элементов изображени
US4144543A (en) Predictive codec capable of selecting one of at least three prediction signals in two steps
JP2723969B2 (ja) Ｐｃｍデータの記録方法、再生方法及び装置
JPH046289B2 (ja)
US5594443A (en) D/A converter noise reduction system
AU632722B2 (en) Digital filter
JPS588777B2 (ja) デルタ変調装置
US5043809A (en) Encoding apparatus
US4107610A (en) Data transmission system using a sequential approximation encoding and decoding technique
JPH09157U (ja) ディジタルサンプル用復号回路
JPH11168388A (ja) 音声制御装置と音声制御方法とナビゲーションシステム
US4534037A (en) Method and apparatus for scrambled pulse-code modulation transmission or recording
US4306223A (en) Data handling system using a sequential approximation encoding and decoding technique
US4190824A (en) Data transmission system using a sequential approximation encoding and decoding technique
Sakane et al. Two-bit instantaneously adaptive delta modulation for pcm encoding
JP2506862B2 (ja) 適応形デルタ変調復号化装置
US20030182107A1 (en) Voice signal synthesizing method and device
JPS6036657B2 (ja) 符号化及び解読装置
JP2791016B2 (ja) 静止画像の符号化器
JP3186324B2 (ja) 量子化レベル算出方法及び装置
JP3319287B2 (ja) プリコーダ
JP2778629B2 (ja) 高能率符号化装置
JPH05308613A (ja) ディジタル特殊効果発生装置
JPS6276326A (ja) 符号復号器