JPH09159694A - Ｌｓｉテストプローブ装置 - Google Patents
Ｌｓｉテストプローブ装置Info
- Publication number
- JPH09159694A JPH09159694A JP7345870A JP34587095A JPH09159694A JP H09159694 A JPH09159694 A JP H09159694A JP 7345870 A JP7345870 A JP 7345870A JP 34587095 A JP34587095 A JP 34587095A JP H09159694 A JPH09159694 A JP H09159694A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- chip
- probe
- test probe
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 59
- 238000012360 testing method Methods 0.000 title claims abstract description 46
- 239000011521 glass Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 2
- 230000010354 integration Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】ＬＳＩを傷つけず、低価格で、位置合せを容易
化するとともに高集積化に対応できるＬＳＩテストプロ
ーブの提供。 【解決手段】ガラス基板と透明な異方導電性シート（Ａ
ＣＦ）を貼り合せてなるテストプローブ装置において、
ガラス基板のＡＣＦが貼り合わされた面に透明導電体か
らなる配線パターンが設けられ、プローブ部分は透明導
電体をフォトリソグラフィ技術で形成される。
化するとともに高集積化に対応できるＬＳＩテストプロ
ーブの提供。 【解決手段】ガラス基板と透明な異方導電性シート（Ａ
ＣＦ）を貼り合せてなるテストプローブ装置において、
ガラス基板のＡＣＦが貼り合わされた面に透明導電体か
らなる配線パターンが設けられ、プローブ部分は透明導
電体をフォトリソグラフィ技術で形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置（「ＬＳＩ」という）を検査する際に用いられるＬＳ
Ｉテストプローブ装置に関し、特にＬＳＩをウェハ状態
またはベアチップ状態でテストする際に好適とされるＬ
ＳＩテストプローブ装置に関する。
置（「ＬＳＩ」という）を検査する際に用いられるＬＳ
Ｉテストプローブ装置に関し、特にＬＳＩをウェハ状態
またはベアチップ状態でテストする際に好適とされるＬ
ＳＩテストプローブ装置に関する。
【０００２】
【従来の技術】近時、ＬＳＩを高密度に実装するため
に、ＬＳＩをケースに入れずに、電子回路基板に直接Ｌ
ＳＩチップを搭載するベアチップ実装法が広く採用され
るに至っている。
に、ＬＳＩをケースに入れずに、電子回路基板に直接Ｌ
ＳＩチップを搭載するベアチップ実装法が広く採用され
るに至っている。
【０００３】しかし、ベアチップはウェハ状態でテスト
された後、個々のチップに切り離されて供給されるの
で、切り離し後の品質は保証されない（ウェハプローバ
によるウェハ試験で良品とされてもベアチップが常に良
品状態を維持できるとは限らず信頼性の点で問題があ
る）。このため、ベアチップのテスト方法が、技術上の
課題となっている。
された後、個々のチップに切り離されて供給されるの
で、切り離し後の品質は保証されない（ウェハプローバ
によるウェハ試験で良品とされてもベアチップが常に良
品状態を維持できるとは限らず信頼性の点で問題があ
る）。このため、ベアチップのテスト方法が、技術上の
課題となっている。
【０００４】ＬＳＩは、通常モールド樹脂や、セラミッ
ク等のケースに封入されており、その入出力端子はケー
スの入出力ピン（リードピン）に接続されている。
ク等のケースに封入されており、その入出力端子はケー
スの入出力ピン（リードピン）に接続されている。
【０００５】ＬＳＩのテスト（パッケージへ封止後のテ
スト）はこの入出力ピンに対して行なえば良いので、Ｌ
ＳＩチップを何等傷つけることなく、テストすることが
できる。
スト）はこの入出力ピンに対して行なえば良いので、Ｌ
ＳＩチップを何等傷つけることなく、テストすることが
できる。
【０００６】しかるに、ベアチップの場合、ＬＳＩチッ
プ本体にテストプローブを当てる必要があるので、テス
トプローブによってＬＳＩチップを傷つける可能性があ
る。これは、ＬＳＩをウェハ状態でテストする場合（ウ
ェハ試験）においても同様である。
プ本体にテストプローブを当てる必要があるので、テス
トプローブによってＬＳＩチップを傷つける可能性があ
る。これは、ＬＳＩをウェハ状態でテストする場合（ウ
ェハ試験）においても同様である。
【０００７】すなわち、従来のテストプローブは、先端
が尖った針状とされているので、ＬＳＩチップの入出力
部（パッド）の金属膜を破壊し、修復不可能な傷をつけ
る可能性があった。
が尖った針状とされているので、ＬＳＩチップの入出力
部（パッド）の金属膜を破壊し、修復不可能な傷をつけ
る可能性があった。
【０００８】なお、プリント基板等の被測定物を傷める
ことを回避することを目的としたテストプローブ装置と
して、例えば特開平２−５９６７６号公報には、電子部
品を実装したプリント基板と棒状の金属製のプローブと
の間に、弾力性を有する異方性導電シートを介在させ、
プリント基板の所定の位置に異方性導電シートを介して
プローブを接触させたボードテスターのプローブ装置が
提案されている。すなわち、同公報には、鋭利な突起を
有するテストプローブと被測定物との間に弾力性を有す
る異方性導電シート（ＡＣＦ）を介在させることによっ
て被測定物に傷をつけることを回避しようとしたもので
ある。
ことを回避することを目的としたテストプローブ装置と
して、例えば特開平２−５９６７６号公報には、電子部
品を実装したプリント基板と棒状の金属製のプローブと
の間に、弾力性を有する異方性導電シートを介在させ、
プリント基板の所定の位置に異方性導電シートを介して
プローブを接触させたボードテスターのプローブ装置が
提案されている。すなわち、同公報には、鋭利な突起を
有するテストプローブと被測定物との間に弾力性を有す
る異方性導電シート（ＡＣＦ）を介在させることによっ
て被測定物に傷をつけることを回避しようとしたもので
ある。
【０００９】図３（Ａ）及び図３（Ｂ）は、上記公報に
記載のテストプローブの構成を説明するための側面図で
ある。図３（Ａ）に示すように、プリント基板３１にお
けるチップ部品３６等の半田付け部分３３とプローブ３
４との間に、プリント基板３１とプローブ３４方向に導
電性がある異方性導電シート３５を配置しており、また
図３（Ｂ）は、プローブ３４をプリント基板３１方向に
ある一定の圧力をかけた状態を示しており、プリント基
板３１とプローブ３４との間に電気的接続が得られる。
異方性導電シート３５は弾力性のあるゴム又は樹脂であ
るため、プリント基板３１には異常な力は加わらず、傷
めることはない。
記載のテストプローブの構成を説明するための側面図で
ある。図３（Ａ）に示すように、プリント基板３１にお
けるチップ部品３６等の半田付け部分３３とプローブ３
４との間に、プリント基板３１とプローブ３４方向に導
電性がある異方性導電シート３５を配置しており、また
図３（Ｂ）は、プローブ３４をプリント基板３１方向に
ある一定の圧力をかけた状態を示しており、プリント基
板３１とプローブ３４との間に電気的接続が得られる。
異方性導電シート３５は弾力性のあるゴム又は樹脂であ
るため、プリント基板３１には異常な力は加わらず、傷
めることはない。
【００１０】
【発明が解決しようとする課題】しかしながら、この従
来のテストローブ装置の第１の問題点は、このようなテ
ストプローブは製造が困難で、かつ非常に高価なことで
ある。この理由を以下に詳細に説明する。
来のテストローブ装置の第１の問題点は、このようなテ
ストプローブは製造が困難で、かつ非常に高価なことで
ある。この理由を以下に詳細に説明する。
【００１１】すなわち、ＬＳＩの入出力端子数（ピン
数）は高集積化に伴って増大しており、現在では１００
０近いものもある。一方、入出力端子のピッチ及び径は
縮小されてきており、ピッチは１００μｍ、径は５０μ
ｍ程度となるに至っている。
数）は高集積化に伴って増大しており、現在では１００
０近いものもある。一方、入出力端子のピッチ及び径は
縮小されてきており、ピッチは１００μｍ、径は５０μ
ｍ程度となるに至っている。
【００１２】１０００本近いテストプローブを１００μ
ピッチで精度良く配置してテストプローブ装置を製作す
ることは非常に困難であり、その結果、テストプローブ
装置は製作期間が長く、歩留りが低いこともあって、非
常に高価なものになっている。
ピッチで精度良く配置してテストプローブ装置を製作す
ることは非常に困難であり、その結果、テストプローブ
装置は製作期間が長く、歩留りが低いこともあって、非
常に高価なものになっている。
【００１３】従来のテストプローブ装置の第２の問題点
は、個々のプローブとＬＳＩの入出力端子との位置合せ
が困難であり、多大な時間を要することである。
は、個々のプローブとＬＳＩの入出力端子との位置合せ
が困難であり、多大な時間を要することである。
【００１４】すなわち、位置合せは、ＬＳＩチップの入
出力端子とテストプローブの先端とを顕微鏡で見ながら
行なうが、１０００本近いテストプローブが集中するた
め、ＬＳＩチップの入出力端子がかくれてしまうからで
ある。
出力端子とテストプローブの先端とを顕微鏡で見ながら
行なうが、１０００本近いテストプローブが集中するた
め、ＬＳＩチップの入出力端子がかくれてしまうからで
ある。
【００１５】そして、従来のテストプローブ装置の第３
の問題点は、このようなテストプローブ装置はＬＳＩの
高集積化に対応できないことにある。
の問題点は、このようなテストプローブ装置はＬＳＩの
高集積化に対応できないことにある。
【００１６】その理由は、テストプローブは入出力端子
に接触させるために機械的強度が必要である。このた
め、微細化ができず、ＬＳＩの入出力端子数の増加およ
びピッチの縮小化に対応できない。そして、上記した第
２の問題点として説明した位置合せの点からも、高集積
化への対応は不可能である。
に接触させるために機械的強度が必要である。このた
め、微細化ができず、ＬＳＩの入出力端子数の増加およ
びピッチの縮小化に対応できない。そして、上記した第
２の問題点として説明した位置合せの点からも、高集積
化への対応は不可能である。
【００１７】本発明の目的は、このような従来技術の問
題点を解消し、ＬＳＩチップの表面を傷つけることな
く、低価格化を達成し、位置合せが容易で、かつ高集積
化に対応可能なテストプローブ装置を提供することにあ
る。
題点を解消し、ＬＳＩチップの表面を傷つけることな
く、低価格化を達成し、位置合せが容易で、かつ高集積
化に対応可能なテストプローブ装置を提供することにあ
る。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ガラス基板と、透明な異方導電性シート
とを貼り合わせてなるテストプローブ装置において、前
記ガラス基板の前記異方導電性シートが貼り合わされた
面に透明導電体からなる配線パターンが設けられてなる
ことを特徴とするＬＳＩテストプローブ装置を提供す
る。
め、本発明は、ガラス基板と、透明な異方導電性シート
とを貼り合わせてなるテストプローブ装置において、前
記ガラス基板の前記異方導電性シートが貼り合わされた
面に透明導電体からなる配線パターンが設けられてなる
ことを特徴とするＬＳＩテストプローブ装置を提供す
る。
【００１９】
【作用】本発明においては、被測定物と接触する部分が
異方性導電シート（ＡＣＦ）とされ、このため、被測定
物に傷をつけることがない。
異方性導電シート（ＡＣＦ）とされ、このため、被測定
物に傷をつけることがない。
【００２０】また、本発明によれば、テストプローブを
透明導電体からなる配線パターンによって形成してい
る。これはガラス基板上に透明導電体の薄膜層を形成し
た後、フォトリソグラフィ技術によってパターン化する
ことにより製造されるため、高密度な配線パターンを高
精度に形成することが容易とされ、且つ安価に実現で
き、また高集積化にも対応できる。
透明導電体からなる配線パターンによって形成してい
る。これはガラス基板上に透明導電体の薄膜層を形成し
た後、フォトリソグラフィ技術によってパターン化する
ことにより製造されるため、高密度な配線パターンを高
精度に形成することが容易とされ、且つ安価に実現で
き、また高集積化にも対応できる。
【００２１】そして、本発明によれば、プローブ装置
が、ガラス基板、透明導電体および透明異方性導電シー
ト（ＡＣＦ）から成るため、位置合せの際、ＬＳＩチッ
プが良く見え、容易に位置合せができるという利点を有
する。
が、ガラス基板、透明導電体および透明異方性導電シー
ト（ＡＣＦ）から成るため、位置合せの際、ＬＳＩチッ
プが良く見え、容易に位置合せができるという利点を有
する。
【００２２】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に詳細に説明する。
して以下に詳細に説明する。
【００２３】図１は、本発明の一実施形態に係るテスト
プローブ装置の構成を示す図であり、図１（Ａ）は断面
図、図１（Ｂ）は上面図をそれぞれ示している。
プローブ装置の構成を示す図であり、図１（Ａ）は断面
図、図１（Ｂ）は上面図をそれぞれ示している。
【００２４】図１に示すように、本実施形態に係るテス
トプローブ装置は、ガラス基板１の下面にＩＴＯ（イン
ジウム錫酸化物）による配線パターン２が形成されてい
る。
トプローブ装置は、ガラス基板１の下面にＩＴＯ（イン
ジウム錫酸化物）による配線パターン２が形成されてい
る。
【００２５】この配線パターン２は、以下の方法で形成
される。まず、ガラス基板１の一方の面に全面に一様な
ＩＴＯ薄膜を形成し、その上にフォトレジストを全面に
塗布し、乾燥させる。これに所望のパターンが形成され
たガラスマスクを介して紫外光を照射した後、現像す
る。すると、フォトレジストが所定のパターン部のみ残
るので、露光したＩＴＯをエッチングし、最後に残った
フォトレジストを除去する。なお、このパターン形成方
法はフォトリソグラフィ技術といわれるもので、ＬＳＩ
のパターン形成に利用されている。
される。まず、ガラス基板１の一方の面に全面に一様な
ＩＴＯ薄膜を形成し、その上にフォトレジストを全面に
塗布し、乾燥させる。これに所望のパターンが形成され
たガラスマスクを介して紫外光を照射した後、現像す
る。すると、フォトレジストが所定のパターン部のみ残
るので、露光したＩＴＯをエッチングし、最後に残った
フォトレジストを除去する。なお、このパターン形成方
法はフォトリソグラフィ技術といわれるもので、ＬＳＩ
のパターン形成に利用されている。
【００２６】このようにしてＩＴＯからなる配線パター
ンを形成した後、その上に透明な異方性導電シート（Ａ
ＣＦ）３を貼り付ける。このＡＣＦ３は、図１（Ａ）に
おいて垂直方向にのみ導電性を有する。
ンを形成した後、その上に透明な異方性導電シート（Ａ
ＣＦ）３を貼り付ける。このＡＣＦ３は、図１（Ａ）に
おいて垂直方向にのみ導電性を有する。
【００２７】配線パターン２は、図１（Ｂ）に示すよう
に、被測定ＬＳＩチップの入出力端子に対向しているプ
ローブ部２２と、テスターに接続するための電極部２１
と、両者をつなぐ引き出し部２３と、から成る。
に、被測定ＬＳＩチップの入出力端子に対向しているプ
ローブ部２２と、テスターに接続するための電極部２１
と、両者をつなぐ引き出し部２３と、から成る。
【００２８】次に、図１及び図２を参照して、本実施形
態に係るテストプローブ装置とＬＳＩテストチップとの
位置合わせについて具体的に説明する。
態に係るテストプローブ装置とＬＳＩテストチップとの
位置合わせについて具体的に説明する。
【００２９】テスト時において、まず、ＬＳＩ上チップ
５の上にプローブ装置を接触しないようにして重ね、上
から顕微鏡で見ながら、入出力端子４とプローブ部２２
との位置合せを行なう。位置が合ったら、図２に示すよ
うに、ＬＳＩチップ５とＡＣＦ３とが密着するように重
ね合せる。その際、テストプローブ装置のプローブ部２
２とＬＳＩチップ５の入出力端子４とはＡＣＦ３の垂直
方向導電性によって電気的に接続される。
５の上にプローブ装置を接触しないようにして重ね、上
から顕微鏡で見ながら、入出力端子４とプローブ部２２
との位置合せを行なう。位置が合ったら、図２に示すよ
うに、ＬＳＩチップ５とＡＣＦ３とが密着するように重
ね合せる。その際、テストプローブ装置のプローブ部２
２とＬＳＩチップ５の入出力端子４とはＡＣＦ３の垂直
方向導電性によって電気的に接続される。
【００３０】本実施形態に係るベアチップ用テストプロ
ーブ装置は、プローブ部を含む配線をフォトリソグラフ
ィ技術によって形成するため、作成が容易で安価であ
る。また、本実施形態においては、ＬＳＩのパターン形
成と同じ技術を用いているので、微細パターンを形成す
ることが可能とされ、高集積化に対応できる。また、ガ
ラス基板１、ＩＴＯ２およびＡＣＦ３がすべて透明であ
るため、位置合せが容易とされ、且つ短時間でできる。
ーブ装置は、プローブ部を含む配線をフォトリソグラフ
ィ技術によって形成するため、作成が容易で安価であ
る。また、本実施形態においては、ＬＳＩのパターン形
成と同じ技術を用いているので、微細パターンを形成す
ることが可能とされ、高集積化に対応できる。また、ガ
ラス基板１、ＩＴＯ２およびＡＣＦ３がすべて透明であ
るため、位置合せが容易とされ、且つ短時間でできる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
プローブ部を含む配線パターンをフォトリソグラフィ技
術によって形成したことにより、ＬＳＩテストプローブ
装置が容易にかつ安価に製作できるという効果を有す
る。
プローブ部を含む配線パターンをフォトリソグラフィ技
術によって形成したことにより、ＬＳＩテストプローブ
装置が容易にかつ安価に製作できるという効果を有す
る。
【００３２】また、本発明によれば、ガラス基板、ＩＴ
ＯおよびＡＣＦがすべて透明材料であるため、位置合せ
が容易で検査時間が短縮できるという効果を有する。
ＯおよびＡＣＦがすべて透明材料であるため、位置合せ
が容易で検査時間が短縮できるという効果を有する。
【００３３】さらに、本発明によれば、配線パターンの
形成にＬＳＩと同じフォトリソグラフィ技術を用いたこ
とにより、高集積化に対応可能とされ、高集積化に伴う
多ピン化、狭ピッチ化に対応可能であるという効果を有
する。
形成にＬＳＩと同じフォトリソグラフィ技術を用いたこ
とにより、高集積化に対応可能とされ、高集積化に伴う
多ピン化、狭ピッチ化に対応可能であるという効果を有
する。
【図１】本発明の一実施形態を示す図である。（Ａ）は
断面図である。（Ｂ）は平面図である。
断面図である。（Ｂ）は平面図である。
【図２】本発明の一実施形態の作用効果を説明するため
の断面図である。
の断面図である。
【図３】従来のテストプローブ装置を示す断面図であ
る。
る。
１ ガラス基板 ２ 配線パターン ３ ＡＣＦ ４ 入出力端子 ５ ＬＳＩチップ ２１ 電極部 ２２ プローブ部 ２３ 引き出し部
Claims (3)
- 【請求項１】ガラス基板と、透明な異方導電性シート
と、を貼り合わせてなるテストプローブ装置において、 前記ガラス基板の前記異方導電性シートが貼り合わされ
た面に透明導電体からなる配線パターンが設けられてな
ることを特徴とするＬＳＩテストプローブ装置。 - 【請求項２】前記透明導電体からなる配線パターンが、
被測定ＬＳＩチップの入出力端子に対向するプローブ部
と、試験装置に電気的に接続するための電極部と、前記
プローブ部と前記電極部をつなぐ引き出し部と、からな
ることを特徴とする請求項１記載のＬＳＩテストプロー
ブ装置。 - 【請求項３】前記透明導電体の配線パターンがフォトリ
ソグラフィ工程により形成されてなることを特徴とする
請求項１記載のＬＳＩテストプローブ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345870A JPH09159694A (ja) | 1995-12-08 | 1995-12-08 | Ｌｓｉテストプローブ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7345870A JPH09159694A (ja) | 1995-12-08 | 1995-12-08 | Ｌｓｉテストプローブ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09159694A true JPH09159694A (ja) | 1997-06-20 |
Family
ID=18379556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7345870A Pending JPH09159694A (ja) | 1995-12-08 | 1995-12-08 | Ｌｓｉテストプローブ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09159694A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004320420A (ja) * | 2003-04-16 | 2004-11-11 | Toyo Commun Equip Co Ltd | 圧電発振器とその製造方法 |
| JP2005189026A (ja) * | 2003-12-25 | 2005-07-14 | Micronics Japan Co Ltd | プローブ装置 |
| JP2008228356A (ja) * | 2008-06-23 | 2008-09-25 | Epson Toyocom Corp | 圧電発振器とその製造方法 |
| JP2008245327A (ja) * | 2008-06-23 | 2008-10-09 | Epson Toyocom Corp | 圧電発振器とその製造方法 |
| KR20200078560A (ko) * | 2017-10-26 | 2020-07-01 | 자일링크스 인코포레이티드 | 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244250A (ja) * | 1993-02-16 | 1994-09-02 | Oki Electric Ind Co Ltd | プローブカード |
| JPH07167912A (ja) * | 1993-12-13 | 1995-07-04 | Nitto Denko Corp | Ｌｃｄ検査装置 |
-
1995
- 1995-12-08 JP JP7345870A patent/JPH09159694A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244250A (ja) * | 1993-02-16 | 1994-09-02 | Oki Electric Ind Co Ltd | プローブカード |
| JPH07167912A (ja) * | 1993-12-13 | 1995-07-04 | Nitto Denko Corp | Ｌｃｄ検査装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004320420A (ja) * | 2003-04-16 | 2004-11-11 | Toyo Commun Equip Co Ltd | 圧電発振器とその製造方法 |
| JP2005189026A (ja) * | 2003-12-25 | 2005-07-14 | Micronics Japan Co Ltd | プローブ装置 |
| JP2008228356A (ja) * | 2008-06-23 | 2008-09-25 | Epson Toyocom Corp | 圧電発振器とその製造方法 |
| JP2008245327A (ja) * | 2008-06-23 | 2008-10-09 | Epson Toyocom Corp | 圧電発振器とその製造方法 |
| KR20200078560A (ko) * | 2017-10-26 | 2020-07-01 | 자일링크스 인코포레이티드 | 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘 |
| JP2021501317A (ja) * | 2017-10-26 | 2021-01-14 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積回路パッケージのワークプレス検査システムの平衡適合力機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733945B1 (ko) | 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법 | |
| CN100380622C (zh) | 半导体检查装置以及半导体装置的制造方法 | |
| KR100781856B1 (ko) | 프로브 카드 및 프로브 시트 또는 프로브 카드를 이용한반도체 검사 장치 및 반도체 장치의 제조 방법 | |
| JP3611637B2 (ja) | 回路部材の電気接続構造 | |
| JP3343540B2 (ja) | フォトリソグラフィで形成するコンタクトストラクチャ | |
| KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
| JPH10111315A (ja) | プローブカードおよびこれを用いた試験装置 | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| JP3307823B2 (ja) | 電子部品検査用接触体の製造方法 | |
| JP3921163B2 (ja) | スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JPH10206464A (ja) | プローブ装置 | |
| JP2011054630A (ja) | 検査用プローブおよび検査用プローブの製造方法 | |
| JPH06313788A (ja) | 半導体チップテスト用ソケット | |
| JP3051599B2 (ja) | 半導体チップテスト用ソケット | |
| JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
| JP4185218B2 (ja) | コンタクトプローブとその製造方法、および前記コンタクトプローブを用いたプローブ装置とその製造方法 | |
| RU2272335C2 (ru) | Способ испытаний и контроля электронных компонентов | |
| JPH0555327A (ja) | 半導体素子のスクリーニング方法 | |
| JPH04294559A (ja) | プローブカード | |
| JP4520689B2 (ja) | コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JP2002176082A (ja) | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 | |
| JP2003329734A (ja) | 検査装置及び検査部材とその製造方法 | |
| JPH10339740A (ja) | プローブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |