JPH09160949A - ハードウエアとソフトウエアの混在システムの設計支援方法 - Google Patents

Abstract

(57)【要約】 【課題】マイクロコンピュータの制御プログラムの機能
の内、ハードウエア化すべき部分の選択を支援する。 【解決手段】組み込みプログラム１０８中のソースプロ
グラムをディスプレイ１０４に表示し、その中のシミュ
レーション開始点と終了点とそれら２点間の満たすべき
処理時間とをユーザに指定させ（１１１）、組み込みプ
ログラム１０８中のオブジェクトプログラム解析してそ
の構成要素としての関数と関数を構成するセグメントと
およびそれらの相互の関係を抽出し（１１３）、オブジ
ェクトプログラムの動作を解析して、開始点を通過して
から終了点を通過するまでに実行された構成要素毎に、
処理時間と処理回数等を記録し、これらの構成要素と、
それらに関して記録された処理時間、処理回数等を表示
し（１１５）、ユーザに、ハードウエア化すべき部分を
構成要素単位に選択可能にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、与えられた仕様の
マイクロプロセッサを利用するシステムの設計にあた
り、そのシステムが有すべき機能を、周辺回路により実
現すべき一部の機能と、そのマイクロプロセッサの制御
プログラムとで実現すべき機能とに分割するのを支援す
る方法に関する。

【０００２】

【従来の技術】マイクロプロセッサを利用したシステム
用のＬＳＩの設計では、そのシステムが有すべき多数の
機能の各々をハードウェアで実行させるかソフトウェア
で実行させるかの選択が重要である。これは、ある機能
をソフトウェアで実行させる方がＬＳＩのコストが小さ
くて済み、修正も容易であるが、その機能をハードウェ
アで実行させる方が処理速度は速いというトレードオフ
が存在するためである。システムが有すべき多数の機能
を、ソフトウエアで実現すべき機能とハードウエアで実
現すべき機能とに区分することは、機能分割とも呼ばれ
る。このようなハードウェアとソフトウェアの機能分割
における最も重要な基準はシステムの性能（処理速度）
である。しかし、性能以外にも、ハードウェアとソフト
ウェア間の転送データ量、ＬＳＩの面積（ハードウェア
の面積とプログラムを格納するＲＯＭの面積）、消費電
力、仕様変更への容易性等、機能分割に当たり考慮すべ
き点がいろいろある。

【０００３】従来は、人手か、簡単なツールを用いてプ
ログラムを解析し、ハードウェア化する部分を選択して
いた。あるいは、設計者の経験を利用してハードウェア
化する部分を決定し、ソフトウェアの設計を行う過程で
性能的に不十分な機能をその都度ハードウェア化すると
いう手法をとっていた。この場合、ハードウエア化すべ
き機能を人手で仮に選択した後、選択された機能をハー
ドウエア化した状態でのシステム性能等の評価が必要で
あり、この評価の結果によっては、ハードウエア化すべ
き機能を再度選択し直す必要が生じるため、ハードウエ
ア化すべき機能の最終決定までには多くの時間が掛か
る。

【０００４】したがって、このような機能分割のために
は、ソフトウエアで実現される機能とハードウエアで実
現される機能に機能分割した状態で、処理速度その他の
特性に関してシミュレーション出来ることが望ましい。
さらに、ハードウエア化すべき部分をこのシミュレーシ
ョンにより自動的に決定できることが望ましい。さら
に、ハードウエア化することが望ましいと決定された機
能を実現するハードウエアは、計算機により自動的に生
成出来ることが望ましい。

【０００５】現在、ハードウェア／ソフトウェア混在シ
ステムの性能のシミュレーションを支援する手段とし
て、論理シミュレータ上でマイクロプロセッサのモデル
を動作させ、ハードウェア部分とプログラムを同時にシ
ミュレーションする技術がある。例えば、情報処理学会
大４７回全国大会（平成５年後期）、６−８５頁（以
下、第１の参考文献と呼ぶ）には、プログラムのデバッ
グ機能を持つマイクロプロセッサモデルを論理シミュレ
ータ上で動作させる技術が紹介されている。しかし、こ
れらのハードウェア／ソフトウェア混在システムのシミ
ュレーションの方法は、ハードウェア／ソフトウェア混
在システムの動作を検証する目的で作られているため、
処理速度を計る手段に関しては、プログラムの内、ユー
ザ指定の一部分の処理時間を測定する機能がある程度で
ある。

【０００６】したがって、システムの設計に当たり、そ
のシステムが有すべき機能の性能は、ＬＳＩにある信号
が入力されてから、そのＬＳＩが処理を行い別の信号を
出力するまでの処理時間等で定義される。ソフトウェア
上では信号の入力と信号の出力が同じサブルーチン内で
行われる訳ではなく、一般的には異なるサブルーチンで
行われ、その間に通過するプログラム上の経路も入力デ
ータの値や、その時のＬＳＩの状態により変化する。ま
た、ハードウェア化されるべき処理はサブルーチン内の
一部の処理であったり複数のサブルーチンにまたがる処
理であったりする。そのため、ハードウェア化すべき機
能の候補（プログラムの一部）を探すためには測定部分
を何度も変えて繰り返し測定する必要がある。

【０００７】一方、シミュレーションだけでなく、機能
分割あるいはハードウエア化の自動化も研究されてい
る。か一方、例えば、ＩＥＥＥ，Ｄｅｓｉｇｎ＆Ｔｅｓ
ｔ ｏｆ Ｃｏｍｐｕｔｅｒｓ，Ｖｏｌｕｍｅ１０，Ｎ
ｕｍｂｅｒ４，１９９３年１２月、６４頁〜７５頁（以
下、第２の参考文献と呼ぶ）に示されるように、ハード
ウェアとソフトウェアの切り分けの自動化を目指した研
究も報告されている。この論文ではＣ言語で記述したシ
ステムの動作記述からコプロセッサ（ハードウェア）と
プログラム（ソフトウェア）を自動的に生成するシステ
ムが提案されている。これらの研究では、ソフトウェア
の動作を解析し処理頻度の高い部分を選んでハードウェ
ア部分とする処理を自動化している。しかし、自動化の
際のハードウェア化部分の選択の基準が処理頻度の高い
部分だけであり、前記のような他の観点での評価は行わ
れていない。このため、システムの使用を実現するのに
最適な機能分割が実現できない。この問題を軽減するた
めに、この従来技術では、設計者が直接ハードウェア化
すべき部分を指定可能になっているが、その場合も、指
摘できるのが、Ｃ言語のレベルのプログラム内の部分で
あり、実際の機械語レベルの命令列ではないために、設
計者が意図した細かい分割を指定できないという問題が
ある。また、自動的にハードウエア化するための技術
は、現段階では、十分実用的とは言えず、ある機能を実
現するために、このような自動的な方法で生成されるハ
ードウエアは、人手でその機能をハードウエア化した場
合に得られるハードウエアに比べて、集積度あるいは処
理速度等で劣る場合がある。

【０００８】

【発明が解決しようとする課題】上記第２の参考文献が
めざす機能分割の自動化は、理想的であるが、現実には
その技術は、まだ実用段階には達していない。このよう
な技術の状況では、設計者がハードウエア化すべき部分
を選択するのを支援できる技術がより実用的である。そ
のようは支援のためには、以下のような条件を満たすこ
とが望ましい。

【０００９】（１）ハードウエア化すべき部分は、オブ
ジェクトプログラム上の構成要素を単位として設計者が
指定出来ることが望ましい。そのためには、シミュレー
ション結果は、オブジェクトプログラム上の構成要素の
単位で得られることが望ましい。この場合、設計者が動
作解析すべきプログラム部分を比較的容易に指定できる
ことが望ましい。そのためには、動作解析すべき範囲を
ソースプログラム上で指定できることが望ましい。

【００１０】（２）ユーザが指定した複数の動作解析す
べき区間に関するシミュレーションを行い、その結果に
基づいて、ユーザ指定の処理条件に違反したか否かを判
別し、違反した複数の区間があれば、それらをハードウ
エア化すべき部分の候補としてユーザに提示し、ユーザ
がそれらの区間の各々の内部の内、ハードウエア化すべ
き部分を選択するのを支援するシミュレーション方法が
望ましい。

【００１１】（３）さらに、シミュレーションの結果を
利用して一部の機能をハードウエア化した後に、その結
果を利用して新たにハードウエア化すべき部分を見つけ
るように、シミュレーションを簡単に繰り返すことが出
来ることが望ましい。

【００１２】その際、設計者が望めば、設計者が選んだ
ハードウエア化すべきプログラム部分を設計者が人手で
ハードウエア化した後に、その結果を取り込んで、新た
なシミュレーションを実行できるシミュレーション方法
が望ましい。

【００１３】したがって、本発明の目的は、動作解析す
べきオブジェクトプログラムの各構成要素毎にシミュレ
ーション結果を出力できる設計支援方法を提供すること
である。

【００１４】本発明のより具体的な目的は、これらの動
作解析すべき区間をユーザが指定でき、シミュレーショ
ン結果として、オブジェクトプログラムの各構成要素毎
にシミュレーション結果を出力できる設計支援方法を提
供することである。本発明のさらに具体的な目的は、動
作解析すべき区間をユーザがソースプログラム上で指定
でき、シミュレーション結果として、オブジェクトプロ
グラムの各構成要素毎にシミュレーション結果を出力で
きる設計支援方法を提供することである。

【００１５】本発明の他の目的は、ユーザ指定の複数の
動作解析すべき区間に対してシミュレーションを行い、
その結果に基づいて、設計者が指定した処理時間等の条
件を満たさない複数の動作解析すべき区間を自動的に判
別し、これらをハードウエア化すべきプログラム部分の
候補として設計者に提示できる設計支援方法を提供する
ことである。

【００１６】さらに、本発明の他の目的は、先行するシ
ミュレーションの結果を利用して次のシミュレーション
が実行できるように、シミュレーションを簡単に繰り返
すことを支援する設計支援方法を提供することである。

【００１７】

【課題を解決するための手段】上記本願発明の目的を達
成するために、本願発明では、計算機と、入力装置と、
出力装置とを有する計算機システムにより以下を実行さ
せる。

【００１８】プロセッサと、それに接続された少なくと
も一つの関連回路とを有する回路を制御するためのオブ
ジェクトプログラムを構成する複数の構成要素とそれら
の間の関係を示す構成要素間関係を判別し、ユーザによ
り選択された動作解析すべき区間を特定するための区間
指定情報を入力装置を用いて入力し、該プロセッサとそ
の関連回路を制御するときの上記オブジェクトプログラ
ムの動作を、上記プロセッサの仕様と上記少なくとも一
つの関連回路を記述するハードウエア記述とに基づいて
シミュレーションし、上記シミュレーションの間に、該
判別された複数の構成要素の内、該入力された区間指定
情報で特定される動作解析すべき区間に属する一部の複
数の構成要素の各々の実行時間の合計、実行頻度など、
その構成要素の処理時間に関連する情報を収集し、上記
一部の複数の構成要素の各々を識別する情報とそれぞれ
に対して収集された処理時間に関連する情報とを、該オ
ブジェクトプログラムの内、ハードウエア化すべき部分
の、該ユーザによる選択を支援するための情報として表
示装置に表示する。

【００１９】より具体的には、上記複数の構成要素は、
上記オブジェクトプログラムに含まれる複数の関数と、
該複数の関数の各々に含まれる複数のセグメントとを含
み、上記収集では、上記動作解析すべき区間に属する複
数の関数の各々に関する処理時間に関連する情報と、そ
れぞれの関数に属する複数のセグメントの各々について
の処理時間に関する情報とを収集し、上記表示では、上
記動作解析すべき区間に属する上記複数の関数の各々お
よびそれぞれの関数に属する複数のセグメントの各々に
関して収集された処理時間に関連する情報を表示する。

【００２０】さらに、より具体的には、上記区間指定情
報の入力では、上記オブジェクトプログラムに対するソ
ースプログラムを上記表示装置に表示し、表示されたソ
ースプログラム上の、ユーザにより選択された動作解析
すべき区間の開始点と終了点とを指定する区間指定情報
を上記入力装置を用いて入力する。

【００２１】さらに、本発明では以上のことをユーザが
選択した複数の動作解析すべき区間に関して行い、か
つ、それぞれの区間に関してユーザが指定した処理時間
等の条件を入力装置から入力し、それらの区間がユーザ
が指定した条件を満たしているかをそれらの区間に関す
るシミュレーションの結果により判別し、条件を満たさ
ない複数の区間を検出したときには、それらの区間の各
々に属する複数の構成要素に関するシミュレーション結
果を表示装置に表示し、それでもってユーザがハードウ
エア化すべき部分を選択するのを支援する。

【００２２】さらに、以上のようなシミュレーション結
果を利用して、ユーザがいずれかのハードウエア化すべ
き部分を選択した後に、さらに他のハードウエア化すべ
き部分を選択するように、後続のシミュレーションを繰
り返し実行するのを支援するために、本願発明のシミュ
レーション支援方法は、アセンブラプログラムを使用し
て、次のように行われる。

【００２３】まず構成要素の解析は、オブジェクトプロ
グラムに対応するソースプログラムを変換して得られる
アセンブラプログラムを上記オブジェクトプログラムに
変換し、該アセンブラプログラムに基づいて、該アセン
ブラプログラムを構成する複数の構成要素とそれらの間
の関係を示す構成要素間関係を検出し、該アセンブラプ
ログラムを構成する複数の構成要素とそれらの間の関係
を示す構成要素間関係に基づいて、該オブジェクトプロ
グラムを構成する複数の構成要素とそれらの間の関係を
示す構成要素間関係を判別することにより行われる。

【００２４】上記オブジェクトプログラムのシミュレー
ションの結果表示の後に、上記アセンブラプログラムの
複数の構成要素が識別可能なように、上記アセンブラプ
ログラムを表示し、上記表示されたアセンブラプログラ
ムの内、ユーザにより選択されたハードウエア化すべき
プログラム部分を指定する情報を入力装置より入力し、
該入力された指定情報に従って、上記アセンブラプログ
ラムの上記プログラム部分に代えて、他の関連回路を使
用するように該アセンブラプログラムを更新し、該更新
後のアセンブラプログラムに基づいて、上記変換から更
新までを繰り返す。

【００２５】

【発明の実施の形態】以下、本発明に係るハードウェア
／ソフトウェア混在システムの設計支援方法を図面に示
した実施の形態を参照してさらに詳細に説明する。

【００２６】（システム構成）図１はハードウェア／ソ
フトウェア混在システムの設計支援装置の構成を示す。
１０１はＣＰＵ、１０２はキーボード、１０３はマウス
等の入力機器、１０４はディスプレイ等の出力機器であ
る。１０５、１０６は補助記憶装置であり、１０５は入
力用のファイルを、１０６は出力用のファイルを表して
いる。１０７はＣＰＵに接続する主記憶装置で、本発明
による設計支援装置の動作を決定するプログラムとデー
タを格納する。

【００２７】入力用ファイルは、設計対象となるＬＳＩ
のうち、ＬＳＩ内のＲＯＭに組み込むプログラムを格納
するファイル１０８、既設計の部分の論理回路や設計対
象となるＬＳＩの周囲の動作を表すハードウェア記述１
０９からなる。また出力用ファイルは統計解析結果を格
納するファイル１１０、共通動作検索結果を格納するフ
ァイル１２２、選択した命令列を格納するファイル１３
４、ハードウェアの生成結果を格納するファイル１３
５、生成したハードウェアに対応する命令を用いて組み
込みプログラム１０８を書き換えたファイル１３６から
なる。

【００２８】主記憶装置１０７には図１に示す設計支援
装置の処理プログラムおよびデータを格納する。処理プ
ログラムとデータは、区間制約処理１１１、区間制約デ
ータ１１２、プログラム構成要素解析処理１１３、構造
／統計データ１１４、プログラム実行解析処理１１５、
統計解析処理１１６、共通動作検索処理１２１、命令列
選択処理１３１、ハードウェア生成処理１３２、命令列
置換処理１３３からなる。

【００２９】区間制約処理１１１は、組み込みプログラ
ム１０８を読み込み、組み込みプログラムの中の２点間
のタイミング制約をユーザに指定させ区間制約データ１
１２を作成する。プログラム構成要素解析処理１１３
は、組み込みプログラム１０８を読み込み、オブジェク
トプログラムの構造を解析する。具体的には、オブジェ
クトプログラムの構成要素を解析し、さらにそれらの構
成要素の相互の関係を解析し、構造／統計データ１１４
を作成する。する。

【００３０】一般に、プログラムは、ルーチンと呼ぶあ
るまとまった処理を実行するプログラム部分により構成
される。ルーチンはメインルーチンとサブルーチンに分
類できる。サブルーチンは、手続きあるいは関数ともよ
ばれる。オブジェクトプログラム上のこれらのルーチン
は、ソースプログラム上の一つのルーチンに対応する。
従って、オブジェクトプログラムの構造を解析するとき
のプログラム構成要素として、ルーチンを解析すれば、
それらはソースプログラム上のルーチンに対応するの
で、これらの構成要素はユーザにとってソースプログラ
ムと対比して理解できる、分かりやすい構造といえる。
このため、本実施の形態では、オブジェクトプログラム
のルーチンを構成要素として解析する。しかし、各ルー
チンは一般に多くの処理を実行するので、オブジェクト
プログラムをハードウエア化する場合には、ルーチンよ
り小さな構成要素についてハードウエア化するか否かを
決めることが望ましい。このため、本実施の形態では、
各ルーチンを構成する相対的に小さな構成要素も解析す
る。

【００３１】以下に説明するように、本実施の形態で
は、一般に関数と呼ばれる複数のルーチンにより構成さ
れたソースプログラムを使用するので、対応するオブジ
ェクトプログラムの相対的に大きな構成要素の一例とし
て、オブジェクトプログラムを構成する関数を解析す
る。各関数より相対的に小さなプログラム構成要素の一
例として、セグメントを解析する。セグメントは、関数
を構成する機械語レベルの命令列で、本実施の形態で
は、その途中に外への分岐点も外からの飛び込む点も持
たない命令列をセグメントと定義する。このようなセグ
メントは、分岐に関連する処理を含まないために、オブ
ジェクトプログラムのハードウエア化の際に、このセグ
メントを単位にしてハードウエア化するかあるいはその
一部をハードウエア化するのに適している。

【００３２】構造／統計データ１１４はセグメントや関
数間の関係を表すデータと各セグメントと各関数毎の処
理時間に関する統計情報を格納する。プログラム実行解
析処理１１５は組み込みプログラム１０８とハードウェ
ア記述１０９を読み込み、設計対象とするＬＳＩのハー
ドウェアとソフトウェア双方を同時にシミュレーション
することによりハードウェアの影響も考慮したソフトウ
ェア（組み込みプログラム）の実行時の統計情報の採取
を行う。統計情報はセグメントや関数毎に構造／統計デ
ータ１１４に格納する。統計解析処理１１６はプログラ
ム実行解析処理１１５の終了後に構造／統計データ１１
４を解析して組み込みプログラムの処理時間に関する統
計情報を計算しディスプレイ１０４と統計解析結果ファ
イル１１０に出力する。

【００３３】共通動作検索処理１２１は、複数のセグメ
ントに存在する類似の動作をする命令列を検索する処理
である。ここで類似の動作とは、例えば、命令の実行順
序が異なっていたり、計算時に使用するレジスタが異な
っているが、同じ計算を行う場合を言う。検索結果はデ
ィスプレイ１０４とファイル１２２に出力する。

【００３４】命令列選択処理１３１は、統計解析結果１
１６、あるいは共通動作検索処理１２１により出力され
たセグメント、あるいは共通動作命令列の中からハード
ウェア化する対象の命令列を選択する処理である。選択
結果はファイル１３４に出力するとともに、ハードウェ
ア生成処理１３２と命令列置換処理１３３に渡される。

【００３５】ハードウェア生成処理１３２は、命令列選
択処理１３１で選択されたハードウェア化対象の命令列
を解析してその命令列と同じ動作を行うハードウェアの
構成を求め、そのハードウェア記述をファイル１３５に
出力する。命令列置換処理１３３は、組み込みプログラ
ム１０８を読み込み、プログラム中に存在する命令列選
択処理１３１で選択された命令列をハードウェア生成処
理１３２で生成されたハードウェアを起動する命令列に
置き換える処理である。置き換えた結果できたプログラ
ムはファイル１３６に出力する。

【００３６】以上の処理により組み込みプログラムの性
能を解析し、与えた処理時間制約を満たさない部分に関
してハードウェア化すべき部分を探索することができ
る。またハードウェア化すべき命令列からハードウェア
を生成するとともに、元の組み込みプログラム中のハー
ドウェア化対象命令列を生成したハードウェアを起動す
る命令列に置き換えることができる。さらに、置き換え
た命令列と、生成したハードウェアを用いて再度プログ
ラムの性能解析を繰り返すことにより、ハードウェア化
の効果を確認し、生成したハードウェアの修正や、他の
ハードウェア化対象部分を検索することができる。

【００３７】以下、以上の処理とそれらに関係するデー
タの詳細を説明する。

【００３８】（区間制約指定処理１１１）図２は区間制
約指定処理１１１の説明図である。区間制約指定では、
ユーザに動作解析すべき区間を指定する情報をキーボー
ド１０２あるいはマウス１０３を用いて入力させる。さ
らにその区間が満たさなくてはならない処理時間の制約
も指定させる。この処理を行うために、まずプログラム
読み込み２０１により組み込みプログラム１０８を読み
込む。

【００３９】組み込みプログラム１０８は、高級言語で
記述したソースプログラムをコンパイルすることにより
生成する。コンパイルは高級言語プログラムをアセンブ
ラプログラムに変換する処理と、アセンブラプログラム
をアセンブルし、機械語命令に対する命令コードと命令
のアドレスからなるオブジェクトプログラムを生成する
処理からなる。図８は組み込みプログラム１０８のファ
イル形式を説明する図である。図中で８０１はプログラ
ムの格納されるアドレス、８０２は命令コード、８０３
はラベル、８０４はコメント中に記録された高級言語の
ソースプログラム（８０５、８０７、８０９、８１１、
８１３）とそのコンパイル結果であるアセンブリ言語
（８０６、８０８、８１０、８１２）である。ソースプ
ログラム解析２０２ではコメント中にある高級言語で記
載されたソースプログラムの各文８０５とプログラムの
アドレス８０１の関係を調べる。２０４のループはユー
ザによる区間指定が終了するまで２０５〜２０９の処理
を繰り返す。開始点指定２０５ではユーザによる開始点
の指定を受け取る。指定はソースプログラムの文単位で
行う。このように、ソースプログラム上でシミュレーシ
ョンの開始点と終了点を指定する方法は、ユーザにとっ
て分かりやすい。このために、組み込みプログラム１０
８をディスプレイ１０４に表示し、ユーザにその表示さ
れた組み込みプログラム中のソースプログラム８０５上
の、開始点の位置を区間指定情報として入力させる。開
始点アドレス検索２０６ではオブジェクトプログラム解
析処理２０３で解析した時に得られるプログラム間関
係、すなわち、オブジェクトプログラムの各命令のアド
レスと対応する高級言語プログラムの文との間の関係を
基に、開始点に対応するオブジェクトプログラム上の命
令の実際のアドレスを求める。終了点指定２０７と終了
点アドレス検索２０８では同様にユーザ指定の終了点に
対応するオブジェクトプログラム上の命令の実際のアド
レスを求める。

【００４０】処理時間制約指定２０９では２０５〜２０
８で指定した区間の処理時間が満たさなくてはならない
時間の制約を受け取る。２０５〜２０９で得た区間制約
データは図３に示す区間制約データ１１２に格納する。
図３において、１行が１つの区間制約データを表す。３
０１は区間制約データの識別番号ｉｄ、３０２は開始点
アドレス、３０３は終了点アドレス、３０４は処理時間
制約である。３０５はプログラム実行解析処理１１５と
統計解析処理１１６で使用する区間毎の統計情報であ
る。統計情報は複数の情報からなる。この詳細はプログ
ラム実行解析処理１１５とともに説明する。

【００４１】（プログラム構成要素解析処理１１３）図
４はプログラム構成要素解析処理１１３を説明する図で
ある。プログラム構成要素解析処理１１３は、組み込み
プログラム１０８を読み込み、プログラムの構造をセグ
メントと関数単位で解析し、構造／統計データ１１４を
作成する。処理は４０２〜４０８の処理を組み込みプロ
グラム１０８を１行ずつ読み込み（４０２）、解釈す
る。プログラムが関数の先頭であれば（４０３）、その
関数の情報を構造／統計データ１１４に登録する。プロ
グラム中の分岐点（ラベルが付加されているか、分岐命
令がある場合）であれば（４０５）、その前に分岐点が
出現したアドレスから現在の行のアドレスまでをセグメ
ントとして登録する（４０６）。さらに、プログラム中
に他の関数を呼び出すコール部分が存在すれば（４０
７）、現在の関数の下位階層に呼ばれる関数があること
を登録する（４０８）。図４の処理により、図８のプロ
グラム例は８０６、８０８、８１０、８１２の４つのセ
グメントに分解される。

【００４２】（構造／統計データ１１４）図５は構造／
統計データ１１４を説明する図である。図は大きく関数
の構造を表すＦＮｓｔｒｕｃｔ（５０１）、関数の情報
を表すＦＮ（５０６）、セグメント間の関係を表すＳＧ
ｓｔｒｕｃｔ（５１２）、セグメントの情報を表すＳＧ
（５２５）からなる。ＦＮｓｔｒｕｃｔ（５０１）は４
つの要素からなる。ｆｎｐ（５０２）はその関数の情報
を表すＦＮ（５０６）へのポインタ、ｓｇｌ（５０３）
はその関数を構成するセグメントの集合を表すリスト
（５１８）へのポインタ、ｐｒｎｔ（５０４）はその関
数の上位階層の関数（その関数をコールする関数）のＦ
Ｎｓｔｒｕｃｔを指すポインタのリスト（５１９）への
ポインタ、ｃｈｄ（５０５）はその関数の下位階層の関
数のＦＮｓｔｒｕｃｔを指すポインタのリスト（５２
０）へのポインタである。ＦＮ（５０６）は大きく５つ
の情報からなる。ｉｄ（５０７）は関数の識別番号、Ｆ
Ｎ名（５０８）は関数名、ｓａ（５０９）は関数の開始
アドレス、ｅａ（５１０）は関数の終了アドレス、関数
統計情報（５１１）はその関数の統計情報である。５１
１はさらに複数の情報により構成される。この詳細はプ
ログラム実行解析処理１１５とともに説明する。ＳＧｓ
ｔｒｕｃｔ（５１２）は４つの要素からなる。ｓｇｐ
（５２１）はセグメント情報ＳＧ（５２５）へのポイン
タ、ｐｒｅ（５２２）はこのセグメントの直前に実行さ
れるセグメントのリスト５４１へのポインタ、ｓｕｃ
（５２３）はこのセグメントの直後に実行されるセグメ
ントのリスト５４２へのポインタ、ｆｎｐ（５２４）は
このセグメントを含む関数（ＦＮｓｔｒｕｃｔ）へのポ
インタである。セグメントの情報を表すＳＧ（５２５）
は大きく５つの情報からなる。ｉｄ（５２６）はこのセ
グメントの識別番号、ラベル名（５２７）はこのセグメ
ントの先頭アドレスにラベルがあればそのラベル名、ｓ
ａ（５２８）はそのセグメントの開始アドレス、ｅａ
（５２９）はそのセグメントの終了アドレス、セグメン
ト統計情報（５３０）はそのセグメントの統計情報であ
る。５３０はさらに複数の情報により構成される。この
詳細はプログラム実行解析処理１１５とともに説明す
る。

【００４３】（プログラム実行解析処理１１５）図６は
プログラム実行解析処理１１５を説明する図である。プ
ログラム実行解析処理１１５は組み込みプログラム１０
８とハードウェア記述１０９により記述されるソフトウ
ェアとハードウェア双方の動作を同時にシミュレーショ
ンし、ハードウェアの影響を考慮したソフトウェア（組
み込みプログラム）の実行統計情報の採取を行う。ハー
ドウェアとプログラムを同時にシミュレーションするた
めに、通常の論理シミュレータ（６０１）上でハードウ
ェア記述により定義される周辺回路６０２と組み込みプ
ログラム１０８を格納するメモリのモデル６０３とマイ
クロプロセッサの動作を行うマイクロプロセッサモデル
６０４を動作させる。そして、マイクロプロセッサモデ
ルの実行する命令をトレースするプログラム実行トレー
ス６０５によりプログラム実行統計情報を採取し、その
結果は構造統計データ１１４に格納する。ここで採取す
る統計データは、セグメント毎と関数毎に、最大処理時
間、最小処理時間、合計処理時間、処理回数、区間制約
毎に最大処理時間、最小処理時間、合計処理時間、処理
回数、制約値を超えた回数、処理中に通過したセグメン
トのリストである。また統計を採取する際にしようする
データとして各セグメント毎に開始時刻、終了時刻、経
過時間、最終実行アドレス等の情報を、各区間制約毎に
開始時刻、終了時刻、集計中を示すのフラグ等の情報を
持つ。

【００４４】図１０はプログラム実行トレース処理６０
５を詳しく説明する図である。プログラム実行トレース
の処理は論理シミュレータ６０１上でのシミュレーショ
ンの各サイクル毎に起動される。処理はマイクロプロセ
ッサモデル６０４上で実行されている命令のアドレスａ
ｄとシミュレーション時刻ｃｔを用いる。まず、現在の
実行アドレスａｄを含むセグメント番号ｃｓを求める
（１００１）。次に、区間制約データ１１２に格納され
ているすべての区間制約ｔｓｎに関して１００３〜１０
０６の処理を行う。現在の実行アドレスａｄが開始アド
レスならば１００４〜１００５を、終了アドレスなら１
００６を行う（１００３）。開始アドレスなら現在参照
している区間制約ｔｓｎに関して、統計データを集計中
でなければ（１００４）、その区間制約ｔｓｎの統計デ
ータの集計を開始する。一方、終了アドレスなら集計を
開始してから現在までの時間を統計情報３０５を更新す
る。次に現在のセグメント番号ｃｓが、一回前にプログ
ラム実行トレースを行った際のセグメント番号ｓｎとが
等しくない場合、即ち、現時刻で新しいセグメントに入
った場合に（１００７）、現在集計中の区間制約ｔｓａ
に関して（１００８）、現在のセグメント番号ｃｓを統
計情報３０５中の通過セグメントリストに追加する（１
００９）。さらに、現在のセグメントｃｓの統計情報５
３０を更新する（１０１０）。この処理は図１７で詳し
く説明する。そして、現在のセグメントｃｓをｓｎとし
（１０１１）、最終シミュレーション時刻Ｘｔｉｍｅを
現在の時刻ｃｔとする（１０１２）。

【００４５】図１７は現在のセグメントｃｓの統計情報
５３０の更新処理１０１０を説明する図である。この処
理も現在のセグメント番号ｃｓが、一回前にプログラム
実行トレースを行った際のセグメント番号ｓｎとが等し
くない場合とそうでない場合で処理が異なる（１７０
１）。等しい場合は、セグメントｃｓの最後に実行した
アドレスを現在の実行アドレスａｄとして記録する（１
７０２）。等しくない場合は、セグメントｃｓの実行開
始時刻を現在のシミュレーション時刻ｃｔとして記録し
（１７０３）、セグメントｃｓが処理の一番最初のセグ
メントでない限り（１７０４）、今までのセグメントｓ
ｎの終了時刻をｃｔとし（１７０５）、今までのセグメ
ントの最終実行アドレスとセグメントの終了アドレスが
等しい場合（１７０６）、セグメントｓｎの処理時間を
計算し（１７０７）、それを基にセグメントｓｎの統計
情報を更新し（１７０８）、処理時間の計算に用いる経
過時間をクリアする（１７０９）。一方、等しくない場
合、即ち、割り込み等の要因で、セグメント途中で他の
セグメントに処理が移った場合は、経過時間に今までの
処理時間を加え保持する（１７１０）。

【００４６】以上では、ソフトウェア中の一部の指定さ
れた区間に対して実行解析を行ったが、プログラム全体
をミュレーション区間として指定したい場合には、シミ
ュレーションの指定区間の開始点と終了点として、プロ
グラムの先頭およびオブジェクトプログラムの命令が持
つことがありえない命令アドレスを指定すればよい。

【００４７】（統計解析処理１１６）統計解析処理１１
６はプログラム実行解析処理１１５により求めた各セグ
メント毎の処理時間や実行回数などの値から、区間制
約、セグメント、関数毎の処理頻度、実行回数などの統
計値を計算し、出力する処理である。この出力では、計
算結果をファイル１１０として出力するとともに、ディ
スプレイ１０４へその内容を表示する。

【００４８】図７は統計解析処理１１６を説明する図で
ある。統計解析処理１１６では、まず各セグメントｓｇ
について（７０１）、全処理時間に対するｓｇの処理時
間割合とｓｇの平均処理時間を計算（７０２）し、各関
数ｆｎに関して（７０３）、ｆｎ自体の合計処理時間、
全処理時間に対するｆｎの処理時間割合、ｆｎの実行回
数、ｆｎの平均処理時間、ｆｎ以下の関数の合計処理時
間、ｆｎ以下の関数の平均処理時間を計算（７０４）。
そして区間制約違反部分に関して処理時間に関連する情
報の表示を行う（７０５）。この処理は図１１で詳しく
説明する。最後に区間制約、セグメント、関数毎の処理
時間に関連する情報を統計解析結果ファイル１１０に出
力する。

【００４９】図１１は区間制約違反部分に関して処理時
間に関連する情報の表示を行う処理（７０５）を説明す
る図である。これは図１２〜図１６に示すディスプレイ
上に表示される情報がどのような手順により表示される
かを示す状態遷移図である。区間リスト表示１１０１
は、区間制約に違反した、即ち、実際の処理時間が区間
制約としてあらかじめ指定された処理時間３０４を超え
た場合にその区間制約を表示する。１１０１から一つの
区間制約を選択し（１１０４）、その区間を処理する際
に通過したセグメントのリストを表示する（１１０
５）。ここで、一つのセグメントを選択し（１１０
８）、セグメントの中の命令列を表示できる（１１０
９）、またはそのセグメントを含む関数、さらにその上
位の関数といったプログラムの階層を表示できる（１１
１０）、プログラムの階層表示で、一つのセグメントを
選択すると、セグメントリスト表示１１０５に戻り、一
つの関数を選択すると関数のリストを表示できる（１１
１３）。関数表示から関数を選択すると、その関数に含
まれるセグメントのリスト（１１０５）、またはその関
数を処理中に通過した区間を表示できる（１１０１）。

【００５０】区間リスト表示１１０１、セグメントリス
ト表示１１０５、関数表示１１１３は表形式の表示で、
さらに２つの状態を含む。第一の状態は表のある列が選
択された状態である（１１０３、１１０７、１１１
５）。列が選択されると、選択された列の表示内容によ
りソーティングして再表示する。第二の状態は表のある
行が選択された状態である（１１０４、１１０８、１１
１６）。行が選択され、再度指示があると、表示が変わ
る。たとえば、状態１１０４から状態１１０８へ、状態
１１０８から状態１１１２または状態１１０４へ、状態
１１１６から状態１１１２または状態１１０８または１
１０４へと変わる。

【００５１】図１２〜図１６を用いてディスプレイ上に
表示する情報の例を示す。これらの表や図は、ディスプ
レイ上のウィンドに個々に表示する。またウィンドの大
きさはキーボードやマウスによる指示により変更でき
る。

【００５２】図１２は区間制約に違反した区間情報の表
示例である。１２０１はタイトル部分で、この表のタイ
トル「区間制約違反」の他、表の各項目のタイトルを表
示する。表の各項目は＃（１２０２）が各行の番号、ｔ
ｓｎ＃（１２０３）が区間制約データの識別番号ｉｄ
（３０１）、ｓｔａｒｔ（１２０４）が開始点アドレス
（３０２）、ｅｎｄ（１２０５）が終了点アドレス（３
０３）、ｓｐｅｃ（１２０６）が制約として与えられた
処理時間（３０４）、ａｖｅ（１２０７）がその区間の
平均の処理時間、ｃｎｔ（１２０８）がその区間の実行
回数、ｖｉｏｌａｔｅ（１２０９）が実際の処理時間が
制約時間を超えた回数である。

【００５３】図１２や他の類似の表形式の表示（図１
３、図１６、図１９）に共通する機能として、行選択機
能、列選択機能、表示範囲変更機能がある。行選択機能
は表の１つの行を選択する機能で、ディスプレィ１０４
上に表示されるマウス１０３のカーソルを選択したい行
に合わせ、マウスのボタンをクリックすることにより選
択する。選択するとその行の表示の背景色と文字色を反
転する。初期状態では最も上にある行が選択されてい
る。列選択機能は表の各行の表示順序を変更する機能で
ある。ウィンドのタイトル部分の各項目にマウスのカー
ソルを合わせ、マウスのボタンをクリックすることによ
り、その項目に関してソーティングを行い再表示を行
う。選択した項目が数値であれば大きい順に、文字であ
ればアルファベット順にソーティングする。表示範囲変
更機能はスクロールバー（１２１０〜１２１２）を用い
て表の表示範囲を変更する。要素数が多い表では狭いウ
ィンド上に多くの情報を表示できないため、一部分のみ
を表示する。その時、全体に対する表示箇所の位置が１
２１２の位置で表わされる。１２１２にマウスのカーソ
ルを合わせ、マウスのボタンを押したままカーソルを上
下することにより表示範囲を上下に移動する。また１２
１０、１２１１にマウスのカーソルを合わせ、マウスの
ボタンをクリックすることで、上下方向にそれぞれ１行
分表示範囲をずらすことができる。図１１に示すような
他の表示へ状態を移動するには、選択した行の上にマウ
スのカーソルを合わせマウスのボタンを押し続けた際に
画面上に現われる移動可能な表示状態のリストのうちの
一つをマウスのカーソルで選択することにより行う。す
でに目的のウィンドが画面上に表示されている場合は、
行選択の結果、他のウィンドの表示内容も連動して変化
する。またカーソルをそのウィンドに合わせることでそ
のウィンドの状態に移ることができる。なお、図１２に
おいては初期状態で１２０７の項目に関してソーティン
グして表示する。

【００５４】図１３はセグメントの実行統計の情報の表
示例である。１３０１はタイトル部分で、この表のタイ
トル「セグメント実行統計」の他、表の各項目のタイト
ルを表示する。各項目は、＃（１３０２）が各行の番
号、ｓｇ＃（１３０３）がセグメント番号（ＳＧのｉｄ
５２６）、ｌａｂｅｌ（１３０４）がセグメントの先
頭アドレスのラベル（ＳＧのｌａｂｅｌ名 ５２７）、
ｓｔａｒｔ（１３０５）はそのセグメントの開始アドレ
ス（ＳＧのｓａ ５２８）、ｅｎｄ（１３０６）は終了
アドレス（ＳＧのｅａ ５２９）、ｔｏｔａｌ（１３０
７）はそのセグメントの合計処理時間、ｒａｔｅ（１３
０８）は全処理時間に対するそのセグメントの処理時間
の割合、ｃａｌｌ（１３０９）はそのセグメントの実行
回数、ａｖｅ（１３１０）はそのセグメントの平均処理
時間、ｍｉｎ（１３１１）は最小処理時間、ｍａｘ（１
３１２）は最大処理時間である。なお、図１３において
は初期状態で１３０７の項目に関してソーティングして
表示する。

【００５５】図１４は図１３の第１要素のセグメントの
例である。１４０１はタイトル部で、図１３における
＃、ｓｇ＃、ｓｔａｒｔ、ｅｎｄの情報を表示する。１
４０２はアドレス部、１４０３はラベル部、１４０４は
命令部である。命令部にはアセンブラの命令列の他、ア
センブラに対応するソースプログラムをコメントの形で
表示する。これらの命令列の情報は組み込みプログラム
ファイルを参照して表示する。

【００５６】図１５は関数とセグメントの階層を表わ
す。例えば、図１３でｌａｂｅｌがＬ１０３の行を選択
している場合、Ｌ１０３（１５０４）とそれを含む関数
（１５０３）やその上位関数（１５０２）、あるいはＬ
１０３と同じ関数に含まれるセグメント（１５０５〜１
５０７）、そして上位関数に含まれる関数（１５０８）
とセグメント（１５０９）が表示される。関数名あるい
はセグメント名を表示したボックスにマウスのカーソル
を合わせ、マウスのボタンをクリックすると、選択した
部分を中心とした表示に切り替わる。

【００５７】図１６は関数の実行統計の情報の表示例で
ある。１６０１はタイトル部である。表の各項目は、＃
（１６０２）が各行の番号、ｆｎ＃（１６０３）が関数
の識別番号（ＦＮのｉｄ関数 ５０７）、ｎａｍｅ（１
６０４）が関数名（ＦＮのＦＮ名 ５０８）、ｓｔａｒ
ｔ（１６０５）が開始アドレス（ＦＮのｓａ ５０
９）、ｅｎｄ（１６０６）が終了アドレス（ＦＮのｅａ
５１０）、ｔｏｔａｌ（１６０７）がその関数自体の
合計処理時間、ｒａｔｅ（１６０８）が全処理時間に対
するその関数の処理時間の割合、ｃａｌｌ（１６０９）
がその関数の実行回数、ａｖｅ（１６１０）がその関数
平均処理時間、ａｌｌ（１６１１）がその関数以下の全
処理とその関数の処理時間合計、ａｒａｔｅ（１６１
２）がａｌｌの全処理時間に対する割合である。この表
は初期状態でｔｏｔａｌの大きい順に表示する。

【００５８】（共通動作検索処理１２１）この処理は、
ハードウエア化すべき部分の候補として、プログラム中
の異なる部分で実行される同一の処理の部分を検出し、
ユーザに提示するために行う。図１８は共通動作検索処
理１２１を説明する図である。図１８の１８０１では各
セグメントｓｇについて１８０２〜１８０５の処理を繰
り返す。１８０２ではｓｇ中の演算命令をノードとする
データフローグラフｄｆｇを作成する。１８０３ではｄ
ｆｇ中で出枝が２以上のノードがルートとするような木
に分割し個々の木をクラスタとする。例えば、図２２に
示すデータフローグラフの場合、出枝が２以上のノード
２２０６と２２０８、出枝が無い２２１０と２２１１を
ルートとするような木に分割し個々の木（２２１２、２
２１３、２２１４、２２１５）をクラスタとする。１８
０４では命令毎にあらかじめ決められた命令コストの総
和とそのクラスタの実行回数（すなわちセグメントの実
行回数）の積を求め、これをクラスタのコストＣｃとす
る。１８０５ではクラスタをその中の構造、演算命令の
種類により分類し、種類毎に識別番号ｉｄを付加する。
１８０６〜１８０７では同一クラスタ種の２つのクラス
タの組ｉ，ｊに関して、クラスタｉとｊが同一の種類の
クラスタを出力側または入力側に持つ場合にｉとｊを同
一のグループとする処理を行う。１８０８〜１８０９で
は１８０７で作成した各グループについて、１８０７と
同様の処理を繰り返すことで、グループに属するクラス
タを増やしていく。この処理により、共通のクラスタ構
造を持つ極大のグループを構成できる。１８１０〜１８
１１では１８０９で拡大したグループについて、グルー
プを構成するクラスタのノード数があらかじめ決められ
た値Ｎよりも小さいグループの登録を抹消する。１８１
２では、各グループについて、グループを構成するクラ
スタのコストの総和が大きいグループから順にグループ
のデータフローグラフとグループを構成するクラスタを
含むセグメント番号を整列して共通動作命令列情報を生
成し、出力する。この出力では、この共通動作命令列情
報をファイル１２２へ出力するとともに、ディスプレイ
１０４に表示するように行う。

【００５９】図１９は１８１２の処理によりディスプレ
イ１０４に表示される共通動作命令列情報の表示例であ
る。１９０１はタイトル部である。表の各項目は＃（１
９０２）が各行の番号、ｇｒ＃（１９０３）が共通動作
の命令列のグループ番号、ｃｏｓｔ（１９０４）がその
グループのコストの総和、＃ｃｌ（１９０５）がそのグ
ループを構成するクラスタの種類の数、＃ｓｇ（１９０
６）がそのグループの共通動作命令列を含むセグメント
の種類の数である。この表はｃｏｓｔの大きい順に表示
する。また、マウスのカーソルを任意の行（共通動作命
令列グループ）に合わせ、マウスのボタンをクリックす
ると、図２３に示す様な命令列のデータフローグラフを
表示するウィンドを開くことができる。また同時に、も
し図１３に示すセグメント情報の表示が画面上にあれ
ば、そのグループの共通動作命令列を含むセグメントに
対応する行の表示の背景色と文字色を反転する。

【００６０】図２３はデータフローグラフの表示例であ
り、２３０１はデータ入力、２３０２はデータ出力、２
３０３〜２３０５は演算ノードを表わす。このグラフで
は命令列中のデータ移動命令（メモリ読み出し、レジス
タ間の移動）やフロー制御命令（分岐）は省略される。

【００６１】（命令列選択処理１３１）命令列選択処理
１３１は、ハードウェア化の対象となるプログラムの一
部としてユーザが選択した命令列を入力する。選択の対
象は、共通動作命令列、セグメント内の一部の命令列、
複数のセグメントにまたがる命令列である。ユーザは、
統計解析処理１１６の処理結果あるいは共通動作検索処
理１２１の処理結果をディスプレイ１０４上で見て、ハ
ードウエア化すべきプログラム部分を選択し、選択した
部分を、ディスプレイ１０４上で指示する。たとえば、
統計解析処理１１６の結果に従って、このハードウエア
化する部分を選択するときには、図１２あるいは図１３
等の、ディスプレイ１０４に表示される情報を見て、ハ
ードウエア化すべき部分をこれらの画面上で指示する。
また、共通動作検索処理１２１で検索された共通動作命
令列またはその一部をハードウエア化すべき部分として
選択する場合、図１９上で一つの行を選択する。

【００６２】（ハードウェア生成処理１３２）ハードウ
ェア生成処理１３２は命令列選択処理１３１が選択した
命令列について、ユーザより、その命令列を実行するハ
ードウェアを自動生成することが指示された場合に行な
われ、ユーザ自身がその命令列を実行するハードウェア
を設計する場合には、この処理は行われない。このハー
ドウェア生成処理１３２で生成されるハードウエアが実
用的と期待される場合には、ユーザは、この処理を起動
すればよい。あるいは、テスト的にこの処理を起動し、
この処理で生成されるハードウエアを評価した後、この
ハードウエアが実用的でないと判断したときには、この
処理で生成されたハードウエアを破棄するようにしても
よい。以下では、ユーザが共通動作検索処理１２１で検
索された共通動作命令列をハードウエア化すべき命令列
として選択した場合を例に取り、ハードウェア生成処理
１３２を説明する。

【００６３】図２０はハードウェア生成処理１３２の動
作を説明する図である。まず、ユーザが選択した命令列
を解析し、図２３に示すようなデータフローグラフを作
成する（２００１）。次にデータフローグラフの各ノー
ドにある演算命令に対応してあらかじめ定義されている
演算器を調べる（２００２）。そして、使用する演算器
の情報とデータフローグラフの構造に合わせた演算器の
接続情報を含んだハードウェア記述を生成する。この
時、生成したハードウェアはマイクロプロセッサのメモ
リ空間に設定されたレジスタを入出力とし、メモリ空間
の決められたアドレスを参照することにより起動する。
生成は回路の雛型（ＨＤＬ）をライブラリに用意し、こ
れを実際のデータフローに対応して変更することにより
行う。

【００６４】例えば、図２３に示すデータフローグラフ
に対して図２４のような論理回路を生成するが、この図
で２４０５、２４０７の入力レジスタが図２３の入力２
３０１に、２４１２の出力レジスタが出力２３０２に、
２４０９の乗算器が２３０３に、２４１０の乗算器が２
４０４に、２４１１の加算器が２４０５にそれぞれ対応
する。実際には図２５と図２６に示すＨＤＬが生成の対
象である。２５０１部分は回路名称と入出力端子を定義
している。この中で回路名称と、入力レジスタの書き込
み制御線の本数（ＳＴＲ０、ＳＴＲ１）が設計対象によ
り異なる。２５０２部分はライブラリファイルに定義さ
れている各演算命令に対応した演算器とレジスタの定義
である。これらは、設計対象のデータフローグラフのノ
ードに応じて必要な演算器を選択する。２５０３は生成
回路中で用いる定数と信号線である。これらは、このハ
ードウェアの起動命令で用いる割り当てアドレスとこの
ハードウェアの実行サイクル、使用する演算器とレジス
タの数により決める。ハードウェアの実行サイクルは入
力レジスタと出力レジスタ以外のレジスタの段数＋１の
値である。２６０１は図２４の制御回路２４０４の動作
である。これらは実行サイクル、割り当てアドレス部分
の名称を設計対象により変更する。２６０２はレジスタ
と演算器の接続情報である。これらは図２３のグラフに
対応して生成する。ハードウェア生成処理では、図２
５、図２６に示したＨＤＬの他に、入出力レジスタの選
択信号を作成するアドレスデコーダの回路を用意する。
このアドレスデコーダもライブラリファイルにあらかじ
め登録したＨＤＬ記述を用いる。このハードウェア生成
には特開平４−１７５９７４に示した方法を用いること
もできる。

【００６５】なお、以上において、プログラム中の一部
の命令列と等価な動作を行うハードウェアを人手で作成
した場合は、そのハードウェア記述を既設計のハードウ
ェア記述を格納したファイル１０９に追加する。ハード
ウェアの起動の方法が、すでに示した方法と同様の場合
は、ハードウェア化した命令列をデータフローの形式で
入力すると、後に述べる命令列置換処理１３３によるプ
ログラムの修正が可能である。また、このような人手に
よるハードウエア記述を含むプログラムの修正も人手で
行うことも可能である。追加したハードウェアの記述
と、そのハードウェアを起動する命令列を含むプログラ
ムが準備できれば、上に示した手順でハードウェア込み
の性能解析が可能になる。この時、ソースプログラム上
で指定した区間制約の箇所をソースプログラムレベルで
保存しておくことにより、プログラムのサイズの変化に
伴い、制約区間の実際のアドレスが変わっても、再度区
間制約の指定を行わずに同じ制約箇所に関する情報を採
取することができる。

【００６６】（命令列置換処理１３３）命令列置換処理
１３３はハードウェア生成処理１３２の実行をユーザが
指定した場合に行われ、ユーザが選択したハードウェア
化すべき命令列として選択した命令列と、ハードウェア
生成処理１３２が生成したハードウェアを起動するため
の命令列を用いて、組み込みプログラム１０８に記述さ
れた命令列をハードウェア生成処理１３２が生成したハ
ードウェアを利用する命令列に自動的に置き換える。

【００６７】この処理を図２１を用いて説明する。２１
０１では、命令列選択１３２が選択した命令列のデータ
フローグラフｄｆｇを作成し、２１０３〜２１１０の処
理を、命令列の置き換えが必要な各セグメントｓｇにつ
いて繰り返す。２１０３ではｓｇのすべての命令をノー
ドとするデータフローグラフｄｆｇ＿ｓｇを作成する。
２１０４ではｄｆｇとｄｆｇ＿ｓｇの対応する命令を検
索する。２１０５ではｄｆｇ＿ｓｇ上の対応演算命令の
演算対象のレジスタ、あるいはメモリ位置を指すインデ
ックスレジスタの値をセットしている命令を検索する。
２１０６では２１０５で求めたレジスタのセットの命令
を、生成したハードウェアの入力レジスタへの書き込み
命令に変更する。２１０７ではｄｆｇ＿ｓｇ上の対応演
算命令のうち、最後の演算命令とその結果が格納される
出力レジスタの番号Ｎｒを検索する。２１０８では最後
の演算命令を、生成したハードウェアの起動命令と、生
成したハードウェアの出力レジスタからレジスタＮｒへ
の書き込み命令に変更する。２１０９ではｄｆｇ＿ｓｇ
上の対応演算命令のうち、変更されていない残りのノー
ドを削除する。２１１０ではｄｆｇ＿ｓｇのノードをト
ポロジカルオーダで（入力の依存順）アセンブラ命令に
置き換えてファイル１３６出力する。

【００６８】図９は命令列置換の結果を説明する図であ
る。２７０１は図８に示したプログラムである。ここで
は図２３に示すデータフローグラフが表す共通動作命令
列を置換の対象とする例を説明する。図２３の共通命令
列を含むＬ１０３から始まるセグメント（８１０）は、
命令列置換の処理により２７０２のように置き換わる。
図９に示す結果はこの形式でファイル１３６に格納され
る。命令列置換により命令数が変化するので従来のアド
レスや命令コードはそのまま再利用することはできない
が、ファイル１３６を再度アセンブルし、図８に示すよ
うにアドレス、命令コードを含む形式に変換することに
より、再度本実施の形態に示す方法を適用することがで
きる。すなわち、置換後のプログラムファイル１３６を
アセンブルし、ハードウェア生成処理１３２が生成した
ファイル１３５をハードウェア記述１０９に追加して、
本実施の形態に示す方法を再度適用することで新しく生
成したハードウェアを含めてシステム性能を評価し、ハ
ードウェア化の効果を確認できるとともに、新たなハー
ドウェア化箇所の候補を選択することが可能である。

【００６９】以上の発明の実施の形態から分かるよう
に、マイクロプロセッサとそのプログラムを組み込んだ
メモリ、および周辺回路を１チップに集積したＬＳＩの
ようなハードウェアとソフトウェアが混在したシステム
の設計に際し、ハードウェア部分の動作を含めて、ソフ
トウェアの処理時間と処理頻度を正確に測定し、指定区
間の処理時間制約を満足しない箇所を調べ、その動作を
抽出するので、ユーザがハードウエア化すべき部分を選
択するのが容易になる。さらに、目標性能を満足するよ
うに、少ない追加ハードウェア量で目的の動作を実現し
ようとする場合に、処理時間制約を満足しない指定区間
中に通過するプログラム部分の処理頻度を調べることに
より、ユーザがハードウェアとして実現するプログラム
の１部分の候補を探すことが容易にできるようになる。
さらに、同じ動作を異なる命令順で行っているプログラ
ム中の共通動作部分を自動的に調べて、ユーザに提示し
た場合には、プログラムの構成要素の一部あるいは複数
の構成要素にまたがった、ハードウェア化すべき範囲と
して、ユーザがこの共通動作部分を選択しやすくなる。
選択したプログラム動作から自動的に生成したハードウ
ェアモデルが実用的であると期待される場合には、ユー
ザの指示によりそのハードウエアモデルを自動的に生成
し、元のプログラムを生成したハードウェアを利用する
ように自動的に書き換えることもできる。この書き換え
後のプログラムの性能評価を再度おこなうことによりハ
ードウェア化の効果を簡単に確認することが可能にな
る。さらに、この作業を繰り返すことにより、すでに生
成したハードウェアの修正や他のハードウェア化対象部
分を検索することができる。

【００７０】＜変形例＞ （１）前述の実施の形態で記載した技術は、マイクロプ
ロセッサ以外のプロセッサ、たとえば、信号処理プロセ
ッサ等を搭載した回路にも適用できる。さらに、プロセ
ッサが搭載されているＬＳＩの外部に位置する他のＬＳ
Ｉに一部の周辺回路が搭載されている場合にも、適用で
きる。

【００７１】（２）前述の実施の形態では、区間制約の
指定に際し、ソースプログラム上で指定する例を示し
た。これは、区間制約に関しての統計情報は、機械語命
令レベルで採取するが、ユーザにとって機械語命令レベ
ルより、ソースプログラムで指示を行う方が容易である
ことによる。しかし、画面上で機械語命令のアドレスで
区間を指定する、またはファイルに記述した機械語命令
のアドレスで区間を指定することもできる。

【００７２】（３）前述の実施の形態では、組込みプロ
グラムの例として機械語プログラム、アセンブラ、ソー
スプログラムが混在する形式のファイルを入力し、アセ
ンブラの記述をベースにして構成要素解析を実施する例
を示したが、機械語プログラムと、各関数の開始アドレ
スや分岐先のアドレス等のコンパイル時の情報を元に同
様の解析を行うこともできる。この場合、機械語プログ
ラムを解析し、分岐命令の分岐先アドレスを特定するこ
とにより、セグメントへの分割を行う。分岐先アドレス
がレジスタ値により指定されるような分岐命令でこの命
令だけでは分岐先が特定できない場合、その直前のレジ
スタ設定命令を調べ、その値を調べるか、統計情報を採
取する際のシミュレーション時に、分岐先が判明した時
点で新たにセグメント分割位置を変更することにより構
成要素の解析を行う。各関数と機械語プログラムのアド
レスとの対応は、コンパイル時の情報を用いる。また、
区間制約を与える際に使用するソースプログラムは別途
与える。

【００７３】（４）前述の実施の形態では、命令列置換
処理１３３において、アセンブラプログラムのレベルで
置換を行い、変更されたアセンブラプログラムを再アセ
ンブルすることにより再度、ハードウェア化部分も含め
た性能解析を行う方法を示した。再度アセンブルするの
は、命令列置換処理により、プログラムのサイズが変わ
るため、分岐先のアドレス、データの格納アドレス等を
再度設定しなおす必要があるからである。これに対し再
アセンブルを行わず、内部データのみを修正する方法も
ある。内部データを修正する場合は、分岐命令やデータ
参照等のメモリアドレスを使用している機械語命令の場
所とそのアドレスに関する情報を別途保持し、プログラ
ムサイズが変わった際に、機械語命令中のアドレス情報
を直接変更できるようにする。また、構造／統計データ
中のアドレスに関する情報も同時に更新する。

【００７４】（５）前述の実施の形態では、セグメント
内の一部の命令列をハードウェアの起動命令列に置き換
える例を示したが、複数のセグメントにまたがった命令
列をハードウェアに置き換えることも可能である。この
場合、構造／統計データのうちのセグメントの構成に関
する情報も修正する必要がある。これは、修正のあった
セグメントに対し、それを含む関数の情報をたどり、逐
次情報を修正することにより行う。

【００７５】（６）前述の実施の形態に示した支援方法
では、そこで用いる処理や関連する処理が全て同じ計算
機システム上で実行される。しかし、これらの処理は、
異なるプロセッサ上に実現されていても、本発明の目的
を損なうものではない。例えば、ハードウェアのシミュ
レーションに用いる論理シミュレータがその他の部分と
異なるプロセッサ上で動作し、適宜必要な情報をプロセ
ッサ間で通信することにより実現できる。また、入力と
する組込みプログラムのコンパイル・アセンブルを他の
プロセッサ上で行うこともできる。この場合、ファイル
を通信あるいは記録媒体を介して転送するか、プロセッ
サ間でのファイル共有方法により共有を実現する。

【００７６】

【発明の効果】本発明によれば、オブジェクトプログラ
ムのシミュレーションの結果として、そのプログラムの
各構成要素毎に処理時間に関連する情報を出力できるの
で、ユーザは、そのプログラムの中のハードウエア化す
べき部分を各構成要素を手掛かりにして選択すればよい
ので、このハードウエア化すべき部分の選択しやすくな
る。さらに、その際、シミュレーションを実行する区間
を指定するようにすれば、ユーザが希望する区間に関し
て、上に述べたよう、構成要素を単位としてのシミュレ
ーション結果が得られるので、ユーザが希望する部分の
中からハードウエア化すべき部分をさらに絞ることが出
来る。さらに、このシミュレーション区間の指定を、ソ
ースプログラム上で指定する方法を採用した場合には、
ユーザにとって、区間の指定が平易に出来る。

【００７７】さらに、ユーザ指定の複数のシミュレーシ
ョン区間に対してシミュレーションを行い、その結果に
基づいて、設計者が指定した処理時間等の条件を満たさ
ない複数のシミュレーション区間を自動的に判別する場
合には、設計者が希望する条件を満たさない区間の中か
らハードウエア化すべきプログラム部分をユーザは選択
できるので、ハードウエア化すべき部分の選択が容易に
なる。

【００７８】さらに、先行するシミュレーションの結果
を利用して、ハードウエア化すべき部分を自動的に決
め、その後シミュレーション中に使用するプログラムを
そのハードウエア化する部分により自動的に更新する場
合には、ユーザは、そのプログラムを自らが更新するこ
となく、シミュレーションを繰り返すことが出来る。

【００７９】

【図面の簡単な説明】

【図１】本発明によるハードウェア／ソフトウェア混在
システムの設計支援装置の構成を示す図である。

【図２】区間制約指定処理のフローチャートである。

【図３】区間制約データを説明する図である。

【図４】プログラム構成要素解析処理のフローチャート
である。

【図５】構造／統計データを説明する図である。

【図６】プログラム実行解析処理のフローチャートであ
る。

【図７】統計解析処理のフローチャートである。

【図８】組み込みプログラムの例を説明する図である。

【図９】命令置換後のプログラムの例を示す図である。

【図１０】プログラム実行トレース処理のフローチャー
トである。

【図１１】区間制約違反部分に関して、処理時間に関連
する情報の表示動作を説明する図である。

【図１２】区間制約違反の出力例である。

【図１３】セグメント実行統計の出力例を示す図であ
る。

【図１４】セグメントの出力例を示す図である。

【図１５】関数とセグメントの階層の出力例を示す図で
ある。

【図１６】関数実行統計の出力例を示す図でである。

【図１７】現在のセグメントの統計情報の更新処理のフ
ローチャートである。

【図１８】共通動作検索処理のフローチャートである。

【図１９】共通動作命令列の例を示す図である。

【図２０】ハードウェア生成処理のフローチャートであ
る。

【図２１】命令列置換処理のフローチャートである。

【図２２】共通動作検索処理を説明するための図であ
る。

【図２３】共通動作検索処理で生成されるデータフロー
グラフの例を説明する図である。

【図２４】命令列選択処理により選択された命令列を実
行するハードウェアを例示する図である。

【図２５】命令列選択処理により生成されるハードウェ
ア記述言語の例を示す図である。

【図２６】命令列選択処理により生成されるハードウェ
ア記述言語の他の例を示す図である。

【符号の説明】

８０１…プログラムの格納されるアドレス、８０２…命
令コード、８０３…ラベル、８０４…プログラム部、８
０５…コメント中に記録された高級言語のプログラム、
８０６…アセンブリ言語、５０１…関数の構造データＦ
Ｎｓｔｒｕｃｔ、５０２…その関数の情報を表すＦＮ
（５０６）へのポインタｆｎｐ、５０３…リスト（５１
８）へのポインタｓｇｌ、５０４…リスト（５１９）へ
のポインタｐｒｎｔ、５０５…リスト（５２０）へのポ
インタｃｈｄ、５０６…関数の情報ＦＮ、５０７…関数
の識別番号ｉｄ、５０８…関数名（ＦＮ名）、５０９…
関数の開始アドレスｓａ、５１０…関数の終了アドレス
ｅａ、５１１…関数統計情報はその関数の統計情報、５
１８…関数を構成するセグメントの集合を表すリスト、
５１９…関数の上位階層の関数（その関数をコールする
関数）のＦＮｓｔｒｕｃｔを指すポインタのリスト、５
２０…関数の下位階層の関数のＦＮｓｔｒｕｃｔを指す
ポインタのリスト、５１２…セグメント間の関係を表す
データＳＧｓｔｒｕｃｔ、５２１…セグメント情報ＳＧ
（５２５）へのポインタｓｇｐ、５２２…リスト５４１
へのポインタｐｒｅ、５２３…リスト５４２へのポイン
タｓｕｃ、５２４…このセグメントを含む関数へのポイ
ンタｆｎｐ、５２５…セグメント情報を表すデータＳ
Ｇ、５２６…セグメントの識別番号ｉｄ、５２７…セグ
メントの先頭アドレスにラベルがあった場合のラベル
名、５２８…セグメントの開始アドレスｓａ、５２９…
セグメントの終了アドレスｅａ、５３０…セグメントの
統計情報、５４１…このセグメントの直前に実行される
セグメントのリスト、５４２…このセグメントの直後に
実行されるセグメントのリスト、１２０１…タイトル部
分、１２０２…各行の番号＃、１２０３…区間制約デー
タの識別番号ｉｄ（３０１）に対応する番号ｔｓｎ＃、
１２０４…開始点アドレス（３０２）ｓｔａｒｔ、１２
０５…終了点アドレス（３０３）ｅｎｄ、１２０６…制
約として与えられた処理時間（３０４）ｓｐｅｃ、１２
０７…その区間の平均の処理時間ａｖｅ、１２０８…そ
の区間の実行回数ｃｎｔ、１２０９…実際の処理時間が
制約時間を超えた回数ｖｉｏｌａｔｅ、１３０１…タイ
トル部分、１３０２…各行の番号＃、１３０３…セグメ
ント番号（ＳＧのｉｄ ５２６）ｓｇ＃、１３０４…セ
グメントの先頭アドレスのラベル（ＳＧのｌａｂｅｌ名
５２７）ｌａｂｅｌ、１３０５…そのセグメントの開
始アドレス（ＳＧのｓａ ５２８）ｓｔａｒｔ、１３０
６…終了アドレス（ＳＧのｅａ ５２９）ｅｎｄ、１３
０７…そのセグメントの合計処理時間ｔｏｔａｌ、１３
０８…全処理時間に対するそのセグメントの処理時間の
割合ｒａｔｅ、１３０９…そのセグメントの実行回数ｃ
ａｌｌ、１３１０…そのセグメントの平均処理時間ａｖ
ｅ、１３１１…最小処理時間ｍｉｎ、１３１２…最大処
理時間ｍａｘ、１４０１…タイトル部、１４０２…アド
レス部、１４０３…ラベル部、１４０４…命令部、１５
０２・１５０３・１５０５…関数、１５０４・１５０６
〜１５０８…セグメント、１６０１…タイトル部、１６
０２…各行の番号＃、１６０３…関数の識別番号（ＦＮ
のｉｄ関数 ５０７）ｆｎ＃、１６０４…関数名（ＦＮ
のＦＮ名 ５０８）ｎａｍｅ、１６０５…開始アドレス
（ＦＮのｓａ ５０９）ｓｔａｒｔ、１６０６…終了ア
ドレス（ＦＮのｅａ ５１０）ｅｎｄ、１６０７…その
関数自体の合計処理時間ｔｏｔａｌ、１６０８…全処理
時間に対するその関数の処理時間の割合ｒａｔｅ、１６
０９…その関数の実行回数ｃａｌｌ、１６１０…その関
数平均処理時間ａｖｅ、１６１１…その関数以下の全処
理とその関数の処理時間合計ａｌｌ、１６１２…ａｌｌ
の全処理時間に対する割合ａｒａｔｅ、２２０１〜２２
０５…入力ノード、２２０６〜２２１１…ノード、２２
１２〜２２１５…クラスタ、１９０１…タイトル部、１
９０２…各行の番号＃、１９０３…共通動作の命令列の
グループ番号ｇｒ＃、１９０４…そのグループのコスト
の総和ｃｏｓｔ、１９０５…そのグループを構成するク
ラスタの種類の数＃ｃｌ、１９０６…そのグループの共
通動作命令列を含むセグメントの種類の数＃ｓｇ、２３
０１…入力ノード、２３０２…出力ノード、２３０３〜
２３０５…ノード、２４０１…アドレスバス、２４０２
…データバス、２４０５〜２４０８…入力レジスタ、２
４０９〜２４１１…演算器、２４１２…出力レジスタ。

Claims (19)

【特許請求の範囲】
1. 【請求項１】プロセッサと、それに接続された少なくと
   も一つの関連回路とを有する回路を制御するためのオブ
   ジェクトプログラムの内、他の関連回路によりその機能
   を実行させるべき部分の選択を、計算機と、入力装置
   と、出力装置とを有する計算機システムを用いて支援す
   るハードウエアとソフトウエアの混在システムの設計支
   援方法であって、 そのオブジェクトプログラムを構成する複数の構成要素
   とそれらの間の関係を示す構成要素間関係を判別し、 ユーザにより選択された、動作解析すべき区間を特定す
   るための区間指定情報を上記入力装置を用いて入力し、 該プロセッサと該関連回路を制御するときの上記オブジ
   ェクトプログラムの動作を、上記プロセッサの仕様と上
   記少なくとも一つの関連回路を記述するハードウエア記
   述とに基づいてシミュレーションし、 上記シミュレーションの間に、該判別された複数の構成
   要素の内、該入力された区間指定情報で特定される動作
   解析すべき区間に属する一部の複数の構成要素の各々の
   処理時間に関連する情報を収集し、 上記一部の複数の構成要素の各々を識別する情報とそれ
   ぞれに対して収集された処理時間に関連する情報とを、
   該オブジェクトプログラムの内、ハードウエア化すべき
   部分の、該ユーザによる選択を支援するための情報とし
   て上記表示装置に表示するハードウエアとソフトウエア
   の混在システムの設計支援方法。
2. 【請求項２】上記オブジェクトプログラムを構成する該
   複数の構成要素の判別は、上記オブジェクトプログラム
   に対するソースプログラムを構成する複数の構成要素の
   一つにそれぞれ対応するように相対的に大きな複数の構
   成要素を選択し、該選択された相対的に大きな複数の構
   成要素の各々を構成する相対的に小さな複数の構成要素
   を選択し、上記選択された相対的に大きな複数の構成要
   素と上記選択された相対的に小さな複数の構成要素とを
   オブジェクトプログラムを構成する複数の構成要素とし
   て判別するステップを有し、 上記収集は、上記動作解析すべき区間に属する複数の相
   対的に大きな構成要素の各々に関する処理時間に関連す
   る情報と、それぞれの相対的に大きな構成要素に属する
   相対的に小さな複数の構成要素の各々についての処理時
   間に関する情報とを収集するステップを含み、 上記表示は、上記動作解析すべき区間に属する上記判別
   された相対的に大きな複数の構成要素の各々およびそれ
   ぞれの相対的に大きな複数の構成要素に属する相対的に
   小さな複数の構成要素の各々に関して収集された処理時
   間に関連する情報を表示するステップを有する請求項１
   記載のハードウエアとソフトウエアの混在システムの設
   計支援方法。
3. 【請求項３】上記オブジェクトプログラムは、上記オブ
   ジェクトプログラムに対するソースプログラムを変換し
   て得られるアセンブラプログラムをさらに変換して得ら
   れたものであり、 上記オブジェクトプログラムの複数の構成要素と構成要
   素間関係の判別は、 上記アセンブラプログラムを解析して、アセンブラプロ
   グラムを構成する複数の構成要素とそれらの構成要素の
   間の関係を指示する構成要素間関係を判別し、 上記アセンブラプログラムを構成する複数の構成要素と
   それらの構成要素の間の関係を指示する構成要素間関係
   に基づいて、上記オブジェクトプログラムの対応する複
   数の構成要素と構成要素間関係を判別するステップを有
   する請求項１記載のハードウエアとソフトウエアの混在
   システムの設計支援方法。
4. 【請求項４】上記オブジェクトプログラムの構成要素と
   構成要素間関係の判別は、上記オブジェクトプログラム
   を解析して行われる請求項１記載のハードウエアとソフ
   トウエアの混在システムの設計支援方法。
5. 【請求項５】上記区間指定情報の入力は、 上記オブジェクトプログラムに対するソースプログラム
   を上記表示装置に表示し、 表示されたソースプログラム上の、ユーザにより選択さ
   れた動作解析すべき区間の開始点と終了点とを指定する
   区間指定情報を上記入力装置を用いて入力するステップ
   を有する請求項１記載のハードウエアとソフトウエアの
   混在システムの設計支援方法。
6. 【請求項６】上記選択においては、 前記ソースプログラム上の上記開始点および上記終了点
   にそれぞれ対応する、上記オブジェクトプログラム上の
   開始点と終了点を、オブジェクト上の動作解析すべき区
   間を規定する情報として検出し、 該検出された開始点と終了点および該判別された構成要
   素間関係とに基づいて、該オブジェクトプログラム上の
   開始点を通過してから該オブジェクトプログラム上の終
   了点に至るまでの間に実行される一部の構成要素を、上
   記情報を収集する一部の複数の構成要素として選択する
   ステップをさらに有する請求項５記載のハードウエアと
   ソフトウエアの混在システムの設計支援方法。
7. 【請求項７】上記オブジェクトプログラムを、該ソース
   プログラムから生成する時に、上記ソースプログラム内
   のコードと上記オブジェクトプログラム内の対応するコ
   ートとを関連づけるプログラム間関係情報を生成するス
   テップをさらに有し、 上記検出においては、 上記生成されたプログラム間関係情報に基づいて、ソー
   スプログラム上の上記開始点および上記終了点に対応す
   る、上記オブジェクトプログラム上の開始点と終了点を
   検出するステップをさらに有する請求項６記載のハード
   ウエアとソフトウエアの混在システムの設計支援方法。
8. 【請求項８】上記動作解析すべき区間に属する該一部の
   複数の構成要素中の複数箇所に含まれる共通動作部分を
   検索し、 該共通動作部分をそれぞれ含む複数の構成要素と、該共
   通動作部分のデータフローグラフとを該表示装置に表示
   するステップをさらに有する請求項１記載のハードウエ
   アとソフトウエアの混在システムの設計支援方法。
9. 【請求項９】プロセッサと、それに接続された少なくと
   も一つの関連回路とを有する回路を制御するためのオブ
   ジェクトプログラムの内、他の関連回路によりその機能
   を実行させるべき部分の選択を、計算機と、入力装置
   と、出力装置とを有する計算機システムを用いて支援す
   るハードウエアとソフトウエアの混在システムの設計支
   援方法であって、 そのオブジェクトプログラムを構成する複数の構成要素
   とそれらの間の関係を示す構成要素間関係を判別し、 ユーザにより選択された、複数の動作解析すべき区間の
   一つをそれぞれ特定するための複数の区間指定情報と各
   動作解析すべき区間が満たすべき、ユーザが指定した処
   理時間条件に関する情報とを上記入力装置を用いて入力
   し、 該プロセッサと該関連回路を制御するときの上記オブジ
   ェクトプログラムの動作を、上記プロセッサの仕様と上
   記少なくとも一つの関連回路を記述するハードウエア記
   述とに基づいてシミュレーションし、 上記シミュレーションの間に、該入力された複数の区間
   指定情報で特定される複数の動作解析すべき区間の各々
   の処理時間に関連する情報と、各動作解析すべき区間に
   属すると判別された該一部の複数の構成要素の各々の処
   理時間に関連する情報を収集し、 該複数の動作解析すべき区間の各々に対して収集された
   処理時間に関連する情報とその区間に対して入力された
   処理時間条件に関する情報とに基づいて、上記複数の動
   作解析すべき区間の内、それぞれの区間に対して指定さ
   れた処理時間条件を満たさない一つまたは複数の動作解
   析すべき区間を検出し、 該検出された一つまたは複数の動作解析すべき区間の各
   々に対して検出された上記一部の複数の構成要素の各々
   を識別する情報と、それぞれの構成要素に対して収集さ
   れた処理時間に関連する情報とを、該オブジェクトプロ
   グラムの内、ハードウエア化すべき部分の、該ユーザに
   よる選択を支援するための情報として上記表示装置に表
   示するハードウエアとソフトウエアの混在システムの設
   計支援方法。
10. 【請求項１０】上記オブジェクトプログラムを構成する
    該複数の構成要素の判別は、上記オブジェクトプログラ
    ムに対するソースプログラムを構成する複数の構成要素
    の一つにそれぞれ対応するように相対的に大きな複数の
    構成要素を選択し、該選択された相対的に大きな複数の
    構成要素の各々を構成する相対的に小さな複数の構成要
    素を選択し、上記選択された相対的に大きな複数の構成
    要素と上記選択された相対的に小さな複数の構成要素と
    をオブジェクトプログラムを構成する複数の構成要素と
    して判別するステップを有し、 上記収集は、上記動作解析すべき区間に属する複数の相
    対的に大きな構成要素の各々に関する処理時間に関連す
    る情報と、それぞれの相対的に大きな構成要素に属する
    相対的に小さな複数の構成要素の各々についての処理時
    間に関する情報とを収集するステップを含み、 上記表示は、上記動作解析すべき区間に属する上記判別
    された相対的に大きな複数の構成要素の各々およびそれ
    ぞれの相対的に大きな複数の構成要素に属する相対的に
    小さな複数の構成要素の各々に関して収集された処理時
    間に関連する情報を表示するステップを有する請求項１
    記載のハードウエアとソフトウエアの混在システムの設
    計支援方法。請求項９記載のハードウエアとソフトウエ
    アの混在システムの設計支援方法。
11. 【請求項１１】上記オブジェクトプログラムは、上記オ
    ブジェクトプログラムに対するソースプログラムを変換
    して得られるアセンブラプログラムをさらに変換して得
    られたものであり、 上記オブジェクトプログラムの複数の構成要素と構成要
    素間関係の判別は、 上記アセンブラプログラムを解析して、アセンブラプロ
    グラムを構成する複数の構成要素とそれらの構成要素の
    間の関係を指示する構成要素間関係を判別し、 上記アセンブラプログラムを構成する複数の構成要素と
    それらの構成要素の間の関係を指示する構成要素間関係
    に基づいて、上記オブジェクトプログラムの対応する複
    数の構成要素と構成要素間関係を判別するステップを有
    する請求項９記載のハードウエアとソフトウエアの混在
    システムの設計支援方法。
12. 【請求項１２】上記オブジェクトプログラムの構成要素
    と構成要素間関係の判別は、上記オブジェクトプログラ
    ムを解析して行われる請求項９記載のハードウエアとソ
    フトウエアの混在システムの設計支援方法。
13. 【請求項１３】各区間指定情報の入力は、 上記オブジェクトプログラムに対するソースプログラム
    を上記表示装置に表示し、 表示されたソースプログラム上の、ユーザにより選択さ
    れた動作解析すべき区間の開始点と終了点とを指定する
    区間指定情報を上記入力装置を用いて入力するステップ
    を有する請求項９記載のハードウエアとソフトウエアの
    混在システムの設計支援方法。
14. 【請求項１４】上記選択においては、 前記ソースプログラム上の一つの動作解析すべき区間を
    表す開始点と終了点に対応する上記オブジェクトプログ
    ラム上での開始点と終了点を、オブジェクト上の一つの
    動作解析すべき区間を規定する情報として検出し、 該検出された上記オブジェクト上の開始点と終了点およ
    び該判別された構成要素間関係とに基づいて、該オブジ
    ェクトプログラム上の開始点を通過してから該オブジェ
    クトプログラム上の終了点に至るまでの間に実行される
    一部の構成要素を、上記情報を収集する一部の複数の構
    成要素として選択するステップをさらに有する請求項１
    ３記載のハードウエアとソフトウエアの混在システムの
    設計支援方法。
15. 【請求項１５】上記オブジェクトプログラムを、該ソー
    スプログラムから生成する時に、上記ソースプログラム
    内のコードと上記オブジェクトプログラム内の対応する
    コートとを関連づけるプログラム間関係情報を生成する
    ステップをさらに有し、 上記検出においては、 上記生成されたプログラム間関係情報に基づいて、各動
    作解析すべき区間に対する、前記ソースプログラム上の
    開始点と終了点に対応する、上記オブジェクトプログラ
    ム上の開始点と終了点を検出するステップを有する請求
    項１４記載のハードウエアとソフトウエアの混在システ
    ムの設計支援方法。
16. 【請求項１６】上記複数の動作解析すべき区間に属する
    複数の構成要素中の複数箇所に含まれる共通動作部分を
    検索し、 該共通動作部分をそれぞれ含む複数の構成要素と、該共
    通動作部分のデータフローグラフとを該表示装置に表示
    するステップをさらに有する請求項９記載のハードウエ
    アとソフトウエアの混在システムの設計支援方法。
17. 【請求項１７】プロセッサと、それに接続された少なく
    とも一つの関連回路とを有する回路を制御するためのオ
    ブジェクトプログラムの内、他の関連回路によりその機
    能を実行させるべき部分の選択を、計算機と、入力装置
    と、出力装置とを有する計算機システムを用いて支援す
    るハードウエアとソフトウエアの混在システムの設計支
    援方法であって、 上記オブジェクトプログラムに対応するソースプログラ
    ムを変換して得られるアセンブラプログラムを上記オブ
    ジェクトプログラムに変換し、 該アセンブラプログラムに基づいて、該アセンブラプロ
    グラムを構成する複数の構成要素とそれらの間の関係を
    示す構成要素間関係を検出し、 該アセンブラプログラムを構成する複数の構成要素とそ
    れらの間の関係を示す構成要素間関係に基づいて、該オ
    ブジェクトプログラムを構成する複数の構成要素とそれ
    らの間の関係を示す構成要素間関係を判別し、 該プロセッサと該関連回路を制御するときの上記オブジ
    ェクトプログラムの動作を、上記プロセッサの仕様と上
    記少なくとも一つの関連回路を記述するハードウエア記
    述とに基づいてシミュレーションし、 上記シミュレーションの間に、上記判別された上記オブ
    ジェクトプログラムを構成する該複数の構成要素の内、
    少なくとも一部の複数の構成要素の各々の処理時間に関
    連する情報を収集し、 上記少なくとも一部の複数の構成要素の各々を識別する
    ための情報とそれぞれに対して収集された処理時間に関
    連する情報を、上記オブジェクトプログラム中のハード
    ウエア化すべきプログラム部分のユーザによる選択を支
    援する情報として上記表示装置に出力し、 上記アセンブラプログラムの複数の構成要素が識別可能
    なように、上記アセンブラプログラムを表示し、 上記表示されたアセンブラプログラムの内、ユーザによ
    り選択されたハードウエア化すべきプログラム部分を指
    定する情報を該入力装置より入力し、 該入力された指定情報に従って、上記アセンブラプログ
    ラムの上記プログラム部分に代えて、他の関連回路を使
    用するように該アセンブラプログラムを更新し、 該更新後のアセンブラプログラムに基づいて、上記変換
    から更新までを繰り返し、 その繰り返し時における上記更新後のシミュレーション
    の実行は、上記プロセッサの仕様と、上記少なくとも一
    つの関連回路を記述するハードウエア記述と、上記他の
    関連回路を記述する他のハードウエア記述とに基づいて
    実行されるハードウエアとソフトウエアの混在システム
    の設計支援方法。
18. 【請求項１８】上記他のハードウエア記述を、該入力さ
    れた識別情報指定される一つの構成要素の内容に基づい
    て自動的に生成するステップをさらに有する請求項１７
    記載のハードウエアとソフトウエアの混在システムの設
    計支援方法。
19. 【請求項１９】上記他のハードウエア記述を該ユーザが
    指定するステップをさらに有する請求項１７記載のハー
    ドウエアとソフトウエアの混在システムの設計支援方
    法。