JPH09162190A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH09162190A
JPH09162190A JP34602895A JP34602895A JPH09162190A JP H09162190 A JPH09162190 A JP H09162190A JP 34602895 A JP34602895 A JP 34602895A JP 34602895 A JP34602895 A JP 34602895A JP H09162190 A JPH09162190 A JP H09162190A
Authority
JP
Japan
Prior art keywords
electrodes
semiconductor
dicing line
mobile ions
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34602895A
Other languages
Japanese (ja)
Inventor
Takahide Kitami
隆英 北見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP34602895A priority Critical patent/JPH09162190A/en
Publication of JPH09162190A publication Critical patent/JPH09162190A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 製造時における可動イオンによる汚染を除去
し、高い信頼性を有する半導体装置の製造方法を提供す
る。 【解決手段】 半導体ウエハ上のダイシングライン領域
11および12内に、ライン状の電極13および14が
個々のMOS型トランジスタTの外周を2つに分けるよ
うに設けられ、またそれぞれの電極は他のMOS型トラ
ンジスタTの外周に設けられる電極と接続されている。
温度を上昇させ、可動イオンの動きを活発化し、電極1
3および14に電圧を掛け、電極間に電界を生じさせ
る。この電界により、可動イオンはMOS型トランジス
タT内部から、電極13および14の周辺に移動する。
常温へ戻し、電極13および14への電圧印加を停止し
た後、ダイシング工程でダイシングライン領域11およ
び12を除去することにより、電極13および14の周
辺に集まった可動イオンも除去される。
(57) An object of the present invention is to provide a method of manufacturing a semiconductor device having high reliability by removing contamination by mobile ions during manufacturing. SOLUTION: In a dicing line region 11 and 12 on a semiconductor wafer, linear electrodes 13 and 14 are provided so as to divide the outer periphery of each MOS type transistor T into two, and each electrode is provided with another electrode. It is connected to an electrode provided on the outer periphery of the MOS transistor T.
The temperature is raised, the movement of mobile ions is activated, and the electrode 1
A voltage is applied to 3 and 14 to create an electric field between the electrodes. Due to this electric field, the movable ions move from the inside of the MOS transistor T to the periphery of the electrodes 13 and 14.
After the temperature is returned to room temperature and the voltage application to the electrodes 13 and 14 is stopped, the dicing line regions 11 and 12 are removed in the dicing process, so that the mobile ions collected around the electrodes 13 and 14 are also removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に製造時における可動イオンによる汚染
を防止するための製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method, and more particularly to a manufacturing method for preventing contamination by mobile ions during manufacturing.

【0002】[0002]

【従来の技術】従来の半導体装置は、装置の完成後にお
ける外部の可動イオンなどの不純物による汚染を防止す
るために、半導体装置表面を可動イオンに対するゲッタ
ー効果を有するリンガラス等から成るパッシベーション
膜で覆い半導体装置内部を保護している。図5はこのよ
うな従来の半導体装置の一例であるMOS型トランジス
タTの構造を示す断面図である。p型半導体基板1の表
面近傍にソースとなるn+領域2とドレインとなるn+
領域3を形成する。これらのn+領域2および3のそれ
ぞれの一端部を覆うシリコンからなるゲート酸化膜6を
介してポリシリコンからなるゲート電極5が設けられて
いる。ゲート酸化膜6の両側に配線となるアルミ層7お
よび8が設けられ、p+領域4は、アルミ層7とp型半
導体領域1を接続している。アルミ層7および8の外側
にはシリコンからなるフィールド酸化膜9が設けられ
る。半導体装置全体の表面はリンガラス30で覆われて
いる。このような半導体装置では、NaイオンやKイオ
ン等の可動イオンが完成後の半導体装置の表面に付着し
て、入り込もうとしても、リンガラスから作られている
パッシベーション膜で可動イオンはゲッターされ、半導
体装置内部には到達しない。
2. Description of the Related Art A conventional semiconductor device has a passivation film made of phosphorus glass or the like, which has a gettering effect on mobile ions, on the surface of the semiconductor device in order to prevent contamination by impurities such as external mobile ions after completion of the device. The cover protects the inside of the semiconductor device. FIG. 5 is a sectional view showing the structure of a MOS transistor T which is an example of such a conventional semiconductor device. In the vicinity of the surface of the p-type semiconductor substrate 1, an n + region 2 serving as a source and an n + region serving as a drain.
Region 3 is formed. A gate electrode 5 made of polysilicon is provided via a gate oxide film 6 made of silicon covering one end of each of the n + regions 2 and 3. Aluminum layers 7 and 8 serving as wirings are provided on both sides of the gate oxide film 6, and the p + region 4 connects the aluminum layer 7 and the p-type semiconductor region 1. A field oxide film 9 made of silicon is provided outside the aluminum layers 7 and 8. The entire surface of the semiconductor device is covered with phosphor glass 30. In such a semiconductor device, even if mobile ions such as Na ions and K ions adhere to the surface of the semiconductor device after completion and try to enter, the mobile ions are gettered by the passivation film made of phosphorus glass, It does not reach inside the semiconductor device.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置では、製造時に可動イオンが混入
した場合には半導体装置内部に可動イオンが到達してし
まい正常な回路動作を妨げることがあった。例えば、図
5のMOS型トランジスタTでは、ゲート酸化膜6のp
型半導体基板1との界面にNaイオンが到達すると、こ
のNaイオンの影響でゲート酸化膜6の下側のp型半導
体基板1内に望ましくないチャンネルが形成される。こ
のために、ゲートに電圧を印加してソースとドレイン間
の電流を制御するというトランジスタ本来の働きが損な
われる。これらの可動イオンに汚染された半導体装置は
検査工程において不良品として、廃棄されるが、最終検
査工程までに可動イオンがゲート酸化膜の界面に到達せ
ずに最終検査工程をパスすると、良品として市場出荷さ
れてしまう。可動イオンのシリコン内での移動速度は温
度に比例して大きくなるため、汎用半導体装置より高温
状態で使用されることの多い自動車用半導体装置等で
は、使用時に不具合が生じることがあり、信頼性の点で
問題があった。したがって本発明は、上記従来の問題点
に鑑み、製造時における可動イオンによる汚染を除去
し、高い信頼性を有する半導体装置の製造方法を提供す
ることを目的とする。
However, in such a conventional semiconductor device, when mobile ions are mixed in during manufacturing, the mobile ions may reach the inside of the semiconductor device and interfere with normal circuit operation. It was For example, in the MOS transistor T of FIG.
When Na ions reach the interface with the type semiconductor substrate 1, an undesired channel is formed in the p-type semiconductor substrate 1 below the gate oxide film 6 due to the influence of the Na ions. Therefore, the original function of the transistor, which is to apply a voltage to the gate to control the current between the source and the drain, is impaired. Semiconductor devices contaminated with these mobile ions are discarded as defective products in the inspection process, but if the mobile ions do not reach the interface of the gate oxide film before the final inspection process and pass the final inspection process, they are regarded as good products. It will be shipped to the market. Since the moving speed of mobile ions in silicon increases in proportion to temperature, semiconductor semiconductor devices for automobiles, which are often used at higher temperatures than general-purpose semiconductor devices, may have problems during use. There was a problem with. Therefore, in view of the conventional problems described above, it is an object of the present invention to provide a method for manufacturing a semiconductor device having high reliability by removing contamination by mobile ions during manufacturing.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の本発明方法は、半導体ウエハのダ
イシングライン内に半導体ユニットの外周を2つに分け
る2本の電極を形成する工程と、半導体ウエハを加温し
て高温状態で2本の電極に電圧を印加し、電極間に電界
を生じさせる工程と、半導体ウエハの温度を常温まで下
げた後に電極間の電圧印加を停止する工程と、電極を含
むダイシングラインを切除する工程を有するものとし
た。また、請求項2に記載の発明は、2本の電極を、周
囲が可動イオンに対するゲッター効果を有する皮膜で覆
うものとした。
In order to achieve the above object, the method of the present invention according to claim 1 forms two electrodes in the dicing line of the semiconductor wafer, which divides the outer periphery of the semiconductor unit into two. The step of heating the semiconductor wafer to apply a voltage to the two electrodes in a high temperature state to generate an electric field between the electrodes, and the step of applying a voltage between the electrodes after the temperature of the semiconductor wafer is lowered to room temperature. It has a step of stopping and a step of cutting off the dicing line including the electrode. Further, in the invention according to claim 2, the two electrodes are covered with a film having a gettering effect on the periphery of the two electrodes.

【0005】[0005]

【作用】請求項1のものでは、ウエハ上における多数の
半導体ユニットの形成と並行してダイシングライン内に
電極を設ける。ウエハに作り込まれた半導体ユニットに
影響を及ぼさない範囲で、半導体ウエハの温度を上昇さ
せると、可動イオンの動きが活発になる。その状態で、
2本の電極に電圧を掛け、電極間に電界を生じさせる。
この電界により、可動イオンは半導体ユニット中を通っ
て半導体ユニット内部からダイシングライン内の電極の
周辺に移動する。半導体ウエハの温度を常温へ戻し、電
極への電圧印加を停止したあと、ダイシング工程でダイ
シングライン領域を除去することにより、ダイシングラ
イン内の電極周辺に集まっていた可動イオンが除去され
る。
According to the first aspect of the present invention, electrodes are provided in the dicing line in parallel with the formation of a large number of semiconductor units on the wafer. If the temperature of the semiconductor wafer is raised within a range that does not affect the semiconductor unit built in the wafer, the movement of mobile ions becomes active. In that state,
A voltage is applied to the two electrodes to generate an electric field between the electrodes.
Due to this electric field, the movable ions move through the semiconductor unit from the inside of the semiconductor unit to the periphery of the electrode in the dicing line. After the temperature of the semiconductor wafer is returned to room temperature and the voltage application to the electrodes is stopped, the dicing line region is removed in the dicing process, so that the mobile ions gathered around the electrodes in the dicing line are removed.

【0006】請求項2のものでは、予めダイシングライ
ン内の電極周辺に可動イオンに対するゲッター効果を有
する皮膜を設けることにより、可動イオンをトラップす
ることができる。これにより、ダイシングライン領域が
部分的に残ってしまった場合でも、可動イオンが移動し
て半導体装置内部に悪影響を与えない。
According to the second aspect of the present invention, mobile ions can be trapped by previously forming a film having a getter effect on mobile ions around the electrodes in the dicing line. As a result, even if the dicing line region partially remains, the movable ions do not move and do not adversely affect the inside of the semiconductor device.

【0007】[0007]

【発明の実施の形態】発明の実施の形態を実施例により
説明する。図1、図2および図3は本発明の第1の実施
例を示す図である。図1は本発明をMOS型トランジス
タを作り込んだ半導体ウエハに適用した本実施例の一工
程におけるウエハ構造の一部の断面図である。図2は半
導体ウエハの外観図であり、特に(a)は全体図、
(b)は部分拡大図である。図3は本実施例の製造工程
のフローチャートである。図1は半導体ウエハに作り込
まれた複数個のMOS型トランジスタTの中の一個とそ
の外側のダイシングライン領域を示したものである。リ
ンガラス10はMOS型トランジスタTの表面のみを覆
っている。ダイシングライン領域11および12内に設
けられた電極13および14はフィールド酸化膜9上に
設けられ、それぞれが電源18の異なる端子に接続され
ている。MOS型トランジスタTの構成は図5に示す従
来例と同じである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to examples. 1, 2 and 3 are views showing a first embodiment of the present invention. FIG. 1 is a sectional view of a part of the wafer structure in one step of the present embodiment in which the present invention is applied to a semiconductor wafer having a MOS transistor built therein. FIG. 2 is an external view of a semiconductor wafer, in particular (a) is an overall view,
(B) is a partially enlarged view. FIG. 3 is a flowchart of the manufacturing process of this embodiment. FIG. 1 shows one of a plurality of MOS type transistors T formed in a semiconductor wafer and a dicing line region outside the one. The phosphor glass 10 covers only the surface of the MOS transistor T. Electrodes 13 and 14 provided in dicing line regions 11 and 12 are provided on field oxide film 9 and are connected to different terminals of power supply 18, respectively. The structure of the MOS transistor T is the same as that of the conventional example shown in FIG.

【0008】複数個のMOS型トランジスタTが図2の
(a)に示すように半導体ウエハ19上に分割されて作
り込まれている。このMOS型トランジスタT(あるい
はさらにその他の多数の機能素子を含み)が1つの半導
体ユニットを形成し、多数の半導体ユニットがダイシン
グラインにそって分割されそれぞれが個別の半導体装置
となる。図2の(b)に示すように、ライン状の電極1
3および14は、それぞれのMOSトランジスタTの外
周を囲むダイシングライン領域11および12内に設け
られる。 電極13および14は個々のMOS型トラン
ジスタT(半導体ユニット)の外周を2つに分け、それ
ぞれのMOS型トランジスタTを囲む4角形において相
隣る2辺を連続させた形で、長さL、Lの等長に形成さ
れている。またそれぞれの電極は他のMOS型トランジ
スタT(他の半導体ユニット)の外周に設けられる電極
と接続されている。
A plurality of MOS transistors T are divided and built in on a semiconductor wafer 19 as shown in FIG. This MOS type transistor T (or further including a large number of other functional elements) forms one semiconductor unit, and the plurality of semiconductor units are divided along the dicing line to form individual semiconductor devices. As shown in FIG. 2B, the linear electrode 1
3 and 14 are provided in dicing line regions 11 and 12 surrounding the outer periphery of each MOS transistor T. The electrodes 13 and 14 are formed by dividing the outer circumference of each MOS type transistor T (semiconductor unit) into two, and connecting two adjacent sides of a quadrangle surrounding each MOS type transistor T in a continuous manner to a length L, It is formed to have the same length as L. Each electrode is connected to an electrode provided on the outer periphery of another MOS transistor T (another semiconductor unit).

【0009】次に製造工程を図3のフローチャートを用
いて説明する。まず、ステップ101においてMOS型
トランジスタ形成と並行してダイシングライン領域11
および12内に電極13および14を設ける。次に、ス
テップ102で半導体ウエハ19を内部に作り込まれた
MOS型トランジスタTに影響を及ぼさない範囲で、加
温する。半導体ウエハ19の温度が上昇すると、可動イ
オンの動きが活発になる。
Next, the manufacturing process will be described with reference to the flowchart of FIG. First, in step 101, the dicing line region 11 is formed in parallel with the formation of the MOS transistor.
Electrodes 13 and 14 are provided in and 12. Next, in step 102, the semiconductor wafer 19 is heated within a range that does not affect the MOS transistor T built therein. When the temperature of the semiconductor wafer 19 rises, the movement of mobile ions becomes active.

【0010】ステップ103で、2本の電極に電圧を掛
け、電極間に電界を生じさせる。この際、各MOS型ト
ランジスタTを囲む電極13、14が等長に形成されて
いるので、均一な電界が得られる。この電界により、可
動イオンは酸化膜中を通ってMOS型トランジスタT内
部からダイシングライン領域11および12内の電極1
3および14の周辺に移動する。半導体ウエハ19が高
温状態なので、可動イオンの移動が効果的に促進され
る。
In step 103, a voltage is applied to the two electrodes to generate an electric field between the electrodes. At this time, since the electrodes 13 and 14 surrounding each MOS transistor T are formed to have the same length, a uniform electric field can be obtained. Due to this electric field, the movable ions pass through the oxide film from the inside of the MOS transistor T to the electrodes 1 in the dicing line regions 11 and 12.
Move around 3 and 14. Since the semiconductor wafer 19 is in a high temperature state, the movement of mobile ions is effectively promoted.

【0011】次にステップ104で、加温を停止し、半
導体ウエハ19の温度を常温へ戻す。ステップ105
で、電極13および14への電圧印加を停止する。ステ
ップ106では、電気検査を行う。ステップ107にお
いて、ダイシング工程でダイシングライン領域11およ
び12を除去することにより、ダイシングライン領域内
の電極13および14の周辺に集まった可動イオンも除
去される。
Next, at step 104, heating is stopped and the temperature of the semiconductor wafer 19 is returned to room temperature. Step 105
At this point, the voltage application to the electrodes 13 and 14 is stopped. At step 106, an electrical inspection is performed. In step 107, by removing the dicing line regions 11 and 12 in the dicing process, mobile ions gathered around the electrodes 13 and 14 in the dicing line region are also removed.

【0012】この実施例は以上のように構成されている
ので、製造時における可動イオンによる汚染を除去し、
高い信頼性を有する半導体装置を製造できる。また、電
気検査直前に可動イオンの移動工程を行うことにより、
製造歩留まりを向上させることができる。
Since this embodiment is constructed as described above, contamination due to mobile ions during manufacturing is removed,
A semiconductor device having high reliability can be manufactured. In addition, by performing the moving process of moving ions immediately before the electrical inspection,
The manufacturing yield can be improved.

【0013】次に図4に本発明の第2の実施例を示す。
図4は半導体ウエハに作り込まれた複数個のMOS型ト
ランジスタTの中の一個とその外側のダイシングライン
領域を示したものである。リンガラス20はMOS型ト
ランジスタTの表面および電極23および24の周囲を
覆っている。その他の構成は図1に示したものと同様
で、電極23および24はダイシングライン領域21お
よび22内のフィールド酸化膜9の上部に設けられ、そ
れぞれが電源18の異なる端子に接続できるようになっ
ており、また、電極23および24は個々のMOS型ト
ランジスタTの外周を2つに分けるように設けられ、そ
れぞれの電極は他のMOS型トランジスタTの外周に設
けられる電極と接続されている。
Next, FIG. 4 shows a second embodiment of the present invention.
FIG. 4 shows one of a plurality of MOS transistors T built in a semiconductor wafer and a dicing line region outside the one. The phosphor glass 20 covers the surface of the MOS transistor T and the periphery of the electrodes 23 and 24. The other structure is similar to that shown in FIG. 1, and the electrodes 23 and 24 are provided on the field oxide film 9 in the dicing line regions 21 and 22 so that they can be connected to different terminals of the power supply 18. Further, the electrodes 23 and 24 are provided so as to divide the outer periphery of each MOS type transistor T into two, and each electrode is connected to the electrode provided on the outer periphery of another MOS type transistor T.

【0014】本実施例においても、2本の電極に電圧を
掛け、電極間に電界を生じさせ、この電界により、可動
イオンを酸化膜中を通ってMOS型トランジスタT内部
からダイシングライン領域21および24内の電極23
および24の周辺に移動させる。この際、電極23およ
び24の周囲のリンガラス20のゲッター効果により可
動イオンはトラップされる。一度リンガラス20にトラ
ップされた可動イオンは、トラップされた後に電界が生
じても、また高温状態になっても、移動することはな
い。その後、ダイシングライン領域21および22を除
去することにより、ダイシング領域内の電極23および
24の周辺に集まった可動イオンも除去される。
Also in this embodiment, a voltage is applied to the two electrodes to generate an electric field between the electrodes, and this electric field causes the movable ions to pass through the oxide film from the inside of the MOS transistor T to the dicing line region 21 and the dicing line region 21. Electrodes 23 in 24
And around 24. At this time, mobile ions are trapped by the getter effect of the phosphor glass 20 around the electrodes 23 and 24. The mobile ions once trapped in the phosphor glass 20 do not move even if an electric field is generated after being trapped or when the temperature is high. Then, by removing the dicing line regions 21 and 22, the mobile ions collected around the electrodes 23 and 24 in the dicing region are also removed.

【0015】なお、本実施例においては、リンガラス2
0にトラップされた可動イオンが移動しないため、ダイ
シングライン領域21および22を除去しない場合また
は部分的に残ってしまった場合でも、使用時に不具合が
生じることはないという利点がある。これにより、第1
の実施例と同様の効果が得られるとともに、可動イオン
がトラップされているので、さらに信頼性の向上した半
導体装置を製造することができる。
In this embodiment, the phosphorus glass 2
Since the movable ions trapped at 0 do not move, there is an advantage that no problem occurs during use even when the dicing line regions 21 and 22 are not removed or partially left. Thereby, the first
Since the same effect as that of the above embodiment can be obtained and mobile ions are trapped, a semiconductor device with further improved reliability can be manufactured.

【0016】[0016]

【発明の効果】以上のとおり、本発明は半導体ウエハの
ダイシングライン内に半導体ユニットの外周を2つに分
ける2本の電極を形成し、高温状態で2本の電極に電圧
を印加し、電極間に電界を生じさせ、可動イオンを電極
の周辺に集めた後、半導体ウエハの温度を常温まで下
げ、電極間の電圧印加を停止し、可動イオンを含む電極
周辺をダイシング工程で切除するので、製造時における
可動イオンによる汚染を除去し、高い信頼性を有する半
導体装置を製造できる。また、ダイシングライン内の電
極周辺に可動イオンに対するゲッター効果を有する皮膜
を設けることにより、可動イオンをトラップでき、ダイ
シングライン領域が部分的に残ってしまった場合にもト
ラップされたイオンが再移動することがないので、さら
に信頼性の向上した半導体装置を製造できる。
As described above, according to the present invention, two electrodes that divide the outer periphery of the semiconductor unit into two are formed in the dicing line of the semiconductor wafer, and a voltage is applied to the two electrodes at a high temperature, After generating an electric field between them and collecting the mobile ions around the electrodes, the temperature of the semiconductor wafer is lowered to room temperature, the voltage application between the electrodes is stopped, and the periphery of the electrodes including the mobile ions is cut off in the dicing process. A highly reliable semiconductor device can be manufactured by removing contamination due to mobile ions during manufacturing. In addition, by providing a film having a getter effect against mobile ions around the electrodes in the dicing line, mobile ions can be trapped, and even when the dicing line region partially remains, the trapped ions re-migrate. Therefore, a semiconductor device with further improved reliability can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示すウエハの断面図で
ある。
FIG. 1 is a cross-sectional view of a wafer showing a first embodiment of the present invention.

【図2】第1の実施例の外観図である。FIG. 2 is an external view of the first embodiment.

【図3】第1の実施例の製造工程のフローチャートであ
る。
FIG. 3 is a flow chart of a manufacturing process of the first embodiment.

【図4】本発明の第2の実施例を示すウエハの断面図で
ある。
FIG. 4 is a cross-sectional view of a wafer showing a second embodiment of the present invention.

【図5】従来例を示すウエハの断面図である。FIG. 5 is a sectional view of a wafer showing a conventional example.

【符号の説明】[Explanation of symbols]

1 p型半導体基板 2 n+領域 3 n+領域 4 p+領域 5 ゲート電極 6 ゲート酸化膜 7、8 アルミ層 9 フィールド酸化膜 10、20、30 リンガラス 11、12、21、22 ダイシングライン領域 13、14、23、24 電極 18 電源 19 半導体ウエハ T MOS型トランジスタ(半導体ユニット) 1 p-type semiconductor substrate 2 n + region 3 n + region 4 p + region 5 gate electrode 6 gate oxide film 7, 8 aluminum layer 9 field oxide film 10, 20, 30 phosphorus glass 11, 12, 21, 22 dicing line region 13, 14 , 23, 24 electrode 18 power supply 19 semiconductor wafer T MOS type transistor (semiconductor unit)

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 H01L 29/78 301N Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI Technical display location H01L 29/78 H01L 29/78 301N

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウエハのダイシングライン内に半
導体ユニットの外周を2つに分ける2本の電極を形成す
る工程と、半導体ウエハを加温して高温状態で前記2本
の電極に電圧を印加し、電極間に電界を生じさせる工程
と、その後半導体ウエハの温度を常温まで下げた後に電
極間の電圧印加を停止する工程と、前記電極を含むダイ
シングラインを切除する工程を具備してなることを特徴
とする半導体装置の製造方法。
1. A step of forming two electrodes for dividing an outer periphery of a semiconductor unit into two in a dicing line of a semiconductor wafer, and heating the semiconductor wafer to apply a voltage to the two electrodes in a high temperature state. Then, the method comprises the steps of generating an electric field between the electrodes, subsequently lowering the temperature of the semiconductor wafer to room temperature and then stopping the voltage application between the electrodes, and cutting the dicing line including the electrodes. A method for manufacturing a semiconductor device, comprising:
【請求項2】 半導体ウエハのダイシングライン内に半
導体ユニットの外周を2つに分け、周囲が可動イオンに
対するゲッター効果を有する皮膜で覆われた2本の電極
を形成する工程と、半導体ウエハを加温して高温状態で
前記2本の電極に電圧を印加し、電極間に電界を生じさ
せる工程を具備してなることを特徴とする半導体装置の
製造方法。
2. A step of dividing an outer periphery of a semiconductor unit into two parts in a dicing line of a semiconductor wafer, and forming two electrodes whose periphery is covered with a film having a getter effect against mobile ions, and a step of adding the semiconductor wafer. A method of manufacturing a semiconductor device, comprising a step of applying a voltage to the two electrodes in a high temperature state by heating to generate an electric field between the electrodes.
【請求項3】 前記2本の電極は、半導体ユニットを囲
む4角形においてそれぞれ相隣る2辺を連続させて等長
に形成されることを特徴とする請求項1または2記載の
半導体装置の製造方法。
3. The semiconductor device according to claim 1, wherein the two electrodes are formed to be equal in length by arranging adjacent two sides in a quadrangle surrounding the semiconductor unit. Production method.
JP34602895A 1995-12-11 1995-12-11 Method for manufacturing semiconductor device Withdrawn JPH09162190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34602895A JPH09162190A (en) 1995-12-11 1995-12-11 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34602895A JPH09162190A (en) 1995-12-11 1995-12-11 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH09162190A true JPH09162190A (en) 1997-06-20

Family

ID=18380650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34602895A Withdrawn JPH09162190A (en) 1995-12-11 1995-12-11 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH09162190A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501307A (en) * 1998-01-05 2002-01-15 コンビマトリックス・コーポレイション Gettering device for ion capture
JP2007109760A (en) * 2005-10-12 2007-04-26 Sharp Corp Active element, active element manufacturing method, and active element manufacturing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501307A (en) * 1998-01-05 2002-01-15 コンビマトリックス・コーポレイション Gettering device for ion capture
JP2007109760A (en) * 2005-10-12 2007-04-26 Sharp Corp Active element, active element manufacturing method, and active element manufacturing apparatus

Similar Documents

Publication Publication Date Title
EP0189914B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
US3650019A (en) Methods of manufacturing semiconductor devices
JP2908818B2 (en) Method for manufacturing semiconductor device
EP0323549A2 (en) Bipolar semiconductor device having a conductive recombination layer
JPH09162190A (en) Method for manufacturing semiconductor device
KR890005817A (en) Manufacturing Method of Semiconductor BCMOS Device
JP2000031439A (en) SOI substrate and method of manufacturing the same
JP3311759B2 (en) Integrated circuit having screen structure and method of manufacturing the same
JPS63181378A (en) Manufacturing method of semiconductor device
JP3200978B2 (en) Method for manufacturing semiconductor device
JP3305854B2 (en) Manufacturing method of bipolar transistor
JP3424146B2 (en) Semiconductor device and manufacturing method thereof
JPH0430194B2 (en)
JPH1126769A (en) N-type MOSFET and manufacturing method thereof
JPH04179162A (en) Semiconductor device and manufacture thereof
JPH0555588A (en) Multi-chip type mos field-effect transistor
JP2637860B2 (en) Method for manufacturing semiconductor device
JPH0456280A (en) Semiconductor device and manufacture thereof
JPS5846851B2 (en) semiconductor equipment
JPH0371625A (en) Manufacture of semiconductor device
JPH03112165A (en) Manufacture of semiconductor device
KR100201775B1 (en) Method of manufacturing semiconductor device
JPH01165162A (en) Manufacture of semiconductor memory device
JP3147374B2 (en) Semiconductor device
JPH04316332A (en) Fabrication of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304