JPH09162348A - 半導体装置及びその製造方法及びリードフレーム及びその製造方法 - Google Patents

半導体装置及びその製造方法及びリードフレーム及びその製造方法

Info

Publication number
JPH09162348A
JPH09162348A JP7322803A JP32280395A JPH09162348A JP H09162348 A JPH09162348 A JP H09162348A JP 7322803 A JP7322803 A JP 7322803A JP 32280395 A JP32280395 A JP 32280395A JP H09162348 A JPH09162348 A JP H09162348A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
metal film
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7322803A
Other languages
English (en)
Other versions
JP3007833B2 (ja
Inventor
Yoshiyuki Yoneda
義之 米田
Kazuto Tsuji
和人 辻
Masaichi Orimo
政一 織茂
Takashi Nomoto
隆司 埜本
Eiji Sakota
英治 迫田
Masanori Onodera
正徳 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7322803A priority Critical patent/JP3007833B2/ja
Priority to TW085107011A priority patent/TW302529B/zh
Priority to US08/744,048 priority patent/US6072239A/en
Priority to TW085113625A priority patent/TW348306B/zh
Priority to EP19960308093 priority patent/EP0773584B1/en
Priority to EP20020016355 priority patent/EP1261026A1/en
Priority to EP20020016357 priority patent/EP1291911A1/en
Priority to KR1019960052529A priority patent/KR100212403B1/ko
Priority to EP20020016354 priority patent/EP1284501A1/en
Priority to EP20020016356 priority patent/EP1284502A1/en
Priority to CNB96114520XA priority patent/CN1215537C/zh
Priority to CNB2004100476353A priority patent/CN1307698C/zh
Publication of JPH09162348A publication Critical patent/JPH09162348A/ja
Priority to US09/192,445 priority patent/US6159770A/en
Priority to US09/192,201 priority patent/US6376921B1/en
Priority to US09/200,846 priority patent/US6329711B1/en
Priority to US09/442,038 priority patent/US6856017B2/en
Application granted granted Critical
Publication of JP3007833B2 publication Critical patent/JP3007833B2/ja
Priority to US09/809,105 priority patent/US6573121B2/en
Priority to US10/856,777 priority patent/US7144754B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7438—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明はリードレス表面実装型でかつ樹脂封止
型の半導体装置及びその製造方法、及びこの半導体装置
を製造するために用いるリードフレーム及びその製造方
法に関し、実装面積が小さく、コストが低く、かつ小型
化を図ることを課題とする。 【解決手段】半導体素子１１と、この半導体素子１１を
封止する樹脂パッケージ１２と、この樹脂パッケージ１
２の実装側面１６に突出形成された樹脂突起１７８と、
この樹脂突起１７に配設された金属膜１３と、前記半導
体素子１１上の電極パッド１４と金属膜１３とを電気的
に接続するワイヤ１８とを具備した構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びリードフレーム及びその製造方法に係り、
特にリードレス表面実装型でかつ樹脂封止型の半導体装
置及びその製造方法、及びこの半導体装置を製造するた
めに用いるリードフレーム及びその製造方法に関する。
【０００２】近年、電子機器の小型化により樹脂封止型
の半導体装置に設けられるリードのピッチが小さくなる
傾向にある。そのため、樹脂封止型の半導体装置におい
て新たな構造，製造方法が必要となる。
【０００３】
【従来の技術】図５２及び図５３は、従来の樹脂封止型
半導体装置の断面を示す図である。図５２において、１
は樹脂，２は半導体素子，３はアウターリード，４はボ
ンディングワイヤ，５はダイパッドを示す。この半導体
装置はＳＳＯＰ(ShrinkSmall Outoline Package) と呼
ばれるパッケージ構造のものであり、アウターリード３
がガルウイング状に曲げられて基板に実装される構成と
されいる。
【０００４】また、図５３において、１は樹脂，２は半
導体素子，４はボンディングワイヤ，６は半田ボール，
７はチップ２を搭載する搭載基板を夫々示している。こ
の半導体装置はＢＧＡ(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール６により形成されている。
【０００５】
【発明が解決しようとする課題】しかるに、図５２に示
すＳＳＯＰタイプの半導体装置では、樹脂１内に示すイ
ンナーリード８からアウターリード３への引き回し部分
９の面積や、アウターリード３自身の占める面積が大き
く、実装面積が大きくなってしまうという問題点があっ
た。
【０００６】また、図５３に示されるＢＧＡタイプの半
導体装置では、搭載基板７を用いる点で、コストが高く
なってしまうという問題点があった。本発明は上記の点
に鑑みてなされたものであり、実装面積が小さく、コス
トが低く、かつ小型化を図りうる樹脂封止型半導体装置
及びその製造方法、及び上記半導体装置を製造する際に
用いるリードフレーム及びその製造方法を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、半導体素子と、該半導体素子を封止す
る樹脂パッケージと、該樹脂パッケージの実装側面に突
出形成された樹脂突起と、該樹脂突起に配設された金属
膜と、前記半導体素子上の電極パッドと前記金属膜とを
電気的に接続する接続手段とを具備することを特徴とす
るものである。
【０００８】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を銀（Ａ
ｇ）及びパラジウム（Ｐｄ）のうち一つにより形成した
ことを特徴とするものである。
【０００９】また、請求項３記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を外層より
パラジウム（Ｐｄ）層及び金（Ａｕ）層の二層により形
成したことを特徴とするものである。
【００１０】また、請求項４記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層の
三層膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜、外層より金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の三
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層の三層膜、及び外層より半田層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜のうち一つの三
層膜により形成したことを特徴とするものである。
【００１１】また、請求項５記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を外層より
半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の四層膜、及び外層よりパラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の四層膜のうち一つの四層膜により形成し
たことを特徴とするものである。
【００１２】また、請求項６記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置を製造する際
に用いるリードフレームであって、前記樹脂突起と対応
する位置に形成された凹部と、該凹部に形成された請求
項１乃至５のいずれかに記載の金属膜とを具備すること
を特徴とするものである。
【００１３】また、請求項７記載の発明では、前記請求
項６記載のリードフレームの製造方法であって、基材両
面にエッチングレジストを塗布するレジスト塗布工程
と、前記エッチングレジストの凹部形成位置に対応する
部位を除去して所定のレジストパターンを形成するレジ
ストパターン形成工程と、前記基板の前記凹部形成位置
に凹部を形成するエッチング工程と、該エッチング工程
で形成された凹部内に、請求項１乃至１１のいずれかに
記載の金属膜を形成する金属膜形成工程と、前記エッチ
ングレジストを除去するレジスト除去工程とを具備する
ことを特徴とするものである。
【００１４】また、請求項８記載の発明では、前記請求
項７記載のリードフレームの製造方法において、前記金
属膜形成工程ではメッキ法を用いて前記金属膜を形成す
ると共に、前記レジストパターン形成工程では前記メッ
キ処理に用いる電極が接続される給電部に対応する位置
の前記エッチングレジストも除去することを特徴とする
ものである。
【００１５】また、請求項９記載の発明では、前記請求
項６記載のリードフレームを用いた半導体装置の製造方
法において、前記リードフレームに半導体素子を搭載す
る素子搭載工程と、前記半導体素子に形成された電極パ
ッドと、前記リードフレームに形成されている前記金属
膜とを電気的に接続する接続工程と、前記リードフレー
ム上に、前記半導体素子を封止するよう樹脂を形成し樹
脂パッケージを形成する封止工程と、前記リードフレー
ムから前記樹脂パッケージを前記金属膜と共に分離する
分離工程とを具備することを特徴とするものである。
【００１６】また、請求項１０記載の発明では、前記請
求項９記載の半導体装置の製造方法において、前記接続
工程では前記電極パッドと前記金属膜とを電気的に接続
する方法としてワイヤボンディング法を用いると共に、
先ず前記金属膜にワイヤの一端を接続し、続いて前記金
属膜から前記電極パッドにワイヤを引き出した上でワイ
ヤの他端部を前記電極パッドに接続することを特徴とす
るものである。
【００１７】また、請求項１１記載の発明では、前記請
求項９または１０記載の半導体装置の製造方法におい
て、前記分離工程では前記樹脂パッケージを前記リード
フレームから引き剥がすことにより分離することを特徴
とするものである。
【００１８】また、請求項１２記載の発明では、前記請
求項９または１０記載の半導体装置の製造方法におい
て、前記分離工程では前記リードフレームを前記金属膜
を残して溶解して前記樹脂パッケージを分離することを
特徴とするものである。
【００１９】また、請求項１３記載の発明では、前記請
求項９乃至１２のいずれかに記載の半導体装置の製造方
法において、前記封止工程では、前記樹脂パッケージを
前記リードフレーム上に複数個夫々独立した構成で一括
的に形成すると共に、前記樹脂パッケージの形成前、ま
たは形成後に前記複数個の樹脂パッケージを連結するテ
ープ部材を配設するテープ配設工程を有することを特徴
とするものである。
【００２０】また、請求項１４記載の発明では、前記請
求項９乃至１２のいずれかに記載の半導体装置の製造方
法において、前記封止工程では、前記樹脂パッケージを
前記リードフレーム上に複数個夫々連結樹脂部で接続さ
れた構成で一括的に形成すると共に、前記分離工程を実
施した後に前記連結樹脂部を除去する連結樹脂除去工程
を有することを特徴とするものである。
【００２１】また、請求項１５記載の発明では、半導体
素子と、該半導体素子を封止する樹脂パッケージと、該
樹脂パッケージの実装面に配設された金属膜と、前記半
導体素子上の電極パッドと前記金属膜とを電気的に接続
する接続手段とを具備することを特徴とする半導体装置
において、前記樹脂パッケージを少なくとも上下２層の
樹脂部により構成したことを特徴とするものである。
【００２２】また、請求項１６記載の発明では、前記請
求項１５記載の半導体装置において、前記樹脂パッケー
ジの最下層に位置する樹脂部は、前記実装面に突出形成
された樹脂突起を有しており、該樹脂突起に前記金属膜
が形成されていることを特徴とするものである。
【００２３】更に、請求項１７記載の発明では、前記請
求項１５記載の半導体装置において、前記樹脂パッケー
ジの最下層に位置する樹脂部を絶縁性樹脂テープにより
形成されていることを特徴とするものである。
【００２４】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、インナーリードやアウター
リードが不要となり、樹脂突起に形成された金属膜を外
部端子として実装することができるため、実装面積を小
さくできる。また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。更
に、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。
【００２５】また、請求項２乃至５記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
【００２６】また、請求項６記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至５のいずれかに記載の半導体装
置を製造することができる。また、請求項７記載の発明
によれば、レジスト塗布，レジストパターン形成，エッ
チング，金属膜形成，及びレジスト除去等の簡単な工程
によりリードフレームを形成することができる。
【００２７】また、請求項８記載の発明によれば、レジ
ストパターン形成工程において給電部に対応する位置の
エッチングレジストも除去されるため、給電部の形成を
容易に行うことができる。また、請求項９記載の発明に
よれば、リードの切断処理、及びリードを所定形状（例
えばガルウィング形状）に成形する工程が不要となり、
半導体装置の製造工程を簡単化することができる。
【００２８】また、請求項１０記載の発明によれば、先
ず金属膜にワイヤの一端を接続し、続いて金属膜から電
極パッドにワイヤを引き出した上でワイヤの他端部を電
極パッドに接続する、いわゆる逆打ちのワイヤボンディ
ング法を用いたことにより、ワイヤループの低背化を図
ることができ、これに伴い半導体装置の低背化を図るこ
とができる。
【００２９】また、電極パッドの配設ピッチは金属膜の
配設ピッチに比べて狭い。また、ワイヤボンディング処
理においてファーストボンディングのボンディング領域
は、セカンドボンディングのボンディング領域よりも広
い。よって、配設ピッチの広い金属膜にファーストボン
ディングを行い、配設ピッチの狭い電極パッドにセカン
ドボンディングを行う構成とすることにより、高密度に
ワイヤの配設を行うことが可能となる。
【００３０】また、請求項１１記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
【００３１】また、請求項１２記載の発明によれば、分
離工程においてリードフレームを金属膜を残して溶解し
て樹脂パッケージを分離することにより、樹脂パッケー
ジのリードフレームからの分離を確実かつ容易に行うこ
とができる。
【００３２】また、請求項１３及び請求項１４記載の発
明によれば、樹脂パッケージをリードフレーム上に複数
個形成しても、各樹脂パッケージはテープ部材或いは連
結樹脂部により連結されているため、リードフレームか
ら分離させても個々バラバラになることはなく、分離工
程後における樹脂パッケージ（半導体装置）の取扱いを
容易とすることができる。
【００３３】また、請求項１５記載の発明によれば、樹
脂パッケージを少なくとも上下２層の樹脂部により構成
したことにより、各層の樹脂の種類を異ならせることが
できる。このため、例えば半導体素子が搭載される下層
の樹脂部を熱に強くかつ機械的強度の高い樹脂により形
成すると共に、上層の樹脂部を放熱特性の良好な樹脂に
より形成する等が可能となり、半導体装置の特性向上を
図ることができる。
【００３４】また、請求項１６記載の発明によれば、樹
脂パッケージの最下層に位置する樹脂部に樹脂突起を形
成すると共にこの樹脂突起に金属膜を形成したことによ
り、樹脂突起及び金属膜はＢＧＡタイプの半導体装置の
半田バンプと同等の機能を奏するため、実装性を向上す
ることができる。
【００３５】また、請求項１７記載の発明によれば、樹
脂パッケージの最下層に位置する樹脂部を絶縁性樹脂テ
ープにより形成することにより、最下層を形成するため
の金型（リードフレーム）は不要となりコスト低減を図
ることができる。
【００３６】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１乃至図３は本発明の第１実施
例である半導体装置１０を示している。図１は半導体装
置１０の断面を示し、図２は半導体装置１０の底面を示
し、更に図３は後述する樹脂パッケージを透視した状態
の平面図である。
【００３７】第１実施例に係る半導体装置１０は、大略
すると半導体素子１１，樹脂パッケージ１２，及び金属
膜１３とからなる極めて簡単な構成とされている。半導
体素子１１は、その上面に複数の電極パッド１４が形成
されており、また素子固定樹脂１５上に搭載された構成
とされている。
【００３８】また、樹脂パッケージ１２は、例えばエポ
キシ樹脂を後述するようにモールド成形（ポッティング
も可能である）することにより形成されるものであり、
その実装面１６の所定位置には樹脂突起１７が一体的に
形成されている。この樹脂突起１７の配設ピッチは、例
えば０．８ｍｍ程度とすることが可能である。
【００３９】また、金属膜１３は、樹脂パッケージ１２
に形成された樹脂突起１７を覆うように形成されてい
る。この金属膜１３と前記した電極パッド１４との間に
はワイヤ１８が配設されており、これにより金属膜１３
と半導体素子１１は電気的に接続した構成となってい
る。尚、金属膜１３の詳細については、説明の便宜上、
後述するものとする。
【００４０】上記構成とされた半導体装置１０は、従来
のＳＳＯＰのようなインナーリードやアウターリードが
不要となり、インナーリードからアウターリードへの引
き回しのための面積や、アウターリード自身の面積が不
要となり、半導体装置１０の小型化を図ることができ
る。また、従来のＢＧＡのような半田ボールを形成する
ために搭載基板を用いる必要がなくなるため、半導体装
置１０のコスト低減を図ることができる。更に、樹脂突
起１７及び金属膜１３は、協働してＢＧＡタイプの半導
体装置の半田バンプと同等の機能を奏するため、実装性
を向上することができる。
【００４１】続いて、金属膜１３について図４乃至図７
を用いて説明する。各図は、金属膜１３の配設位置近傍
を拡大して示す図である。金属膜１３は、前記のように
樹脂突起１７を被覆するよう配設されると共に、ワイヤ
１８により半導体素子１１と電気的に接続する構成とさ
れている。また、この金属膜１３は半導体装置１０の外
部接続端子として機能するものであり、半導体装置１０
を実装基板（図示せず）に実装する時には、金属膜１３
は実装基板に形成された電極部に半田付けされる。
【００４２】この金属膜１３は、単層の金属層により形
成してもまた複数の金属層を積層して形成した構成とし
てもよい。図４は単層の金属層により金属膜１３Ａを形
成したものであり、図５乃至図７は複数の金属層を積層
して金属膜１３Ｂ〜１３Ｄを形成したものである。
【００４３】また、金属膜１３（１３Ａ〜１３Ｄ）の材
質を選定するに際し、前記のように金属膜１３はその内
側にワイヤ１８が接続されると共に外側は実装基板に半
田付けが行われるため、金属膜１３の最内層はボンディ
ング性が良好であることが要求され、また最外層は半田
付け性が良好であることが要求される（以下、この金属
膜１３に要求される条件を金属膜要求特性という）。こ
の金属膜要求特性を満たす金属膜１３（１３Ａ〜１３
Ｄ）の材質としては、次のようなものが考えられる。
【００４４】図４に示される単層の金属膜１３Ａでは、
金属膜１３Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図５に示されるような外層１
３Ｂ-1と内層１３Ｂ-2とを積層した２層構造の金属膜１
３Ｂでは、金属膜要求特性を満たす外層１３Ｂ-1と内層
１３Ｂ-2との組み合わせとして、外層１３Ｂ-1をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｂ-2を金（Ａｕ）
により形成する組み合わせが考えられる。
【００４５】また、図６に示されるような外層１３Ｃ-
1，中間層１３Ｃ-2, 内層１３Ｃ-3とを積層した３層構
造の金属膜１３Ｃでは、外層１３Ｃ-1を金（Ａｕ）によ
り形成し、中間層１３Ｃ-2をニッケル（Ｎｉ）により形
成し、内層１３Ｃ-3を金（Ａｕ）により形成する組み合
わせが考えられる。
【００４６】また、他の組み合わせとしては、 ・外層１３Ｃ-1にパラジウム（Ｐｄ），中間層１３Ｃ-2
にニッケル（Ｎｉ），内層１３Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１３Ｃ-1に金（Ａｕ），中間層１３Ｃ-2にパラジ
ウム（Ｐｄ），内層１３Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせ が考えられる。上記した各組み合わせにより金属膜１３
Ｃを構成することにより、金属膜要求特性を満たすと共
に、中間層１３Ｃ-2による外層１３Ｃ-1と内層１３Ｃ-3
との接合性を向上することができる。
【００４７】また、図７に示されるような外層１３Ｄ-
1，第１中間層１３Ｄ-2, 第２中間層１３Ｄ-3, 内層１
３Ｄ-4とを積層した４層構造の金属膜１３Ｄでは、外層
１３Ｄ-1を半田により形成し、第１中間層１３Ｄ-2をニ
ッケル（Ｎｉ）により形成し、第２中間層１３Ｄ-3をパ
ラジウム（Ｐｄ）により形成し、内層１３Ｄ-4を金（Ａ
ｕ）により形成する組み合わせが考えられる。
【００４８】また、他の組み合わせとしては、外層１３
Ｄ-1をパラジウム（Ｐｄ）により形成し、第１中間層１
３Ｄ-2をニッケル（Ｎｉ）により形成し、第２中間層１
３Ｄ-3をパラジウム（Ｐｄ）により形成し、内層１３Ｄ
-4を金（Ａｕ）により形成する組み合わせとしてもよ
い。
【００４９】上記した各組み合わせにより金属膜１３Ｄ
を構成することにより、金属膜要求特性を満たすと共
に、第１及び第２中間層１３Ｄ-2，１３Ｄ-3による外層
１３Ｄ-1と内層１３Ｄ-4との接合性を向上することがで
きる。続いて、上記した第１実施例に係る半導体装置１
０の製造方法について説明する。尚、以下の説明では、
金属膜１３として外層１３Ｃ-1，中間層１３Ｃ-2, 内層
１３Ｃ-3とを積層した３層構造の金属膜１３Ｃを設けた
構成を例に挙げて説明するものとする。
【００５０】半導体装置１０は、図１４に示されるリー
ドフレーム２０を用いて製造される。このリードフレー
ム２０は、導電性金属基材２１に複数の凹部２２が形成
されると共に、この凹部２２に金属膜１３Ｃが形成され
た構成とされている。凹部２２の形成位置は、半導体装
置１０に形成された樹脂突起１７の形成位置と対応する
よう構成されており、また金属膜１３Ｃは樹脂突起１７
に嵌入しうるよう形成されている。
【００５１】また後述するように、リードフレーム２０
は複数の半導体装置１０を一括的に形成できるよう（即
ち、いわゆる複数個取りができるよう）構成されてお
り、従って凹部２２及び金属膜１３Ｃも１枚の金属基材
２１に複数組形成されている（図１１参照）。尚、図中
２３はリードフレーム２０をハンドリングする時に治具
が係合する治具穴である。
【００５２】ここで、半導体装置１０の製造方法を説明
する前に、先ずリードフレーム２０の製造方法について
図８乃至図１４を用いて説明する。リードフレーム２０
を製造するには、先ず図８に示すように、導電材料（例
えば銅）よりなる平板状の金属基材２１を用意し、この
金属基材２１の上下両面にエッチングレジスト２４を塗
布する（レジスト塗布工程）。このエッチングレジスト
２４は、例えば感光性樹脂であり、スピナー等を用いて
所定膜厚に塗布される。
【００５３】続いて、エッチングレジスト２４に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図９に
示すレジストパターン２４ａを形成する（レジストパタ
ーン形成工程）。
【００５４】また、本実施例ではこのレジストパターン
形成工程において、給電部２５の形成位置（給電部形成
位置）に対応する部位に配設されたエッチングレジスト
２４も除去する構成としている。尚、給電部２５は、後
述する金属膜形成工程においてメッキ電極が配設される
部位である（図１１参照）。
【００５５】レジストパターン形成工程が終了すると、
レジストパターン２４ａが形成された金属基材２１に対
しエッチング処理が実施される（エッチング工程）。こ
のエッチング工程では、凹部形成位置及び給電部形成位
置においては金属基材２１の上面からのみのハーフエッ
チングが実施され、治具穴形成位置においては両面エッ
チングが実施される。尚、金属基材２１の材料として銅
（Ｃｕ）が用いられた場合には、エッチング液として
は、例えば塩化第２鉄等が用いられる。
【００５６】これにより、図１０に示されるように、金
属基材２１の凹部形成位置には凹部２２が形成されると
共に、治具穴形成位置には治具穴２３が形成される。ま
た、図１１に示されるように、金属基材２１の給電部形
成位置には凹部状の給電部２５が形成される。この際、
ハーフエッチングにより形成される凹部２２の深さは、
金属基材２１の板厚に対し６０％程度の深さとすること
が可能である。
【００５７】この給電部２５は金属基材２１の長手方向
両端部に夫々形成されており、この給電部２５では導電
性金属よりなる金属基材２１が露出した状態となってい
る。このため、給電部２５にメッキ用電極を配設するこ
とにより、金属基材２１に所定の電位を印加することが
可能となる。尚、図１１（Ｂ）は図１１（Ａ）における
Ａ−Ａ線に沿う断面図である。
【００５８】また、図１１に矢印Ｂで示す矩形状の破線
は１個の半導体装置１０の形成領域を示しているが、同
図に示されるように１枚の金属基材２１には複数個（図
１１に示す例では３４個）の半導体装置１０が一括的に
形成されるよう（多数個取りができるよう）構成されて
いる。これに従い、１個の半導体装置１０に対応する複
数個の凹部２２の組を１組とすると、１枚の金属基材２
１には複数組の凹部２２が形成されている。
【００５９】ところで、更なる多数個取りを行うため
に、図１２に示されるように、枠状部２６に左右一対の
連結部２７を介して複数個の金属基材２１が連結された
リードフレームユニット２８を形成することが考えられ
る。この構成においても給電部２５を形成する必要があ
るが、複数の金属基材２１は連結部２７を介して枠状部
２６に電気的に接続されているため、枠状部２６に給電
部２５を形成することにより複数の金属基材２１に一括
的に給電することが可能となる。
【００６０】よって、上記構成とすることにより半導体
装置１０の製造効率を更に向上できると共に、各金属基
材２１に給電部２５を形成する構成に比べてレジストパ
ターン形成工程及びエッチング工程を簡単化することが
できる。上記のようにエッチング工程が実施されると、
続いて金属膜形成工程が実施され金属膜１３Ｃが形成さ
れる。本実施例においては、金属膜１３Ｃの形成にメッ
キ法を用いており、前記した給電部２５にメッキ用電極
を配設すると共に、金属基材２１をメッキ槽に浸漬して
電界メッキを行う。
【００６１】本実施例に係る金属膜１３Ｃは、外層１３
Ｃ-1, 中間層１３Ｃ-2, 及び内層１３Ｃ-3を積層した３
層構造とされているため、各層毎にメッキ処理を行う。
具体的には、外層１３Ｃ-1として金（Ａｕ）, 中間層１
３Ｃ-2としてパラジウム（Ｐｄ）, 内層１３Ｃ-3として
金（Ａｕ）を用いた場合には、先ず内層１３Ｃ-3となる
金メッキを行い、続いて中間層１３Ｃ-2となるパラジウ
ムメッキを行い、最後に外層１３Ｃ-1となる金メッキを
行う。この金属膜１３Ｃを構成する各層１３Ｃ-1〜１３
Ｃ-3の厚さは、メッキ時間を制御することにより任意に
設定することができる。図１３は金属膜１３Ｃが形成さ
れた金属基材２１を示している。
【００６２】上記の処理を実施することにより金属膜１
３Ｃは金属基材２１に形成されるが、後に説明するよう
に分離工程において、金属基材２１に形成された金属膜
１３Ｃは樹脂パッケージ１２をリードフレーム２０から
分離する際に樹脂パッケージ１２と共にリードフレーム
２０から離脱する必要がある。このため、金属膜１３Ｃ
は金属基材２１に対しある程度の分離性も要求される。
【００６３】従って、金属膜１３Ｃを凹部２２に形成す
るに先立ち、上記分離性を確保するために、凹部２２内
に導電性のペースト等の分離性を向上させる部材を塗布
しておき、その上部に金属膜１３Ｃを形成する構成とし
てもよい。尚、上記した金属膜形成工程では、メッキ法
を用いて金属膜１３Ｃを形成する方法を説明したが、金
属膜１３Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。
【００６４】また、上記した実施例では、金属膜形成工
程を実施する際に凹部２２の他にも治具穴２３において
金属基材２１が外部に対し露出した構成とされているた
め、治具穴２３内にも金属膜１３Ｃと同一構成の金属膜
が形成される。しかるに、治具穴２３は金属基材２１の
位置決め及びハンドリングする際に用いられる穴である
ため、上記のように治具穴２３内に金属膜が形成されて
も不都合が生じるようなことはない。
【００６５】上記のように金属膜形成工程において凹部
２２内に金属膜１３Ｃが形成されると、続いてレジスト
パターン２４ａ（エッチングレジスト２４）を除去する
レジスト除去工程が実施され、図１４に示されるリード
フレーム２０が形成される。上記したリードフレーム２
０の製造方法では、レジスト塗布，レジストパターン形
成，エッチング，金属膜形成，及びレジスト除去等の簡
単な工程によりリードフレーム２０を形成することがで
きる。
【００６６】次に、上記のようにして製造されるリード
フレーム２０を用いて半導体装置１０を製造する製造方
法について図１５乃至図２８を用いて説明する。半導体
装置１０を製造するには、図１５に示すように、リード
フレーム２０の所定素子搭載位置に素子固定樹脂１５を
塗布すると共に、素子固定樹脂１５の上部に半導体素子
１１を搭載する（素子搭載工程）。素子固定樹脂１５は
絶縁性を有すると共に接着剤として機能し、よって半導
体素子１１はリードフレーム２０上に素子固定樹脂１５
の接着力により搭載された状態となる。
【００６７】素子搭載工程が終了すると、リードフレー
ム２０はワイヤボンディング装置に装着され、図１６に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３Ｃ（具体的には、内層内層１３Ｃ-3）との間にワイ
ヤ１８を配設し、半導体素子１１と金属膜１３Ｃとを電
気的に接続する（接続工程）。
【００６８】このワイヤ１８を電極パッド１４と金属膜
１３Ｃとの間でワイヤボンディングする際、図１６に示
す例では、先ず電極パッド１４にワイヤ１８の一端をボ
ンディングし（ファーストボンディング）し、続いてワ
イヤ１８の他端を金属膜１３Ｃにボンディング（セカン
ドボンディング）する方法を採用した。
【００６９】しかるに、図１７に示すように、先ず金属
膜１３Ｃにワイヤ１８の一端を接続し、続いて金属膜１
３Ｃから電極パッド１４にワイヤ１８を引き出した上
で、ワイヤ１８の他端部を電極パッド１４に接続する方
法を採用してもよい。このように、先ず金属膜１３Ｃに
ワイヤ１８の一端を接続し、その後にワイヤ１８の他端
部を電極パッド１４に接続する、いわゆる逆打ちのワイ
ヤボンディング法を用いたことにより、ワイヤループの
低背化を図ることができ、これに伴い半導体装置１０の
低背化を図ることができる。
【００７０】また、一般に電極パッド１４の配設ピッチ
は金属膜１３Ｃの配設ピッチに比べて狭く、またワイヤ
ボンディング処理においてファーストボンディングのボ
ンディング領域はセカンドボンディングのボンディング
領域よりも広い。よって、配設ピッチの広い金属膜１３
Ｃにファーストボンディングを行い、配設ピッチの狭い
電極パッド１４にセカンドボンディングを行う構成とす
ることにより、高密度にワイヤ１８の配設を行うことが
可能となる。
【００７１】上記の接続工程が終了すると、続いてリー
ドフレーム２０上に半導体素子１１を封止するよう樹脂
２９を形成し樹脂パッケージ１２を形成する封止工程を
実施する。本実施例では、樹脂パッケージ１２をモール
ド成形する方法について説明するが、ボッティングによ
り形成することも可能である。
【００７２】図１８は、接続工程が終了したリードフレ
ーム２０をモールド金型に装着して樹脂２９（梨地で示
す）をモールドした直後の状態を示す概略構成図であ
り、３０はカル，３１はランナー，３２はゲートを夫々
示している。同図に示されるように、樹脂パッケージ１
２はリードフレーム２０に一括的に複数個形成される。
尚、モールド直後の状態では、複数個形成された各樹脂
パッケージ１２はゲート３２に存在する樹脂２９（以
下、ゲート内樹脂という）により連結した状態となって
いる。
【００７３】図１９は、１個の半導体装置に対応する樹
脂パッケージ１２を拡大して示す図である。同図に示さ
れるように、樹脂２９はモールド金型（上型）に形成さ
れているキャビティ（図示せず）により所定形状に形成
されると共に、リードフレーム２０が下型の機能を奏
し、凹部２２の内部（具体的には金属膜１３Ｃの内部）
にも樹脂２９は充填されて樹脂突起１７を形成する。こ
の状態において、樹脂パッケージ１２はリードフレーム
２０に添着された状態とされている。上記のように樹脂
パッケージ１２が形成されると、各樹脂パッケージ１２
間に形成されていたゲート内樹脂，ランナー３１内に残
存した樹脂，及び刈る３０は除去され、図１０に示され
るように各樹脂パッケージ１２は個々独立した構成とな
る。しかるに、前記したように各樹脂パッケージ１２は
リードフレーム２０に添着された状態となっているた
め、個々独立した状態となっても各樹脂パッケージ１２
がリードフレーム２０から離脱することはない。
【００７４】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図２
１に示されるように個々独立した状態とされた各樹脂パ
ッケージ１２の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。
【００７５】このテープ部材３３は、ベーステープの一
面に接着剤を塗布した構成とされており、またベーステ
ープは後に実施される分離工程において用いるエッチン
グ液により損傷を受けない材料により形成されている。
このように、複数の樹脂パッケージ１２の上部をテープ
部材３３で連結することにより、リードフレーム２０か
ら各樹脂パッケージ１２を分離しても、個々の樹脂パッ
ケージ１２をテープ部材３３により位置規制することが
できる。
【００７６】尚、このテープ部材３３を配設するタイミ
ングは、樹脂パッケージ１２が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１２がテープ部材３３により連結される
構成としてもよい。
【００７７】上記したテープ配設工程が終了すると、続
いて樹脂パッケージ１２をリードフレーム２０から分離
され半導体装置１０を形成する分離工程が実施される。
図２２は分離工程を示しており、同図に示す例ではリー
ドフレーム２０をエッチング液に浸漬させて溶解するこ
とにより脂パッケージ１２をリードフレーム２０から分
離させる方法が示されている。
【００７８】この分離工程で用いられるエッチング液
は、リードフレーム２０のみを溶解し、金属膜１３Ｃは
溶解しない性質を有するエッチング液を選定している。
従って、リードフレーム２０が完全に溶解されることに
より樹脂パッケージ１２はリードフレーム２０から分離
される。この際、金属膜１３Ｃは樹脂突起１７に配設さ
れた状態となるため、図１に示す半導体装置１０が形成
される。
【００７９】上記のように、リードフレーム２０を溶解
することにより樹脂パッケージ１２をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１２の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。
【００８０】図２３は、分離工程が終了した状態の半導
体装置１０を示している。同図に示されるように、分離
工程が終了した時点で複数の半導体装置１０はテープ部
材３３に接着された状態を維持している。従って、分離
工程が終了後における半導体装置１０の扱いを容易とす
ることができる。更に、図２３に示される状態でテープ
部材３３を巻回し出荷することにより、チップ部品と同
様に実装時において半導体装置１０を実装基板に自動装
填を行うことも可能となる。
【００８１】上記してきた製造方法により半導体装置１
０を製造することにより、従来必要とされたリードの切
断処理、及びリードを所定形状（例えばガルウィング形
状）に成形する工程は不要となり、半導体装置１０の製
造工程を簡単化することができる。
【００８２】続いて、上記した半導体装置１０の製造方
法の変形例について説明する。図２４は封止工程の第１
変形例を示している。前記した実施例では、図１８を用
いて説明したように、樹脂モールド直後の状態では複数
の樹脂パッケージ１２間はゲート内樹脂で連結されてい
るが、このゲート内樹脂は図２０に示されるように除去
され、その後に図２１に示されるようにテープ部材３３
が配設される構成とされていた。
【００８３】前記した説明から明らかなように、テープ
部材３３は樹脂パッケージ１２がリードフレーム２０か
ら分離された状態でバラバラにならないように配設され
るものである。そこで、本変形例では、テープ部材３３
の代わりにゲート内樹脂及びランナ３１内に残存する樹
脂２９を利用し、ゲート内樹脂及びランナ３１内に残存
する樹脂２９を各樹脂パッケージ１２を連結する連結樹
脂部として用いたことを特徴とするものである（以下、
この連結樹脂部をランナーフレーム３４という）。
【００８４】このように、ランナーフレーム３４に各樹
脂パッケージ１２を支持する機能を持たせることによ
り、一般に除去されるゲート内樹脂及びランナ３１内に
残存する樹脂２９を有効利用するこができる。尚、半導
体装置１０の出荷時にはランナーフレーム３４は除去す
る必要があるため、この出荷時直前に図２５に示すよう
にテープ部材３３を配設しランナーフレーム３４を除去
すればよい（連結樹脂除去工程）。
【００８５】このように出荷時直前にテープ部材３３を
配設することにより、分離工程及び半導体装置１０の試
験工程等においてテープ部材３３が損傷することを防止
できる。この点は、前記したようにテープ部材３３に接
着された状態で半導体装置１０を出荷する場合に有利で
ある。
【００８６】図２６及び図２７は封止工程の第２変形例
を示している。前記した実施例では、図２０に示されよ
うに、封止工程が終了した時点で複数の樹脂パッケージ
１２は個々独立した状態とされていた。これに対し、本
変形例では封止工程が終了した時点で複数の樹脂パッケ
ージ１２が連結されているよう構成したことを特徴とす
るものである。
【００８７】図２６は本変形例における封止工程が終了
した状態のリードフレーム２０を示している。同図に示
されるように、複数の樹脂パッケージ１２は板チョコ状
に連結された状態となっており、隣接する樹脂パッケー
ジ１２の間には溝部３５が形成されている。従って、分
離工程を実施した時点で、複数の半導体装置１０は樹脂
パッケージ１２が溝部３５を介して連結した構成とな
り、テープ部材３３を用いることなく各半導体装置１０
の位置規制を行うことができる。
【００８８】また、半導体装置１０を個々に分離するに
は、溝部３５の形成位置において樹脂パッケージ１２を
切り離せばよい。この樹脂パッケージ１２の切り離し作
業は、溝部３５が形成されていることにより容易に行う
ことができる。図２７は図２６に示す樹脂パッケージ１
２を形成するために用いる金型３６を示している。同図
に示されるように、金型３６を構成する上型３７のキャ
ビティは、溝部３５に対応した位置に突起３８が形成さ
れた形状とされている。また、下型３９にはリードフレ
ーム２０が装着される装着凹部４０が形成されている。
このように、簡単な金型構成で図２６に示す複数個が連
結された樹脂パッケージ１２を形成することができる。
【００８９】また、図２８は分離工程の変形例を示して
いる。前記した実施例においては、樹脂パッケージ１２
をリードフレーム２０から分離するのにする方法を用い
た。本変形例では、リードフレーム２０を溶解すること
なく、樹脂パッケージ１２をリードフレーム２０から引
き剥がすことにより、機械的に樹脂パッケージ１２をリ
ードフレーム２０から分離することを特徴とする。
【００９０】この分離方法では、前記した実施例に係る
方法に比べて、エッチング液が不要となりまた分離工程
に要する時間を短縮することができる。しかるに、機械
的に樹脂パッケージ１２をリードフレーム２０から分離
するため、金属膜１３Ｃがリードフレーム２０から確実
に樹脂突起１７に移動するかどうかに問題点があるが、
この点はリードフレーム２０の製造工程の金属膜形成工
程において、予め凹部２２内に金属膜１３Ｃの分離性を
向上させる部材を予め配設した上で金属膜１３Ｃを形成
することにより解決することができる。
【００９１】次に本発明の第２実施例である半導体装置
５０について説明する。図２９は本発明の第２実施例で
ある半導体装置５０を示している。尚、同図において、
第１実施例に係る半導体装置１０と同一構成については
同一符号を附してその説明を省略する。
【００９２】第２実施例に係る半導体装置５０は、樹脂
パッケージ５１を上部樹脂部５２と下部樹脂部５３との
２層構造としたことを特徴とするものである。また、下
部樹脂部５３の所定位置には樹脂突起５４が形成されて
おり、この樹脂突起５４には例えばパラジウム（Ｐｄ）
の単層構造の金属膜５５が配設されている。
【００９３】更に、下部樹脂部５３には接続電極５６が
配設されており、この接続電極５６の下部延出部６２は
下部樹脂部５３に形成されたスルーホール５７を介して
金属膜５４と電気的に接続されると共に、上部に形成さ
れたボンディング部６３は下部樹脂部５３の上面に延在
しワイヤ１８がボンディングされる。
【００９４】本実施例のように、樹脂パッケージ５１を
上部樹脂部５２と下部樹脂部５３の上下２層構造とする
ことにより、上部樹脂部５２と下部樹脂部５３で樹脂の
種類を異ならせることができる。このため、例えば半導
体素子１１が搭載される下部樹脂部５３を熱に強くかつ
機械的強度の高い樹脂により形成すると共に、上部樹脂
部５２を放熱特性の良好な樹脂により形成する等が可能
となり、半導体装置５０の特性向上を図ることができ
る。
【００９５】また、樹脂パッケージ５１の下部樹脂部５
３に樹脂突起５４を形成すると共にこの樹脂突起５４に
金属膜５５を形成したことにより、樹脂突起５４及び金
属膜５５はＢＧＡタイプの半導体装置の半田バンプと同
等の機能を奏するため、半導体装置５０の実装性を向上
することができる。
【００９６】尚、上記した実施例では、樹脂パッケージ
５１を上部樹脂部５２と下部樹脂部５３とよりなる２層
構造とした構成を示したが、樹脂パッケージ５１は２層
構造に限定されるものではなく、３層以上の構成として
もよい。続いて、第２実施例に係る半導体装置５０の製
造方法について図３０乃至図３９を用いて説明する。
尚、本実施例に係る製造方法は金属膜５５及び接続電極
５６の形成方法に特徴を有し、他の構成の製造方法は前
記した実施例で説明した製造方法と変わらないため、以
下の説明では金属膜５５及び接続電極５６の形成方法に
ついてのみ説明するものとする。
【００９７】先ず、図３０に示すように銅（Ｃｕ）等よ
りなる平板状の金属基材２１を用意する。そして、この
金属基材２１の上下両面に例えば感光性樹脂等よりなる
エッチングレジストを塗布し（レジスト塗布工程）、続
いてこのエッチングレジストに図示しないマスクを用い
て露光処理を行い、その後に現像処理を行うことにより
エッチングレジストの凹部形成位置に対応する部位を除
去し、図３１に示すレジストパターン２４ａを形成する
（レジストパターン形成工程）。
【００９８】レジストパターン形成工程が終了すると、
レジストパターン２４ａが形成された金属基材２１に対
しエッチング処理が実施される（エッチング工程）。こ
のエッチング工程では、金属基材２１の上面からのみの
ハーフエッチングが実施され、これにより図３２（図３
２以降の各図は、図３１に矢印Ｂで示す破線で囲まれた
領域を拡大してしめしている）に示されるように金属基
材２１の凹部形成位置には凹部５８が形成される。
【００９９】上記のようにエッチング工程が実施される
と、続いて金属膜形成工程が実施され金属膜５５が形成
される。本実施例においては、金属膜５５の形成にメッ
キ法を用いており、金属基材２１をメッキ槽に浸漬して
電界メッキを行う。本実施例に係る金属膜５５は、パラ
ジウム（Ｐｄ）の単層構造とされているため、１回のメ
ッキ処理により金属膜５５が形成される。図３３は金属
膜５５が形成された金属基材２１を示している。
【０１００】尚、上記した金属膜形成工程では、メッキ
法を用いて金属膜５５を形成する方法を説明したが、金
属膜５５の形成はメッキ法に限定されるものではなく、
例えば蒸着法，スパッタリング法等の他の膜形成技術を
用いて形成する構成としてもよい。
【０１０１】上記のように金属膜形成工程において凹部
５８内に金属膜５５が形成されると、続いてレジストパ
ターン２４ａを除去するレジスト除去工程が実施され、
図３４に示されるリードフレーム５９が形成される。上
記のようにリードフレーム５９が形成されると、続いて
このリードフレーム５９を用いて半導体装置５０が製造
される。先ず、リードフレーム５９の上部に、図３５に
示されるように下部樹脂部５３を配設する。この際、下
部樹脂部５３は金属膜５５が形成されている凹部５８内
にも侵入して樹脂突起５４が形成される。
【０１０２】次に、図３６に示されるように下部樹脂部
５３の樹脂突起５４が形成された位置にスルーホール５
７を形成する。このスルーホール５７を形成することに
より、金属膜５５は露出した状態となる。スルーホール
５７が形成されると、続いて下部樹脂部５３の上部全面
に所定の膜厚で接続電極５６となる導電性金属膜６０を
形成する。この導電性金属膜６０は、無電解メッキ法，
蒸着法，或いはスパッタリング法を用いて形成される。
また、導電性金属膜６０を形成する際、導電性金属膜６
０はスルーホール５７の内部にも充填されて下方延出部
６２を形成するため、よって図３７に示されるように導
電性金属膜６０と金属膜５５とは電気的に接続された構
成となる。
【０１０３】続いて、導電性金属膜６０の上部にエッチ
ングレジストを塗布すると共に露光・現像処理を行い、
図３８に示されるように、接続電極５６の形成位置にレ
ジストパターン６１を形成する。そして、レジストパタ
ーン６１をマスクとして導電性金属膜６０に対するエッ
チング処理が実施され、接続電極５６の形成位置以外の
導電性金属膜６０が除去される。
【０１０４】これにより、図３９に示されるように、下
方延出部６２が金属膜５５に接続されると共に、ワイヤ
１８が接続されるボンディング部６３が下部樹脂部５３
の上部に延在した構成の接続電極５６が形成される。
尚、接続電極５６が形成された後に実施される製造方法
は、前記した図１５乃至図２３を用いて説明した製造方
法と略同様であるためその説明は省略する。
【０１０５】次に本発明の第３実施例である半導体装置
７０について説明する。図４０は本発明の第３実施例で
ある半導体装置７０を示している。尚、同図において、
第２実施例に係る半導体装置５０と同一構成については
同一符号を附してその説明を省略する。
【０１０６】第３実施例に係る半導体装置７０は、樹脂
パッケージ５１を上部樹脂部５２と下部樹脂部５３との
２層構造とすると共に、第２実施例に設けられていた樹
脂突起５４に代えて金属突起７１を接続電極７２に形成
したことを特徴とするものである。この金属突起７１に
は例えばパラジウム（Ｐｄ）の単層構造の金属膜５５が
直接的に配設されている。
【０１０７】この接続電極７２は下部樹脂部５３に配設
されており、金属突起７１は下部樹脂部５３に形成され
た穴部７３を介して金属膜５４と電気的に接続される。
また、接続電極７２の上部に形成されたボンディング部
７４は下部樹脂部５３の上面に延在しワイヤ１８がボン
ディングされる。
【０１０８】本実施例に係る半導体装置７０も第２実施
例に係る半導体装置５０と同様に、樹脂パッケージ５１
を上部樹脂部５２と下部樹脂部５３の上下２層構造とし
ているため、半導体装置５０の特性向上を図ることがで
きる。また、接続電極７２に金属突起７１を形成し、こ
の金属突起７１に直接金属膜５４を形成することによ
り、金属突起７１と金属膜５４との接合部位におけるイ
ンピーダンスを低減することができ、よって半導体装置
７０の電気的特性を向上することができる。尚、本実施
例においても樹脂パッケージ５１は２層構造に限定され
るものではなく、３層以上の構成としてもよい。
【０１０９】続いて、第３実施例に係る半導体装置７０
の製造方法について図４１乃至図５０を用いて説明す
る。尚、本実施例に係る製造方法は金属膜５５及び接続
電極７２の形成方法に特徴を有し、他の構成の製造方法
は前記した実施例で説明した製造方法と変わらないた
め、以下の説明では金属膜５５及び接続電極７２の形成
方法についてのみ説明するものとする。
【０１１０】先ず、図４１に示すように銅（Ｃｕ）等よ
りなる平板状の金属基材２１を用意する。そして、この
金属基材２１の上下両面に例えば感光性樹脂等よりなる
エッチングレジストを塗布し、続いてこのエッチングレ
ジストに露光・現像処理を行うことによりエッチングレ
ジストの凹部形成位置に対応する部位を除去し、図４２
に示すレジストパターン２４ａを形成する。
【０１１１】続いて、レジストパターン２４ａが形成さ
れた金属基材２１に対しエッチング処理が実施される。
このエッチング処理では、金属基材２１の上面からのみ
のハーフエッチングが実施され、これにより図４３（図
４３以降の各図は、図４２に矢印Ｃで示す破線で囲まれ
た領域を拡大して示している）に示されるように金属基
材２１の凹部形成位置には凹部５８が形成される。
【０１１２】上記のエッチング処理が完了すると、続い
て金属膜形成工程が実施され、図４４に示されるように
凹部５８内に例えばメッキ法により金属膜５５が形成さ
れる。尚、上記した金属膜の形成はメッキ法に限定され
るものではなく、例えば蒸着法，スパッタリング法等の
他の膜形成技術を用いて形成する構成としてもよい。
【０１１３】また、上記のように凹部５８内に金属膜５
５が形成されると、続いてレジストパターン２４ａを除
去するレジスト除去工程が実施され、図４５に示される
リードフレーム５９が形成される。上記のようにリード
フレーム５９が形成されると、続いてこのリードフレー
ム５９を用いて半導体装置７０が製造される。先ず、リ
ードフレーム５９の上部に、図４６に示されるように下
部樹脂部５３を配設する。次に、図４７に示されるよう
に下部樹脂部５３の金属膜５５と対向する部分を取り除
き、下部樹脂部５３に穴部７３を形成する。この穴部７
３を形成することにより、金属膜５５は露出した状態と
なる。
【０１１４】穴部７３が形成されると、続いて下部樹脂
部５３の上部全面に所定の膜厚で接続電極７２となる導
電性金属膜６０を形成する。この導電性金属膜６０は、
無電解メッキ法，蒸着法，或いはスパッタリング法を用
いて形成される。また、導電性金属膜６０を形成する
際、導電性金属膜６０は凹部５８の内部にも充填されて
金属突起７１を形成するため、よって図４８に示される
ように金属突起７１と金属膜５５とは直接的に電気的に
接続された構成となる。
【０１１５】この際、本実施例では前記した実施例で形
成されたスルーホール５７に対して穴部７３の面積が広
いため、金属突起７１と金属膜５５との接触面積は広く
なる。このため、金属突起７１と金属膜５５とを低イン
ピーダンスで電気的に接続することができる。
【０１１６】上記のように導電性金属膜６０が形成され
ると、この導電性金属膜６０の上部にエッチングレジス
トを塗布すると共に露光・現像処理を行い、図４９に示
されるように、接続電極部７２の形成位置にレジストパ
ターン６１を形成する。そして、レジストパターン６１
をマスクとして導電性金属膜６０に対するエッチング処
理が実施され、接続電極部７２の形成位置以外の導電性
金属膜６０が除去される。
【０１１７】これにより、図５０に示されるように、金
属突起７１が金属膜５５に接続されると共に、ワイヤ１
８が接続されるボンディング部７４が下部樹脂部５３の
上部に延在した構成の接続電極７２が形成される。尚、
接続電極部７２が形成された後に実施される製造方法
は、前記した図１５乃至図２３を用いて説明した製造方
法と略同様であるためその説明は省略する。
【０１１８】次に本発明の第４実施例である半導体装置
８０について説明する。図５１は本発明の第４実施例で
ある半導体装置８０を示している。尚、同図において、
第２実施例に係る半導体装置５０と同一構成については
同一符号を附してその説明を省略する。
【０１１９】第４実施例に係る半導体装置８０は、樹脂
パッケージ８１を上部樹脂部８２と下部樹脂部８３との
２層構造とすると共に、下部樹脂部８３を絶縁性樹脂テ
ープにより構成したことを特徴とするものである（以
下、下部樹脂部８３を樹脂テープ８３という）。
【０１２０】また、樹脂テープ８３の所定位置には穴部
８４が形成されており、この穴部８４を覆うように樹脂
テープ８３の実装面（下面）には外部電極膜８５が形成
されている。この外部電極膜８５には、穴部３４を介し
てワイヤ１８がボンディングされている。
【０１２１】本実施例に係る半導体装置８０も第２実施
例に係る半導体装置５０と同様に、樹脂パッケージ８１
を上部樹脂部８２と樹脂テープ８３の上下２層構造とし
ているため、半導体装置８０の特性向上を図ることがで
きる。また、樹脂パッケージ８１の最下層に位置する樹
脂部を樹脂テープ８３により形成することにより、半導
体装置８０を製造する際に他の実施例では必要とされた
リードフレーム２０，５９は不要となりコスト低減を図
ることができる。
【０１２２】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１記載の発明に
よれば、インナーリードやアウターリードが不要とな
り、樹脂突起に形成された金属膜を外部端子として実装
することができるため、実装面積を小さくできる。ま
た、半導体装置内にリードフレームが配設されないた
め、コストの低減を図ることができる。更に、樹脂突起
及び金属膜は、ＢＧＡタイプの半導体装置の半田バンプ
と同等の機能を奏するため、実装性を向上することがで
きる。
【０１２３】また、請求項２乃至５記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
【０１２４】また、請求項６記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至５のいずれかに記載の半導体装
置を製造することができる。また、請求項７記載の発明
によれば、レジスト塗布，レジストパターン形成，エッ
チング，金属膜形成，及びレジスト除去等の簡単な工程
によりリードフレームを形成することができる。
【０１２５】また、請求項８記載の発明によれば、レジ
ストパターン形成工程において給電部に対応する位置の
エッチングレジストも除去されるため、給電部の形成を
容易に行うことができる。また、請求項９記載の発明に
よれば、リードの切断処理、及びリードを所定形状（例
えばガルウィング形状）に成形する工程が不要となり、
半導体装置の製造工程を簡単化することができる。
【０１２６】また、請求項１０記載の発明によれば、ワ
イヤループの低背化を図ることができ、これに伴い半導
体装置の低背化を図ることができる。また、配設ピッチ
の広い金属膜にファーストボンディングを行い、配設ピ
ッチの狭い電極パッドにセカンドボンディングを行う構
成とすることにより、高密度にワイヤの配設を行うこと
が可能となる。
【０１２７】また、請求項１１記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１２記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。
【０１２８】また、請求項１３及び請求項１４記載の発
明によれば、樹脂パッケージをリードフレーム上に複数
個形成しても、各樹脂パッケージはテープ部材或いは連
結樹脂部により連結されているため、リードフレームか
ら分離させても個々バラバラになることはなく、分離工
程後における樹脂パッケージ（半導体装置）の取扱いを
容易とすることができる。
【０１２９】また、請求項１５記載の発明によれば、樹
脂パッケージを構成する各層の樹脂の種類を異ならせる
ことができるため、半導体装置の特性向上を図ることが
できる。また、請求項１６記載の発明によれば、樹脂突
起及び金属膜はＢＧＡタイプの半導体装置の半田バンプ
と同等の機能を奏するため、実装性を向上することがで
きる。
【０１３０】また、請求項１７記載の発明によれば、最
下層を形成するための金型（リードフレーム）は不要と
なりコスト低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の断面図
である。
【図２】本発明の第１実施例である半導体装置の底面図
である。
【図３】本発明の第１実施例である半導体装置の透視図
である。
【図４】金属膜（１層）を拡大して示す図である。
【図５】金属膜（２層）を拡大して示す図である。
【図６】金属膜（３層）を拡大して示す図である。
【図７】金属膜（４層）を拡大して示す図である。
【図８】リードフレームの形成方法の一実施例を説明す
るための図である（レジスト塗布工程）。
【図９】リードフレームの形成方法の一実施例を説明す
るための図である（レジストパターン形成工程）。
【図１０】リードフレームの形成方法の一実施例を説明
するための図である（エッチング工程）。
【図１１】リードフレームに形成される給電部を説明す
るための図である。
【図１２】給電部の他の構成を説明するための図であ
る。
【図１３】リードフレームの形成方法の一実施例を説明
するための図である（金属膜形成工程）。
【図１４】完成したリードフレームを示す断面図であ
る。
【図１５】半導体装置の製造方法の一実施例を説明する
ための図である（素子搭載工程）。
【図１６】半導体装置の製造方法の一実施例を説明する
ための図である（接続工程）。
【図１７】半導体装置の製造方法における接続工程の変
形例を説明するための図である。
【図１８】半導体装置の製造方法の一実施例を説明する
ための図である（封止工程）。
【図１９】封止工程が終了したリードフレームを示す断
面図である。
【図２０】封止工程が終了したリードフレームを示す平
面図及び側面図である。
【図２１】半導体装置の製造方法の一実施例を説明する
ための図である（テープ配設工程）。
【図２２】半導体装置の製造方法の一実施例を説明する
ための図である（分離工程）。
【図２３】封止工程が終了した半導体装置を示す平面図
及び側面図である。
【図２４】半導体装置の製造方法における封止工程の第
１変形例を説明するための図である。
【図２５】図２４に示したリードフレームにテープ配設
工程を実施した状態を示す図である。
【図２６】半導体装置の製造方法における封止工程の第
２変形例を説明するための図である。
【図２７】第２変形例に係る封止工程を終了した状態の
リードフレームを示す平面図及び側面図である。
【図２８】半導体装置の製造方法における分離工程の変
形例を説明するための図である。
【図２９】本発明の第２実施例である半導体装置の断面
図である。
【図３０】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（基板形成）。
【図３１】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。
【図３２】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（ハーフエッチ
ング）。
【図３３】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。
【図３４】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト剥
離）。
【図３５】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（感光性樹脂塗
布）。
【図３６】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（スルーホール
形成）。
【図３７】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。
【図３８】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。
【図３９】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（エッチング及
びレジスト剥離）。
【図４０】本発明の第３実施例である半導体装置の断面
図である。
【図４１】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（基板形成）。
【図４２】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。
【図４３】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（ハーフエッチ
ング）。
【図４４】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。
【図４５】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト剥
離）。
【図４６】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（感光性樹脂塗
布）。
【図４７】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（窓あけ処
理）。
【図４８】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。
【図４９】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。
【図５０】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（エッチング及
びレジスト剥離）。
【図５１】本発明の第４実施例である半導体装置の断面
図である。
【図５２】従来の半導体装置の一例を説明するための図
である。
【図５３】従来の半導体装置の一例を説明するための図
である。
【符号の説明】
１０，５０，７０，８０ 半導体装置 １１ 半導体素子 １２，５１，８１ 樹脂パッケージ １３，１３Ａ〜１３Ｄ，５５ 金属膜 １３Ｂ-1，１３Ｃ-1，１３Ｄ-1 外層 １３Ｃ-2 中間層 １３Ｄ-2 第１中間層 １３Ｄ-3 第２中間層 １３Ｂ-2，１３Ｃ-3，１３Ｄ-4 内層 １４ 電極パッド １７，５４ 樹脂突起 １８ ワイヤ ２０，５９ リードフレーム ２１ 金属基材 ２２，５８ 凹部 ２４ エッチングレジスト ２４ａ，６１ レジストパターン ２５ 給電部 ２６ 枠状部 ２７ 連結部 ２８ リードフレームユニット ３３ テープ部材 ３４ ランナーフレーム ５２，８２ 上部樹脂部 ５３，８３ 下部樹脂部 ５６，７２ 接続電極 ５７ スルーホール ６０ 導電性金属膜 ６２ 下方延出部 ６３，７４ ボンディング部 ７１ 金属突起 ７３，８４ 穴部 ８３ 樹脂テープ ３５ 外部電極膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/321 Ｈ０１Ｌ 21/92 ６０２Ｊ ６２１Ａ (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
    と、 該樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
    に接続する接続手段とを具備することを特徴とする半導
    体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記金属膜を銀（Ａｇ）及びパラジウム（Ｐｄ）のうち
    一つにより形成したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 前記金属膜を外層よりパラジウム（Ｐｄ）層及び金（Ａ
    ｕ）層の二層により形成したことを特徴とする半導体装
    置。
  4. 【請求項４】 請求項１記載の半導体装置において、 前記金属膜を、外層より金（Ａｕ）層，ニッケル（Ｎ
    ｉ）層，金（Ａｕ）層の三層膜、外層よりパラジウム
    （Ｐｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
    層の三層膜、外層より金（Ａｕ）層，パラジウム（Ｐ
    ｄ）層，金（Ａｕ）層の三層膜、外層より半田層，ニッ
    ケル（Ｎｉ）層，金（Ａｕ）層の三層膜、及び外層より
    半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層の
    三層膜のうち一つの三層膜により形成したことを特徴と
    する半導体装置。
  5. 【請求項５】 請求項１記載の半導体装置において、 前記金属膜を外層より半田層，ニッケル（Ｎｉ）層，パ
    ラジウム（Ｐｄ）層，金（Ａｕ）層の四層膜、及び外層
    よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，パラ
    ジウム（Ｐｄ）層，金（Ａｕ）層の四層膜のうち一つの
    四層膜により形成したことを特徴とする半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
    体装置を製造する際に用いるリードフレームであって、 前記樹脂突起と対応する位置に形成された凹部と、 該凹部に形成された請求項１乃至５のいずれかに記載の
    金属膜とを具備することを特徴とするリードフレーム。
  7. 【請求項７】 請求項６記載のリードフレームの製造方
    法であって、 基材両面にエッチングレジストを塗布するレジスト塗布
    工程と、 前記エッチングレジストの凹部形成位置に対応する部位
    を除去して所定のレジストパターンを形成するレジスト
    パターン形成工程と、 前記基板の前記凹部形成位置に凹部を形成するエッチン
    グ工程と、 該エッチング工程で形成された凹部内に、請求項１乃至
    １１のいずれかに記載の金属膜を形成する金属膜形成工
    程と、 前記エッチングレジストを除去するレジスト除去工程と
    を具備することを特徴とするリードフレームの製造方
    法。
  8. 【請求項８】 請求項７記載のリードフレームの製造方
    法において、 前記金属膜形成工程ではメッキ法を用いて前記金属膜を
    形成すると共に、 前記レジストパターン形成工程では前記メッキ処理に用
    いる電極が接続される給電部に対応する位置の前記エッ
    チングレジストも除去することを特徴とするリードフレ
    ームの製造方法。
  9. 【請求項９】 請求項６記載のリードフレームを用いた
    半導体装置の製造方法において、 前記リードフレームに半導体素子を搭載する素子搭載工
    程と、 前記半導体素子に形成された電極パッドと、前記リード
    フレームに形成されている前記金属膜とを電気的に接続
    する接続工程と、 前記リードフレーム上に、前記半導体素子を封止するよ
    う樹脂を形成し樹脂パッケージを形成する封止工程と、 前記リードフレームから前記樹脂パッケージを前記金属
    膜と共に分離する分離工程とを具備することを特徴とす
    る半導体装置の製造方法。
  10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 前記接続工程では前記電極パッドと前記金属膜とを電気
    的に接続する方法としてワイヤボンディング法を用いる
    と共に、 先ず前記金属膜にワイヤの一端を接続し、続いて前記金
    属膜から前記電極パッドにワイヤを引き出した上でワイ
    ヤの他端部を前記電極パッドに接続することを特徴とす
    る半導体装置の製造方法。
  11. 【請求項１１】 請求項９または１０記載の半導体装置
    の製造方法において、 前記分離工程では前記樹脂パッケージを前記リードフレ
    ームから引き剥がすことにより分離することを特徴とす
    る半導体装置の製造方法。
  12. 【請求項１２】 請求項９または１０記載の半導体装置
    の製造方法において、 前記分離工程では前記リードフレームを前記金属膜を残
    して溶解して前記樹脂パッケージを分離することを特徴
    とする半導体装置の製造方法。
  13. 【請求項１３】 請求項９乃至１２のいずれかに記載の
    半導体装置の製造方法において、 前記封止工程では、前記樹脂パッケージを前記リードフ
    レーム上に複数個夫々独立した構成で一括的に形成する
    と共に、 前記樹脂パッケージの形成前、または形成後に前記複数
    個の樹脂パッケージを連結するテープ部材を配設するテ
    ープ配設工程を有することを特徴とする半導体装置の製
    造方法。
  14. 【請求項１４】 請求項９乃至１２のいずれかに記載の
    半導体装置の製造方法において、 前記封止工程では、前記樹脂パッケージを前記リードフ
    レーム上に複数個夫々連結樹脂部で接続された構成で一
    括的に形成すると共に、 前記分離工程を実施した後に前記連結樹脂部を除去する
    連結樹脂除去工程を有することを特徴とする半導体装置
    の製造方法。
  15. 【請求項１５】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装面に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
    に接続する接続手段とを具備することを特徴とする半導
    体装置において、 前記樹脂パッケージを少なくとも上下２層の樹脂部によ
    り構成したことを特徴とする半導体装置。
  16. 【請求項１６】 請求項１５記載の半導体装置におい
    て、 前記樹脂パッケージの最下層に位置する樹脂部は、前記
    実装面に突出形成された樹脂突起を有しており、 該樹脂突起に前記金属膜が形成されていることを特徴と
    する半導体装置。
  17. 【請求項１７】 請求項１５記載の半導体装置におい
    て、 前記樹脂パッケージの最下層に位置する樹脂部を絶縁性
    樹脂テープにより形成されていることを特徴とする半導
    体装置。
JP7322803A 1995-11-08 1995-12-12 半導体装置及びその製造方法及びリードフレーム及びその製造方法 Expired - Lifetime JP3007833B2 (ja)

Priority Applications (18)

Application Number Priority Date Filing Date Title
JP7322803A JP3007833B2 (ja) 1995-12-12 1995-12-12 半導体装置及びその製造方法及びリードフレーム及びその製造方法
TW085107011A TW302529B (en) 1995-12-12 1996-06-11 The semiconductor device & its manufacturing method
US08/744,048 US6072239A (en) 1995-11-08 1996-11-06 Device having resin package with projections
EP19960308093 EP0773584B1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP20020016355 EP1261026A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP20020016357 EP1291911A1 (en) 1995-11-08 1996-11-07 Method having resin package and method of producing the same
KR1019960052529A KR100212403B1 (ko) 1995-11-08 1996-11-07 수지패키지를 갖는 장치 및 그 제조방법
EP20020016354 EP1284501A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP20020016356 EP1284502A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
TW085113625A TW348306B (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
CNB96114520XA CN1215537C (zh) 1995-11-08 1996-11-08 具有树脂封壳的元件
CNB2004100476353A CN1307698C (zh) 1995-11-08 1996-11-08 具有树脂封壳的元件及其制作方法
US09/192,445 US6159770A (en) 1995-11-08 1998-11-16 Method and apparatus for fabricating semiconductor device
US09/192,201 US6376921B1 (en) 1995-11-08 1998-11-16 Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US09/200,846 US6329711B1 (en) 1995-11-08 1998-11-30 Semiconductor device and mounting structure
US09/442,038 US6856017B2 (en) 1995-11-08 1999-11-17 Device having resin package and method of producing the same
US09/809,105 US6573121B2 (en) 1995-11-08 2001-03-16 Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US10/856,777 US7144754B2 (en) 1995-11-08 2004-06-01 Device having resin package and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7322803A JP3007833B2 (ja) 1995-12-12 1995-12-12 半導体装置及びその製造方法及びリードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09162348A true JPH09162348A (ja) 1997-06-20
JP3007833B2 JP3007833B2 (ja) 2000-02-07

Family

ID=18147808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7322803A Expired - Lifetime JP3007833B2 (ja) 1995-11-08 1995-12-12 半導体装置及びその製造方法及びリードフレーム及びその製造方法

Country Status (2)

Country Link
JP (1) JP3007833B2 (ja)
TW (1) TW302529B (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204162B1 (en) 1998-11-05 2001-03-20 Shinko Electric Industries Co., Ltd. Production of semiconductor device
WO2001067513A1 (en) * 2000-03-09 2001-09-13 Fujitsu Limited Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2001319995A (ja) * 2000-05-10 2001-11-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6339261B1 (en) 1999-04-06 2002-01-15 Shinko Electric Industries Co., Ltd. Semiconductor device and process of producing same
US6348416B1 (en) 1998-12-24 2002-02-19 Shinko Electric Industries Co., Ltd Carrier substrate for producing semiconductor device
US6423643B1 (en) 1999-10-01 2002-07-23 Shinko Electric Industries Co., Ltd Process of making carrier substrate and semiconductor device
US6429043B1 (en) 1999-05-07 2002-08-06 Nec Corporation Semiconductor circuitry device and method for manufacturing the same
JP2002270715A (ja) * 2001-03-09 2002-09-20 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
US6498392B2 (en) 2000-01-24 2002-12-24 Nec Corporation Semiconductor devices having different package sizes made by using common parts
EP1398832A3 (en) * 2002-09-10 2004-09-08 Fujitsu Limited Camera module for compact electronic equipments
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US7135782B2 (en) 2001-12-03 2006-11-14 Sharp Kabushiki Kaisha Semiconductor module and production method therefor and module for IC cards and the like
US7148576B2 (en) 2001-09-28 2006-12-12 Renesas Technology Corp. Semiconductor device and method of fabricating the same
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2009027166A (ja) * 2007-07-19 2009-02-05 Advanced Optoelectronic Technology Inc 化合物半導体デバイスのパッケージ封入構造及びその作成方法
US7659634B2 (en) 2003-01-16 2010-02-09 Panasonic Corporation Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
JP2010050491A (ja) * 2009-12-02 2010-03-04 Renesas Technology Corp 半導体装置の製造方法
JP2010272895A (ja) * 2004-12-16 2010-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US7884453B2 (en) 2006-09-26 2011-02-08 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method thereof
JP4766050B2 (ja) * 2005-11-02 2011-09-07 パナソニック株式会社 電子回路装置の製造方法
US8525355B2 (en) 2006-04-20 2013-09-03 Shinko Electric Industries Co., Ltd. Semiconductor device, electronic apparatus and semiconductor device fabricating method
JP2017045945A (ja) * 2015-08-28 2017-03-02 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2021028996A (ja) * 2015-11-19 2021-02-25 マクセルホールディングス株式会社 半導体装置用基板、半導体装置
JP2022189979A (ja) * 2020-11-30 2022-12-22 マクセル株式会社 半導体装置用基板、半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189703B2 (ja) * 1996-10-08 2001-07-16 富士通株式会社 半導体装置及びその製造方法
JP2011060801A (ja) * 2009-09-07 2011-03-24 Nichia Corp 発光装置及びその製造方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6204162B1 (en) 1998-11-05 2001-03-20 Shinko Electric Industries Co., Ltd. Production of semiconductor device
US6700198B2 (en) 1998-12-24 2004-03-02 Shinko Electric Industries Co., Ltd. Resin for semiconductor wire
US6348416B1 (en) 1998-12-24 2002-02-19 Shinko Electric Industries Co., Ltd Carrier substrate for producing semiconductor device
US6339261B1 (en) 1999-04-06 2002-01-15 Shinko Electric Industries Co., Ltd. Semiconductor device and process of producing same
US6429043B1 (en) 1999-05-07 2002-08-06 Nec Corporation Semiconductor circuitry device and method for manufacturing the same
US6423643B1 (en) 1999-10-01 2002-07-23 Shinko Electric Industries Co., Ltd Process of making carrier substrate and semiconductor device
KR100721839B1 (ko) * 1999-10-01 2007-05-28 신꼬오덴기 고교 가부시키가이샤 캐리어 기판의 제조 방법 및 반도체 장치의 제조 방법
EP1091401A3 (en) * 1999-10-01 2003-07-02 Shinko Electric Industries Co. Ltd. Semiconductor device package and process for production
US6855577B2 (en) 2000-01-24 2005-02-15 Nec Electronics Corporation Semiconductor devices having different package sizes made by using common parts
US6498392B2 (en) 2000-01-24 2002-12-24 Nec Corporation Semiconductor devices having different package sizes made by using common parts
US6716675B2 (en) 2000-03-09 2004-04-06 Fujitsu Limited Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
WO2001067513A1 (en) * 2000-03-09 2001-09-13 Fujitsu Limited Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2001319995A (ja) * 2000-05-10 2001-11-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002270715A (ja) * 2001-03-09 2002-09-20 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
US7148576B2 (en) 2001-09-28 2006-12-12 Renesas Technology Corp. Semiconductor device and method of fabricating the same
US7135782B2 (en) 2001-12-03 2006-11-14 Sharp Kabushiki Kaisha Semiconductor module and production method therefor and module for IC cards and the like
US7202460B2 (en) 2002-09-10 2007-04-10 Fujitsu Limited Camera module for compact electronic equipments
EP1398832A3 (en) * 2002-09-10 2004-09-08 Fujitsu Limited Camera module for compact electronic equipments
US7282693B2 (en) 2002-09-10 2007-10-16 Fujitsu Limited Camera module for compact electronic equipments
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US7659634B2 (en) 2003-01-16 2010-02-09 Panasonic Corporation Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
US7723161B2 (en) 2003-01-16 2010-05-25 Panasonic Corporation Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
KR101007595B1 (ko) * 2003-01-16 2011-01-12 파나소닉 주식회사 리드 프레임, 그 제조방법, 이를 이용한 반도체 장치 및그 제조방법
JP2010272895A (ja) * 2004-12-16 2010-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP4766050B2 (ja) * 2005-11-02 2011-09-07 パナソニック株式会社 電子回路装置の製造方法
US8525355B2 (en) 2006-04-20 2013-09-03 Shinko Electric Industries Co., Ltd. Semiconductor device, electronic apparatus and semiconductor device fabricating method
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
US8211754B2 (en) 2006-09-26 2012-07-03 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method thereof
US7884453B2 (en) 2006-09-26 2011-02-08 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009027166A (ja) * 2007-07-19 2009-02-05 Advanced Optoelectronic Technology Inc 化合物半導体デバイスのパッケージ封入構造及びその作成方法
JP2010050491A (ja) * 2009-12-02 2010-03-04 Renesas Technology Corp 半導体装置の製造方法
JP2017045945A (ja) * 2015-08-28 2017-03-02 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2021028996A (ja) * 2015-11-19 2021-02-25 マクセルホールディングス株式会社 半導体装置用基板、半導体装置
JP2022189979A (ja) * 2020-11-30 2022-12-22 マクセル株式会社 半導体装置用基板、半導体装置
JP2024003147A (ja) * 2020-11-30 2024-01-11 マクセル株式会社 半導体装置用基板およびその製造方法、半導体装置

Also Published As

Publication number Publication date
JP3007833B2 (ja) 2000-02-07
TW302529B (en) 1997-04-11

Similar Documents

Publication Publication Date Title
JP3007833B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP3189703B2 (ja) 半導体装置及びその製造方法
KR100301357B1 (ko) 반도체장치및그제조방법및리드프레임의제조방법
US6078097A (en) Lead frame
US6774467B2 (en) Semiconductor device and process of production of same
JP3780122B2 (ja) 半導体装置の製造方法
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US20070269932A1 (en) Semiconductor Device Having Post-Mold Nickel/Palladium/Gold Plated Leads
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
WO2009123048A1 (ja) 配線用電子部品及びその製造方法
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JP2005286057A (ja) 回路装置およびその製造方法
JP2005294443A (ja) 半導体装置及びその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPH10247715A (ja) 半導体装置及びその製造方法
JP3181229B2 (ja) 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP4190659B2 (ja) 配線基板とその製造方法
JP3181243B2 (ja) 半導体装置及びその製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20010001069A1 (en) Metal stud array packaging
JPH11102991A (ja) 半導体素子搭載フレーム
KR100558269B1 (ko) 금속 칩 스케일 반도체패키지 및 그 제조방법
JP7499114B2 (ja) 半導体装置及びその製造方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term