JPH09162406A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【目的】 絶縁ゲート型電界効果半導体装置の製造工
程を簡略化する 【構成】 通常陽極酸化工程の直後に行われるゲート
線１０３と電流供給線１０２の分断をデータ線１０１の
形成と同時に行う。即ち、分断のみを目的とした工程が
削減され、大幅に製造工程が簡略化される。また、デー
タ線１０１は基板上の全ての配線が短絡した後に形成さ
れるため、ゲート絶縁膜の静電破壊を引き起こすことが
ない。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置の作製方
法に関する。特に、プレーナー型薄膜トランジスタの作
製方法に関する。

【０００２】

【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数百万個もの各画素のそれぞ
れにＴＦＴを配置し、各画素電極に出入りする電荷をＴ
ＦＴのスイッチング機能により制御するものである。

【０００４】また、アクティブマトリクス型液晶表示装
置の特徴としては、マトリクス状に配置されたＴＦＴを
画素部の周囲に設けられた周辺駆動回路によって駆動す
る集積化回路となっている点である。

【０００５】しかし、アクティブマトリクス型液晶表示
装置としての機能を発揮するには数百万個ものＴＦＴが
正常に動作することが必要条件となる。このことが、ア
クティブマトリクス型液晶表示装置の製造工程における
歩留りを大きく低下させる要因となっている。

【０００６】また最近は、高性能な表示装置が求められ
る流れの中で、ＴＦＴの構造も複雑なものとなり、製造
工程が大幅に多くなってきている。製造工程が長くなれ
ば、その分だけ歩留り低下の可能性が高くなるのは自明
の理である。

【０００７】従って、アクティブマトリクス型液晶表示
装置を普及させるためにも、歩留りの向上、具体的には
製造工程の簡略化が急務として進められている。

【０００８】製造工程を簡略化する上でまず求められる
のは、パターニング回数の削減である。パターニング工
程は、大別してレジスト塗布工程、露光工程、現像工
程、エッチング工程、レジスト剥離工程からなる。

【０００９】例えば、アモルファスシリコンＴＦＴやポ
リシリコンＴＦＴに幅広く採用されている陽極酸化技術
においては、２回のパターニング工程が必要となる。

【００１０】この陽極酸化技術の概要は、 （１）ゲート電極とそれに延在する電流供給用配線を形
成する。 （２）ゲート電極を陽極として電解溶液中にて陽極酸化
する。 （３）ゲート電極とそれに延在する電流供給用配線とを
分断する。 という構成からなる。

【００１１】この中で（１）の工程で１回目のパターニ
ングが必要となる。しかし、これはゲート電極を形成す
るためには必要不可欠である。また、（３）の工程で２
回目のパターニングが必要となる。こちらは、配線の一
部を分断する目的のみであるから、ＴＦＴの構造に関係
のない余計な工程であると言える。このような余計な工
程はいたずらに製造工程を複雑なものとし、歩留りを低
下させる原因となる。

【００１２】また上記の分断工程の際、従来は分断領域
をパターニングによって選択的に形成した後、被分断配
線のエッチングを行っていた。しかし、パターニングに
は精度的に５μｍ程度のマージンを必要とするため、５
μｍ以下の隙間を分断することは非常に困難であった。

【００１３】さらに、製造工程上の重大な問題として、
静電破壊によるゲート絶縁膜の破壊がある。これは、ア
ルミニウムのような金属材料からなるゲート電極は比抵
抗が低いことに起因している。即ち、分断後に独立とな
ったゲート電極とガラス基板との電位差により、ゲート
絶縁膜が破壊されるという問題も生じる。

【００１４】この問題を解決する手段として、全ての配
線を短絡せしめて同電位とするショートリング構造が採
用されている。しかし、陽極酸化の直後に上記分断工程
を行ってしまうと、ゲート線を構成する第１の配線と、
データ線を構成する第２の配線とが短絡するまではショ
ートリング構造とならない。

【００１５】そのため、第２の配線を形成する前に行わ
れるプラズマ関連の工程（イオンドーピング、プラズマ
ＣＶＤ法による成膜等）の際、ＴＦＴ素子が外部からの
静電気や基板自身の電位差によって破壊される恐れがあ
る。

【００１６】

【本発明が解決しようとする課題】本発明は上記のよう
な問題を解決すべく、ＴＦＴの製造工程を簡略化するこ
とを課題とする。

【００１７】具体的には、陽極酸化工程において、従来
２回行われていたパターニング工程を１回で済ませる技
術の提供を課題とする。即ち、分断のみを目的とした工
程を削除することを課題とする。

【００１８】また、ＴＦＴ素子が静電気や基板との電位
差によって破壊することを防止するための静電対策技術
の提供を課題とする。

【００１９】

【解決するための手段】本明細書で開示する発明の一つ
は、絶縁ゲート型電界効果半導体装置の作製にあたっ
て、陽極酸化可能な材料からなるゲート電極を形成する
とともに前記ゲート電極から延在する第１の配線を形成
する工程と、前記第１の配線を電流の供給線として利用
しつつ前記ゲート電極を陽極酸化する工程と、前記ゲー
ト電極および第１の配線を覆って絶縁膜を形成する工程
と、薄膜トランジスタの活性層の少なくとも一部と前記
第１の配線の一部に達する開孔穴を前記絶縁膜に形成す
る工程と、前記活性層の少なくとも一部および前記第１
の配線の一部と電気的に接続する第２の配線を形成する
工程と、を有し、前記第２の配線を形成すると同時に前
記第１の配線の一部を除去することを特徴とする。

【００２０】即ち、陽極酸化工程の後に続く、イオンド
ーピング工程、活性化工程、第１層間絶縁膜形成工程の
後に、第２の配線形成工程と同時に第１の配線を分断す
ることを特徴とする。

【００２１】図１に複数個のＴＦＴを組み合わせた回路
構成の一例を示す。Ｎチャネル型ＴＦＴとＰチャネル型
ＴＦＴとを任意に組み合わせることで、ＮＡＮＤ回路や
ＮＯＲ回路を構成する事ができる。

【００２２】図１に示す様に、第２の配線（実線で示
す）であるデータ線１０１をパターニングすると同時
に、分断部Ａ、分断部Ｂにおいて電流供給線１０２およ
びゲート線１０３を構成する第１の配線（点線で示す）
を分断することができる。

【００２３】第２の配線は成膜時に第１の配線と短絡す
るため、この時点で基板上の全ての配線は同電位とな
る。そして、実線で示されるデータ線１０１を形成する
際に、分断部Ａにおいてゲート線１０３が分断される。
この分断はＮＡＮＤ回路又はＮＯＲ回路の構成において
入力１と入力２の信号を分けるためにも必要である。

【００２４】また、同時に分断部Ｂにおいてはゲート線
１０３と電流供給線１０２とが自己整合的に分断され
る。こうして、それぞれのゲート線が独立して形成さ
れ、第２の配線と接続される。

【００２５】この場合、第２の配線を形成するエッチン
グと第１の配線を分断するエッチングは同一手段で行わ
れる。そのために、第１の配線と第２の配線は同じ材料
から構成されてなければならない。

【００２６】

【実施例】

〔実施例１〕本実施例は薄膜トランジスタ（ＴＦＴ）を
利用したアクティブマトリクス型液晶表示装置の作製に
あたって本明細書で開示する発明を応用した例である。

【００２７】前記表示装置は実際に液晶を配向させて画
像表示を行うための画素ＴＦＴと、その画素ＴＦＴを駆
動するための駆動回路ＴＦＴから構成される。

【００２８】画素ＴＦＴは全てのゲート線と電流供給線
とを実際にパネルとして必要とする領域外で短絡させて
おき、パネル化の際にガラスごと分断してしまうため特
に分断工程を必要としない。第２の配線も同様にまとめ
て引き出しておいてガラスごと分断する。

【００２９】即ち、本発明が特に効果を発揮するのは、
周辺駆動回路部において駆動回路を構成するために必要
な微細な分断工程を行う場合である。以上の理由によ
り、本実施例では駆動回路ＴＦＴとその付近の分断部を
例にとって説明する。図２に駆動回路ＴＦＴの作製工程
を示す。

【００３０】まず、酸化珪素膜などの絶縁膜を表面に有
したガラス基板２０１を用意する。その上に、図示しな
い５００Åの厚さの非晶質珪素膜をプラズマＣＶＤ法や
減圧熱ＣＶＤ法により形成し、適当な結晶化方法により
結晶化する。この結晶化は加熱によっても、レーザー光
の照射によっても良い。

【００３１】次に、前記非晶質珪素膜を結晶化して得ら
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層２０２を形成する。

【００３２】その上に、後にゲイト絶縁膜として機能す
る酸化珪素膜２０３を１２００Åの厚さに形成する。こ
の酸化珪素膜２０３の形成方法は、プラズマＣＶＤ法や
減圧熱ＣＶＤ法によれば良い。

【００３３】次に、図示しないアルミニウムまたはアル
ミニウムを主成分とする材料からなる膜を３０００Åの
厚さに形成する。本実施例では、アルミニウムに0.18重
量％のスカンジウムを添加したものを用いる。

【００３４】このスカンジウムは加熱やレーザー照射に
よってアルミニウムにヒロックやウィスカーが発生する
のを抑制する効果を与える。ヒロックやウィスカーと
は、アルミニウムの異常成長による針状または刺状の突
起物である。

【００３５】ＤＣスパッタ装置にて図示しないアルミニ
ウムまたはアルミニウムを主成分とする材料からなる膜
を３０００Åの厚さに形成する。

【００３６】まず、成膜前に同じ装置内のベークチャン
バーで基板を300 ℃10min の真空ベーク処理を施す。こ
れによって、基板上に付着したガスが離脱し、より高品
質のアルミニウム膜を得ることができる。真空ベークが
終了したら真空保持したまま成膜チャンバーへ搬送して
アルミニウム膜を形成する。

【００３７】成膜時の印加電力は2000Ｗ、ガス圧力は0.
2 〜0.3 Ｐａ、処理温度は室温とする。アルミニウムの
膜質と膜内応力を改善するためには、ガス圧力と印加電
力の最適化が重要である。

【００３８】次に、電解溶液中で前記アルミニウムを主
成分とする膜を陽極として、陽極酸化を行う。電解溶液
としては、３％の酒石酸のエチレングリコール溶液をア
ンモニア水で中和して、ＰＨ＝６．９２に調整したもの
を使用する。また、白金を陰極として化成電流５ｍＡ、
到達電圧１０Ｖとして処理する。

【００３９】こうして形成される緻密な陽極酸化膜２０
４は、ゲート電極を形成する際にフォトレジストとの密
着性を高める効果がある。また、電圧印加時間を制御す
ることで陽極酸化膜２０４の厚さを制御できる。こうし
て、緻密な陽極酸化膜２０４を形成したら、アルミニウ
ムを主成分とする膜をパターニングして、図示しないゲ
イト電極を形成する。

【００４０】次に、２度目の陽極酸化を行い、多孔質の
陽極酸化膜２０５を形成する。電解溶液は３％のシュウ
酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、
到達電圧８Ｖとして処理する。この時陽極酸化は基板に
対して平行な方向に進行する。また、電圧印加時間を制
御することで多孔質の陽極酸化膜２０５の長さを制御で
きる。本実施例では、電圧印加時間を３５min とし、0.
7 〜0.8 μｍの多孔質の陽極酸化膜２０５を形成する。

【００４１】さらに、専用の剥離液でフォトレジストを
除去した後、３度目の陽極酸化を行い、図２（Ａ）の状
態を得る。

【００４２】この時、電解溶液は３％の酒石酸のエチレ
ングリコール溶液をアンモニア水で中和して、ＰＨ＝
６．９２に調整したものを使用する。そして、白金を陰
極として化成電流５〜６ｍＡ、到達電圧６０Ｖとして処
理する。

【００４３】この際形成される陽極酸化膜２０６は、非
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージからゲイト電極２０７
を保護する効果を持つ。

【００４４】なお、上記一連の陽極酸化工程は、図１に
示される電流供給線１０２を利用して行われ、全てのゲ
ート電極は電流供給線１０２とゲート線１０３を介して
短絡している。

【００４５】次いで、イオンドーピング法により、島状
の半導体層２０２に不純物を注入する。例えば、Ｎチャ
ネル型ＴＦＴを作製するならば、不純物としてＰ（リ
ン）を用いれば良い。

【００４６】まず、図２（Ａ）の状態で１度目のイオン
ドーピングを行う。なお、Ｐ（リン）の注入は加速電圧
６０〜９０ｋＶ、ドーズ量0.2 〜5 ×１０¹⁵原子／ｃｍ
² で行う。本実施例では、加速電圧８０ｋＶ、ドーズ量
１×１０¹⁵原子／ｃｍ² とする。

【００４７】すると、ゲイト電極２０７、多孔質の陽極
酸化膜２０５がマスクとなり、後にソース／ドレインと
なる領域２０８、２０９が自己整合的に形成される。

【００４８】次に、図２（Ｂ）に示す様に、多孔質の陽
極酸化膜２０５を除去して、２度目のドーピングを行
う。なお、２度目のＰ（リン）の注入は加速電圧６０〜
９０ｋＶ、ドーズ量0.1 〜5 ×１０¹⁴原子／ｃｍ² で行
う。本実施例では、加速電圧８０ｋＶ、ドーズ量１×１
０¹⁴原子／ｃｍ² とする。

【００４９】すると、ゲイト電極２０７がマスクとな
り、ソース領域２０８、ドレイン領域２０９と比較して
不純物濃度の低い、低濃度不純物領域２１０、２１１が
自己整合的に形成される。

【００５０】同時に、ゲイト電極２０７の直下は不純物
が全く注入されないため、ＴＦＴのチャネルとして機能
する領域２１２が自己整合的に形成される。

【００５１】このようにして形成される低濃度不純物領
域（またはＬＤＤ領域）２１１は、チャネル領域２１２
とドレイン領域２０９との間に高電界が形成されるのを
抑制する効果を持つ。

【００５２】次に、図２（Ｃ）に示す様に、第１の層間
絶縁膜２１３をプラズマＣＶＤ法により形成する。この
第１の層間絶縁膜２１３は酸化珪素膜、窒化珪素膜、酸
化窒化珪素膜（ＳｉＯ_x Ｎ_y ）から選ばれた膜を用いる
ことができる。本実施例では、4000Åの膜厚の窒化珪素
膜を用いた。

【００５３】また、第１の層間絶縁膜２１３の膜厚はゲ
イト電極２０７の膜厚の１〜３倍となるようにする。こ
れは、第１の層間絶縁膜２１３のカバレッジを良くする
ことで第１の層間絶縁膜２１３を介するリーク電流を防
止するためである。

【００５４】次に、第１の層間絶縁膜２１３、陽極酸化
膜２０６をエッチングしてコンタクトホールを形成す
る。コンタクトホールの形成はウェットエッチングまた
はドライエッチングのいずれの手段によっても良い。本
実施例では、テーパーエッチングを得やすいＯ₂ とＣＦ
₄ との混合ガスを用いたドライエッチング法を採用す
る。こうして、図２（Ｃ）の状態が得られる。

【００５５】この時、分断部Ａにおいても同様のエッチ
ング処理が行われ、図３（Ａ）の状態となっている。こ
こで３０１で示されるのはゲート線１０３から延在する
第１の配線である。さらに、分断部Ｂにおいても同様の
エッチング処理が行われ、図４（Ａ）の状態となってい
る。ここで４０１で示されるのはゲート線１０３から延
在する第１の配線である。

【００５６】次に、図２において、後に第２の配線を形
成する図示しないアルミニウム膜を成膜する。このアル
ミニウム膜はゲート電極２０７と同じ組成からなる膜を
用いる。

【００５７】この時、分断部Ａにおいては第１の配線３
０１と接して、後に第２の配線を形成するアルミニウム
膜３０２が成膜される。（図３（Ｂ）） 分断部Ｂにおいても同様に第１の配線４０１と接して、
後に第２の配線を形成するアルミニウム膜４０２が成膜
される。（図４（Ｂ））

【００５８】即ち、この時点で後に第２の配線を形成す
るアルミニウム膜は、分断部Ａと分断部Ｂとにおいて第
１の配線と接触しているため、基板上の全ての配線は同
電位となっている。

【００５９】次に、図２（Ｄ）で示される様に、図示し
ないアルミニウム膜をパターニングしてＴＦＴと電気的
に接続する配線電極２１４、２１５、２１６を形成す
る。この際、上述の様に基板上の全ての配線は同電位と
なっているので、ドライエッチング時のプラズマによる
静電破壊は生じない。

【００６０】この時、分断部Ａにおいては第２の配線３
０２と第１の配線３０１が同時にエッチング除去され、
図３（Ｃ）の状態となっている。この時点で、入力１が
入るゲート線と入力２が入るゲート線とが電気的に分断
される。

【００６１】また、分断部Ｂにおいてはデータ線１０１
を形成するためのレジストマスク４０３をマスクとし
て、第２の配線４０２と第１の配線４０１が同時にエッ
チング除去される。即ち、データ線１０１が形成される
際に、自己整合的に第１の配線４０１は分断され、図４
（Ｃ）の状態となっている。この時点で、電流供給線１
０２と各ゲート線とが電気的に分断される。

【００６２】第２の配線の形成および第１の配線の分断
が終了したら、レジストマスク４０３を除去して、図２
（Ｄ）に示す第２の層間絶縁膜２１７を形成する。本実
施例では、3000Åの窒化珪素膜を用いたが、酸化珪素膜
等を用いても良いし、積層構造を採っても構わない。

【００６３】この第２の層間絶縁膜２１７は、画素部に
おいて画素ＴＦＴのソース電極と透明電極とが短絡しな
いように絶縁する目的を持つと同時に、分断部Ａや分断
部Ｂにおいて分断面を覆って保護する効果も併せ持って
いる。こうして、図２（Ｄ）に示す構造の駆動回路ＴＦ
Ｔが作製される。

【００６４】分断部Ａは図３（Ｄ）に示す構造となる。
第１の配線３０１の分断面は第２の層間絶縁膜２１５に
覆われている。ここで、図３（Ｄ）の破線に沿って切り
取った断面を図５（Ａ）に示す。このように、分断部Ａ
で見られる分断面には第１の配線３０１のみが見られ
る。

【００６５】また、分断部Ｂは図４（Ｄ）に示す構造と
なる。第１の配線４０１および第２の配線（データ線）
１０１からなる積層膜の分断面は第２の層間絶縁膜２１
５に覆われている。ここで、図４（Ｄ）の破線に沿って
切り取った断面を図５（Ｂ）に示す。このように、分断
部Ｂで見られる分断面には第１の配線４０１および第２
の配線（データ線）１０１が積層された構造が見られ
る。

【００６６】

【発明の効果】以上の様に、本発明では陽極酸化後すぐ
に電流供給線１０２の分断を行うのではなく、第２の配
線と第１の配線が電気的に接続された状態で、第２の配
線を形成すると同時に分断を行うことを特徴とする。

【００６７】即ち、別途に分断工程を設ける必要がなく
なるため、大幅に工程を簡略化することが可能となっ
た。また、第２の配線を成膜する際に基板上の全ての配
線が同電位となるため、第２の配線をパターニングする
際のプラズマによる静電破壊を防ぐことができる。

【００６８】また、本発明を利用すれば自己整合的な分
断が可能となるため、分断箇所を余計なマージンを採ら
ずに効率よく設計することができる。この事は、集積回
路の微細化を踏まえた回路設計の上で重要なメリットを
持つことになる。

【００６９】さらに、分断面に露出したアルミニウムは
第２の層間絶縁膜２１５に覆われて保護されるため、外
部からの汚染や水分の影響を受けない構造を得ることが
できる。

【図面の簡単な説明】

【図１】 周辺駆動回路の一部を示す上面図

【図２】 ＴＦＴの作製工程を示す図

【図３】 分断部Ａにおける分断工程を示す図

【図４】 分断部Ｂにおける分断工程を示す図

【図５】 分断部における分断面を示す図

【符号の説明】

１０１ データ線 １０２ 電流供給線 １０３ ゲート線 ２０１ ガラス基板 ２０２ 島状の半導体層 ２０３ ゲート絶縁膜 ２０４ 緻密な陽極酸化膜 ２０５ 多孔質の陽極酸化膜 ２０６ 強固な陽極酸化膜 ２０７ ゲート電極 ２０８ ソース領域 ２０９ ドレイン領域 ２１０ 低濃度不純物領域 ２１１ 低濃度不純物領域 ２１２ チャネル形成領域 ２１３ 第１の層間絶縁膜 ２１４ 配線電極 ２１５ 配線電極 ２１６ 配線電極 ２１７ 第２の層間絶縁膜 ３０１ ゲート線から延在する第１の配線 ３０２ 第２の配線 ４０１ ゲート線から延在する第１の配線 ４０２ 第２の配線 ４０３ レジストマスク

Claims (12)

【特許請求の範囲】
1. 【請求項１】絶縁ゲート型電界効果半導体装置の作製に
   あたって、 陽極酸化可能な材料からなるゲート電極を形成するとと
   もに前記ゲート電極から延在する第１の配線を形成する
   工程と、 前記第１の配線を電流の供給線として利用しつつ前記ゲ
   ート電極を陽極酸化する工程と、 前記ゲート電極および第１の配線を覆って第１の絶縁膜
   を形成する工程と、 薄膜トランジスタの活性層の少なくとも一部と前記第１
   の配線の一部に達する開孔を前記絶縁膜に形成する工程
   と、 前記開孔を介して前記活性層の少なくとも一部および前
   記第１の配線の一部と電気的に接続する第２の配線を形
   成する工程と、 を有し、 前記第２の配線を形成すると同時に前記第１の配線の一
   部を除去することを特徴とする半導体装置の作製方法。
2. 【請求項２】請求項１において、第１の配線の一部を除
   去する工程は前記第１の配線と前記第２の配線とが電気
   的に接続された後に行われることを特徴とする半導体装
   置の作製方法。
3. 【請求項３】請求項１において、前記第１の配線の一部
   を除去した際の分断口は、前記第１の配線のみの断面お
   よび前記第１の配線と前記第２の配線との積層構造から
   なる断面の２種類を有し、 前記２種類の断面の高さが異なることを特徴とする半導
   体装置の作製方法。
4. 【請求項４】請求項１において、前記第１の配線の一部
   を除去した際の分断口は、前記第１の配線のみの断面お
   よび前記第１の配線と前記第２の配線との積層構造から
   なる断面の２種類を有し、 前記２種類の断面を覆って少なくとも一層以上の絶縁膜
   を形成する工程を有することを特徴とする半導体装置の
   作製方法。
5. 【請求項５】請求項１において、第１の配線と第２の配
   線は同じ材料からなり、 前記第１の配線と第２の配線は同一手段によってエッチ
   ングされることを特徴とする半導体装置の作製方法。
6. 【請求項６】請求項１において、前記第２の配線を形成
   すると同時に前記第２の配線および第２の配線上にある
   フォトレジストをマスクとして自己整合的に前記第１の
   配線を除去する工程を有することを特徴とする半導体装
   置の作製方法。
7. 【請求項７】絶縁ゲート型電界効果半導体装置であっ
   て、 陽極酸化可能な材料からなるゲート電極と前記ゲート電
   極から延在する第１の配線とを有し、 前記ゲート電極表面に前記第１の配線を電流の供給線と
   して利用しつつ陽極酸化により形成した陽極酸化膜を有
   し、 前記ゲート電極および第１の配線を覆って形成された絶
   縁膜を有し、 前記絶縁膜には薄膜トランジスタの活性層の少なくとも
   一部と前記第１の配線の一部に達する開孔穴を有し、 前記活性層の少なくとも一部および前記第１の配線の一
   部と電気的に接続する第２の配線を有し、 前記第２の配線の形成と同時に前記第１の配線の一部が
   除去されることを特徴とする半導体装置。
8. 【請求項８】請求項７において、第１の配線の一部を除
   去する工程は前記第１の配線と前記第２の配線とが電気
   的に接続された後に行われることを特徴とする半導体装
   置。
9. 【請求項９】請求項７において、前記第１の配線の一部
   を除去した際の分断口は、前記第１の配線のみの断面お
   よび前記第１の配線と前記第２の配線との積層構造から
   なる断面の２種類を有し、 前記２種類の断面の高さが異なることを特徴とする半導
   体装置。
10. 【請求項１０】請求項７において、前記第１の配線の一
    部を除去した際の分断口は、前記第１の配線のみの断面
    および前記第１の配線と前記第２の配線との積層構造か
    らなる断面の２種類を有し、 前記２種類の断面を覆って少なくとも一層以上の絶縁膜
    が形成されることを特徴とする半導体装置。
11. 【請求項１１】請求項７において、第１の配線と第２の
    配線は同じ材料からなり、 前記第１の配線と第２の配線は同一手段によってエッチ
    ングされることを特徴とする半導体装置。
12. 【請求項１２】請求項７において、前記第１の配線は前
    記第２の配線を形成すると同時に前記第２の配線および
    第２の配線上にあるフォトレジストをマスクとして自己
    整合的に除去されることを特徴とする半導体装置。