JPH09162409A - 半導体装置の製造方法と液晶表示装置の製造方法 - Google Patents
半導体装置の製造方法と液晶表示装置の製造方法Info
- Publication number
- JPH09162409A JPH09162409A JP31783295A JP31783295A JPH09162409A JP H09162409 A JPH09162409 A JP H09162409A JP 31783295 A JP31783295 A JP 31783295A JP 31783295 A JP31783295 A JP 31783295A JP H09162409 A JPH09162409 A JP H09162409A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- oxide
- manufacturing
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタのゲート電極にアルミニウ
ム系金属を用いて、配線幅を狭く、膜厚を薄くしてもマ
イグレーションによる穴の発生を抑制する。 【解決手段】 ガラス基板1上に画素電極2およびシリ
コン酸化膜3を形成し、純アルミニウム薄膜からなるゲ
ート電極4を所定のパターンに形成する。ゲート電極4
の陽極酸化を行い、アルミニウム酸化膜5を形成する。
基板温度を150℃以上に昇温し、酸素プラズマを含む
雰囲気中で反応性スパッタリングにより酸化物薄膜6と
してタンタル酸化物薄膜を成膜し、続いて、酸素プラズ
マを含む雰囲気中でスパッタリング時の基板温度以上の
温度で熱処理を施す。窒化シリコン膜7、半導体層8お
よびチャンネル保護膜9を成膜した後、チャンネル保護
膜9を所定のパターンに形成する。オーミックコンタク
ト層10形成後、画素電極2とドレイン電極が電気的に
接続されたソース・ドレイン電極11を形成する。
ム系金属を用いて、配線幅を狭く、膜厚を薄くしてもマ
イグレーションによる穴の発生を抑制する。 【解決手段】 ガラス基板1上に画素電極2およびシリ
コン酸化膜3を形成し、純アルミニウム薄膜からなるゲ
ート電極4を所定のパターンに形成する。ゲート電極4
の陽極酸化を行い、アルミニウム酸化膜5を形成する。
基板温度を150℃以上に昇温し、酸素プラズマを含む
雰囲気中で反応性スパッタリングにより酸化物薄膜6と
してタンタル酸化物薄膜を成膜し、続いて、酸素プラズ
マを含む雰囲気中でスパッタリング時の基板温度以上の
温度で熱処理を施す。窒化シリコン膜7、半導体層8お
よびチャンネル保護膜9を成膜した後、チャンネル保護
膜9を所定のパターンに形成する。オーミックコンタク
ト層10形成後、画素電極2とドレイン電極が電気的に
接続されたソース・ドレイン電極11を形成する。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法と液晶表示装置の製造方法に関するものである。
造方法と液晶表示装置の製造方法に関するものである。
【0002】
【従来の技術】近年、TFT液晶表示装置への大型化・
大表示容量化・高輝度化の要望が高まっている。大きさ
では17インチ程度、表示容量では1000×900ラ
イン程度のディスプレイが作製されている。このときに
問題となるのが、大型化に伴いガラス基板が大きくな
り、表示容量を大きくすると画素間のピッチが小さくな
るのでゲートラインの幅を狭くするために低抵抗の配線
電極が必要となる。そのため、配線電極として、アルミ
ニウムとクロムの積層構造やアルミニウム系合金とタン
タル系の積層構造が従来用いられている。
大表示容量化・高輝度化の要望が高まっている。大きさ
では17インチ程度、表示容量では1000×900ラ
イン程度のディスプレイが作製されている。このときに
問題となるのが、大型化に伴いガラス基板が大きくな
り、表示容量を大きくすると画素間のピッチが小さくな
るのでゲートラインの幅を狭くするために低抵抗の配線
電極が必要となる。そのため、配線電極として、アルミ
ニウムとクロムの積層構造やアルミニウム系合金とタン
タル系の積層構造が従来用いられている。
【0003】しかし、この積層構造では、フォトリソグ
ラフにおけるパターンの合わせ精度により配線幅が広く
なり、画素電極を広く取ることができなくなるため、透
過率が低くなり、消費電力や表示品位に大きな課題が発
生する。一方、配線電極にアルミニウム系の合金を用い
ると、いわゆるマイグレーションにより電極内部に光を
通す穴が開いたりするために、トランジスタ部の遮光効
果が不十分になり、トランジスタがオフ(電流がほとん
ど流れていない)状態でも光伝導現象により電流が流れ
る光照射劣化現象が発生する。特に、アモルファスシリ
コンを用いた薄膜トランジスタを製造する場合、遮光層
を兼ねた配線電極としてアルミニウム系金属を用いたト
ランジスタ構造では、半導体層に光が入射しないように
する必要ために配線電極の膜厚を厚くしていた。
ラフにおけるパターンの合わせ精度により配線幅が広く
なり、画素電極を広く取ることができなくなるため、透
過率が低くなり、消費電力や表示品位に大きな課題が発
生する。一方、配線電極にアルミニウム系の合金を用い
ると、いわゆるマイグレーションにより電極内部に光を
通す穴が開いたりするために、トランジスタ部の遮光効
果が不十分になり、トランジスタがオフ(電流がほとん
ど流れていない)状態でも光伝導現象により電流が流れ
る光照射劣化現象が発生する。特に、アモルファスシリ
コンを用いた薄膜トランジスタを製造する場合、遮光層
を兼ねた配線電極としてアルミニウム系金属を用いたト
ランジスタ構造では、半導体層に光が入射しないように
する必要ために配線電極の膜厚を厚くしていた。
【0004】
【発明が解決しようとする課題】しかし、配線電極の膜
厚が厚い場合には、半導体装置を製造していく過程にお
ける洗浄工程やエッチング工程等の液体を用いた工程
で、液残りによるシミやダストの再付着を引き起こしパ
ターン不良につながる。これを解決するには、基板表面
の凹凸をなるべくなくして平坦化構造とし、しかも配線
幅を狭く、膜厚も薄く、電気抵抗も低くする必要がある
ため、アルミニウム系金属の単層配線構造が不可欠とな
る。
厚が厚い場合には、半導体装置を製造していく過程にお
ける洗浄工程やエッチング工程等の液体を用いた工程
で、液残りによるシミやダストの再付着を引き起こしパ
ターン不良につながる。これを解決するには、基板表面
の凹凸をなるべくなくして平坦化構造とし、しかも配線
幅を狭く、膜厚も薄く、電気抵抗も低くする必要がある
ため、アルミニウム系金属の単層配線構造が不可欠とな
る。
【0005】この発明の目的は、薄膜トランジスタのゲ
ート電極等の金属配線としてアルミニウム系金属を用い
て、配線幅を狭く、膜厚を薄くしてもマイグレーション
による穴の発生を抑制することのできる半導体装置の製
造方法を提供することである。また、この発明の目的
は、スイッチング素子として用いる薄膜トランジスタの
ゲート電極にアルミニウム系金属を用いて、配線幅を狭
く、膜厚を薄くしてもマイグレーションによる穴の発生
を抑制することのできる液晶表示装置の製造方法を提供
することである。
ート電極等の金属配線としてアルミニウム系金属を用い
て、配線幅を狭く、膜厚を薄くしてもマイグレーション
による穴の発生を抑制することのできる半導体装置の製
造方法を提供することである。また、この発明の目的
は、スイッチング素子として用いる薄膜トランジスタの
ゲート電極にアルミニウム系金属を用いて、配線幅を狭
く、膜厚を薄くしてもマイグレーションによる穴の発生
を抑制することのできる液晶表示装置の製造方法を提供
することである。
【0006】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、絶縁性基板上にアルミニウムを主成分
とした金属配線を形成した後、金属配線を陽極酸化して
陽極酸化膜を形成し、その後、酸素プラズマ雰囲気中で
基板温度を150℃以上にしてスパッタリングにより酸
化物薄膜を陽極酸化膜上に形成した後、連続的に酸素プ
ラズマ雰囲気中でスパッタリング時の基板温度以上の温
度で熱処理することを特徴とする。これにより、アルミ
ニウムを主成分とした金属配線の内部応力の緩和および
陽極酸化膜の水分の除去が行われ、マイグレーションの
発生を抑制し、配線幅を狭く、膜厚を薄くしてもマイグ
レーションによる穴等の欠陥の少ない低抵抗の金属配線
を実現できる。
置の製造方法は、絶縁性基板上にアルミニウムを主成分
とした金属配線を形成した後、金属配線を陽極酸化して
陽極酸化膜を形成し、その後、酸素プラズマ雰囲気中で
基板温度を150℃以上にしてスパッタリングにより酸
化物薄膜を陽極酸化膜上に形成した後、連続的に酸素プ
ラズマ雰囲気中でスパッタリング時の基板温度以上の温
度で熱処理することを特徴とする。これにより、アルミ
ニウムを主成分とした金属配線の内部応力の緩和および
陽極酸化膜の水分の除去が行われ、マイグレーションの
発生を抑制し、配線幅を狭く、膜厚を薄くしてもマイグ
レーションによる穴等の欠陥の少ない低抵抗の金属配線
を実現できる。
【0007】請求項2記載の半導体装置の製造方法は、
絶縁性基板上にアルミニウムを主成分としたゲート電極
を形成する工程と、ゲート電極を陽極酸化して陽極酸化
膜を形成する工程と、酸素プラズマ雰囲気中で基板温度
を150℃以上にしてスパッタリングにより酸化物薄膜
を陽極酸化膜上に形成した後、連続的に酸素プラズマ雰
囲気中でスパッタリング時の基板温度以上の温度で熱処
理する工程と、酸化物薄膜上に絶縁膜を介して半導体層
を形成する工程と、半導体層上にソース・ドレイン電極
を形成する工程とを含むことを特徴とする。これによ
り、アルミニウムを主成分としたゲート電極の内部応力
の緩和および陽極酸化膜の水分の除去が行われ、マイグ
レーションの発生を抑制し、配線幅を狭く、膜厚を薄く
してもマイグレーションによる穴等の欠陥の少ない低抵
抗のゲート電極を形成でき、信頼性の高い薄膜トランジ
スタを実現できる。
絶縁性基板上にアルミニウムを主成分としたゲート電極
を形成する工程と、ゲート電極を陽極酸化して陽極酸化
膜を形成する工程と、酸素プラズマ雰囲気中で基板温度
を150℃以上にしてスパッタリングにより酸化物薄膜
を陽極酸化膜上に形成した後、連続的に酸素プラズマ雰
囲気中でスパッタリング時の基板温度以上の温度で熱処
理する工程と、酸化物薄膜上に絶縁膜を介して半導体層
を形成する工程と、半導体層上にソース・ドレイン電極
を形成する工程とを含むことを特徴とする。これによ
り、アルミニウムを主成分としたゲート電極の内部応力
の緩和および陽極酸化膜の水分の除去が行われ、マイグ
レーションの発生を抑制し、配線幅を狭く、膜厚を薄く
してもマイグレーションによる穴等の欠陥の少ない低抵
抗のゲート電極を形成でき、信頼性の高い薄膜トランジ
スタを実現できる。
【0008】請求項3記載の半導体装置の製造方法は、
請求項1または2記載の半導体装置の製造方法におい
て、酸化物薄膜は、アルミニウム,タンタル,チタンお
よびシリコンのうち少なくともひとつを含む酸化物また
はペロブスカイト型酸化物の薄膜であることを特徴とす
る。これらを用いることで、良好な半導体装置を実現で
きる。
請求項1または2記載の半導体装置の製造方法におい
て、酸化物薄膜は、アルミニウム,タンタル,チタンお
よびシリコンのうち少なくともひとつを含む酸化物また
はペロブスカイト型酸化物の薄膜であることを特徴とす
る。これらを用いることで、良好な半導体装置を実現で
きる。
【0009】請求項4の液晶表示装置の製造方法は、画
素電極および薄膜トランジスタをマトリクス状に形成し
たアレイ基板と、対向電極を形成した対向基板との間
に、液晶層を挟持した液晶表示装置の製造方法であっ
て、薄膜トランジスタは、請求項2記載の半導体装置の
製造方法により形成することを特徴とする。これによ
り、配線幅を狭く、膜厚を薄くしてもマイグレーション
による穴等の欠陥の少ない低抵抗のゲート電極を形成で
き、信頼性の高い薄膜トランジスタを実現し、高歩留
り、高性能、高信頼性の液晶表示装置を実現できる。
素電極および薄膜トランジスタをマトリクス状に形成し
たアレイ基板と、対向電極を形成した対向基板との間
に、液晶層を挟持した液晶表示装置の製造方法であっ
て、薄膜トランジスタは、請求項2記載の半導体装置の
製造方法により形成することを特徴とする。これによ
り、配線幅を狭く、膜厚を薄くしてもマイグレーション
による穴等の欠陥の少ない低抵抗のゲート電極を形成で
き、信頼性の高い薄膜トランジスタを実現し、高歩留
り、高性能、高信頼性の液晶表示装置を実現できる。
【0010】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しながら説明する。図1〜図7はこの発
明の実施の形態における半導体装置の製造方法を示す工
程断面図である。なお、ここでは、半導体装置として、
画素電極および薄膜トランジスタをマトリクス状に形成
する液晶表示装置のアレイ基板の製造方法について説明
する。図1〜図7において、1はガラス基板、2はイン
ジウム錫酸化物(ITO)薄膜からなる画素電極、3は
シリコン酸化膜、4は純アルミニウム薄膜からなるゲー
ト電極、5はゲート電極4を陽極酸化して表面に形成さ
れたアルミニウム酸化膜(陽極酸化膜)、6はスパッタ
リング法で形成した酸化物薄膜、7は窒化シリコン膜、
8はアモルファスシリコン(a−Si)膜からなる半導
体層、9は窒化シリコン膜からなるチャンネル保護膜、
10はn+ 型a−Si膜からなるオーミックコンタクト
層、11はチタン薄膜11aとアルミニウム薄膜11b
とからなるソース・ドレイン電極、12はコンタクトホ
ール、13は窒化シリコン膜からなる保護絶縁膜であ
る。
いて図面を参照しながら説明する。図1〜図7はこの発
明の実施の形態における半導体装置の製造方法を示す工
程断面図である。なお、ここでは、半導体装置として、
画素電極および薄膜トランジスタをマトリクス状に形成
する液晶表示装置のアレイ基板の製造方法について説明
する。図1〜図7において、1はガラス基板、2はイン
ジウム錫酸化物(ITO)薄膜からなる画素電極、3は
シリコン酸化膜、4は純アルミニウム薄膜からなるゲー
ト電極、5はゲート電極4を陽極酸化して表面に形成さ
れたアルミニウム酸化膜(陽極酸化膜)、6はスパッタ
リング法で形成した酸化物薄膜、7は窒化シリコン膜、
8はアモルファスシリコン(a−Si)膜からなる半導
体層、9は窒化シリコン膜からなるチャンネル保護膜、
10はn+ 型a−Si膜からなるオーミックコンタクト
層、11はチタン薄膜11aとアルミニウム薄膜11b
とからなるソース・ドレイン電極、12はコンタクトホ
ール、13は窒化シリコン膜からなる保護絶縁膜であ
る。
【0011】まず、図1に示すように、ガラス基板1上
に、DCスパッタリング法によりITO薄膜を成膜した
後、ウェットエッチング法により所定のパターンにして
透明な画素電極2を形成した。次に、図2に示すよう
に、ITO薄膜の画素電極2と次に形成する純アルミニ
ウム薄膜のゲート電極4との界面に、シリコン酸化膜3
を100nm程度形成し、ゲート電極パターニング工程
での不良発生を防いだ。その後、純アルミニウム薄膜を
DCスパッタリング法により133〜400nm形成
し、ウェットエッチング法により所定のパターンにして
ゲート電極4を形成した。このとき、エッチング液には
リン酸:硝酸:酢酸:水系のものを用いて行った。
に、DCスパッタリング法によりITO薄膜を成膜した
後、ウェットエッチング法により所定のパターンにして
透明な画素電極2を形成した。次に、図2に示すよう
に、ITO薄膜の画素電極2と次に形成する純アルミニ
ウム薄膜のゲート電極4との界面に、シリコン酸化膜3
を100nm程度形成し、ゲート電極パターニング工程
での不良発生を防いだ。その後、純アルミニウム薄膜を
DCスパッタリング法により133〜400nm形成
し、ウェットエッチング法により所定のパターンにして
ゲート電極4を形成した。このとき、エッチング液には
リン酸:硝酸:酢酸:水系のものを用いて行った。
【0012】次に、図3に示すように、後工程でコンタ
クトホールを形成しゲート電極4の電極取り出しを行う
部分にレジストパターンを形成し、レジストパターンが
形成されていない部分のゲート電極4の陽極酸化を行
い、アルミニウム酸化膜5を100〜200nmの膜厚
で形成する。なお、陽極酸化に用いた電解液は、1重量
%程度のクエン酸水溶液あるいは酒石酸水溶液とエチレ
ングリコールの容量比が3:7のものを用いた。基板表
面の凹凸段差として166〜466nmとなる。ゲート
電極4を形成するアルミニウム金属の残膜は66nmか
ら267nmまで変化する。
クトホールを形成しゲート電極4の電極取り出しを行う
部分にレジストパターンを形成し、レジストパターンが
形成されていない部分のゲート電極4の陽極酸化を行
い、アルミニウム酸化膜5を100〜200nmの膜厚
で形成する。なお、陽極酸化に用いた電解液は、1重量
%程度のクエン酸水溶液あるいは酒石酸水溶液とエチレ
ングリコールの容量比が3:7のものを用いた。基板表
面の凹凸段差として166〜466nmとなる。ゲート
電極4を形成するアルミニウム金属の残膜は66nmか
ら267nmまで変化する。
【0013】次に、図4に示すように、スパッタリング
法を用いた酸化物薄膜6として、タンタル酸化物薄膜を
基板温度が150℃以上で成膜した。この酸化物薄膜6
の形成方法を図8を参照して詳しく説明する。図8はス
パッタリング時に基板が移動するインライン方式のスパ
ッタ装置の要部の模式断面図であり、1は画素電極2,
シリコン酸化膜3,ゲート電極4およびアルミニウム酸
化膜5を形成したガラス基板(以下、「基板」と略
す)、21は真空チャンバ、22はアルゴンガス導入
口、23は酸素ガス導入口、24は真空排気系、25は
ターゲット、26は防着板、27はマグネット、28は
絶縁シールド、29,30は基板1を加熱するヒータ、
31は酸素プラズマを含む雰囲気である。
法を用いた酸化物薄膜6として、タンタル酸化物薄膜を
基板温度が150℃以上で成膜した。この酸化物薄膜6
の形成方法を図8を参照して詳しく説明する。図8はス
パッタリング時に基板が移動するインライン方式のスパ
ッタ装置の要部の模式断面図であり、1は画素電極2,
シリコン酸化膜3,ゲート電極4およびアルミニウム酸
化膜5を形成したガラス基板(以下、「基板」と略
す)、21は真空チャンバ、22はアルゴンガス導入
口、23は酸素ガス導入口、24は真空排気系、25は
ターゲット、26は防着板、27はマグネット、28は
絶縁シールド、29,30は基板1を加熱するヒータ、
31は酸素プラズマを含む雰囲気である。
【0014】ここでは、ターゲット25としてタンタル
金属を用い、スパッタガスとしてアルゴンと酸素の混合
ガスを用いる。基板1は真空チャンバ21中を矢印x方
向へ移動し、スパッタリング時には、成膜領域Aにおい
て、ヒータ29により基板温度を150℃以上に昇温
し、酸素プラズマを含む雰囲気31中で反応性スパッタ
リングによりタンタル酸化物薄膜を成膜する。続いて、
熱処理領域Bにおいて、基板1は酸素プラズマを含む雰
囲気31中でヒータ30によりスパッタリング時の基板
温度以上の温度で熱処理が施される。このように、基板
1表面は、成膜中および成膜後も酸素プラズマを含む雰
囲気31に曝された状態である。
金属を用い、スパッタガスとしてアルゴンと酸素の混合
ガスを用いる。基板1は真空チャンバ21中を矢印x方
向へ移動し、スパッタリング時には、成膜領域Aにおい
て、ヒータ29により基板温度を150℃以上に昇温
し、酸素プラズマを含む雰囲気31中で反応性スパッタ
リングによりタンタル酸化物薄膜を成膜する。続いて、
熱処理領域Bにおいて、基板1は酸素プラズマを含む雰
囲気31中でヒータ30によりスパッタリング時の基板
温度以上の温度で熱処理が施される。このように、基板
1表面は、成膜中および成膜後も酸素プラズマを含む雰
囲気31に曝された状態である。
【0015】次に、プラズマCVD法により窒化シリコ
ン膜7を200〜300nm、半導体層8としてa−S
i膜を50〜200nm、トランジスタのチャンネル保
護膜9として窒化シリコン膜を100〜200nmの厚
みで連続的に成膜した。その後、チャンネル保護膜9
を、所定のパターンにフッ酸系エッチング液で選択除去
して形成し、レジストを除去した。
ン膜7を200〜300nm、半導体層8としてa−S
i膜を50〜200nm、トランジスタのチャンネル保
護膜9として窒化シリコン膜を100〜200nmの厚
みで連続的に成膜した。その後、チャンネル保護膜9
を、所定のパターンにフッ酸系エッチング液で選択除去
して形成し、レジストを除去した。
【0016】次に、図5に示すように、稀フッ酸で表面
の酸化膜を除去した基板に、オーミックコンタクト層1
0として、リンを添加したシリコン薄膜であるn+ 型a
−Si膜を50nmの厚みで成膜した。画素電極2とド
レイン電極11(図6参照)とを電気的に接続するため
のコンタクトホール12を、エッチング法により所定の
パターンに形成した。このときゲート電極4の駆動回路
との接続端子部にあたる取り出し電極部の窒化シリコン
膜とa−Si膜も除去した。
の酸化膜を除去した基板に、オーミックコンタクト層1
0として、リンを添加したシリコン薄膜であるn+ 型a
−Si膜を50nmの厚みで成膜した。画素電極2とド
レイン電極11(図6参照)とを電気的に接続するため
のコンタクトホール12を、エッチング法により所定の
パターンに形成した。このときゲート電極4の駆動回路
との接続端子部にあたる取り出し電極部の窒化シリコン
膜とa−Si膜も除去した。
【0017】次に、図6に示すように、チタン薄膜11
aとアルミニウム薄膜11bをDCスパッタリング法に
より連続成膜した。その後、ウェットエッチング法ある
いはドライエッチング法により、まず、アルミニウム薄
膜11bを所定のパターンとし、次に、チタン薄膜11
aとn+ 型a−Si膜のオーミックコンタクト層10と
a−Si膜の半導体層8とを所定のパターンにエッチン
グした。これにより、所定のパターンのソース・ドレイ
ン電極11が形成される。
aとアルミニウム薄膜11bをDCスパッタリング法に
より連続成膜した。その後、ウェットエッチング法ある
いはドライエッチング法により、まず、アルミニウム薄
膜11bを所定のパターンとし、次に、チタン薄膜11
aとn+ 型a−Si膜のオーミックコンタクト層10と
a−Si膜の半導体層8とを所定のパターンにエッチン
グした。これにより、所定のパターンのソース・ドレイ
ン電極11が形成される。
【0018】最後に、図7に示すように、保護絶縁膜1
3として、プラズマCVD法により窒化シリコン膜を成
膜し、画素電極2上の一部と、ゲート電極4とソース電
極11のそれぞれの取り出し部上の一部とをドライエッ
チング法により除去した。以上のようにして、ガラス基
板1上に画素電極2および薄膜トランジスタをマトリク
ス状に整列させたアレイ基板を製作し、対向電極を形成
した対向基板との間に液晶層を挟持して液晶表示装置を
作製したところ、アレイ基板上に形成されたトランジス
タ部に不良のない良好な結果を得た。
3として、プラズマCVD法により窒化シリコン膜を成
膜し、画素電極2上の一部と、ゲート電極4とソース電
極11のそれぞれの取り出し部上の一部とをドライエッ
チング法により除去した。以上のようにして、ガラス基
板1上に画素電極2および薄膜トランジスタをマトリク
ス状に整列させたアレイ基板を製作し、対向電極を形成
した対向基板との間に液晶層を挟持して液晶表示装置を
作製したところ、アレイ基板上に形成されたトランジス
タ部に不良のない良好な結果を得た。
【0019】なお、酸化物薄膜6を形成しなかった場合
と、酸化物薄膜6のスパッタ条件(基板温度)およびゲ
ート電極4となるアルミニウム金属の残膜量を変えて形
成した場合のゲート電極4の内部に光が透過する穴の発
生状況を、表1にまとめて示す。ここで、基板温度は、
室温(加熱なし)の状態から300℃まで条件を変えて
行った。
と、酸化物薄膜6のスパッタ条件(基板温度)およびゲ
ート電極4となるアルミニウム金属の残膜量を変えて形
成した場合のゲート電極4の内部に光が透過する穴の発
生状況を、表1にまとめて示す。ここで、基板温度は、
室温(加熱なし)の状態から300℃まで条件を変えて
行った。
【0020】
【表1】
【0021】表1において、○は穴が観測されなかった
場合、×は穴が観測された場合、△は穴が観測されたり
されなかったり不安定な場合を示す。表1に示すよう
に、酸化物薄膜6を形成しなかった場合には、ゲート電
極4の配線内部に光が透過する穴が開いた。また、アル
ミウム金属の残膜量が80nm以下になると特に穴の発
生が顕著になった。また、酸化物薄膜6をスパッタリン
グ法で成膜する際の基板温度は、150℃以上の領域で
ゲート電極4の内部の光が透過する穴の発生が急激に減
少した。なお、酸素プラズマがない大気中あるいは真空
中で熱処理を行うと、ゲート電極4の内部の光が透過す
る穴の発生は防げなかった。
場合、×は穴が観測された場合、△は穴が観測されたり
されなかったり不安定な場合を示す。表1に示すよう
に、酸化物薄膜6を形成しなかった場合には、ゲート電
極4の配線内部に光が透過する穴が開いた。また、アル
ミウム金属の残膜量が80nm以下になると特に穴の発
生が顕著になった。また、酸化物薄膜6をスパッタリン
グ法で成膜する際の基板温度は、150℃以上の領域で
ゲート電極4の内部の光が透過する穴の発生が急激に減
少した。なお、酸素プラズマがない大気中あるいは真空
中で熱処理を行うと、ゲート電極4の内部の光が透過す
る穴の発生は防げなかった。
【0022】なお、図9にゲート電極4の内部に穴が発
生した状態を示す。図9に示すように、ゲート電極4の
内部の光が透過する穴14が発生すると、ガラス基板1
側から半導体層8に光エネルギが到達し、光伝導効果に
よりトランジスタがオフの状態でも電流が流れる、いわ
ゆるオフリーク状態となり、トランジスタ動作が異常と
なる。
生した状態を示す。図9に示すように、ゲート電極4の
内部の光が透過する穴14が発生すると、ガラス基板1
側から半導体層8に光エネルギが到達し、光伝導効果に
よりトランジスタがオフの状態でも電流が流れる、いわ
ゆるオフリーク状態となり、トランジスタ動作が異常と
なる。
【0023】以上のようにこの発明の実施の形態によれ
ば、アルミニウム金属からなるゲート電極4の表面に、
陽極酸化によりアルミニウム酸化膜5を形成し、このア
ルミニウム酸化膜5上に、酸素プラズマ雰囲気中で基板
温度を150℃以上にしてスパッタリングによる酸化物
薄膜6を形成し、連続的に酸素プラズマ雰囲気中でスパ
ッタリング時の基板温度以上の温度で熱処理することに
より、アルミニウムを主成分としたゲート電極4の内部
応力の緩和および陽極酸化膜(アルミニウム酸化膜5)
の水分の除去が行われ、マイグレーションの発生を抑制
し、ゲート電極4の幅を狭く、膜厚を薄くしてもマイグ
レーションによる穴等の欠陥の少ない配線電極を実現で
き、図9に示すような半導体層8に光エネルギが到達
し、トランジスタが異常動作することはない。このよう
に、トランジスタ部を外光から遮蔽でき、しかも配線電
極の低抵抗化を図り、電極内部の欠陥の少ない信頼性の
高い薄膜トランジスタを実現できる。さらに、高歩留
り、高性能、高信頼性の液晶表示装置を実現できる。特
に、300mm×400mm以上のガラス基板を用いて
液晶表示装置を製造する際に格別な効果を発揮する。さ
らに、薄膜トランジスタを用いた他の電子デバイスにも
応用できることはいうまでもない。
ば、アルミニウム金属からなるゲート電極4の表面に、
陽極酸化によりアルミニウム酸化膜5を形成し、このア
ルミニウム酸化膜5上に、酸素プラズマ雰囲気中で基板
温度を150℃以上にしてスパッタリングによる酸化物
薄膜6を形成し、連続的に酸素プラズマ雰囲気中でスパ
ッタリング時の基板温度以上の温度で熱処理することに
より、アルミニウムを主成分としたゲート電極4の内部
応力の緩和および陽極酸化膜(アルミニウム酸化膜5)
の水分の除去が行われ、マイグレーションの発生を抑制
し、ゲート電極4の幅を狭く、膜厚を薄くしてもマイグ
レーションによる穴等の欠陥の少ない配線電極を実現で
き、図9に示すような半導体層8に光エネルギが到達
し、トランジスタが異常動作することはない。このよう
に、トランジスタ部を外光から遮蔽でき、しかも配線電
極の低抵抗化を図り、電極内部の欠陥の少ない信頼性の
高い薄膜トランジスタを実現できる。さらに、高歩留
り、高性能、高信頼性の液晶表示装置を実現できる。特
に、300mm×400mm以上のガラス基板を用いて
液晶表示装置を製造する際に格別な効果を発揮する。さ
らに、薄膜トランジスタを用いた他の電子デバイスにも
応用できることはいうまでもない。
【0024】また、この発明の効果は、上記実施の形態
に記述したトランジスタ構造に限定されることはない。
さらに、画素電極2をゲート電極4の形成前に形成した
が、これに限定されることなく、半導体層の形成後に、
画素電極を形成する構造でも、同様の効果が得られた。
なお、上記実施の形態では、酸化物薄膜6として、タン
タル酸化物のほか、アルミニウム酸化物、シリコン酸化
物、バリウムを含むタンタル酸化物、チタン酸バリウ
ム、チタン酸ストロンチウム、ジルコン酸化物、チタン
酸ジルコン酸バリウム、チタン酸ジルコン酸ストロンチ
ウム、さらにストロンチウム、バリウム、錫、チタン、
マンガン、ハフニウム、ジルコン、タングステン等を含
むペロブスカイト型酸化物の薄膜において、同様の良好
な結果を得た。但し、酸素と金属元素の比は、ストイキ
オメトリーから若干ずれることがあったが、この効果に
は影響はなく良好な結果を得た。
に記述したトランジスタ構造に限定されることはない。
さらに、画素電極2をゲート電極4の形成前に形成した
が、これに限定されることなく、半導体層の形成後に、
画素電極を形成する構造でも、同様の効果が得られた。
なお、上記実施の形態では、酸化物薄膜6として、タン
タル酸化物のほか、アルミニウム酸化物、シリコン酸化
物、バリウムを含むタンタル酸化物、チタン酸バリウ
ム、チタン酸ストロンチウム、ジルコン酸化物、チタン
酸ジルコン酸バリウム、チタン酸ジルコン酸ストロンチ
ウム、さらにストロンチウム、バリウム、錫、チタン、
マンガン、ハフニウム、ジルコン、タングステン等を含
むペロブスカイト型酸化物の薄膜において、同様の良好
な結果を得た。但し、酸素と金属元素の比は、ストイキ
オメトリーから若干ずれることがあったが、この効果に
は影響はなく良好な結果を得た。
【0025】また、ゲート電極4として純アルミニウム
薄膜を用いているが、アルミニウム合金でも同様の結果
を得た。ゲート電極4に、アルミニウム合金として、ア
ルミニウムを主成分とし、タンタルやチタンやジルコニ
ウムやモリブデンを添加した金属を用いた場合でも、ゲ
ート電極4の内部の穴の発生を抑制する効果が、酸素プ
ラズマを含む反応性スパッタリング法を用いた酸化物薄
膜6を成膜することで得られ、良好な薄膜トランジスタ
を製造することができた。酸化物薄膜6としては、タン
タル酸化物、アルミニウム酸化物、チタン酸化物、シリ
コン酸化物、ニオブ酸化物、ジルコニウム酸化物、ペロ
ブスカイト型酸化物の薄膜で良好な結果を得た。
薄膜を用いているが、アルミニウム合金でも同様の結果
を得た。ゲート電極4に、アルミニウム合金として、ア
ルミニウムを主成分とし、タンタルやチタンやジルコニ
ウムやモリブデンを添加した金属を用いた場合でも、ゲ
ート電極4の内部の穴の発生を抑制する効果が、酸素プ
ラズマを含む反応性スパッタリング法を用いた酸化物薄
膜6を成膜することで得られ、良好な薄膜トランジスタ
を製造することができた。酸化物薄膜6としては、タン
タル酸化物、アルミニウム酸化物、チタン酸化物、シリ
コン酸化物、ニオブ酸化物、ジルコニウム酸化物、ペロ
ブスカイト型酸化物の薄膜で良好な結果を得た。
【0026】なお、上記実施の形態では、アルミニウム
を主成分とした金属配線として、ゲート電極4に適用し
たが、これに限られるものではなく、ソース・ドレイン
電極に適用してもよいし、トランジスタ以外のその他の
配線に適用してもよい。
を主成分とした金属配線として、ゲート電極4に適用し
たが、これに限られるものではなく、ソース・ドレイン
電極に適用してもよいし、トランジスタ以外のその他の
配線に適用してもよい。
【0027】
【発明の効果】以上のようにこの発明によれば、アルミ
ニウムを主成分とした金属配線の表面に、陽極酸化膜を
形成し、陽極酸化膜上に、酸素プラズマ雰囲気中で基板
温度を150℃以上にしてスパッタリングによる酸化物
薄膜を形成し、連続的に酸素プラズマ雰囲気中でスパッ
タリング時の基板温度以上の温度で熱処理することによ
り、アルミニウムを主成分とした金属配線の内部応力の
緩和および陽極酸化膜の水分の除去が行われ、マイグレ
ーションの発生を抑制し、配線幅を狭く、膜厚を薄くし
てもマイグレーションによる穴等の欠陥の少ない低抵抗
の金属配線を実現できる。この金属配線を、薄膜トラン
ジスタのゲート電極等とすることにより、電極内部の欠
陥の少ない信頼性の高い薄膜トランジスタを実現でき
る。さらに液晶表示装置の薄膜トランジスタに適用する
ことにより、高歩留り、高性能、高信頼性の液晶表示装
置を実現できる。さらに、薄膜トランジスタを用いた他
の電子デバイスにも応用できることはいうまでもない。
ニウムを主成分とした金属配線の表面に、陽極酸化膜を
形成し、陽極酸化膜上に、酸素プラズマ雰囲気中で基板
温度を150℃以上にしてスパッタリングによる酸化物
薄膜を形成し、連続的に酸素プラズマ雰囲気中でスパッ
タリング時の基板温度以上の温度で熱処理することによ
り、アルミニウムを主成分とした金属配線の内部応力の
緩和および陽極酸化膜の水分の除去が行われ、マイグレ
ーションの発生を抑制し、配線幅を狭く、膜厚を薄くし
てもマイグレーションによる穴等の欠陥の少ない低抵抗
の金属配線を実現できる。この金属配線を、薄膜トラン
ジスタのゲート電極等とすることにより、電極内部の欠
陥の少ない信頼性の高い薄膜トランジスタを実現でき
る。さらに液晶表示装置の薄膜トランジスタに適用する
ことにより、高歩留り、高性能、高信頼性の液晶表示装
置を実現できる。さらに、薄膜トランジスタを用いた他
の電子デバイスにも応用できることはいうまでもない。
【図1】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図2】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図3】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図4】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図5】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図6】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図7】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図8】この発明の実施の形態において酸化物薄膜の形
成に用いるインライン方式のスパッタ装置の要部の模式
断面図。
成に用いるインライン方式のスパッタ装置の要部の模式
断面図。
【図9】この発明の実施の形態において薄膜トランジス
タのゲート電極に穴が発生した状態を示す断面図。
タのゲート電極に穴が発生した状態を示す断面図。
1 ガラス基板 2 画素電極 3 シリコン酸化膜 4 ゲート電極 5 アルミニウム酸化膜(陽極酸化膜) 6 酸化物薄膜 7 窒化シリコン膜 8 半導体層 9 チャンネル保護膜 10 オーミックコンタクト層 11 ソース・ドレイン電極 12 コンタクトホール 13 保護絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今田 龍夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項1】 絶縁性基板上にアルミニウムを主成分と
した金属配線を形成した後、前記金属配線を陽極酸化し
て陽極酸化膜を形成し、その後、酸素プラズマ雰囲気中
で基板温度を150℃以上にしてスパッタリングにより
酸化物薄膜を前記陽極酸化膜上に形成した後、連続的に
前記酸素プラズマ雰囲気中でスパッタリング時の基板温
度以上の温度で熱処理することを特徴とする半導体装置
の製造方法。 - 【請求項2】 絶縁性基板上にアルミニウムを主成分と
したゲート電極を形成する工程と、 前記ゲート電極を陽極酸化して陽極酸化膜を形成する工
程と、 酸素プラズマ雰囲気中で基板温度を150℃以上にして
スパッタリングにより酸化物薄膜を前記陽極酸化膜上に
形成した後、連続的に前記酸素プラズマ雰囲気中でスパ
ッタリング時の基板温度以上の温度で熱処理する工程
と、 前記酸化物薄膜上に絶縁膜を介して半導体層を形成する
工程と、 前記半導体層上にソース・ドレイン電極を形成する工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項3】 酸化物薄膜は、アルミニウム,タンタ
ル,チタンおよびシリコンのうち少なくともひとつを含
む酸化物またはペロブスカイト型酸化物の薄膜であるこ
とを特徴とする請求項1または2記載の半導体装置の製
造方法。 - 【請求項4】 画素電極および薄膜トランジスタをマト
リクス状に形成したアレイ基板と、対向電極を形成した
対向基板との間に、液晶層を挟持した液晶表示装置の製
造方法であって、 前記薄膜トランジスタは、請求項2記載の半導体装置の
製造方法により形成することを特徴とする液晶表示装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31783295A JPH09162409A (ja) | 1995-12-06 | 1995-12-06 | 半導体装置の製造方法と液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31783295A JPH09162409A (ja) | 1995-12-06 | 1995-12-06 | 半導体装置の製造方法と液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162409A true JPH09162409A (ja) | 1997-06-20 |
Family
ID=18092553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31783295A Pending JPH09162409A (ja) | 1995-12-06 | 1995-12-06 | 半導体装置の製造方法と液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162409A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255206B1 (en) | 1998-11-26 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with titanium polycide structure |
| KR100699964B1 (ko) * | 1999-03-16 | 2007-03-28 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 및 반도체 장치 |
| KR100939918B1 (ko) * | 2003-06-25 | 2010-02-03 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조 방법 |
| CN107403842A (zh) * | 2017-08-01 | 2017-11-28 | 电子科技大学 | 基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法 |
-
1995
- 1995-12-06 JP JP31783295A patent/JPH09162409A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255206B1 (en) | 1998-11-26 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with titanium polycide structure |
| KR100699964B1 (ko) * | 1999-03-16 | 2007-03-28 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 및 반도체 장치 |
| KR100939918B1 (ko) * | 2003-06-25 | 2010-02-03 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조 방법 |
| CN107403842A (zh) * | 2017-08-01 | 2017-11-28 | 电子科技大学 | 基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法 |
| CN107403842B (zh) * | 2017-08-01 | 2021-06-22 | 电子科技大学 | 基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4542008B2 (ja) | 表示デバイス | |
| CN1323319C (zh) | 薄膜晶体管阵列衬底的制造方法 | |
| TW447139B (en) | Thin film transistor and manufacturing method of the same | |
| JP4238956B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| JP4117002B2 (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JP3119228B2 (ja) | 液晶表示パネル及びその製造方法 | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JP2009105424A (ja) | 薄膜トランジスタ基板および表示デバイス | |
| CN1790750B (zh) | 薄膜晶体管、其制造方法、显示设备及其制造方法 | |
| JP4423353B2 (ja) | コンタクトホール形成方法 | |
| TWI237892B (en) | Method of forming thin-film transistor devices with electro-static discharge protection | |
| US11362117B2 (en) | Manufacturing method of array substrate, array substrate, and display device | |
| CN101276797B (zh) | 电性光学装置 | |
| JPH09162409A (ja) | 半導体装置の製造方法と液晶表示装置の製造方法 | |
| KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
| JP3276573B2 (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP3024387B2 (ja) | 半導体装置 | |
| JP2991919B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP3382156B2 (ja) | アクティブマトリクス基板の製造方法 |