JPH09162456A - 圧電トランス - Google Patents
圧電トランスInfo
- Publication number
- JPH09162456A JPH09162456A JP7318902A JP31890295A JPH09162456A JP H09162456 A JPH09162456 A JP H09162456A JP 7318902 A JP7318902 A JP 7318902A JP 31890295 A JP31890295 A JP 31890295A JP H09162456 A JPH09162456 A JP H09162456A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric transformer
- piezoelectric
- input
- inductor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 入力側にインダクタを備えるとともに，小型
化，低背化，低電圧化，低コスト化等の市場要求を満た
す圧電トランスを提供すること。 【解決手段】 圧電セラミック矩形板１１上に，電気的
信号を入力するための一対の入力電極１２ａ，１２ｂと
電気的信号を取り出すための一対の出力電極１３ａ，１
３ｂとを備えた圧電トランスにおいて，圧電セラミック
矩形板１１の表面あるいは内部に，薄膜導体１４によっ
て形成された少なくとも１つのインダクタを備えてい
る。
化，低背化，低電圧化，低コスト化等の市場要求を満た
す圧電トランスを提供すること。 【解決手段】 圧電セラミック矩形板１１上に，電気的
信号を入力するための一対の入力電極１２ａ，１２ｂと
電気的信号を取り出すための一対の出力電極１３ａ，１
３ｂとを備えた圧電トランスにおいて，圧電セラミック
矩形板１１の表面あるいは内部に，薄膜導体１４によっ
て形成された少なくとも１つのインダクタを備えてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は，圧電振動子矩形板
を用いた圧電トランスに関し，詳しくは圧電トランスの
入力電極間に生じるコンデンサの容量を圧電トランス素
子に内蔵した共振のインダクタを用いて打ち消し，入力
電力を抑え，効率の良い圧電トランスに関する。
を用いた圧電トランスに関し，詳しくは圧電トランスの
入力電極間に生じるコンデンサの容量を圧電トランス素
子に内蔵した共振のインダクタを用いて打ち消し，入力
電力を抑え，効率の良い圧電トランスに関する。
【０００２】
【従来の技術】従来，圧電振動子矩形板を応用したデバ
イスとして圧電トランスが知られている。現在，圧電ト
ランスに用いる振動子としてセラミックやニオブ酸リチ
ウム単結晶を用いることが多く，一般的な構造として
は，図５の概略斜視図に示すように，圧電トランス５０
は圧電セラミック矩形板１１の表面あるいは側面に入力
電気信号源５１からの電気的信号及び出力信号を夫々入
力，出力できる一対の入力電極１２ａ，１２ｂと一対の
出力電極１３ａ，１３ｂを対向形成した構成である。ま
た，共振のインダクタを入力電極１２ａ，１２ｂと並列
あるいは直列に付加する場合は，圧電トランスの外部に
外付けのインダクタ５３を入力電極１２ａ，１２ｂと入
力信号源５１に接続されたリード線５４ａ，５４ｂに接
続する方法が一般的であった。尚，図中において，矢印
は圧電セラミック矩形板１１の分極方向を示す矢印で，
入力電極１２ａ，１２ｂ，及び出力電極１３ａ，１３ｂ
作成前に分極するか，又は作成後において，入力電極１
２ａ，１２ｂ，及び出力電極１３ａ，１３ｂを用いて分
極されるものであり，また，符号５２は負荷抵抗であ
る。
イスとして圧電トランスが知られている。現在，圧電ト
ランスに用いる振動子としてセラミックやニオブ酸リチ
ウム単結晶を用いることが多く，一般的な構造として
は，図５の概略斜視図に示すように，圧電トランス５０
は圧電セラミック矩形板１１の表面あるいは側面に入力
電気信号源５１からの電気的信号及び出力信号を夫々入
力，出力できる一対の入力電極１２ａ，１２ｂと一対の
出力電極１３ａ，１３ｂを対向形成した構成である。ま
た，共振のインダクタを入力電極１２ａ，１２ｂと並列
あるいは直列に付加する場合は，圧電トランスの外部に
外付けのインダクタ５３を入力電極１２ａ，１２ｂと入
力信号源５１に接続されたリード線５４ａ，５４ｂに接
続する方法が一般的であった。尚，図中において，矢印
は圧電セラミック矩形板１１の分極方向を示す矢印で，
入力電極１２ａ，１２ｂ，及び出力電極１３ａ，１３ｂ
作成前に分極するか，又は作成後において，入力電極１
２ａ，１２ｂ，及び出力電極１３ａ，１３ｂを用いて分
極されるものであり，また，符号５２は負荷抵抗であ
る。
【０００３】
【発明が解決しようとする課題】一般に圧電トランス
は，小型化，低背化，低コスト化の要求が非常に強い
が，従来の圧電トランスの構成では，これらの要求を十
分に満足できなかった。即ち，図５に示したように圧電
トランス５０に，インダクタ５３を付加しようとした場
合は，圧電トランス５０の入力電極１２ａ，１２ｂと外
部のインダクタ５３を圧電セラミック矩形板１１とは，
別々に配置し，リード５４ａ，５４ｂ，５５ａ，５５ｂ
等により接続するため，圧電トランスの小型，低背化を
図っても実装面積，工数が膨大となった。
は，小型化，低背化，低コスト化の要求が非常に強い
が，従来の圧電トランスの構成では，これらの要求を十
分に満足できなかった。即ち，図５に示したように圧電
トランス５０に，インダクタ５３を付加しようとした場
合は，圧電トランス５０の入力電極１２ａ，１２ｂと外
部のインダクタ５３を圧電セラミック矩形板１１とは，
別々に配置し，リード５４ａ，５４ｂ，５５ａ，５５ｂ
等により接続するため，圧電トランスの小型，低背化を
図っても実装面積，工数が膨大となった。
【０００４】また，圧電トランスは低電圧駆動を目的と
した場合，入力を積層構造にすることによって，圧電ト
ランスの昇圧比を大きくすることができる。しかし，入
力を積層構造とすると，入力容量が大きくなり，入力イ
ンピーダンスが小さくなり，入力電流が大きくなり，圧
電トランスの駆動回路をドライブするのが非常に困難に
なる。このように，積層時の入力容量と共振でのインダ
クタンスを下記表１に示す。ここで，共振のインダクタ
ンスはωＬ＝１／ωＣ，から，Ｌ＝１／ω2 Ｃであらわ
される。
した場合，入力を積層構造にすることによって，圧電ト
ランスの昇圧比を大きくすることができる。しかし，入
力を積層構造とすると，入力容量が大きくなり，入力イ
ンピーダンスが小さくなり，入力電流が大きくなり，圧
電トランスの駆動回路をドライブするのが非常に困難に
なる。このように，積層時の入力容量と共振でのインダ
クタンスを下記表１に示す。ここで，共振のインダクタ
ンスはωＬ＝１／ωＣ，から，Ｌ＝１／ω2 Ｃであらわ
される。
【０００５】
【表１】
【０００６】上記表１より，積層数が増加することによ
り，入力容量が増加し，インダクタは減少する。
り，入力容量が増加し，インダクタは減少する。
【０００７】以上の説明のように，従来の圧電トランス
では，小型化，低背化，低電圧化，低コスト化の市場要
求を十分に満たすことは非常に困難であるという欠点が
あった。
では，小型化，低背化，低電圧化，低コスト化の市場要
求を十分に満たすことは非常に困難であるという欠点が
あった。
【０００８】そこで，本発明の技術的課題は，入力側に
インダクタを備えるとともに，小型化，低背化，低電圧
化，低コスト化等の市場要求を満たす圧電トランスを提
供することにある。
インダクタを備えるとともに，小型化，低背化，低電圧
化，低コスト化等の市場要求を満たす圧電トランスを提
供することにある。
【０００９】
【課題を解決するための手段】本発明によれば，圧電セ
ラミック板上に，電気的信号を入力するための少なくと
も１組の入力電極と電気的信号を取り出すための少なく
とも１組の出力電極を備えた圧電トランスにおいて，前
記圧電セラミック板の表面あるいは内部に，少なくとも
１つのインダクタを備えていることを特徴とする圧電ト
ランスが得られる。
ラミック板上に，電気的信号を入力するための少なくと
も１組の入力電極と電気的信号を取り出すための少なく
とも１組の出力電極を備えた圧電トランスにおいて，前
記圧電セラミック板の表面あるいは内部に，少なくとも
１つのインダクタを備えていることを特徴とする圧電ト
ランスが得られる。
【００１０】また，本発明いよれば，前記圧電トランス
において，前記インダクタは，導体と，前記導体の周囲
を包含する磁性体とからなることを特徴とする圧電トラ
ンスが得られる。
において，前記インダクタは，導体と，前記導体の周囲
を包含する磁性体とからなることを特徴とする圧電トラ
ンスが得られる。
【００１１】さらに，本発明によれば，前記いずれかの
圧電トランスにおいて，前記インダクタは，前記入力電
極と並列又は直列に接続されていることを特徴とする圧
電トランスが得られる。
圧電トランスにおいて，前記インダクタは，前記入力電
極と並列又は直列に接続されていることを特徴とする圧
電トランスが得られる。
【００１２】
【発明の実施の形態】以下，本発明の実施の形態につい
て，図面を参照して詳細に説明する。
て，図面を参照して詳細に説明する。
【００１３】図１は本発明の第１の実施の形態に係わる
圧電トランスを示す斜視図である。図１を参照すると，
圧電トランス１０は，圧電振動子をなす圧電セラミック
矩形板１１を用いて，前記セラミック矩形板１１の両側
面に電圧を入出力するために，各々１組の入力電極１２
ａ，１２ｂ，出力電極１３ａ，１３ｂを形成している。
圧電セラミック矩形板１１の寸法は，縦４０ｍｍ，横１
０ｍｍ，厚さ１．５ｍｍであり，ＰＺＴ系セラミックを
用い，入力電極１２ａ，１２ｂ及び出力電極１３ａ，１
３ｂ等の外部電極は，Ａｇを焼き付けにて形成した。最
後に入力容量とほぼ共振のインダクタを圧電セラミック
矩形板１１の表面に薄膜導体１４を蒸着により形成し，
入力電極１２ａ，１２ｂと並列に接続できる構成とし
た。尚，図中の矢印は，圧電セラミック矩形板１１の分
極方向を示し，入力電極１２ａ，１２ｂと出力電極１３
ａ，１３ｂの対向方向に，それぞれ，圧電セラミック矩
形板１１の長さ方向に略半分ずつ互いに平行となるよう
に分極されている。
圧電トランスを示す斜視図である。図１を参照すると，
圧電トランス１０は，圧電振動子をなす圧電セラミック
矩形板１１を用いて，前記セラミック矩形板１１の両側
面に電圧を入出力するために，各々１組の入力電極１２
ａ，１２ｂ，出力電極１３ａ，１３ｂを形成している。
圧電セラミック矩形板１１の寸法は，縦４０ｍｍ，横１
０ｍｍ，厚さ１．５ｍｍであり，ＰＺＴ系セラミックを
用い，入力電極１２ａ，１２ｂ及び出力電極１３ａ，１
３ｂ等の外部電極は，Ａｇを焼き付けにて形成した。最
後に入力容量とほぼ共振のインダクタを圧電セラミック
矩形板１１の表面に薄膜導体１４を蒸着により形成し，
入力電極１２ａ，１２ｂと並列に接続できる構成とし
た。尚，図中の矢印は，圧電セラミック矩形板１１の分
極方向を示し，入力電極１２ａ，１２ｂと出力電極１３
ａ，１３ｂの対向方向に，それぞれ，圧電セラミック矩
形板１１の長さ方向に略半分ずつ互いに平行となるよう
に分極されている。
【００１４】図２は第２の実施の形態に係わる圧電トラ
ンスを示す斜視図である。図２で示す圧電トランス２０
は，図１に示す第１の実施の形態の圧電トランス２０よ
りも，大きなインダクタンスを得るために，表面の薄膜
導体１４の蛇行数を増加させている。このように，薄膜
導体１４の蛇行数を変化させることにより，所望インダ
クタンスを得ることができる。尚，図中の矢印は，圧電
セラミック矩形板１１の分極方向を示し，入力電極１２
ａ，１２ｂと出力電極１３ａ，１３ｂの対向方向に，そ
れぞれ，圧電セラミック矩形板１１の長さ方向に略半分
ずつ互いに平行となるように分極されている。
ンスを示す斜視図である。図２で示す圧電トランス２０
は，図１に示す第１の実施の形態の圧電トランス２０よ
りも，大きなインダクタンスを得るために，表面の薄膜
導体１４の蛇行数を増加させている。このように，薄膜
導体１４の蛇行数を変化させることにより，所望インダ
クタンスを得ることができる。尚，図中の矢印は，圧電
セラミック矩形板１１の分極方向を示し，入力電極１２
ａ，１２ｂと出力電極１３ａ，１３ｂの対向方向に，そ
れぞれ，圧電セラミック矩形板１１の長さ方向に略半分
ずつ互いに平行となるように分極されている。
【００１５】図３は本発明の第３の実施の形態に係わる
圧電トランス３０を示す分解組立斜視図である。図１及
び図２に示した第１及び第２の実施の形態の圧電トラン
ス１０，２０の有するインダクタンスより，さらに大き
なインダクタンスを得るために，図３の圧電トランス３
０は，圧電セラミック矩形板１１上に，同平面形状を備
えた磁性体１５，１６に包含されるように，蛇行した導
体パターンを備えた薄膜導体１４により形成されたイン
ダクタを配置し，前記圧電トランス３０の入力電極１２
ａ，１２ｂと並列にこのインダクタを接続した構成であ
る。また，ここで磁性体１５，１６には，フェライトを
用い，圧電セラミック板１１はＰＺＴを用いたため，１
０５０℃付近での一体焼結も可能である。尚，圧電セラ
ミック矩形板１１は，図１及び図２に示したものと同様
に，幅方向，即ち，入力電極１２ａ，１２ｂ，出力電極
１３ａ，１３ｂの対向方向に，互いに平行となるように
分極されている。
圧電トランス３０を示す分解組立斜視図である。図１及
び図２に示した第１及び第２の実施の形態の圧電トラン
ス１０，２０の有するインダクタンスより，さらに大き
なインダクタンスを得るために，図３の圧電トランス３
０は，圧電セラミック矩形板１１上に，同平面形状を備
えた磁性体１５，１６に包含されるように，蛇行した導
体パターンを備えた薄膜導体１４により形成されたイン
ダクタを配置し，前記圧電トランス３０の入力電極１２
ａ，１２ｂと並列にこのインダクタを接続した構成であ
る。また，ここで磁性体１５，１６には，フェライトを
用い，圧電セラミック板１１はＰＺＴを用いたため，１
０５０℃付近での一体焼結も可能である。尚，圧電セラ
ミック矩形板１１は，図１及び図２に示したものと同様
に，幅方向，即ち，入力電極１２ａ，１２ｂ，出力電極
１３ａ，１３ｂの対向方向に，互いに平行となるように
分極されている。
【００１６】図４は本発明の第４の実施の形態による圧
電トランスを示す分解組立斜視図である。図４の圧電ト
ランス４０は，図３の圧電トランス３０より大きな値の
インダクタンスとする場合を示している。図４に示すよ
うに，圧電トランス４０は圧電セラミック矩形板１１上
の磁性体１６上に，薄膜導体１４からなる導体パターン
を形成し，さらに一部に開口部１７ａ，１９ａ，２２ａ
を形成した磁性体１６と同じ平面形状を備えた磁性体１
７，１９，２２を，この開口部１７ａ，１９ａ，２２ａ
を一端としこの開口部１７ａ，１９ａ，２２ａを介して
薄膜導体１８，２１，２３の導体パターンが連続して接
続されるように積層し，さらにこの積層体の上に磁性体
２４を積層した。また，入出力するために，各々１組の
入力電極１２ａ，１２ｂ，出力電極１３ａ，１３ｂを形
成した。入力電極１２ｂは，図示されていないが，圧電
セラミック板１１の側面から磁性体２２の薄膜導体２３
の一端まで延在して形成されている。ここで形成した薄
膜導体１４，１８，２１，２３のパターンによって形成
されたインダクタは３．５ターンであり，また，圧電セ
ラミック矩形板１１は，図１及び図２に示したものと同
様に幅方向，即ち，入力電極１２ａ，１２ｂ，出力電極
１３ａ，１３ｂの対向方向に，互いに平行となるように
分極されている。圧電セラミック矩形板１１は幅方向に
分極されている。
電トランスを示す分解組立斜視図である。図４の圧電ト
ランス４０は，図３の圧電トランス３０より大きな値の
インダクタンスとする場合を示している。図４に示すよ
うに，圧電トランス４０は圧電セラミック矩形板１１上
の磁性体１６上に，薄膜導体１４からなる導体パターン
を形成し，さらに一部に開口部１７ａ，１９ａ，２２ａ
を形成した磁性体１６と同じ平面形状を備えた磁性体１
７，１９，２２を，この開口部１７ａ，１９ａ，２２ａ
を一端としこの開口部１７ａ，１９ａ，２２ａを介して
薄膜導体１８，２１，２３の導体パターンが連続して接
続されるように積層し，さらにこの積層体の上に磁性体
２４を積層した。また，入出力するために，各々１組の
入力電極１２ａ，１２ｂ，出力電極１３ａ，１３ｂを形
成した。入力電極１２ｂは，図示されていないが，圧電
セラミック板１１の側面から磁性体２２の薄膜導体２３
の一端まで延在して形成されている。ここで形成した薄
膜導体１４，１８，２１，２３のパターンによって形成
されたインダクタは３．５ターンであり，また，圧電セ
ラミック矩形板１１は，図１及び図２に示したものと同
様に幅方向，即ち，入力電極１２ａ，１２ｂ，出力電極
１３ａ，１３ｂの対向方向に，互いに平行となるように
分極されている。圧電セラミック矩形板１１は幅方向に
分極されている。
【００１７】また，本発明の実施の形態の圧電トランス
においては焼結前の状態で構成し一体焼結しても，焼結
後に接着等により形成しても同等の効果が得られる。さ
らに表面あるいは内部のインダクタは蒸着等による薄
膜，印刷等による厚膜においても効果は同等である。
においては焼結前の状態で構成し一体焼結しても，焼結
後に接着等により形成しても同等の効果が得られる。さ
らに表面あるいは内部のインダクタは蒸着等による薄
膜，印刷等による厚膜においても効果は同等である。
【００１８】次に，試作した圧電トランスの特性の一例
を示す。図３の第３の実施の形態において積層数を１０
層とした場合，入力容量は１５０ｎＦであり，共振イン
ダクタンスは２６μＨである。ここで圧電トランスの負
荷を１００ｋΩとした場合に，出力電力を一定とすると
図５で示すような従来の構成では，６Ｖ入力で５００ｍ
Ａの入力電流であったが，図３の第３の実施の形態によ
る構成では６Ｖ入力で４００ｍＡの入力電流であり，約
１０％の入力電力が低下できた。
を示す。図３の第３の実施の形態において積層数を１０
層とした場合，入力容量は１５０ｎＦであり，共振イン
ダクタンスは２６μＨである。ここで圧電トランスの負
荷を１００ｋΩとした場合に，出力電力を一定とすると
図５で示すような従来の構成では，６Ｖ入力で５００ｍ
Ａの入力電流であったが，図３の第３の実施の形態によ
る構成では６Ｖ入力で４００ｍＡの入力電流であり，約
１０％の入力電力が低下できた。
【００１９】以上，説明したように，本発明の実施の形
態による圧電トランスを用いれば，単板や低電圧は図っ
た積層構造の圧電トランスを前記圧電トランスの表面あ
るいは内部に配置したインダクタによる共振を用いるこ
とにより，入力の電流を抑え，効率を向上し，さらに圧
電トランス自身にインダクタを有することにより，部品
点数，実装面積を抑えた，小型化・低背化・低電圧化・
低コスト化が図れ，さらに表面実装が容易に可能となっ
た圧電トランスを提供することができる。
態による圧電トランスを用いれば，単板や低電圧は図っ
た積層構造の圧電トランスを前記圧電トランスの表面あ
るいは内部に配置したインダクタによる共振を用いるこ
とにより，入力の電流を抑え，効率を向上し，さらに圧
電トランス自身にインダクタを有することにより，部品
点数，実装面積を抑えた，小型化・低背化・低電圧化・
低コスト化が図れ，さらに表面実装が容易に可能となっ
た圧電トランスを提供することができる。
【００２０】
【発明の効果】以上説明したように，本発明の圧電トラ
ンスを用いれば，外部にインダクタを用いることなく，
圧電トランス自身で共振回路を構成できるため，圧電ト
ランスの効率を向上し，さらに部品点数と実装面積を大
幅に縮小できることから，大いに小型化・低背化・低電
圧化・低コスト化が可能であり，実用的効果は非常に大
きい。
ンスを用いれば，外部にインダクタを用いることなく，
圧電トランス自身で共振回路を構成できるため，圧電ト
ランスの効率を向上し，さらに部品点数と実装面積を大
幅に縮小できることから，大いに小型化・低背化・低電
圧化・低コスト化が可能であり，実用的効果は非常に大
きい。
【図１】本発明の第１の実施の形態に係わる圧電トラン
スの構成を示す斜視図である。
スの構成を示す斜視図である。
【図２】本発明の第２の実施の形態に係わる圧電トラン
スの構成を示す斜視図である。
スの構成を示す斜視図である。
【図３】本発明の第３の実施の形態に係わる圧電トラン
スの構成を示す分解組立斜視図である。
スの構成を示す分解組立斜視図である。
【図４】本発明の第４の実施の形態に係わる圧電トラン
スの構成を示す斜視図である。
スの構成を示す斜視図である。
【図５】従来の圧電トランスの一例を示す斜視図であ
る。
る。
１１ 圧電セラミック矩形板 １２ａ，１２ｂ 入力電極 １３ａ，１３ｂ 出力電極 １４，１８，２１，２３ 薄膜導体 １５，１６，１７，１９，２２，２４ 磁性体 １７ａ，１９ａ，２２ａ 開口部 ５１ 入力信号源 ５２ 負荷抵抗
Claims (3)
- 【請求項１】 圧電セラミック板上に，電気的信号を入
力するための少なくとも１組の入力電極と電気的信号を
取り出すための少なくとも１組の出力電極を備えた圧電
トランスにおいて，前記圧電セラミック板の表面あるい
は内部に，少なくとも１つのインダクタを備えているこ
とを特徴とする圧電トランス。 - 【請求項２】 請求項１記載の圧電トランスにおいて，
前記インダクタは，導体と，前記導体の周囲を包含する
磁性体とからなることを特徴とする圧電トランス。 - 【請求項３】 請求項１又は２記載の圧電トランスにお
いて，前記インダクタは，前記入力電極と並列又は直列
に接続されていることを特徴とする圧電トランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318902A JPH09162456A (ja) | 1995-12-07 | 1995-12-07 | 圧電トランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318902A JPH09162456A (ja) | 1995-12-07 | 1995-12-07 | 圧電トランス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162456A true JPH09162456A (ja) | 1997-06-20 |
Family
ID=18104254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7318902A Withdrawn JPH09162456A (ja) | 1995-12-07 | 1995-12-07 | 圧電トランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162456A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1024540A3 (en) * | 1999-01-29 | 2001-09-12 | Seiko Epson Corporation | Piezoelectric transducer and electrophoretic ink display apparatus using piezoelectric transducer |
| EP1085584A3 (en) * | 1999-09-20 | 2004-04-21 | Denso Corporation | Piezoelectric multilayer element with integrated inductor |
-
1995
- 1995-12-07 JP JP7318902A patent/JPH09162456A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1024540A3 (en) * | 1999-01-29 | 2001-09-12 | Seiko Epson Corporation | Piezoelectric transducer and electrophoretic ink display apparatus using piezoelectric transducer |
| US6373461B1 (en) | 1999-01-29 | 2002-04-16 | Seiko Epson Corporation | Piezoelectric transducer and electrophoretic ink display apparatus using piezoelectric transducer |
| US6842166B2 (en) | 1999-01-29 | 2005-01-11 | Seiko Epson Corporation | Piezoelectric transducer and electrophoretic ink display apparatus using piezoelectric transducer |
| US7173602B2 (en) | 1999-01-29 | 2007-02-06 | Seiko Epson Corporation | Piezoelectric transducer and electrophoretic ink display apparatus using piezoelectric transducer |
| EP1085584A3 (en) * | 1999-09-20 | 2004-04-21 | Denso Corporation | Piezoelectric multilayer element with integrated inductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241236A (en) | Piezoelectric ceramic transformer being driven with thickness extensional vibration | |
| US5278471A (en) | Piezoelectric ceramic transformer | |
| JPH08153914A (ja) | 圧電磁器トランス | |
| JPH06224484A (ja) | 圧電磁器トランスとその駆動方法 | |
| US6326718B1 (en) | Multilayer piezoelectric transformer | |
| JPWO1997029521A1 (ja) | 圧電トランス | |
| KR19980703394A (ko) | 압전 트랜스포머 | |
| KR20010078250A (ko) | 압전 소자 및 그의 제조방법 | |
| US6008565A (en) | Laminated piezoelectric transformer | |
| JPH09172211A (ja) | 圧電磁器トランス | |
| JP3706509B2 (ja) | 圧電トランス | |
| JPH09162456A (ja) | 圧電トランス | |
| JP3060666B2 (ja) | 厚み縦振動圧電磁器トランスとその駆動方法 | |
| JP2940282B2 (ja) | 厚み縦振動圧電磁器トランス及びその駆動方法 | |
| JPH07176804A (ja) | 圧電磁器トランスとその駆動方法 | |
| JP2508964B2 (ja) | 圧電磁器トランス及びその駆動方法 | |
| JP2910392B2 (ja) | 厚み振動圧電磁器トランスの製造方法 | |
| JP2576648B2 (ja) | 厚み縦振動圧電磁器トランスとその駆動方法 | |
| JP3709114B2 (ja) | 圧電トランス | |
| JPH05235434A (ja) | 厚み縦振動圧電磁器トランス及びその駆動方法 | |
| JP2531087B2 (ja) | 圧電磁器トランス及びその駆動方法 | |
| JPH08306984A (ja) | 圧電トランス | |
| JPH065944A (ja) | 圧電磁器トランスフィルタとその駆動方法 | |
| JPS5885614A (ja) | モノリシツクセラミツクフイルタ | |
| JP3450689B2 (ja) | 圧電磁器トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |