JPH09162644A - 検波回路 - Google Patents
検波回路Info
- Publication number
- JPH09162644A JPH09162644A JP7315173A JP31517395A JPH09162644A JP H09162644 A JPH09162644 A JP H09162644A JP 7315173 A JP7315173 A JP 7315173A JP 31517395 A JP31517395 A JP 31517395A JP H09162644 A JPH09162644 A JP H09162644A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- detection circuit
- signal
- resistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of AC into DC
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 入力信号電力に応じた直流信号を出力する検
波回路に関し、入力信号の電力レベルを正確に表す出力
直流信号を出力できるようにすることを課題とする。 【解決手段】 入力端子１から入力された信号が、その
プラス側振幅域において、整流部３で整流され、コンデ
ンサ４に蓄えられる。つぎに、マイナス側振幅域におい
て、コンデンサ４に蓄えられた電荷は負荷部５を通して
放電される。ここで、整流部３と負荷部５とはインピー
ダンスが等しいので、コンデンサ４への充電時の時定数
と、コンデンサ４からの放電時の時定数とが同じであ
る。この結果、出力直流信号のレベルは入力信号の平均
電力レベルと同一になる。これにより、本発明の検波回
路は、入力信号の電力レベルを正確に表す出力直流信号
を出力することが可能となる。
波回路に関し、入力信号の電力レベルを正確に表す出力
直流信号を出力できるようにすることを課題とする。 【解決手段】 入力端子１から入力された信号が、その
プラス側振幅域において、整流部３で整流され、コンデ
ンサ４に蓄えられる。つぎに、マイナス側振幅域におい
て、コンデンサ４に蓄えられた電荷は負荷部５を通して
放電される。ここで、整流部３と負荷部５とはインピー
ダンスが等しいので、コンデンサ４への充電時の時定数
と、コンデンサ４からの放電時の時定数とが同じであ
る。この結果、出力直流信号のレベルは入力信号の平均
電力レベルと同一になる。これにより、本発明の検波回
路は、入力信号の電力レベルを正確に表す出力直流信号
を出力することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号電力に応
じた直流信号を出力する検波回路に関し、特に、通信装
置におけるレベル検出回路、警報回路、ＡＭ復調回路、
自動レベル制御回路等に使用される検波回路に関する。
じた直流信号を出力する検波回路に関し、特に、通信装
置におけるレベル検出回路、警報回路、ＡＭ復調回路、
自動レベル制御回路等に使用される検波回路に関する。
【０００２】例えば、自動レベル制御回路は、伝送信号
の電力を所定の値に維持するものであり、伝送信号の一
部を結合器または分配器で取り出し、検波回路に入力す
る。検波回路に入力された伝送信号は、その信号電力に
対応する直流信号に変換される。変換された直流信号は
制御回路に入力され、制御回路は検波回路からの直流信
号と基準信号との差を求め、その差が減少するように可
変利得増幅器等を制御する。これによって、伝送信号の
電力が所定の値に維持される。
の電力を所定の値に維持するものであり、伝送信号の一
部を結合器または分配器で取り出し、検波回路に入力す
る。検波回路に入力された伝送信号は、その信号電力に
対応する直流信号に変換される。変換された直流信号は
制御回路に入力され、制御回路は検波回路からの直流信
号と基準信号との差を求め、その差が減少するように可
変利得増幅器等を制御する。これによって、伝送信号の
電力が所定の値に維持される。
【０００３】
【従来の技術】従来の検波回路を、図７および図８を参
照して説明する。図７に示す半波整流方式の検波回路で
は、入力された信号が、そのプラス側振幅域において、
整流部のダイオードＤ１１で整流され、コンデンサＣ１
１に蓄えられる。このコンデンサＣ１１への充電は急激
に行われ、整流後の信号の最大値に充電される。つぎ
に、マイナス側振幅域において、コンデンサＣ１１に蓄
えられた電荷は負荷部の抵抗器Ｒ１１を通して放電され
る。この放電時の時定数はＣ１１×Ｒ１１であり、抵抗
値Ｒ１１が大きいために比較的緩慢に放電が行われる。
この抵抗値Ｒ１１は、検波出力の直流分にリップルが発
生しないような値が選択される。この選択された値が比
較的大きいため放電が緩慢となる。
照して説明する。図７に示す半波整流方式の検波回路で
は、入力された信号が、そのプラス側振幅域において、
整流部のダイオードＤ１１で整流され、コンデンサＣ１
１に蓄えられる。このコンデンサＣ１１への充電は急激
に行われ、整流後の信号の最大値に充電される。つぎ
に、マイナス側振幅域において、コンデンサＣ１１に蓄
えられた電荷は負荷部の抵抗器Ｒ１１を通して放電され
る。この放電時の時定数はＣ１１×Ｒ１１であり、抵抗
値Ｒ１１が大きいために比較的緩慢に放電が行われる。
この抵抗値Ｒ１１は、検波出力の直流分にリップルが発
生しないような値が選択される。この選択された値が比
較的大きいため放電が緩慢となる。
【０００４】図８に示す倍電圧整流方式の検波回路で
は、入力された信号が、まず、そのマイナス側振幅域に
おいて、整流部のダイオードＤ１２で整流され、コンデ
ンサＣ１２に蓄えられる。つぎに、プラス側振幅域にお
いて、入力された信号が、コンデンサＣ１２に蓄えられ
た電荷とともに、整流部のダイオードＤ１３で整流さ
れ、コンデンサＣ１３に蓄えられる。このコンデンサＣ
１３への充電は急激に行われ、図７のコンデンサＣ１１
に充電された電圧の２倍の電圧に充電される。そして、
つぎのマイナス側振幅域において、コンデンサＣ１３に
蓄えられた電荷は負荷部の抵抗器Ｒ１２を通して放電さ
れる。この放電時の時定数はＣ１３×Ｒ１２であり、抵
抗値Ｒ１２が大きいために比較的緩慢に放電が行われ
る。
は、入力された信号が、まず、そのマイナス側振幅域に
おいて、整流部のダイオードＤ１２で整流され、コンデ
ンサＣ１２に蓄えられる。つぎに、プラス側振幅域にお
いて、入力された信号が、コンデンサＣ１２に蓄えられ
た電荷とともに、整流部のダイオードＤ１３で整流さ
れ、コンデンサＣ１３に蓄えられる。このコンデンサＣ
１３への充電は急激に行われ、図７のコンデンサＣ１１
に充電された電圧の２倍の電圧に充電される。そして、
つぎのマイナス側振幅域において、コンデンサＣ１３に
蓄えられた電荷は負荷部の抵抗器Ｒ１２を通して放電さ
れる。この放電時の時定数はＣ１３×Ｒ１２であり、抵
抗値Ｒ１２が大きいために比較的緩慢に放電が行われ
る。
【０００５】
【発明が解決しようとする課題】ところで、伝送信号の
電力レベルを知るために検波回路を使用する場合には、
同じ電力の信号が検波回路に入力されたときに、その信
号の形態が相違していても、検波回路は同一の出力直流
信号を出力する必要がある。
電力レベルを知るために検波回路を使用する場合には、
同じ電力の信号が検波回路に入力されたときに、その信
号の形態が相違していても、検波回路は同一の出力直流
信号を出力する必要がある。
【０００６】しかし、上述の従来の検波回路において
は、同じ電力の信号が入力されても、その信号の変調方
式が異なると出力直流信号に差が生じる。あるいは、異
なる電力の信号が入力されても、その信号の形態によっ
ては、出力直流信号がほぼ同一になる。これを、図９〜
図１１を参照して説明する。
は、同じ電力の信号が入力されても、その信号の変調方
式が異なると出力直流信号に差が生じる。あるいは、異
なる電力の信号が入力されても、その信号の形態によっ
ては、出力直流信号がほぼ同一になる。これを、図９〜
図１１を参照して説明する。
【０００７】図９は、無変調の正弦波が図７の半波整流
方式の検波回路に入力された場合を示す。すなわち、無
変調の正弦波１０１の入力に対して検波回路の出力直流
信号１０２のレベルは、正弦波１０１の上端付近に位置
する。レベル１０３は正弦波１０１の平均レベルを示
す。
方式の検波回路に入力された場合を示す。すなわち、無
変調の正弦波１０１の入力に対して検波回路の出力直流
信号１０２のレベルは、正弦波１０１の上端付近に位置
する。レベル１０３は正弦波１０１の平均レベルを示
す。
【０００８】図１０は、図９の正弦波１０１と同一電力
の変調された正弦波が図７の半波整流方式の検波回路に
入力された場合を示す。すなわち、変調された正弦波１
０４の入力に対して検波回路の出力直流信号１０５のレ
ベルは、正弦波１０４のうちの大振幅の波の上端付近に
位置する。
の変調された正弦波が図７の半波整流方式の検波回路に
入力された場合を示す。すなわち、変調された正弦波１
０４の入力に対して検波回路の出力直流信号１０５のレ
ベルは、正弦波１０４のうちの大振幅の波の上端付近に
位置する。
【０００９】図９および図１０において、出力直流信号
１０２，１０５の各レベルがレベル１０３よりも高く、
しかも、無変調の正弦波１０１と変調された正弦波１０
４とは同一電力にも拘らず、出力直流信号１０５のレベ
ルが出力直流信号１０２のレベルよりも高くなってい
る。これは、充放電の速度の差、言い換えれば充電時の
時定数と放電時の時定数との差が原因となっている。な
お、こうした現象は図８の倍電圧整流方式の検波回路に
おいても同様に発生する。
１０２，１０５の各レベルがレベル１０３よりも高く、
しかも、無変調の正弦波１０１と変調された正弦波１０
４とは同一電力にも拘らず、出力直流信号１０５のレベ
ルが出力直流信号１０２のレベルよりも高くなってい
る。これは、充放電の速度の差、言い換えれば充電時の
時定数と放電時の時定数との差が原因となっている。な
お、こうした現象は図８の倍電圧整流方式の検波回路に
おいても同様に発生する。
【００１０】例えば自動レベル制御回路において、実際
には等しい電力の変調波と無変調波とが入力されて、上
述したような現象が、内蔵される検波回路で発生したと
する。この際、例えば変調信号の入力の場合には検波回
路からの出力直流信号が大きくなるので、制御回路は、
伝送信号電力が所定値よりも大きいと誤判断し、可変利
得増幅器の利得を下げてしまう。その結果、基準信号を
基に利得制御を行っているにも拘らず、変調された伝送
信号は所定値よりも電力が小さく制御されることにな
る。したがって、同一入力電力に拘らず、伝送信号が変
調されている場合と無変調の場合とで出力電力に差が生
じることとなる。
には等しい電力の変調波と無変調波とが入力されて、上
述したような現象が、内蔵される検波回路で発生したと
する。この際、例えば変調信号の入力の場合には検波回
路からの出力直流信号が大きくなるので、制御回路は、
伝送信号電力が所定値よりも大きいと誤判断し、可変利
得増幅器の利得を下げてしまう。その結果、基準信号を
基に利得制御を行っているにも拘らず、変調された伝送
信号は所定値よりも電力が小さく制御されることにな
る。したがって、同一入力電力に拘らず、伝送信号が変
調されている場合と無変調の場合とで出力電力に差が生
じることとなる。
【００１１】図１１は同一振幅の、同一幅でパルス発生
頻度の異なる矩形波が図７の半波整流方式の検波回路に
入力された場合を示す。すなわち、図１１（Ａ）では、
矩形波１０６の入力に対して検波回路の出力直流信号１
０７のレベルは、矩形波１０６の上端付近に位置する。
レベル１０８は矩形波１０６の平均レベルを示す。
頻度の異なる矩形波が図７の半波整流方式の検波回路に
入力された場合を示す。すなわち、図１１（Ａ）では、
矩形波１０６の入力に対して検波回路の出力直流信号１
０７のレベルは、矩形波１０６の上端付近に位置する。
レベル１０８は矩形波１０６の平均レベルを示す。
【００１２】図１１（Ｂ）では、矩形波１０９の入力に
対して検波回路の出力直流信号１１０のレベルは、図１
１（Ａ）の出力直流信号１０７のレベルとほぼ同じ位置
に位置する。レベル１１１は矩形波１０９の平均レベル
を示す。
対して検波回路の出力直流信号１１０のレベルは、図１
１（Ａ）の出力直流信号１０７のレベルとほぼ同じ位置
に位置する。レベル１１１は矩形波１０９の平均レベル
を示す。
【００１３】図１１（Ａ）および図１１（Ｂ）におい
て、出力直流信号１０７，１１０の各レベルがレベル１
０８，１１１よりもそれぞれ高く、しかも、矩形波１０
６と矩形波１０９とが異なる平均電力にも拘らず、出力
直流信号１０７のレベルと出力直流信号１１０のレベル
とがほぼ同じになっている。これも、充放電の速度の差
が原因となっている。なお、こうした現象は図８の倍電
圧整流方式の検波回路においても同様に発生する。
て、出力直流信号１０７，１１０の各レベルがレベル１
０８，１１１よりもそれぞれ高く、しかも、矩形波１０
６と矩形波１０９とが異なる平均電力にも拘らず、出力
直流信号１０７のレベルと出力直流信号１１０のレベル
とがほぼ同じになっている。これも、充放電の速度の差
が原因となっている。なお、こうした現象は図８の倍電
圧整流方式の検波回路においても同様に発生する。
【００１４】本発明はこのような点に鑑みてなされたも
のであり、入力信号の電力レベルを正確に表す出力直流
信号を出力することを可能とする検波回路を提供するこ
とを目的とする。
のであり、入力信号の電力レベルを正確に表す出力直流
信号を出力することを可能とする検波回路を提供するこ
とを目的とする。
【００１５】
【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、入力端子１と出力端
子２との間に接続され、整流素子と抵抗素子とから構成
される整流部３と、一端が整流部３と出力端子２との接
続点に接続され、他端が共通電位に接続されたコンデン
サ４と、コンデンサ４に並列に接続され、整流部３とイ
ンピーダンスが等しい負荷部５とを有することを特徴と
する検波回路が提供される。
成するために、図１に示すように、入力端子１と出力端
子２との間に接続され、整流素子と抵抗素子とから構成
される整流部３と、一端が整流部３と出力端子２との接
続点に接続され、他端が共通電位に接続されたコンデン
サ４と、コンデンサ４に並列に接続され、整流部３とイ
ンピーダンスが等しい負荷部５とを有することを特徴と
する検波回路が提供される。
【００１６】以上のような構成において、入力端子１か
ら入力された信号が、そのプラス側振幅域において、整
流部３で整流され、コンデンサ４に蓄えられる。つぎ
に、マイナス側振幅域において、コンデンサ４に蓄えら
れた電荷は負荷部５を通して放電される。この時に負荷
部５に発生する直流電圧が出力端子２から出力直流信号
として出力される。
ら入力された信号が、そのプラス側振幅域において、整
流部３で整流され、コンデンサ４に蓄えられる。つぎ
に、マイナス側振幅域において、コンデンサ４に蓄えら
れた電荷は負荷部５を通して放電される。この時に負荷
部５に発生する直流電圧が出力端子２から出力直流信号
として出力される。
【００１７】ここで、整流部３と負荷部５とはインピー
ダンスが等しいので、コンデンサ４への充電時の時定数
と、コンデンサ４からの放電時の時定数とが同じであ
る。この結果、出力直流信号のレベルは入力信号の平均
電力レベルと同一になる。これにより、本発明の検波回
路は、入力信号の電力レベルを正確に表す出力直流信号
を出力することが可能となる。
ダンスが等しいので、コンデンサ４への充電時の時定数
と、コンデンサ４からの放電時の時定数とが同じであ
る。この結果、出力直流信号のレベルは入力信号の平均
電力レベルと同一になる。これにより、本発明の検波回
路は、入力信号の電力レベルを正確に表す出力直流信号
を出力することが可能となる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。まず、第１の実施の形態の原理構
成を、図１を参照して説明する。第１の実施の形態は、
入力端子１と出力端子２との間に接続され、整流素子と
抵抗素子とから構成される整流部３と、一端が整流部３
と出力端子２との接続点に接続され、他端が共通電位に
接続されたコンデンサ４と、コンデンサ４に並列に接続
され、整流部３とインピーダンスが等しい負荷部５とか
ら構成される。
に基づいて説明する。まず、第１の実施の形態の原理構
成を、図１を参照して説明する。第１の実施の形態は、
入力端子１と出力端子２との間に接続され、整流素子と
抵抗素子とから構成される整流部３と、一端が整流部３
と出力端子２との接続点に接続され、他端が共通電位に
接続されたコンデンサ４と、コンデンサ４に並列に接続
され、整流部３とインピーダンスが等しい負荷部５とか
ら構成される。
【００１９】図２は第１の実施の形態の詳しい構成を示
す回路図である。整流部３はダイオードＤ１と抵抗器Ｒ
１との直列回路となっており、負荷部５は抵抗器Ｒ２と
ダイオードＤ２との直列回路となっている。コンデンサ
４はここではコンデンサＣ１と表す。
す回路図である。整流部３はダイオードＤ１と抵抗器Ｒ
１との直列回路となっており、負荷部５は抵抗器Ｒ２と
ダイオードＤ２との直列回路となっている。コンデンサ
４はここではコンデンサＣ１と表す。
【００２０】整流部３のダイオードＤ１と負荷部５のダ
イオードＤ２とは同一の特性のものを選び、整流部３の
抵抗器Ｒ１と負荷部５の抵抗器Ｒ２も同一の特性のもの
を選ぶ。したがって、コンデンサＣ１の充電時の時定数
（Ｒ１＋ＲD1）×Ｃ１と、コンデンサＣ１の放電時の時
定数（Ｒ２＋ＲD2）×Ｃ１とは同じになる。ここでＲ D1
およびＲD2は、ダイオードＤ１およびダイオードＤ２の
抵抗値を示す。なお、上記の時定数は、出力直流信号の
リプルが実用上差し支えない程度となるような値に設定
される。
イオードＤ２とは同一の特性のものを選び、整流部３の
抵抗器Ｒ１と負荷部５の抵抗器Ｒ２も同一の特性のもの
を選ぶ。したがって、コンデンサＣ１の充電時の時定数
（Ｒ１＋ＲD1）×Ｃ１と、コンデンサＣ１の放電時の時
定数（Ｒ２＋ＲD2）×Ｃ１とは同じになる。ここでＲ D1
およびＲD2は、ダイオードＤ１およびダイオードＤ２の
抵抗値を示す。なお、上記の時定数は、出力直流信号の
リプルが実用上差し支えない程度となるような値に設定
される。
【００２１】この結果、無変調正弦波が入力された場
合、出力端子２からは、図９に示すような直流信号１１
が出力される。これは、入力信号の平均レベルであるレ
ベル１０３とほぼ一致するものである。また、変調正弦
波が入力された場合、出力端子２からは、図１０に示す
ような直流信号１２が出力される。これも、入力信号の
平均レベルであるレベル１０３とほぼ一致するものであ
る。
合、出力端子２からは、図９に示すような直流信号１１
が出力される。これは、入力信号の平均レベルであるレ
ベル１０３とほぼ一致するものである。また、変調正弦
波が入力された場合、出力端子２からは、図１０に示す
ような直流信号１２が出力される。これも、入力信号の
平均レベルであるレベル１０３とほぼ一致するものであ
る。
【００２２】さらに、矩形波が入力された場合を図３に
示す。図３は、図１１と同一の矩形波が入力された場合
を示すので、図１１に示す信号と同一の信号には同一の
符号を付している。図３（Ａ）に示すような矩形波が入
力された場合、出力端子２からは直流信号１３が出力さ
れる。これは、入力信号の平均レベルであるレベル１０
８とほぼ一致するものである。さらに、図３（Ｂ）に示
すような矩形波が入力された場合、出力端子２からは直
流信号１４が出力される。これは、入力信号の平均レベ
ルであるレベル１１１とほぼ一致するものである。
示す。図３は、図１１と同一の矩形波が入力された場合
を示すので、図１１に示す信号と同一の信号には同一の
符号を付している。図３（Ａ）に示すような矩形波が入
力された場合、出力端子２からは直流信号１３が出力さ
れる。これは、入力信号の平均レベルであるレベル１０
８とほぼ一致するものである。さらに、図３（Ｂ）に示
すような矩形波が入力された場合、出力端子２からは直
流信号１４が出力される。これは、入力信号の平均レベ
ルであるレベル１１１とほぼ一致するものである。
【００２３】以上のように、第１の実施の形態の検波回
路では、入力信号の変調方式や波形等の形態の相違に関
係なく、入力信号の電力レベルに応じた直流信号を得る
ことができる。
路では、入力信号の変調方式や波形等の形態の相違に関
係なく、入力信号の電力レベルに応じた直流信号を得る
ことができる。
【００２４】なお一般に、ダイオードは印加される電圧
値に応じて内部抵抗が変化する。第１の実施の形態で
は、ダイオードＤ１，Ｄ２を同じ特性のものを使用す
る。これにより、入力電圧の変化が大きく、ダイオード
Ｄ１，Ｄ２の各内部抵抗が変化した場合でも、整流部３
および負荷部５の各インピーダンスを常時等しくでき、
充電時と放電時の各時定数を常に等しくすることができ
る。
値に応じて内部抵抗が変化する。第１の実施の形態で
は、ダイオードＤ１，Ｄ２を同じ特性のものを使用す
る。これにより、入力電圧の変化が大きく、ダイオード
Ｄ１，Ｄ２の各内部抵抗が変化した場合でも、整流部３
および負荷部５の各インピーダンスを常時等しくでき、
充電時と放電時の各時定数を常に等しくすることができ
る。
【００２５】つぎに、第２の実施の形態を説明する。図
４は第２の実施の形態を示す回路図である。第２の実施
の形態の構成は、第１の実施の形態の構成と基本的には
同じであるので、同一部分には同一符号を付してその説
明を省略し、相違する部分だけを説明する。
４は第２の実施の形態を示す回路図である。第２の実施
の形態の構成は、第１の実施の形態の構成と基本的には
同じであるので、同一部分には同一符号を付してその説
明を省略し、相違する部分だけを説明する。
【００２６】第２の実施の形態では、負荷部５を抵抗器
Ｒ３だけで構成する。抵抗器Ｒ３は、整流部３のダイオ
ードＤ１と抵抗器Ｒ１との合算抵抗値と同じ抵抗値を有
するようにする。
Ｒ３だけで構成する。抵抗器Ｒ３は、整流部３のダイオ
ードＤ１と抵抗器Ｒ１との合算抵抗値と同じ抵抗値を有
するようにする。
【００２７】これにより、コンデンサＣ１の充電時の時
定数（Ｒ１＋ＲD1）×Ｃ１と、コンデンサＣ１の放電時
の時定数Ｒ３×Ｃ１とは同じになる。したがって、第２
の実施の形態の検波回路でも、入力信号の変調方式や波
形等の形態の相違に関係なく、入力信号の電力レベルに
応じた直流信号を得ることができる。
定数（Ｒ１＋ＲD1）×Ｃ１と、コンデンサＣ１の放電時
の時定数Ｒ３×Ｃ１とは同じになる。したがって、第２
の実施の形態の検波回路でも、入力信号の変調方式や波
形等の形態の相違に関係なく、入力信号の電力レベルに
応じた直流信号を得ることができる。
【００２８】なお、ダイオードＤ１は印加される電圧値
に応じて内部抵抗が変化するから、第２の実施の形態の
検波回路は、入力電圧があまり変化しない場合に有効で
ある。第２の実施の形態の検波回路は、第１の実施の形
態の検波回路に比べ、負荷部５からダイオード１個を削
減できる。
に応じて内部抵抗が変化するから、第２の実施の形態の
検波回路は、入力電圧があまり変化しない場合に有効で
ある。第２の実施の形態の検波回路は、第１の実施の形
態の検波回路に比べ、負荷部５からダイオード１個を削
減できる。
【００２９】つぎに、第３の実施の形態を説明する。図
５は第３の実施の形態を示す回路図である。図中、入力
端子６と出力端子７との間にコンデンサＣ２と整流部８
とが接続される。整流部８は、ダイオードＤ３と抵抗器
Ｒ４とが直列接続された第１の直列回路と、ダイオード
Ｄ４と抵抗器Ｒ５とが直列接続された第２の直列回路と
から構成される。第１の直列回路は、一端がコンデンサ
Ｃ２に接続され、他端が接地され、第２の直列回路は、
一端がコンデンサＣ２に接続され、他端が出力端子７に
接続される。
５は第３の実施の形態を示す回路図である。図中、入力
端子６と出力端子７との間にコンデンサＣ２と整流部８
とが接続される。整流部８は、ダイオードＤ３と抵抗器
Ｒ４とが直列接続された第１の直列回路と、ダイオード
Ｄ４と抵抗器Ｒ５とが直列接続された第２の直列回路と
から構成される。第１の直列回路は、一端がコンデンサ
Ｃ２に接続され、他端が接地され、第２の直列回路は、
一端がコンデンサＣ２に接続され、他端が出力端子７に
接続される。
【００３０】整流部８と出力端子７との接続点には、コ
ンデンサＣ３および負荷部９が接続され、両方とも他端
が接地される。負荷部９は、抵抗器Ｒ６とダイオードＤ
５とが直列接続された直列回路となっている。
ンデンサＣ３および負荷部９が接続され、両方とも他端
が接地される。負荷部９は、抵抗器Ｒ６とダイオードＤ
５とが直列接続された直列回路となっている。
【００３１】ここで、コンデンサＣ２、ダイオードＤ
３、および抵抗器Ｒ４による時定数と、コンデンサＣ
３、ダイオードＤ４、および抵抗器Ｒ５による時定数と
が同じ値になるように、各関連部品の値を設定する。ま
た、コンデンサＣ３、ダイオードＤ４、および抵抗器Ｒ
５による時定数とコンデンサＣ３、ダイオードＤ５、お
よび抵抗器Ｒ６による時定数とが同じ値になるように、
各関連部品の値を設定する。
３、および抵抗器Ｒ４による時定数と、コンデンサＣ
３、ダイオードＤ４、および抵抗器Ｒ５による時定数と
が同じ値になるように、各関連部品の値を設定する。ま
た、コンデンサＣ３、ダイオードＤ４、および抵抗器Ｒ
５による時定数とコンデンサＣ３、ダイオードＤ５、お
よび抵抗器Ｒ６による時定数とが同じ値になるように、
各関連部品の値を設定する。
【００３２】こうした構成において、入力された信号
が、まず、そのマイナス側振幅域において、整流部８の
ダイオードＤ３で整流され、コンデンサＣ２に蓄えられ
る。つぎに、プラス側振幅域において、入力された信号
が、コンデンサＣ２に蓄えられた電荷とともに、整流部
８のダイオードＤ４で整流され、コンデンサＣ３に蓄え
られる。ここで、コンデンサＣ２への充電時の時定数
（Ｒ４＋ＲD3）×Ｃ２と、コンデンサＣ３への充電時の
時定数（Ｒ５＋ＲD4）×Ｃ３とは同じになるように設定
されているので、充放電の速度に差が生じない。なお、
ＲD3およびＲD4は、ダイオードＤ３およびダイオードＤ
４の抵抗値を示す。
が、まず、そのマイナス側振幅域において、整流部８の
ダイオードＤ３で整流され、コンデンサＣ２に蓄えられ
る。つぎに、プラス側振幅域において、入力された信号
が、コンデンサＣ２に蓄えられた電荷とともに、整流部
８のダイオードＤ４で整流され、コンデンサＣ３に蓄え
られる。ここで、コンデンサＣ２への充電時の時定数
（Ｒ４＋ＲD3）×Ｃ２と、コンデンサＣ３への充電時の
時定数（Ｒ５＋ＲD4）×Ｃ３とは同じになるように設定
されているので、充放電の速度に差が生じない。なお、
ＲD3およびＲD4は、ダイオードＤ３およびダイオードＤ
４の抵抗値を示す。
【００３３】つぎに、マイナス側振幅域において、コン
デンサＣ３に蓄えられた電荷は負荷部９を通して放電さ
れる。このコンデンサＣ３の放電時の時定数（Ｒ６＋Ｒ
D5）×Ｃ３は、コンデンサＣ３への充電時の時定数（Ｒ
５＋ＲD4）×Ｃ３と同じに設定されている。したがっ
て、第２の実施の形態の検波回路でも、第１の実施の形
態と同様に、入力信号の変調方式や波形等の形態の相違
に関係なく、入力信号の電力レベルに応じた直流信号を
得ることができる。
デンサＣ３に蓄えられた電荷は負荷部９を通して放電さ
れる。このコンデンサＣ３の放電時の時定数（Ｒ６＋Ｒ
D5）×Ｃ３は、コンデンサＣ３への充電時の時定数（Ｒ
５＋ＲD4）×Ｃ３と同じに設定されている。したがっ
て、第２の実施の形態の検波回路でも、第１の実施の形
態と同様に、入力信号の変調方式や波形等の形態の相違
に関係なく、入力信号の電力レベルに応じた直流信号を
得ることができる。
【００３４】なお、ＲD5は、ダイオードＤ５の抵抗値を
示す。つぎに、第４の実施の形態を説明する。図６は第
４の実施の形態を示す回路図である。第４の実施の形態
の構成は、第３の実施の形態の構成と基本的には同じで
あるので、同一部分には同一符号を付してその説明を省
略し、相違する部分だけを説明する。
示す。つぎに、第４の実施の形態を説明する。図６は第
４の実施の形態を示す回路図である。第４の実施の形態
の構成は、第３の実施の形態の構成と基本的には同じで
あるので、同一部分には同一符号を付してその説明を省
略し、相違する部分だけを説明する。
【００３５】第４の実施の形態では、負荷部９を抵抗器
Ｒ７だけで構成する。抵抗器Ｒ７は、コンデンサＣ３、
ダイオードＤ４、および抵抗器Ｒ５による時定数とコン
デンサＣ３および抵抗器Ｒ７による時定数とが同じ値に
なるように、その値を設定される。
Ｒ７だけで構成する。抵抗器Ｒ７は、コンデンサＣ３、
ダイオードＤ４、および抵抗器Ｒ５による時定数とコン
デンサＣ３および抵抗器Ｒ７による時定数とが同じ値に
なるように、その値を設定される。
【００３６】これにより、コンデンサＣ３の充電時の時
定数（Ｒ５＋ＲD4）×Ｃ３と、コンデンサＣ３の放電時
の時定数Ｒ７×Ｃ３とは同じになる。したがって、第４
の実施の形態の検波回路でも、入力信号の変調方式や波
形等の形態の相違に関係なく、入力信号の電力レベルに
応じた直流信号を得ることができる。
定数（Ｒ５＋ＲD4）×Ｃ３と、コンデンサＣ３の放電時
の時定数Ｒ７×Ｃ３とは同じになる。したがって、第４
の実施の形態の検波回路でも、入力信号の変調方式や波
形等の形態の相違に関係なく、入力信号の電力レベルに
応じた直流信号を得ることができる。
【００３７】なお第４の実施の形態の検波回路でも、入
力電圧があまり変化しない場合に有効であり、第３の実
施の形態の検波回路に比べ、負荷部９からダイオード１
個を削減できる。
力電圧があまり変化しない場合に有効であり、第３の実
施の形態の検波回路に比べ、負荷部９からダイオード１
個を削減できる。
【００３８】なお、上述した各実施の形態の検波回路に
おいて、時定数を適当に選択して、エンベロープを得ら
れるようにすれば、これらの検波回路をＡＭ復調回路に
使用することも可能である。
おいて、時定数を適当に選択して、エンベロープを得ら
れるようにすれば、これらの検波回路をＡＭ復調回路に
使用することも可能である。
【００３９】
【発明の効果】以上説明したように本発明では、充放電
時の各時定数が等しくなるように構成した。これによ
り、入力信号の変調方式や波形の違いに起因する出力直
流信号の差が抑えられ、入力信号の電力レベルを正確に
表す出力直流信号が得られる。
時の各時定数が等しくなるように構成した。これによ
り、入力信号の変調方式や波形の違いに起因する出力直
流信号の差が抑えられ、入力信号の電力レベルを正確に
表す出力直流信号が得られる。
【図１】本発明の原理説明図である。
【図２】第１の実施の形態の詳しい構成を示す回路図で
ある。
ある。
【図３】（Ａ）は矩形波が入力した場合の出力直流信号
を示す図であり、（Ｂ）は（Ａ）と同一振幅、同一幅で
あり、パルス発生頻度の異なる矩形波が入力した場合の
出力直流信号を示す図である。
を示す図であり、（Ｂ）は（Ａ）と同一振幅、同一幅で
あり、パルス発生頻度の異なる矩形波が入力した場合の
出力直流信号を示す図である。
【図４】第２の実施の形態を示す回路図である。
【図５】第３の実施の形態を示す回路図である。
【図６】第４の実施の形態を示す回路図である。
【図７】従来の半波整流方式の検波回路を示す図であ
る。
る。
【図８】従来の倍電圧整流方式の検波回路を示す図であ
る。
る。
【図９】無変調の正弦波が半波整流方式の検波回路に入
力された場合の出力直流信号を示す図である。
力された場合の出力直流信号を示す図である。
【図１０】変調正弦波が半波整流方式の検波回路に入力
された場合の出力直流信号を示す図である。
された場合の出力直流信号を示す図である。
【図１１】（Ａ）は矩形波が半波整流方式の検波回路に
入力した場合の出力直流信号を示す図であり、（Ｂ）は
（Ａ）と同一振幅、同一幅であり、パルス発生頻度の異
なる矩形波が半波整流方式の検波回路に入力した場合の
出力直流信号を示す図である。
入力した場合の出力直流信号を示す図であり、（Ｂ）は
（Ａ）と同一振幅、同一幅であり、パルス発生頻度の異
なる矩形波が半波整流方式の検波回路に入力した場合の
出力直流信号を示す図である。
１ 入力端子 ２ 出力端子 ３ 整流部 ４ コンデンサ ５ 負荷部
Claims (11)
- 【請求項１】 入力信号電力に応じた直流信号を出力す
る検波回路において、 入力端子と出力端子との間に接続され、整流素子と抵抗
素子とから構成される整流部と、 一端が前記整流部と前記出力端子との接続点に接続さ
れ、他端が共通電位に接続されたコンデンサと、 前記コンデンサに並列に接続され、前記整流部とインピ
ーダンスが等しい負荷部と、 を有することを特徴とする検波回路。 - 【請求項２】 前記整流部は、ダイオードと抵抗器との
直列回路から成ることを特徴とする請求項１記載の検波
回路。 - 【請求項３】 前記負荷部は、抵抗器とダイオードとの
直列回路から成ることを特徴とする請求項１記載の検波
回路。 - 【請求項４】 前記負荷部は抵抗器から成ることを特徴
とする請求項１記載の検波回路。 - 【請求項５】 入力信号電力に応じた直流信号を出力す
る検波回路において、 一端が入力端子に接続された第１のコンデンサと、 一端が前記第１のコンデンサの他端に接続され、他端が
出力端子に接続され、少なくとも整流素子と抵抗素子と
から構成される整流部と、 一端が前記整流部と前記出力端子との接続点に接続さ
れ、他端が共通電位に接続された第２のコンデンサと、 前記第２のコンデンサに並列に接続され、前記整流部と
インピーダンスが等しい負荷部と、 を有することを特徴とする検波回路。 - 【請求項６】 前記整流部は、 一端が前記第１のコンデンサの他端に接続され、他端が
共通電位に接続され、第１のダイオードと第１の抵抗器
とが直列接続された第１の直列回路と、 一端が前記第１のコンデンサの他端に接続され、他端が
前記出力端子に接続され、第２のダイオードと第２の抵
抗器とが直列接続された第２の直列回路と、 から構成されることを特徴とする請求項５記載の検波回
路。 - 【請求項７】 前記第１のコンデンサ、前記第１のダイ
オード、および前記第１の抵抗器による第１の時定数
と、前記第２のコンデンサ、前記第２のダイオード、お
よび前記第２の抵抗器による第２の時定数とが同じ値に
設定されることを特徴とする請求項６記載の検波回路。 - 【請求項８】 前記負荷部は、第３の抵抗器と第３のダ
イオードとの直列回路から成ることを特徴とする請求項
６記載の検波回路。 - 【請求項９】 前記第２のコンデンサ、前記第２のダイ
オード、および前記第２の抵抗器による第２の時定数
と、前記第２のコンデンサ、前記第３のダイオード、お
よび前記第３の抵抗器による第３の時定数とが同じ値に
設定されることを特徴とする請求項８記載の検波回路。 - 【請求項１０】 前記負荷部は第４の抵抗器から成るこ
とを特徴とする請求項６記載の検波回路。 - 【請求項１１】 前記第２のコンデンサ、前記第２のダ
イオード、および前記第２の抵抗器による第２の時定数
と、前記第２のコンデンサおよび前記第４の抵抗器によ
る第４の時定数とが同じ値に設定されることを特徴とす
る請求項１０記載の検波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7315173A JPH09162644A (ja) | 1995-12-04 | 1995-12-04 | 検波回路 |
| US08/675,601 US5804993A (en) | 1995-12-04 | 1996-07-03 | Detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7315173A JPH09162644A (ja) | 1995-12-04 | 1995-12-04 | 検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162644A true JPH09162644A (ja) | 1997-06-20 |
Family
ID=18062304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7315173A Pending JPH09162644A (ja) | 1995-12-04 | 1995-12-04 | 検波回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5804993A (ja) |
| JP (1) | JPH09162644A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002520978A (ja) * | 1998-07-14 | 2002-07-09 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 補助直流電圧発生回路 |
| US7873139B2 (en) | 2008-03-31 | 2011-01-18 | Nec Corporation | Signal processing device |
| JP2013126187A (ja) * | 2011-12-15 | 2013-06-24 | Samsung Electro-Mechanics Co Ltd | 電力検波回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL128944A (en) * | 1996-09-20 | 2003-01-12 | Tadao Ohnaka | Multiple signal processing unit for utility wiring by receiver/lan and utility wiring system by receiver/lan |
| DE19913338B4 (de) * | 1999-03-24 | 2005-07-14 | Rohde & Schwarz Gmbh & Co. Kg | Ein- oder Mehrweg-HF-Diodengleichrichterschaltung |
| US7049855B2 (en) * | 2001-06-28 | 2006-05-23 | Intel Corporation | Area efficient waveform evaluation and DC offset cancellation circuits |
| JP4267983B2 (ja) * | 2002-09-25 | 2009-05-27 | 株式会社豊田中央研究所 | 起動信号出力回路 |
| US6762627B1 (en) * | 2003-03-31 | 2004-07-13 | Micrel, Incorporated | Switched capacitor peak detector with variable time constant asymmetrical filtering |
| US7061278B1 (en) * | 2004-03-03 | 2006-06-13 | Atheros Communications, Inc. | Differential narrowband peak detector |
| US8155018B2 (en) * | 2004-03-03 | 2012-04-10 | Qualcomm Atheros, Inc. | Implementing location awareness in WLAN devices |
| RU2561029C1 (ru) * | 2011-06-27 | 2015-08-20 | Хьюлетт-Паккард Дивелопмент Компани, Л.П. | Датчик уровня чернил и относящиеся к нему способы |
| TW201506414A (zh) * | 2013-08-06 | 2015-02-16 | Maxi Amp Inc | 用於通訊系統之功率偵測電路裝置 |
| CN111665391B (zh) * | 2019-03-08 | 2022-11-25 | 杭州海康威视数字技术股份有限公司 | 功率等级检测装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3020420A (en) * | 1959-06-24 | 1962-02-06 | Gen Electric | Limiter circuit employing shunt diode means to sweep out distributed capacitance in the non-conducting state |
| US3611164A (en) * | 1969-12-23 | 1971-10-05 | American Optical Corp | Absolute magnitude peak detector |
| US3748492A (en) * | 1972-05-25 | 1973-07-24 | Massachusetts Inst Technology | Light-triggered electric power source |
| FR2212948A5 (ja) * | 1972-12-29 | 1974-07-26 | Cit Alcatel | |
| JPS59103412A (ja) * | 1982-12-06 | 1984-06-14 | Nec Corp | Ａｇｃ用レベル検出回路 |
| US4605864A (en) * | 1985-01-04 | 1986-08-12 | Advanced Micro Devices, Inc. | AFL (advanced fast logic) line driver circuit |
-
1995
- 1995-12-04 JP JP7315173A patent/JPH09162644A/ja active Pending
-
1996
- 1996-07-03 US US08/675,601 patent/US5804993A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002520978A (ja) * | 1998-07-14 | 2002-07-09 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 補助直流電圧発生回路 |
| US7873139B2 (en) | 2008-03-31 | 2011-01-18 | Nec Corporation | Signal processing device |
| JP2013126187A (ja) * | 2011-12-15 | 2013-06-24 | Samsung Electro-Mechanics Co Ltd | 電力検波回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5804993A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09162644A (ja) | 検波回路 | |
| US5633579A (en) | Boost converter using an energy reproducing snubber circuit | |
| US6031419A (en) | Demodulator for contactless chip card | |
| US6603671B2 (en) | Synchronized rectifier voltage step down DC-DC converter and control circuit therefor | |
| US4188586A (en) | Demodulator circuit for chopper amplifier | |
| US5880943A (en) | Snubber circuit for a switching power source | |
| US4240134A (en) | Switching regulator | |
| JP2597342B2 (ja) | コンパレータ回路 | |
| JP4572777B2 (ja) | 車載対地絶縁回路の漏電検出装置 | |
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JP2001016848A (ja) | スイッチング電源装置 | |
| JP2758712B2 (ja) | 無線選択呼び出し受信機 | |
| US7308239B2 (en) | Receiver for receiving amplitude shift keying signal | |
| US4289981A (en) | Pulsive component detecting apparatus | |
| US4020409A (en) | Rectifying and smoothing circuit | |
| JP3182164B2 (ja) | パルス復調回路 | |
| JP2772553B2 (ja) | 直列共振形コンバータ | |
| US4487059A (en) | Circuit for producing pulses indicative of speed from a rotary generator without timing shift | |
| JPS62281769A (ja) | 定電流大電力用トランジスタ・インバータ | |
| JP2817193B2 (ja) | ホールド回路 | |
| KR100215472B1 (ko) | 능동형 위상동기루프회로 | |
| JP2806519B2 (ja) | 信号検出回路 | |
| JP2626102B2 (ja) | Ｆｍ復調器 | |
| JPH0113488Y2 (ja) | ||
| JPH02136072A (ja) | パルス幅変調形インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020604 |