JPH09163247A - 昇圧回路、これを搭載した固体撮像装置並びにこれを用いたバーコードリーダ及びカメラ - Google Patents
昇圧回路、これを搭載した固体撮像装置並びにこれを用いたバーコードリーダ及びカメラInfo
- Publication number
- JPH09163247A JPH09163247A JP32296495A JP32296495A JPH09163247A JP H09163247 A JPH09163247 A JP H09163247A JP 32296495 A JP32296495 A JP 32296495A JP 32296495 A JP32296495 A JP 32296495A JP H09163247 A JPH09163247 A JP H09163247A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output voltage
- voltage
- potential
- boosted output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Dc-Dc Converters (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Read Only Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 電源電圧やクロック周波数の変動時に、昇圧
出力電圧が大きく変動していた。 【解決手段】 昇圧出力電圧Ｖｏｕｔを利用する部分の
ポテンシャルをポテンシャル検出回路２で検出し、その
検出電圧とレベルシフタ４で所定のレベルだけレベルシ
フトされた昇圧出力電圧Ｖｏｕｔとをコンパレータ３で
比較し、その比較出力に基づいてクロック駆動型昇圧部
１の初段のＭＯＳトランジスタのゲート電圧又はクロッ
クパルスの振幅を制御する。
出力電圧が大きく変動していた。 【解決手段】 昇圧出力電圧Ｖｏｕｔを利用する部分の
ポテンシャルをポテンシャル検出回路２で検出し、その
検出電圧とレベルシフタ４で所定のレベルだけレベルシ
フトされた昇圧出力電圧Ｖｏｕｔとをコンパレータ３で
比較し、その比較出力に基づいてクロック駆動型昇圧部
１の初段のＭＯＳトランジスタのゲート電圧又はクロッ
クパルスの振幅を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧回路、これを
搭載した固体撮像装置並びにこれを用いたバーコードリ
ーダ及びカメラに関し、特にクロック駆動型の昇圧回
路、これを搭載した固体撮像装置並びにこれを用いたバ
ッテリ駆動型のバーコードリーダ及びカメラに関する。
搭載した固体撮像装置並びにこれを用いたバーコードリ
ーダ及びカメラに関し、特にクロック駆動型の昇圧回
路、これを搭載した固体撮像装置並びにこれを用いたバ
ッテリ駆動型のバーコードリーダ及びカメラに関する。
【０００２】
【従来の技術】クロック駆動型の昇圧回路の従来例を図
１８に示す。同図において、電源１０１の正極側と回路
出力端子１０２との間には、ゲート及びドレインが共通
接続されたいわゆるダイオード接続のＮチャネル形ＭＯ
ＳＦＥＴ（以下、単にＮＭＯＳトランジスタと称する）
Ｍ１０ｎが、電源１０１側から回路出力端子１０２側に
向けて順方向に例えば３段直列に接続されている。
１８に示す。同図において、電源１０１の正極側と回路
出力端子１０２との間には、ゲート及びドレインが共通
接続されたいわゆるダイオード接続のＮチャネル形ＭＯ
ＳＦＥＴ（以下、単にＮＭＯＳトランジスタと称する）
Ｍ１０ｎが、電源１０１側から回路出力端子１０２側に
向けて順方向に例えば３段直列に接続されている。
【０００３】１段目のＮＭＯＳトランジスタＭ１０１の
出力端Ｎ１１には、３段のインバータ１０３，１０４，
１０５で順に反転されて供給されるクロックパルスφ１
がコンデンサＣ１を介して印加される。一方、２段目の
ＮＭＯＳトランジスタＭ１０２の出力端Ｎ１２には、４
段のインバータ１０３，１０４，１０６，１０７で順に
反転されて供給されるクロックパルスφ２がコンデンサ
Ｃ２を介して印加される。なお、クロックパルスφ１と
クロックパルスφ２とは互いに逆相となっている。３段
目のＮＭＯＳトランジスタＭ１０３の出力端Ｎ１３（回
路出力端子１０２）とグランド間には、負荷コンデンサ
ＣＬが接続されている。
出力端Ｎ１１には、３段のインバータ１０３，１０４，
１０５で順に反転されて供給されるクロックパルスφ１
がコンデンサＣ１を介して印加される。一方、２段目の
ＮＭＯＳトランジスタＭ１０２の出力端Ｎ１２には、４
段のインバータ１０３，１０４，１０６，１０７で順に
反転されて供給されるクロックパルスφ２がコンデンサ
Ｃ２を介して印加される。なお、クロックパルスφ１と
クロックパルスφ２とは互いに逆相となっている。３段
目のＮＭＯＳトランジスタＭ１０３の出力端Ｎ１３（回
路出力端子１０２）とグランド間には、負荷コンデンサ
ＣＬが接続されている。
【０００４】次に、上記構成の従来の昇圧回路の定常状
態での昇圧動作について、図１９のタイミング波形図を
参照しつつ説明する。先ず、クロックパルスφ１が
“Ｌ”レベルのときは、ＮＭＯＳトランジスタＭ１１の
ゲート及びドレインが電源１０１の正極側に接続されて
いることから、その出力端Ｎ１１の電圧Ｖ１１は電源電
圧ＶｄｄよりもＶｘ11だけ低くなっている。ここで、Ｖ
ｘ11はＮＭＯＳトランジスタＭ１０１の閾値電圧Ｖｔｈ
に起因する電圧降下分である。
態での昇圧動作について、図１９のタイミング波形図を
参照しつつ説明する。先ず、クロックパルスφ１が
“Ｌ”レベルのときは、ＮＭＯＳトランジスタＭ１１の
ゲート及びドレインが電源１０１の正極側に接続されて
いることから、その出力端Ｎ１１の電圧Ｖ１１は電源電
圧ＶｄｄよりもＶｘ11だけ低くなっている。ここで、Ｖ
ｘ11はＮＭＯＳトランジスタＭ１０１の閾値電圧Ｖｔｈ
に起因する電圧降下分である。
【０００５】この状態において、コンデンサＣ１を介し
てクロックパルスφ１が入力されると、そのクロックパ
ルスφ１の波高値分だけＮＭＯＳトランジスタＭ１０１
の出力端Ｎ１１の電圧Ｖ１１が昇圧される。一方、クロ
ックパルスφ２はクロックパルスφ１と逆相であること
から、クロックパルスφ２が“Ｌ”レベルのときは、Ｎ
ＭＯＳトランジスタＭ１０２の出力端Ｎ１２の電圧Ｖ１
２は、出力端Ｎ１１の電圧Ｖ１１よりもＶｘ12だけ低く
なっている。ここで、Ｖｘ12はＮＭＯＳトランジスタＭ
１０２の閾値電圧Ｖｔｈに起因する電圧降下分である。
てクロックパルスφ１が入力されると、そのクロックパ
ルスφ１の波高値分だけＮＭＯＳトランジスタＭ１０１
の出力端Ｎ１１の電圧Ｖ１１が昇圧される。一方、クロ
ックパルスφ２はクロックパルスφ１と逆相であること
から、クロックパルスφ２が“Ｌ”レベルのときは、Ｎ
ＭＯＳトランジスタＭ１０２の出力端Ｎ１２の電圧Ｖ１
２は、出力端Ｎ１１の電圧Ｖ１１よりもＶｘ12だけ低く
なっている。ここで、Ｖｘ12はＮＭＯＳトランジスタＭ
１０２の閾値電圧Ｖｔｈに起因する電圧降下分である。
【０００６】この状態において、コンデンサＣ２を介し
てクロックパルスφ２が入力されると、そのクロックパ
ルスφ２の波高値分だけＮＭＯＳトランジスタＭ１０２
の出力端Ｎ１２の電圧Ｖ１２が昇圧される。この出力端
Ｎ１２の電圧Ｖ１２は、ＮＭＯＳトランジスタＭ１０３
及び負荷コンデンサＣＬによって平滑化され、回路出力
端子１０２から昇圧出力電圧Ｖｏｕｔとして導出され
る。なお、この昇圧出力電圧Ｖｏｕｔは、出力端Ｎ１２
の電圧Ｖ１２よりもＶｘ13だけ低くなっている。ここ
で、Ｖｘ13はＮＭＯＳトランジスタＭ１０３の閾値電圧
Ｖｔｈに起因する電圧降下分である。
てクロックパルスφ２が入力されると、そのクロックパ
ルスφ２の波高値分だけＮＭＯＳトランジスタＭ１０２
の出力端Ｎ１２の電圧Ｖ１２が昇圧される。この出力端
Ｎ１２の電圧Ｖ１２は、ＮＭＯＳトランジスタＭ１０３
及び負荷コンデンサＣＬによって平滑化され、回路出力
端子１０２から昇圧出力電圧Ｖｏｕｔとして導出され
る。なお、この昇圧出力電圧Ｖｏｕｔは、出力端Ｎ１２
の電圧Ｖ１２よりもＶｘ13だけ低くなっている。ここ
で、Ｖｘ13はＮＭＯＳトランジスタＭ１０３の閾値電圧
Ｖｔｈに起因する電圧降下分である。
【０００７】上述したことから明らかなように、クロッ
ク駆動型の昇圧回路においては、クロックパルスφ１，
φ２の波高値をＶｗとすると、電源電圧Ｖｄｄに対して
各段毎に（Ｖｗ−Ｖｘ1n）分ずつ順に昇圧されることに
より、昇圧出力電圧Ｖｏｕｔが得られることになる。な
お、Ｖｘ1nはＭＯＳトランジスタの閾値電圧Ｖｔｈに起
因する電圧降下分であることから、閾値電圧Ｖｔｈが大
きなエンハンスメント型ＭＯＳトランジスタを用いる
と、この電圧降下分Ｖｘ1nが大きくなる。
ク駆動型の昇圧回路においては、クロックパルスφ１，
φ２の波高値をＶｗとすると、電源電圧Ｖｄｄに対して
各段毎に（Ｖｗ−Ｖｘ1n）分ずつ順に昇圧されることに
より、昇圧出力電圧Ｖｏｕｔが得られることになる。な
お、Ｖｘ1nはＭＯＳトランジスタの閾値電圧Ｖｔｈに起
因する電圧降下分であることから、閾値電圧Ｖｔｈが大
きなエンハンスメント型ＭＯＳトランジスタを用いる
と、この電圧降下分Ｖｘ1nが大きくなる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記構
成の従来の昇圧回路では、電源電圧Ｖｄｄが変化したと
き、それに応じてクロックパルスφ１，φ２の振幅も変
化することになるため、昇圧出力電圧Ｖｏｕｔが大きく
変動するという問題点があった。すなわち、図１８に示
した３倍昇圧の昇圧回路の場合を例にとると、図２０に
示すように、電源電圧ＶｄｄがΔＶｄｄだけ高くなる
と、クロックパルスφ１，φ２の各振幅もほぼΔＶｄｄ
だけ大きくなるため、昇圧出力電圧Ｖｏｕｔの変動分Δ
Ｖｏｕｔは、約３×ΔＶｄｄとなる。このように、電源
電圧Ｖｄｄの変動に伴ってその変動分ΔＶｄｄのほぼ昇
圧倍数倍だけ昇圧出力電圧Ｖｏｕｔが大きく変動する
と、この昇圧回路の昇圧出力電圧Ｖｏｕｔにて動作して
いるデバイスや回路の特性に悪影響が発生することにな
る。
成の従来の昇圧回路では、電源電圧Ｖｄｄが変化したと
き、それに応じてクロックパルスφ１，φ２の振幅も変
化することになるため、昇圧出力電圧Ｖｏｕｔが大きく
変動するという問題点があった。すなわち、図１８に示
した３倍昇圧の昇圧回路の場合を例にとると、図２０に
示すように、電源電圧ＶｄｄがΔＶｄｄだけ高くなる
と、クロックパルスφ１，φ２の各振幅もほぼΔＶｄｄ
だけ大きくなるため、昇圧出力電圧Ｖｏｕｔの変動分Δ
Ｖｏｕｔは、約３×ΔＶｄｄとなる。このように、電源
電圧Ｖｄｄの変動に伴ってその変動分ΔＶｄｄのほぼ昇
圧倍数倍だけ昇圧出力電圧Ｖｏｕｔが大きく変動する
と、この昇圧回路の昇圧出力電圧Ｖｏｕｔにて動作して
いるデバイスや回路の特性に悪影響が発生することにな
る。
【０００９】さらにもう１つの問題点として、昇圧出力
電圧Ｖｏｕｔがクロック周波数依存性を持つ点が挙げら
れる。すなわち、図２１に示すように、クロック周波数
が高くなると、昇圧出力電圧Ｖｏｕｔは大きくなる（＝
負荷電流が小さい場合の正規の昇圧値に近づく）。図２
２に、クロック周波数変化時のタイミング波形を示す。
この周波数依存は、昇圧回路の電流容量に対して負荷側
での消費電流が大きい場合、あるいは同等の場合に起こ
る。この電流容量は、クロック周波数を高くしたり、Ｍ
ＯＳトランジスタのチャネル幅を大きくする（相互コン
ダクタンスｇmを上げる）ことにより、大きくすること
ができる。したがって、負荷側での消費電流に対し十分
余裕を持った昇圧回路の構成にすれば、クロック周波数
依存は起こらない。
電圧Ｖｏｕｔがクロック周波数依存性を持つ点が挙げら
れる。すなわち、図２１に示すように、クロック周波数
が高くなると、昇圧出力電圧Ｖｏｕｔは大きくなる（＝
負荷電流が小さい場合の正規の昇圧値に近づく）。図２
２に、クロック周波数変化時のタイミング波形を示す。
この周波数依存は、昇圧回路の電流容量に対して負荷側
での消費電流が大きい場合、あるいは同等の場合に起こ
る。この電流容量は、クロック周波数を高くしたり、Ｍ
ＯＳトランジスタのチャネル幅を大きくする（相互コン
ダクタンスｇmを上げる）ことにより、大きくすること
ができる。したがって、負荷側での消費電流に対し十分
余裕を持った昇圧回路の構成にすれば、クロック周波数
依存は起こらない。
【００１０】しかしながら、そうするためには、この昇
圧回路を構成しているＭＯＳトランジスタやコンデンサ
等の回路素子を大きくする必要があるため、この昇圧回
路を例えばＣＣＤリニアセンサに用いることを考える
と、ＣＣＤリニアセンサのセンサ列や電荷転送レジスタ
等と同一の基板（チップ）上に作製する、即ちオンチッ
プ化することが困難な場合も出てくる。
圧回路を構成しているＭＯＳトランジスタやコンデンサ
等の回路素子を大きくする必要があるため、この昇圧回
路を例えばＣＣＤリニアセンサに用いることを考える
と、ＣＣＤリニアセンサのセンサ列や電荷転送レジスタ
等と同一の基板（チップ）上に作製する、即ちオンチッ
プ化することが困難な場合も出てくる。
【００１１】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、ＭＯＳトランジスタ
やコンデンサ等の回路素子を大きくすることなく、電源
電圧やクロック周波数の変動時にも安定した昇圧出力電
圧を得ることが可能な昇圧回路、これを搭載した固体撮
像装置並びにこれを用いたバーコードリーダ及びカメラ
を提供することにある。
であり、その目的とするところは、ＭＯＳトランジスタ
やコンデンサ等の回路素子を大きくすることなく、電源
電圧やクロック周波数の変動時にも安定した昇圧出力電
圧を得ることが可能な昇圧回路、これを搭載した固体撮
像装置並びにこれを用いたバーコードリーダ及びカメラ
を提供することにある。
【００１２】
【課題を解決するための手段】本発明による昇圧回路
は、電源と回路出力端子との間に、電源側から回路出力
端子側に向けて一方向性素子が順方向に複数段直列に接
続され、かつ各段間にコンデンサを介してクロックパル
スが印加される構成の昇圧回路であって、複数段の一方
向性素子の少なくとも１段目がＭＯＳトランジスタから
なり、このＭＯＳトランジスタのゲート電圧を制御する
制御回路を備えた構成となっている。
は、電源と回路出力端子との間に、電源側から回路出力
端子側に向けて一方向性素子が順方向に複数段直列に接
続され、かつ各段間にコンデンサを介してクロックパル
スが印加される構成の昇圧回路であって、複数段の一方
向性素子の少なくとも１段目がＭＯＳトランジスタから
なり、このＭＯＳトランジスタのゲート電圧を制御する
制御回路を備えた構成となっている。
【００１３】上記構成の昇圧回路において、複数段の一
方向性素子の少なくとも１段目をＭＯＳトランジスタで
構成し、このＭＯＳトランジスタのゲート電圧を制御す
ることで、昇圧出力電圧はそのゲート電圧に応じて変化
する。したがって、電源電圧の変動時やクロック周波数
の変動時にそのゲート電圧を適宜コントロールすること
で、安定した昇圧出力電圧が得られる。
方向性素子の少なくとも１段目をＭＯＳトランジスタで
構成し、このＭＯＳトランジスタのゲート電圧を制御す
ることで、昇圧出力電圧はそのゲート電圧に応じて変化
する。したがって、電源電圧の変動時やクロック周波数
の変動時にそのゲート電圧を適宜コントロールすること
で、安定した昇圧出力電圧が得られる。
【００１４】本発明による他の昇圧回路は、電源と回路
出力端子との間に、電源側から回路出力端子側に向けて
一方向性素子が順方向に複数段直列に接続され、かつ各
段間にコンデンサを介してクロックパルスが印加される
構成の昇圧回路であって、クロックパルスの振幅を制御
する制御回路を備えた構成となっている。
出力端子との間に、電源側から回路出力端子側に向けて
一方向性素子が順方向に複数段直列に接続され、かつ各
段間にコンデンサを介してクロックパルスが印加される
構成の昇圧回路であって、クロックパルスの振幅を制御
する制御回路を備えた構成となっている。
【００１５】上記構成の昇圧回路において、クロックパ
ルスの振幅を制御することで、昇圧出力電圧はその振幅
に応じて変化する。したがって、電源電圧の変動時やク
ロック周波数の変動時にクロックパルスの振幅を適宜コ
ントロールすることで、安定した昇圧出力電圧が得られ
る。
ルスの振幅を制御することで、昇圧出力電圧はその振幅
に応じて変化する。したがって、電源電圧の変動時やク
ロック周波数の変動時にクロックパルスの振幅を適宜コ
ントロールすることで、安定した昇圧出力電圧が得られ
る。
【００１６】本発明による固体撮像装置は、電源と回路
出力端子との間に、電源側から回路出力端子側に向けて
一方向性素子が順方向に複数段直列に接続され、かつ各
段間にコンデンサを介してクロックパルスが印加される
構成の昇圧回路を搭載し、この昇圧回路がその昇圧出力
電圧を利用する部分のポテンシャルに基づいて該昇圧出
力電圧を制御する制御回路を有する構成となっている。
出力端子との間に、電源側から回路出力端子側に向けて
一方向性素子が順方向に複数段直列に接続され、かつ各
段間にコンデンサを介してクロックパルスが印加される
構成の昇圧回路を搭載し、この昇圧回路がその昇圧出力
電圧を利用する部分のポテンシャルに基づいて該昇圧出
力電圧を制御する制御回路を有する構成となっている。
【００１７】上記構成の固体撮像装置において、搭載し
た昇圧回路は、昇圧出力電圧を利用する部分のポテンシ
ャルに基づいて該昇圧出力電圧を制御可能であることか
ら、当該ポテンシャルに追従した形で動作する。その結
果、電源電圧が変動したり、クロック周波数が変動して
も、その影響を受けることなく安定した昇圧出力電圧が
得られる。しかも、昇圧出力電圧を利用する部分のポテ
ンシャルのバラツキに対しても、必要な電圧値の昇圧出
力電圧が得られる。
た昇圧回路は、昇圧出力電圧を利用する部分のポテンシ
ャルに基づいて該昇圧出力電圧を制御可能であることか
ら、当該ポテンシャルに追従した形で動作する。その結
果、電源電圧が変動したり、クロック周波数が変動して
も、その影響を受けることなく安定した昇圧出力電圧が
得られる。しかも、昇圧出力電圧を利用する部分のポテ
ンシャルのバラツキに対しても、必要な電圧値の昇圧出
力電圧が得られる。
【００１８】本発明によるバーコードリーダは、上記構
成の昇圧回路を搭載した固体撮像装置を、バーコードを
読み取るイメージセンサとして用いた構成となってい
る。また、本発明によるカメラは、上記構成の昇圧回路
を搭載した固体撮像装置を、オートフォーカスセンサと
して用いた構成となっている。
成の昇圧回路を搭載した固体撮像装置を、バーコードを
読み取るイメージセンサとして用いた構成となってい
る。また、本発明によるカメラは、上記構成の昇圧回路
を搭載した固体撮像装置を、オートフォーカスセンサと
して用いた構成となっている。
【００１９】上記構成のバーコードリーダ及びカメラに
おいては、固体撮像装置に搭載された昇圧回路が、電源
電圧の変動時やクロック周波数の変動時にもほぼ安定し
た昇圧出力電圧を得ることができ、しかもこの昇圧出力
電圧を使用する部分のポテンシャルのバラツキにも強い
ものとなることから、バッテリなど低電圧の電源でも十
分に動作できる。
おいては、固体撮像装置に搭載された昇圧回路が、電源
電圧の変動時やクロック周波数の変動時にもほぼ安定し
た昇圧出力電圧を得ることができ、しかもこの昇圧出力
電圧を使用する部分のポテンシャルのバラツキにも強い
ものとなることから、バッテリなど低電圧の電源でも十
分に動作できる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。
て図面を参照しつつ詳細に説明する。
【００２１】図１は、本発明の一実施形態を示すブロッ
ク図である。図１において、本実施形態に係る昇圧回路
の主要部として、外部から昇圧出力電圧Ｖｏｕｔをコン
トロール可能な構成の昇圧部１が設けられている。この
昇圧部１の具体的な回路構成の一例を図２に示す。図２
において、電源入力端子１１と回路出力端子１２との間
には、例えば３個のＭＯＳトランジスタＭ１，Ｍ２，Ｍ
３が電源入力端子１１から回路出力端子１２に向けて直
列に接続されている。
ク図である。図１において、本実施形態に係る昇圧回路
の主要部として、外部から昇圧出力電圧Ｖｏｕｔをコン
トロール可能な構成の昇圧部１が設けられている。この
昇圧部１の具体的な回路構成の一例を図２に示す。図２
において、電源入力端子１１と回路出力端子１２との間
には、例えば３個のＭＯＳトランジスタＭ１，Ｍ２，Ｍ
３が電源入力端子１１から回路出力端子１２に向けて直
列に接続されている。
【００２２】すなわち、１段目のＭＯＳトランジスタＭ
１のドレインが電源入力端子１１に接続され、ゲートが
コントロール端子１３に接続されている。そして、２段
目のＮＭＯＳトランジスタＭ２のゲート及びドレインが
１段目のＮＭＯＳトランジスタＭ１のソースに接続さ
れ、３段目のＮＭＯＳトランジスタＭ３のゲート及びド
レインが２段目のＮＭＯＳトランジスタＭ２のソースに
接続され、３段目のＮＭＯＳトランジスタＭ３のソース
が回路出力端子２に接続されている。また、回路出力端
子１２とグランド間には、負荷コンデンサＣＬが接続さ
れている。
１のドレインが電源入力端子１１に接続され、ゲートが
コントロール端子１３に接続されている。そして、２段
目のＮＭＯＳトランジスタＭ２のゲート及びドレインが
１段目のＮＭＯＳトランジスタＭ１のソースに接続さ
れ、３段目のＮＭＯＳトランジスタＭ３のゲート及びド
レインが２段目のＮＭＯＳトランジスタＭ２のソースに
接続され、３段目のＮＭＯＳトランジスタＭ３のソース
が回路出力端子２に接続されている。また、回路出力端
子１２とグランド間には、負荷コンデンサＣＬが接続さ
れている。
【００２３】１段目のＮＭＯＳトランジスタＭ１の出力
端（ソース）Ｎ１には、インバータ１４，１５，１６で
順に反転されて供給されるクロックパルスφ１がコンデ
ンサＣ１を介して印加される。一方、２段目のＮＭＯＳ
トランジスタＭ２の出力端（ソース）Ｎ２には、インバ
ータ１４，１７，１８で順に反転されて供給されるクロ
ックパルスφ２がコンデンサＣ２を介して印加される。
なお、クロックパルスφ１とクロックパルスφ２とは互
いに逆相となっている。
端（ソース）Ｎ１には、インバータ１４，１５，１６で
順に反転されて供給されるクロックパルスφ１がコンデ
ンサＣ１を介して印加される。一方、２段目のＮＭＯＳ
トランジスタＭ２の出力端（ソース）Ｎ２には、インバ
ータ１４，１７，１８で順に反転されて供給されるクロ
ックパルスφ２がコンデンサＣ２を介して印加される。
なお、クロックパルスφ１とクロックパルスφ２とは互
いに逆相となっている。
【００２４】上記構成の昇圧部１において、コントロー
ル端子１３に電源電圧Ｖｄｄを印加する場合には、図１
８の従来回路と同じ３倍昇圧の昇圧回路となるが、コン
トロール端子１３に印加する電圧Ｖｆｂを変えて初段の
ＭＯＳトランジスタＭ１のゲート電圧をコントロールす
ることにより、昇圧出力電圧Ｖｏｕｔを変えることがで
きる。したがって、電源電圧Ｖｄｄの変動時やクロック
パルスφ１，φ２の周波数の変動時にコントロール端子
１３に印加するコントロール電圧Ｖｆｂを適宜変えるこ
とにより、安定した昇圧出力電圧Ｖｏｕｔを得ることが
可能となる。
ル端子１３に電源電圧Ｖｄｄを印加する場合には、図１
８の従来回路と同じ３倍昇圧の昇圧回路となるが、コン
トロール端子１３に印加する電圧Ｖｆｂを変えて初段の
ＭＯＳトランジスタＭ１のゲート電圧をコントロールす
ることにより、昇圧出力電圧Ｖｏｕｔを変えることがで
きる。したがって、電源電圧Ｖｄｄの変動時やクロック
パルスφ１，φ２の周波数の変動時にコントロール端子
１３に印加するコントロール電圧Ｖｆｂを適宜変えるこ
とにより、安定した昇圧出力電圧Ｖｏｕｔを得ることが
可能となる。
【００２５】図３に、昇圧出力電圧Ｖｏｕｔの初段ＭＯ
ＳトランジスタＭ１のゲート電圧、即ちコントロール電
圧Ｖｆｂに対する依存性を示す。一例として、コントロ
ール電圧Ｖｆｂを０Ｖ〜５Ｖに変化させた場合に、昇圧
出力電圧Ｖｏｕｔが８Ｖ〜１２Ｖの範囲でリニアに変化
する。
ＳトランジスタＭ１のゲート電圧、即ちコントロール電
圧Ｖｆｂに対する依存性を示す。一例として、コントロ
ール電圧Ｖｆｂを０Ｖ〜５Ｖに変化させた場合に、昇圧
出力電圧Ｖｏｕｔが８Ｖ〜１２Ｖの範囲でリニアに変化
する。
【００２６】なお、本実施形態では、コントロール電圧
Ｖｆｂによって初段ＭＯＳトランジスタＭ１のゲート電
圧を変えるとしたが、各段間にＭＯＳトランジスタを挿
入して、そのＭＯＳトランジスタのゲート電圧をコント
ロール電圧Ｖｆｂに応じて制御するようにすることも可
能である。また、図４に示すように、初段ＭＯＳトラン
ジスタＭ１をダイオード接続にするとともに、クロック
パルスφ１，φ２の少なくとも一方の振幅を制御する振
幅制御回路５を設け、コントロール電圧Ｖｆｂによって
クロックパルスφ１，φ２の少なくとも一方の振幅を変
えることによっても、昇圧出力電圧Ｖｏｕｔをコントロ
ールすることができる。また、コントロール電圧Ｖｆｂ
によって初段ＭＯＳトランジスタＭ１のゲート電圧とク
ロックパルスφ１，φ２の振幅の双方を並行して変える
ようにすることも可能である。
Ｖｆｂによって初段ＭＯＳトランジスタＭ１のゲート電
圧を変えるとしたが、各段間にＭＯＳトランジスタを挿
入して、そのＭＯＳトランジスタのゲート電圧をコント
ロール電圧Ｖｆｂに応じて制御するようにすることも可
能である。また、図４に示すように、初段ＭＯＳトラン
ジスタＭ１をダイオード接続にするとともに、クロック
パルスφ１，φ２の少なくとも一方の振幅を制御する振
幅制御回路５を設け、コントロール電圧Ｖｆｂによって
クロックパルスφ１，φ２の少なくとも一方の振幅を変
えることによっても、昇圧出力電圧Ｖｏｕｔをコントロ
ールすることができる。また、コントロール電圧Ｖｆｂ
によって初段ＭＯＳトランジスタＭ１のゲート電圧とク
ロックパルスφ１，φ２の振幅の双方を並行して変える
ようにすることも可能である。
【００２７】また、本実施形態では、図２の回路図にお
いて、２段目，３段目の一方向性素子として、ダイオー
ド接続のＭＯＳトランジスタＭ２，Ｍ３を用いたが、Ｍ
ＯＳトランジスタＭ２，Ｍ３に変えてダイオード素子そ
のものを用いても良く、同様の作用効果を奏する。な
お、図４の回路図においても、２段目，３段目のダイオ
ード接続のＭＯＳトランジスタＭ２，Ｍ３と同様に、初
段のダイオード接続のＭＯＳトランジスタＭ１について
もダイオード素子に置換可能であることは勿論である。
いて、２段目，３段目の一方向性素子として、ダイオー
ド接続のＭＯＳトランジスタＭ２，Ｍ３を用いたが、Ｍ
ＯＳトランジスタＭ２，Ｍ３に変えてダイオード素子そ
のものを用いても良く、同様の作用効果を奏する。な
お、図４の回路図においても、２段目，３段目のダイオ
ード接続のＭＯＳトランジスタＭ２，Ｍ３と同様に、初
段のダイオード接続のＭＯＳトランジスタＭ１について
もダイオード素子に置換可能であることは勿論である。
【００２８】再び図１において、ポテンシャル検出回路
２は、昇圧出力電圧Ｖｏｕｔを利用する部分のポテンシ
ャルを検出するためのものである。このポテンシャル検
出回路２の検出電圧はコンパレータ３の非反転（＋）入
力となる。このコンパレータ３は、レベルシフタ４で所
定のレベルだけシフトされた昇圧出力電圧Ｖｏｕｔを反
転（−）入力とし、このレベルシフトされた昇圧出力電
圧Ｖｏｕｔのポテンシャル検出回路２の検出電圧に対す
る差分をコントロール電圧Ｖｆｂとして昇圧部１のコン
トロール端子１３に与える。
２は、昇圧出力電圧Ｖｏｕｔを利用する部分のポテンシ
ャルを検出するためのものである。このポテンシャル検
出回路２の検出電圧はコンパレータ３の非反転（＋）入
力となる。このコンパレータ３は、レベルシフタ４で所
定のレベルだけシフトされた昇圧出力電圧Ｖｏｕｔを反
転（−）入力とし、このレベルシフトされた昇圧出力電
圧Ｖｏｕｔのポテンシャル検出回路２の検出電圧に対す
る差分をコントロール電圧Ｖｆｂとして昇圧部１のコン
トロール端子１３に与える。
【００２９】ポテンシャル検出回路２の具体的な回路構
成の一例を図５に示す。図５において、ＭＯＳトランジ
スタＭ４は、昇圧出力電圧Ｖｏｕｔを利用する部分の近
傍の構造を持つダミートランジスタである。このＭＯＳ
トランジスタＭ４のドレインは電源Ｖｄｄに接続され、
そのゲートには所定の電圧Ｖｇが印加される。また、Ｍ
ＯＳトランジスタＭ４のソースとグランド間にはＭＯＳ
トランジスタＭ５が接続され、このＭＯＳトランジスタ
Ｍ５のゲートには、電源Ｖｄｄとグランド間に直列に接
続されたダイオード接続のＭＯＳトランジスタＭ６，Ｍ
７によってバイアス電圧が印加されている。ＭＯＳトラ
ンジスタＭ５は、ＭＯＳトランジスタＭ４に微小電流を
流す作用をなす。
成の一例を図５に示す。図５において、ＭＯＳトランジ
スタＭ４は、昇圧出力電圧Ｖｏｕｔを利用する部分の近
傍の構造を持つダミートランジスタである。このＭＯＳ
トランジスタＭ４のドレインは電源Ｖｄｄに接続され、
そのゲートには所定の電圧Ｖｇが印加される。また、Ｍ
ＯＳトランジスタＭ４のソースとグランド間にはＭＯＳ
トランジスタＭ５が接続され、このＭＯＳトランジスタ
Ｍ５のゲートには、電源Ｖｄｄとグランド間に直列に接
続されたダイオード接続のＭＯＳトランジスタＭ６，Ｍ
７によってバイアス電圧が印加されている。ＭＯＳトラ
ンジスタＭ５は、ＭＯＳトランジスタＭ４に微小電流を
流す作用をなす。
【００３０】上記構成のポテンシャル検出回路２におい
ては、ゲート下のポテンシャルに応じたポテンシャル値
出力がＭＯＳトランジスタＭ４，Ｍ５のソース・ドレイ
ン共通接続点から導出される。したがって、ＭＯＳトラ
ンジスタＭ４が昇圧出力電圧Ｖｏｕｔを利用する部分の
近傍の構造を持つことから、ポテンシャル検出回路２の
ポテンシャル値出力は、昇圧出力電圧Ｖｏｕｔを利用す
る部分のポテンシャルに対応した値となる。すなわち、
このポテンシャル検出回路２によって、昇圧出力電圧Ｖ
ｏｕｔを利用する部分のポテンシャルを検出できる。
ては、ゲート下のポテンシャルに応じたポテンシャル値
出力がＭＯＳトランジスタＭ４，Ｍ５のソース・ドレイ
ン共通接続点から導出される。したがって、ＭＯＳトラ
ンジスタＭ４が昇圧出力電圧Ｖｏｕｔを利用する部分の
近傍の構造を持つことから、ポテンシャル検出回路２の
ポテンシャル値出力は、昇圧出力電圧Ｖｏｕｔを利用す
る部分のポテンシャルに対応した値となる。すなわち、
このポテンシャル検出回路２によって、昇圧出力電圧Ｖ
ｏｕｔを利用する部分のポテンシャルを検出できる。
【００３１】図６に、コンパレータ４の具体的な回路構
成の一例を示す。図６において、ソースが共通に接続さ
れた一対のＭＯＳトランジスタＭ８，Ｍ９によって差動
回路が構成され、ＭＯＳトランジスタＭ８のゲートが反
転（−）入力端、ＭＯＳトランジスタＭ９のゲートが非
反転（＋）入力端となっている。ＭＯＳトランジスタＭ
８，Ｍ９の各ドレインと電源Ｖｄｄ間にはカレントミラ
ー回路を構成するＭＯＳトランジスタＭ１０，Ｍ１１が
接続されている。また、ＭＯＳトランジスタＭ８，Ｍ９
のソース共通接続点とグランド間にはＭＯＳトランジス
タＭ１２が接続されている。
成の一例を示す。図６において、ソースが共通に接続さ
れた一対のＭＯＳトランジスタＭ８，Ｍ９によって差動
回路が構成され、ＭＯＳトランジスタＭ８のゲートが反
転（−）入力端、ＭＯＳトランジスタＭ９のゲートが非
反転（＋）入力端となっている。ＭＯＳトランジスタＭ
８，Ｍ９の各ドレインと電源Ｖｄｄ間にはカレントミラ
ー回路を構成するＭＯＳトランジスタＭ１０，Ｍ１１が
接続されている。また、ＭＯＳトランジスタＭ８，Ｍ９
のソース共通接続点とグランド間にはＭＯＳトランジス
タＭ１２が接続されている。
【００３２】このＭＯＳトランジスタＭ１２のゲートに
は、電源Ｖｄｄとグランド間に直列に接続されたダイオ
ード接続のＭＯＳトランジスタＭ１３，Ｍ１４によって
バイアス電圧が印加されている。また、電源Ｖｄｄとグ
ランド間に直列に接続されたＭＯＳトランジスタＭ１
５，Ｍ１６によって出力段が構成され、ＭＯＳトランジ
スタＭ１５のゲートがＭＯＳトランジスタＭ９のドレイ
ンに接続されている。このＭＯＳトランジスタ１６のゲ
ートにも、ＭＯＳトランジスタＭ１３，Ｍ１４によって
バイアス電圧が印加されている。そして、ＭＯＳトラン
ジスタＭ１５，Ｍ１６のドレイン共通接続点からコンパ
レータ出力が導出される。
は、電源Ｖｄｄとグランド間に直列に接続されたダイオ
ード接続のＭＯＳトランジスタＭ１３，Ｍ１４によって
バイアス電圧が印加されている。また、電源Ｖｄｄとグ
ランド間に直列に接続されたＭＯＳトランジスタＭ１
５，Ｍ１６によって出力段が構成され、ＭＯＳトランジ
スタＭ１５のゲートがＭＯＳトランジスタＭ９のドレイ
ンに接続されている。このＭＯＳトランジスタ１６のゲ
ートにも、ＭＯＳトランジスタＭ１３，Ｍ１４によって
バイアス電圧が印加されている。そして、ＭＯＳトラン
ジスタＭ１５，Ｍ１６のドレイン共通接続点からコンパ
レータ出力が導出される。
【００３３】図７に、レベルシフタ４の具体的な回路構
成の一例を示す。図７において、電源Ｖｄｄとグランド
間にＭＯＳトランジスタＭ１７，Ｍ１８が直列に接続さ
れ、ＭＯＳトランジスタＭ１７のゲートが入力端、ＭＯ
ＳトランジスタＭ１７，Ｍ１８のソース・ドレイン共通
接続点が出力端となる。ＭＯＳトランジスタＭ１８のゲ
ートには、電源Ｖｄｄとグランド間に直列に接続された
抵抗Ｒ１，Ｒ２によってバイアス電圧が印加されてい
る。このレベルシフタ４において、抵抗Ｒ１，Ｒ２の分
圧レベルによってシフトレベルが決まり、このレベルだ
けダウン方向に入力レベルがシフト（シフトダウン）さ
れる。
成の一例を示す。図７において、電源Ｖｄｄとグランド
間にＭＯＳトランジスタＭ１７，Ｍ１８が直列に接続さ
れ、ＭＯＳトランジスタＭ１７のゲートが入力端、ＭＯ
ＳトランジスタＭ１７，Ｍ１８のソース・ドレイン共通
接続点が出力端となる。ＭＯＳトランジスタＭ１８のゲ
ートには、電源Ｖｄｄとグランド間に直列に接続された
抵抗Ｒ１，Ｒ２によってバイアス電圧が印加されてい
る。このレベルシフタ４において、抵抗Ｒ１，Ｒ２の分
圧レベルによってシフトレベルが決まり、このレベルだ
けダウン方向に入力レベルがシフト（シフトダウン）さ
れる。
【００３４】なお、本昇圧回路は、電源電圧Ｖｄｄを昇
圧して昇圧出力電圧Ｖｏｕｔを生成するためのものであ
ることから、昇圧出力電圧Ｖｏｕｔは当然電源電圧Ｖｄ
ｄ以上となる。したがって、図７の回路において、実際
に回路を構成する上では、昇圧出力電圧Ｖｏｕｔを直接
扱うＭＯＳトランジスタＭ１７の部分に多少の変更が必
要となる場合が多い。例えば、図８に示すように、ＭＯ
ＳトランジスタＭ１７を強いエンハンスメント型のもの
にしたり、あるいは、図９に示すように、ＭＯＳトラン
ジスタＭ１７のドレインに電源電圧Ｖｄｄに代えて昇圧
出力電圧Ｖｏｕｔを印加するようにする。これにより、
昇圧出力電圧Ｖｏｕｔが電源電圧Ｖｄｄ以上であって
も、レベルシフタ４は正常に動作可能となる。
圧して昇圧出力電圧Ｖｏｕｔを生成するためのものであ
ることから、昇圧出力電圧Ｖｏｕｔは当然電源電圧Ｖｄ
ｄ以上となる。したがって、図７の回路において、実際
に回路を構成する上では、昇圧出力電圧Ｖｏｕｔを直接
扱うＭＯＳトランジスタＭ１７の部分に多少の変更が必
要となる場合が多い。例えば、図８に示すように、ＭＯ
ＳトランジスタＭ１７を強いエンハンスメント型のもの
にしたり、あるいは、図９に示すように、ＭＯＳトラン
ジスタＭ１７のドレインに電源電圧Ｖｄｄに代えて昇圧
出力電圧Ｖｏｕｔを印加するようにする。これにより、
昇圧出力電圧Ｖｏｕｔが電源電圧Ｖｄｄ以上であって
も、レベルシフタ４は正常に動作可能となる。
【００３５】上述したように、昇圧部１を昇圧出力電圧
Ｖｏｕｔが可変な構成とし、その昇圧出力電圧Ｖｏｕｔ
をレベルシフタ４で所定のレベルだけレベルシフトした
後ポテンシャル検出回路２の検出電圧とコンパレータ３
で比較し、その比較出力をコントロール電圧Ｖｆｂとし
て昇圧部１にフィードバックするようにしたことによ
り、ポテンシャル検出回路２で検出したポテンシャルに
ある一定レベル（レベルシフタ４でのシフトレベル）の
オフセットを持たせた昇圧出力電圧Ｖｏｕｔを得ること
ができる。
Ｖｏｕｔが可変な構成とし、その昇圧出力電圧Ｖｏｕｔ
をレベルシフタ４で所定のレベルだけレベルシフトした
後ポテンシャル検出回路２の検出電圧とコンパレータ３
で比較し、その比較出力をコントロール電圧Ｖｆｂとし
て昇圧部１にフィードバックするようにしたことによ
り、ポテンシャル検出回路２で検出したポテンシャルに
ある一定レベル（レベルシフタ４でのシフトレベル）の
オフセットを持たせた昇圧出力電圧Ｖｏｕｔを得ること
ができる。
【００３６】ここで、ポテンシャル検出回路２で検出す
るポテンシャルは、昇圧出力電圧Ｖｏｕｔを利用する部
分のポテンシャルであることから、電源電圧Ｖｄｄやク
ロックパルスφ１，φ２の周波数のバラツキに対して、
その部分のポテンシャルに追従する形でしか本昇圧回路
は動作しない。したがって、電源電圧Ｖｄｄの変動時や
クロックパルスφ１，φ２の周波数の変動時にも、安定
した昇圧出力電圧Ｖｏｕｔを得ることができる。
るポテンシャルは、昇圧出力電圧Ｖｏｕｔを利用する部
分のポテンシャルであることから、電源電圧Ｖｄｄやク
ロックパルスφ１，φ２の周波数のバラツキに対して、
その部分のポテンシャルに追従する形でしか本昇圧回路
は動作しない。したがって、電源電圧Ｖｄｄの変動時や
クロックパルスφ１，φ２の周波数の変動時にも、安定
した昇圧出力電圧Ｖｏｕｔを得ることができる。
【００３７】本実施形態では、フィードバック系にレベ
ルシフタ４を挿入するとしたが、これを省略することも
可能である。レベルシフタ４を省略した場合には、ポテ
ンシャル検出回路２で検出したポテンシャルと同等の昇
圧出力電圧Ｖｏｕｔを得ることができる。なお、昇圧出
力電圧Ｖｏｕｔに一定レベルのオフセットを持たせる理
由については、後述するＣＣＤリニアセンサへの具体的
な適用例において説明する。
ルシフタ４を挿入するとしたが、これを省略することも
可能である。レベルシフタ４を省略した場合には、ポテ
ンシャル検出回路２で検出したポテンシャルと同等の昇
圧出力電圧Ｖｏｕｔを得ることができる。なお、昇圧出
力電圧Ｖｏｕｔに一定レベルのオフセットを持たせる理
由については、後述するＣＣＤリニアセンサへの具体的
な適用例において説明する。
【００３８】上述した構成の昇圧回路は、ＣＣＤリニア
センサなどの固体撮像装置に用いられる。図１０に、本
発明に係る昇圧回路を搭載した例えばＣＣＤリニアセン
サの構成の一例を示す。図１０において、光電変換部
（画素）２１が直線状に多数配列されてなるセンサ列２
２を有し、その一方側には各光電変換部２１で光電変換
された信号電荷を読み出すリードアウトゲート２３およ
びその読み出した信号電荷を転送するＣＣＤアナログシ
フトレジスタ２４が設けられ、またその他方側にはシャ
ッターゲート２５およびシャッタードレイン２６が配さ
れた構成となっている。
センサなどの固体撮像装置に用いられる。図１０に、本
発明に係る昇圧回路を搭載した例えばＣＣＤリニアセン
サの構成の一例を示す。図１０において、光電変換部
（画素）２１が直線状に多数配列されてなるセンサ列２
２を有し、その一方側には各光電変換部２１で光電変換
された信号電荷を読み出すリードアウトゲート２３およ
びその読み出した信号電荷を転送するＣＣＤアナログシ
フトレジスタ２４が設けられ、またその他方側にはシャ
ッターゲート２５およびシャッタードレイン２６が配さ
れた構成となっている。
【００３９】ＣＣＤアナログシフトレジスタ２４は、外
部から与えられる逆相のクロックパルスφＨ１，φＨ２
によって２相駆動されることで、センサ列２２から読み
出された信号電荷を順次転送する。シャッターゲート２
５は、外部からシャッターパルスφＳＨＵＴが印加され
ることで、センサ列２２の各光電変換部１１に蓄積され
た信号電荷をシャッタードレイン２６に掃き捨てる。Ｃ
ＣＤアナログシフトレジスタ２４の転送先の端部には、
例えばフローティング・ディフュージョン・アンプ構成
の電荷電圧変換部２７が設けられている。この電荷電圧
変換部２７は、ＣＣＤアナログシフトレジスタ２４によ
って転送されてきた信号電荷を信号電圧に変換する。こ
の信号電圧は、バッファ２８を介して外部に出力され
る。
部から与えられる逆相のクロックパルスφＨ１，φＨ２
によって２相駆動されることで、センサ列２２から読み
出された信号電荷を順次転送する。シャッターゲート２
５は、外部からシャッターパルスφＳＨＵＴが印加され
ることで、センサ列２２の各光電変換部１１に蓄積され
た信号電荷をシャッタードレイン２６に掃き捨てる。Ｃ
ＣＤアナログシフトレジスタ２４の転送先の端部には、
例えばフローティング・ディフュージョン・アンプ構成
の電荷電圧変換部２７が設けられている。この電荷電圧
変換部２７は、ＣＣＤアナログシフトレジスタ２４によ
って転送されてきた信号電荷を信号電圧に変換する。こ
の信号電圧は、バッファ２８を介して外部に出力され
る。
【００４０】上記構成のＣＣＤリニアセンサと同一の基
板（チップ）上に、先述した本実施形態に係る昇圧回路
２９が搭載される。この昇圧回路２９において、クロッ
クパルスφ１，φ２としては、ＣＣＤアナログシフトレ
ジスタ２４用のクロックパルスφＨ１，φＨ２が用いら
れる。その結果、図２の回路において、クロックパルス
φＨ１，φＨ２をクロックパルスφ１，φ２として直接
与えれば良いため、昇圧回路１９の回路構成としては、
図２におけるインバータ１４〜１８が不要なものとな
る。
板（チップ）上に、先述した本実施形態に係る昇圧回路
２９が搭載される。この昇圧回路２９において、クロッ
クパルスφ１，φ２としては、ＣＣＤアナログシフトレ
ジスタ２４用のクロックパルスφＨ１，φＨ２が用いら
れる。その結果、図２の回路において、クロックパルス
φＨ１，φＨ２をクロックパルスφ１，φ２として直接
与えれば良いため、昇圧回路１９の回路構成としては、
図２におけるインバータ１４〜１８が不要なものとな
る。
【００４１】この昇圧回路２９による昇圧出力電圧Ｖｏ
ｕｔは、例えばシャッタードレイン２６のドレイン電圧
として用いられる。図１１に、図１０のＸ‐Ｙ線断面、
即ちシャッタードレイン２６の近傍の横方向断面及びそ
のポテンシャル分布を示す。ここで、昇圧出力電圧Ｖｏ
ｕｔの変動が大きい場合を考えると、設計としては、昇
圧出力電圧Ｖｏｕｔが一番低くなってもシャッター動作
が正常に行われるように昇圧出力電圧Ｖｏｕｔの電圧値
を設定する必要がある。
ｕｔは、例えばシャッタードレイン２６のドレイン電圧
として用いられる。図１１に、図１０のＸ‐Ｙ線断面、
即ちシャッタードレイン２６の近傍の横方向断面及びそ
のポテンシャル分布を示す。ここで、昇圧出力電圧Ｖｏ
ｕｔの変動が大きい場合を考えると、設計としては、昇
圧出力電圧Ｖｏｕｔが一番低くなってもシャッター動作
が正常に行われるように昇圧出力電圧Ｖｏｕｔの電圧値
を設定する必要がある。
【００４２】しかしながら、そうすると逆に、昇圧出力
電圧Ｖｏｕｔが高くなったとき、Ｐ型半導体基板の場合
には基板‐シャッタードレイン間の耐圧、図１１に示す
ようにＮ型半導体基板の場合にはＰウェルを介して基板
‐シャッタードレイン間のパンチスルーを起こしたりす
る問題が出てくる。そのため、結局、使用電源電圧範囲
や動作周波数範囲を狭く設定せざるを得ず、そのデバイ
スを使用する側からすれば、非常に使い勝手の悪いデバ
イスとなってしまう。
電圧Ｖｏｕｔが高くなったとき、Ｐ型半導体基板の場合
には基板‐シャッタードレイン間の耐圧、図１１に示す
ようにＮ型半導体基板の場合にはＰウェルを介して基板
‐シャッタードレイン間のパンチスルーを起こしたりす
る問題が出てくる。そのため、結局、使用電源電圧範囲
や動作周波数範囲を狭く設定せざるを得ず、そのデバイ
スを使用する側からすれば、非常に使い勝手の悪いデバ
イスとなってしまう。
【００４３】一方、昇圧出力電圧Ｖｏｕｔの本来の使用
目的から言えば、シャッター動作さえ正常に行えれば良
い訳であるから、シャッター動作時のシャッターゲート
２５の下のポテンシャルよりもこの昇圧出力電圧Ｖｏｕ
ｔが高ければ良いのである。しかしながら、リニアセン
サ用昇圧回路として、図１８に示す従来の昇圧回路を用
いた場合には、この従来回路ではＭＯＳトランジスタの
特性には依存してもシャッターゲート２５の下のポテン
シャルには依存しないため、そのポテンシャルのバラツ
キを見込んで昇圧出力電圧Ｖｏｕｔを高く設定するか、
あるいは当該ポテンシャルを浅く設定する必要が出てき
てしまう。これは、設計の自由度を奪ったり、先に述べ
た耐圧やパンチスルーの問題に帰結する。
目的から言えば、シャッター動作さえ正常に行えれば良
い訳であるから、シャッター動作時のシャッターゲート
２５の下のポテンシャルよりもこの昇圧出力電圧Ｖｏｕ
ｔが高ければ良いのである。しかしながら、リニアセン
サ用昇圧回路として、図１８に示す従来の昇圧回路を用
いた場合には、この従来回路ではＭＯＳトランジスタの
特性には依存してもシャッターゲート２５の下のポテン
シャルには依存しないため、そのポテンシャルのバラツ
キを見込んで昇圧出力電圧Ｖｏｕｔを高く設定するか、
あるいは当該ポテンシャルを浅く設定する必要が出てき
てしまう。これは、設計の自由度を奪ったり、先に述べ
た耐圧やパンチスルーの問題に帰結する。
【００４４】ところが、リニアセンサ用昇圧回路とし
て、図１に示す本実施形態に係る昇圧回路を用い、しか
もポテンシャル検出回路２ではシャッターゲート２５の
下のポテンシャルを検出するようにすることで、シャッ
ターゲート２５の下のポテンシャルに依存した昇圧出力
電圧Ｖｏｕｔを生成することができる。すなわち、図５
のポテンシャル検出回路２において、ＭＯＳトランジス
タＭ４を、昇圧出力電圧Ｖｏｕｔを利用する部分の近傍
の構造、即ちシャッターゲート２５の部分の構造を持つ
ダミートランジスタとする。また、このＭＯＳトランジ
スタＭ４のゲート電圧Ｖｇとして、シャッターパルスφ
ＳＨＵＴのオン電圧Ｖｏｎ（＝Ｖｄｄ）を印加する。
て、図１に示す本実施形態に係る昇圧回路を用い、しか
もポテンシャル検出回路２ではシャッターゲート２５の
下のポテンシャルを検出するようにすることで、シャッ
ターゲート２５の下のポテンシャルに依存した昇圧出力
電圧Ｖｏｕｔを生成することができる。すなわち、図５
のポテンシャル検出回路２において、ＭＯＳトランジス
タＭ４を、昇圧出力電圧Ｖｏｕｔを利用する部分の近傍
の構造、即ちシャッターゲート２５の部分の構造を持つ
ダミートランジスタとする。また、このＭＯＳトランジ
スタＭ４のゲート電圧Ｖｇとして、シャッターパルスφ
ＳＨＵＴのオン電圧Ｖｏｎ（＝Ｖｄｄ）を印加する。
【００４５】そして、図１において、昇圧出力電圧Ｖｏ
ｕｔをレベルシフタ４で所定のレベルだけシフトダウン
した後ポテンシャル検出回路２で検出したシャッターゲ
ート２５の下のポテンシャルとコンパレータ３で比較
し、その比較出力をコントロール電圧Ｖｆｂとして昇圧
部１にフィードバックすることで、一定レベル（レベル
シフタ４でのシフトレベル）のオフセットを持った昇圧
出力電圧Ｖｏｕｔ、即ちシャッターゲート２５の下のポ
テンシャルよりも少し高い電圧値の昇圧出力電圧Ｖｏｕ
ｔを得ることができる。
ｕｔをレベルシフタ４で所定のレベルだけシフトダウン
した後ポテンシャル検出回路２で検出したシャッターゲ
ート２５の下のポテンシャルとコンパレータ３で比較
し、その比較出力をコントロール電圧Ｖｆｂとして昇圧
部１にフィードバックすることで、一定レベル（レベル
シフタ４でのシフトレベル）のオフセットを持った昇圧
出力電圧Ｖｏｕｔ、即ちシャッターゲート２５の下のポ
テンシャルよりも少し高い電圧値の昇圧出力電圧Ｖｏｕ
ｔを得ることができる。
【００４６】ここで、昇圧出力電圧Ｖｏｕｔに一定レベ
ルのオフセットを持たせる理由について説明する。一例
として、昇圧出力電圧Ｖｏｕｔをレベルシフタ４で１Ｖ
のレベルシフト（レベルダウン）を行うものとすると、
昇圧出力電圧Ｖｏｕｔは、シャッターゲート２５の下の
ポテンシャルよりも概略１Ｖ高い電圧値となる。このよ
うなフィードバック制御系を実現することにより、シャ
ッターゲート２５の下のポテンシャルのバラツキに対し
て必ずシャッター動作できる電圧値の昇圧出力電圧Ｖｏ
ｕｔを得ることができる。
ルのオフセットを持たせる理由について説明する。一例
として、昇圧出力電圧Ｖｏｕｔをレベルシフタ４で１Ｖ
のレベルシフト（レベルダウン）を行うものとすると、
昇圧出力電圧Ｖｏｕｔは、シャッターゲート２５の下の
ポテンシャルよりも概略１Ｖ高い電圧値となる。このよ
うなフィードバック制御系を実現することにより、シャ
ッターゲート２５の下のポテンシャルのバラツキに対し
て必ずシャッター動作できる電圧値の昇圧出力電圧Ｖｏ
ｕｔを得ることができる。
【００４７】また、電源電圧Ｖｄｄやクロックパルスφ
１，φ２の周波数のバラツキに対しても、シャッターゲ
ート２５の下のポテンシャルに追従する形での動作しか
しないため、安定した昇圧出力電圧Ｖｏｕｔを得ること
ができる。もちろん、電源電圧Ｖｄｄが高くなり、これ
に連れてシャッターゲート２５の下のポテンシャルも高
くなれば、それに追従して昇圧出力電圧Ｖｏｕｔも大き
くなるが、上述したフィードバック制御系の作用によ
り、必要以上に大きくなることがないため、Ｐ型半導体
基板の場合の基板‐シャッタードレイン間の耐圧や、Ｎ
型半導体基板の場合の基板‐シャッタードレイン間のパ
ンチスルーの問題が起こることはない。
１，φ２の周波数のバラツキに対しても、シャッターゲ
ート２５の下のポテンシャルに追従する形での動作しか
しないため、安定した昇圧出力電圧Ｖｏｕｔを得ること
ができる。もちろん、電源電圧Ｖｄｄが高くなり、これ
に連れてシャッターゲート２５の下のポテンシャルも高
くなれば、それに追従して昇圧出力電圧Ｖｏｕｔも大き
くなるが、上述したフィードバック制御系の作用によ
り、必要以上に大きくなることがないため、Ｐ型半導体
基板の場合の基板‐シャッタードレイン間の耐圧や、Ｎ
型半導体基板の場合の基板‐シャッタードレイン間のパ
ンチスルーの問題が起こることはない。
【００４８】なお、本実施形態に係る昇圧回路をＣＣＤ
リニアセンサに搭載し、図５のポテンシャル検出回路２
のＭＯＳトランジスタＭ４をシャッターゲート２５の部
分の構造を持つダミートランジスタとした場合におい
て、このＭＯＳトランジスタＭ４がデプレッション型ト
ランジスタとなることがある。これに対処するために、
図１２に示すように、ポテンシャル検出回路２の前段
に、ＭＯＳトランジスタＭ４のゲート電圧を所定のレベ
ルだけダウン方向にシフトするレベルシフタ６を挿入す
る。これにより、ＭＯＳトランジスタＭ４がデプレッシ
ョン型トランジスタとなることがないため、ポテンシャ
ル検出回路２が正常に動作する。
リニアセンサに搭載し、図５のポテンシャル検出回路２
のＭＯＳトランジスタＭ４をシャッターゲート２５の部
分の構造を持つダミートランジスタとした場合におい
て、このＭＯＳトランジスタＭ４がデプレッション型ト
ランジスタとなることがある。これに対処するために、
図１２に示すように、ポテンシャル検出回路２の前段
に、ＭＯＳトランジスタＭ４のゲート電圧を所定のレベ
ルだけダウン方向にシフトするレベルシフタ６を挿入す
る。これにより、ＭＯＳトランジスタＭ４がデプレッシ
ョン型トランジスタとなることがないため、ポテンシャ
ル検出回路２が正常に動作する。
【００４９】レベルシフタ６の具体的な回路構成の一例
を、ポテンシャル検出回路２と共に図１３に示す。この
レベルシフタ６は、例えば抵抗Ｒ３，Ｒ４からなる抵抗
分圧の回路構成となっており、シャッターパルスφＳＨ
ＵＴのオン電圧Ｖｏｎと同レベルの電源電圧Ｖｄｄを分
圧することによってダウンシフトを行い、そのシフトし
た電圧をＭＯＳトランジスタＭ４のゲートに印加する。
ここで、ＭＯＳトランジスタＭ４のゲートには、シャッ
ターゲート２５の下のポテンシャルがオンとなる電圧を
印加するのが理想であるが、本例では、回路動作の点か
ら、例えば２Ｖシフトダウンさせた電圧（Ｖｄｄ−２
Ｖ）を印加するものとする。
を、ポテンシャル検出回路２と共に図１３に示す。この
レベルシフタ６は、例えば抵抗Ｒ３，Ｒ４からなる抵抗
分圧の回路構成となっており、シャッターパルスφＳＨ
ＵＴのオン電圧Ｖｏｎと同レベルの電源電圧Ｖｄｄを分
圧することによってダウンシフトを行い、そのシフトし
た電圧をＭＯＳトランジスタＭ４のゲートに印加する。
ここで、ＭＯＳトランジスタＭ４のゲートには、シャッ
ターゲート２５の下のポテンシャルがオンとなる電圧を
印加するのが理想であるが、本例では、回路動作の点か
ら、例えば２Ｖシフトダウンさせた電圧（Ｖｄｄ−２
Ｖ）を印加するものとする。
【００５０】このように、ポテンシャル検出回路２の前
段にレベルシフタ６を挿入した場合には、ポテンシャル
検出回路２の検出電圧が、図１の場合に比して２Ｖだけ
ダウンすることから、図１２に示すように、フィードバ
ック系にもその系のレベルを２Ｖだけダウンさせるレベ
ルシフタ７を挿入することが必要となる。このレベルシ
フタ７としては、レベルシフタ４と同じ回路構成のもの
を用いることが可能であり、また２つのレベルシフタ
４，７を共通に構成し、各回路素子の定数やサイズを適
宜選定することによってトータルとして２回路分のレベ
ルシフトを行う回路構成とすることも可能である。
段にレベルシフタ６を挿入した場合には、ポテンシャル
検出回路２の検出電圧が、図１の場合に比して２Ｖだけ
ダウンすることから、図１２に示すように、フィードバ
ック系にもその系のレベルを２Ｖだけダウンさせるレベ
ルシフタ７を挿入することが必要となる。このレベルシ
フタ７としては、レベルシフタ４と同じ回路構成のもの
を用いることが可能であり、また２つのレベルシフタ
４，７を共通に構成し、各回路素子の定数やサイズを適
宜選定することによってトータルとして２回路分のレベ
ルシフトを行う回路構成とすることも可能である。
【００５１】ところで、ＣＣＤリニアセンサには、感度
の向上などを図るために、光電変換部が信号電荷の読み
出し方向に長いセンサ構造を持つものがある。また、こ
のようなセンサ構造を持つＣＣＤリニアセンサでは、セ
ンサ長に起因する読み出し不良による読み出し残像や、
シャッター動作の不完全さによるシャッター残像が問題
となることから、その対策として、センサ列に関してＣ
ＣＤアナログシフトレジスタ側にシャッター構造を配し
た構成のものもある。
の向上などを図るために、光電変換部が信号電荷の読み
出し方向に長いセンサ構造を持つものがある。また、こ
のようなセンサ構造を持つＣＣＤリニアセンサでは、セ
ンサ長に起因する読み出し不良による読み出し残像や、
シャッター動作の不完全さによるシャッター残像が問題
となることから、その対策として、センサ列に関してＣ
ＣＤアナログシフトレジスタ側にシャッター構造を配し
た構成のものもある。
【００５２】図１４は、このシャッター構造を持つＣＣ
Ｄリニアセンサに本発明に係る昇圧回路を搭載した場合
を示す構成図であり、図中、図１０と同等部分には同一
符号を付して示してある。図１４において、信号電荷の
読み出し方向に長い光電変換部２１が直線状に多数配列
されてなるセンサ列２２のＣＣＤアナログシフトレジス
タ２４側、即ちリードアウトゲート２３とＣＣＤアナロ
グシフトレジスタ２４との間に、島状のシャッタードレ
イン３１と、そのセンサ列２２側に設けられたシャッタ
ーゲート３２と、その両側に設けられたトランスファー
ゲート３３ａ，３３ｂからなるシャッター構造が、互い
に隣接する一組の光電変換部２１，２１に対して１つず
つ設けられた構成となっている。そして、本発明に係る
昇圧回路２９がオンチップにて搭載され、その昇圧出力
電圧Ｖｏｕｔがシャッタードレイン３１のドレイン電圧
として用いられる。
Ｄリニアセンサに本発明に係る昇圧回路を搭載した場合
を示す構成図であり、図中、図１０と同等部分には同一
符号を付して示してある。図１４において、信号電荷の
読み出し方向に長い光電変換部２１が直線状に多数配列
されてなるセンサ列２２のＣＣＤアナログシフトレジス
タ２４側、即ちリードアウトゲート２３とＣＣＤアナロ
グシフトレジスタ２４との間に、島状のシャッタードレ
イン３１と、そのセンサ列２２側に設けられたシャッタ
ーゲート３２と、その両側に設けられたトランスファー
ゲート３３ａ，３３ｂからなるシャッター構造が、互い
に隣接する一組の光電変換部２１，２１に対して１つず
つ設けられた構成となっている。そして、本発明に係る
昇圧回路２９がオンチップにて搭載され、その昇圧出力
電圧Ｖｏｕｔがシャッタードレイン３１のドレイン電圧
として用いられる。
【００５３】上記構成のＣＣＤリニアセンサにおいて、
通常の信号電荷の読み出し時には、各光電変換部２１に
蓄積された信号電荷がリードアウトゲート２３及びトラ
ンスファーゲート３３ａ，３３ｂを介してＣＣＤアナロ
グシフトレジスタ２４に読み出され、ＣＣＤアナログシ
フトレジスタ２４によって転送されかつ電荷電圧変換部
２７で信号電圧に変換され、その後バッファ２８を介し
て外部に出力される。一方、シャッター動作時には、隣
り合う２画素分の光電変換部２１に蓄積された信号電荷
は、シャッターゲート３２を介してシャッタードレイン
３１に掃き出されることになる。
通常の信号電荷の読み出し時には、各光電変換部２１に
蓄積された信号電荷がリードアウトゲート２３及びトラ
ンスファーゲート３３ａ，３３ｂを介してＣＣＤアナロ
グシフトレジスタ２４に読み出され、ＣＣＤアナログシ
フトレジスタ２４によって転送されかつ電荷電圧変換部
２７で信号電圧に変換され、その後バッファ２８を介し
て外部に出力される。一方、シャッター動作時には、隣
り合う２画素分の光電変換部２１に蓄積された信号電荷
は、シャッターゲート３２を介してシャッタードレイン
３１に掃き出されることになる。
【００５４】なお、上記各実施形態に係るＣＣＤリニア
センサにおいては、昇圧回路２９の昇圧出力電圧Ｖｏｕ
ｔをシャッタードレイン２６，３１のドレイン電圧とし
て利用するとしたが、これに限定されるものではなく、
例えば図１５に示すように、フローティング・ディフュ
ージョン（ＦＤ）３４、リセットゲート（ＲＧ）３５及
びリセットドレイン（ＲＤ）３６からなるフローティン
グ・ディフュージョン・アンプ構成の電荷電圧変換部２
７において、リセットドレイン（ＲＤ）３６のドレイン
電圧Ｖｄとして用いることも可能である。
センサにおいては、昇圧回路２９の昇圧出力電圧Ｖｏｕ
ｔをシャッタードレイン２６，３１のドレイン電圧とし
て利用するとしたが、これに限定されるものではなく、
例えば図１５に示すように、フローティング・ディフュ
ージョン（ＦＤ）３４、リセットゲート（ＲＧ）３５及
びリセットドレイン（ＲＤ）３６からなるフローティン
グ・ディフュージョン・アンプ構成の電荷電圧変換部２
７において、リセットドレイン（ＲＤ）３６のドレイン
電圧Ｖｄとして用いることも可能である。
【００５５】以上説明した本発明に係る昇圧回路２９を
搭載したＣＣＤリニアセンサは、商品等の媒体に付され
たバーコード情報を読み取って２値化情報として出力す
るバーコードリーダのイメージセンサや、オートフォー
カス機能を備えたカメラのＡＦ(Automatic Focussing)
センサなどに用いられる。特に、ＣＣＤリニアセンサが
昇圧回路をオンチップにて搭載していることから、低電
圧の電源に対応できるため、バッテリ駆動型のバーコー
ドリーダやカメラに最適なものとなる。以下、上記構成
のＣＣＤリニアセンサを用いたバッテリ駆動型のバーコ
ードリーダ及びカメラの具体的な構成について説明す
る。
搭載したＣＣＤリニアセンサは、商品等の媒体に付され
たバーコード情報を読み取って２値化情報として出力す
るバーコードリーダのイメージセンサや、オートフォー
カス機能を備えたカメラのＡＦ(Automatic Focussing)
センサなどに用いられる。特に、ＣＣＤリニアセンサが
昇圧回路をオンチップにて搭載していることから、低電
圧の電源に対応できるため、バッテリ駆動型のバーコー
ドリーダやカメラに最適なものとなる。以下、上記構成
のＣＣＤリニアセンサを用いたバッテリ駆動型のバーコ
ードリーダ及びカメラの具体的な構成について説明す
る。
【００５６】図１６は、本発明に係るバッテリ駆動型バ
ーコードリーダの一例を示す構成図である。図１６にお
いて、商品等の媒体４１に付されたバーコード（図示せ
ず）は光源４２によって照射され、その反射光がレンズ
等の光学系４３を介してＣＣＤリニアセンサ４４の受光
面に入射することによって読み取られる。ＣＣＤリニア
センサ４４としては、上記各実施形態に係る昇圧回路を
オンチップにて搭載したＣＣＤリニアセンサが用いられ
る。このＣＣＤリニアセンサ４４における信号電荷の読
み出し、転送、電子シャッター等の各動作は、タイミン
グジェネレータ４５からの各種タイミング信号に基づい
て行われる。
ーコードリーダの一例を示す構成図である。図１６にお
いて、商品等の媒体４１に付されたバーコード（図示せ
ず）は光源４２によって照射され、その反射光がレンズ
等の光学系４３を介してＣＣＤリニアセンサ４４の受光
面に入射することによって読み取られる。ＣＣＤリニア
センサ４４としては、上記各実施形態に係る昇圧回路を
オンチップにて搭載したＣＣＤリニアセンサが用いられ
る。このＣＣＤリニアセンサ４４における信号電荷の読
み出し、転送、電子シャッター等の各動作は、タイミン
グジェネレータ４５からの各種タイミング信号に基づい
て行われる。
【００５７】ＣＣＤリニアセンサ４４の出力は、２値化
回路４６に供給される。２値化回路４６においては、太
さの異なる線の組み合わせを２値化情報として取り出
し、この２値化情報をバーコード情報として検出する処
理が行われる。この２値化処理には、一例として、コン
パレータにてＣＣＤリニアセンサ４４の出力電圧を所定
のスレッショールド電圧と比較しつつ２値化情報を得る
方法が採られる。この２値化された信号は、デコーダ４
７でデコードされて最終的な読み取り情報として出力さ
れる。
回路４６に供給される。２値化回路４６においては、太
さの異なる線の組み合わせを２値化情報として取り出
し、この２値化情報をバーコード情報として検出する処
理が行われる。この２値化処理には、一例として、コン
パレータにてＣＣＤリニアセンサ４４の出力電圧を所定
のスレッショールド電圧と比較しつつ２値化情報を得る
方法が採られる。この２値化された信号は、デコーダ４
７でデコードされて最終的な読み取り情報として出力さ
れる。
【００５８】このように、本発明に係る昇圧回路を搭載
したＣＣＤリニアセンサ４４を用いたことにより、当該
昇圧回路において電源電圧の変動時やクロック周波数の
変動時にもほぼ安定した昇圧出力電圧Ｖｏｕｔを得るこ
とができるとともに、この昇圧出力電圧Ｖｏｕｔを使用
する部分のポテンシャルのバラツキにも強いものとなる
ため、バッテリ電源でも十分に動作でき、しかもバッテ
リ電源のさらに低電圧化にも対処可能なバッテリ駆動型
バーコードリーダを提供できることになる。
したＣＣＤリニアセンサ４４を用いたことにより、当該
昇圧回路において電源電圧の変動時やクロック周波数の
変動時にもほぼ安定した昇圧出力電圧Ｖｏｕｔを得るこ
とができるとともに、この昇圧出力電圧Ｖｏｕｔを使用
する部分のポテンシャルのバラツキにも強いものとなる
ため、バッテリ電源でも十分に動作でき、しかもバッテ
リ電源のさらに低電圧化にも対処可能なバッテリ駆動型
バーコードリーダを提供できることになる。
【００５９】図１７は、オートフォーカス機能を備えた
本発明に係るバッテリ駆動型カメラの一例を示す構成図
である。図１７において、カメラ本体５１内には、ＡＦ
センサとしてのＣＣＤリニアセンサ５２、その出力信号
のピーク値を検出し、これをホールドするピークホール
ド回路５３及びＣＣＤリニアセンサ５２を駆動するため
の各種のタイミング信号を発生するタイミングジェネレ
ータ５４などが内蔵されている。
本発明に係るバッテリ駆動型カメラの一例を示す構成図
である。図１７において、カメラ本体５１内には、ＡＦ
センサとしてのＣＣＤリニアセンサ５２、その出力信号
のピーク値を検出し、これをホールドするピークホール
ド回路５３及びＣＣＤリニアセンサ５２を駆動するため
の各種のタイミング信号を発生するタイミングジェネレ
ータ５４などが内蔵されている。
【００６０】また、外部回路として、ピークホールド回
路５３からのピークホールド出力ＰＨｏｕｔに基づいて
タイミングジェネレータ５４のタイミングを制御するこ
とによって露光時間を調整する露光調整回路５５と、そ
のままピークホールド回路５３からそのまま出力される
ＣＣＤリニアセンサ５２の信号出力ＣＣＤｏｕｔに基づ
いてフォーカスずれ量を算出する演算回路５６と、この
演算回路５６から出力されるフォーカスずれ量に基づい
てレンズ５７をその光軸方向に移動させることによって
フォーカス調整を行うＡＦ制御回路５８とが設けられて
いる。
路５３からのピークホールド出力ＰＨｏｕｔに基づいて
タイミングジェネレータ５４のタイミングを制御するこ
とによって露光時間を調整する露光調整回路５５と、そ
のままピークホールド回路５３からそのまま出力される
ＣＣＤリニアセンサ５２の信号出力ＣＣＤｏｕｔに基づ
いてフォーカスずれ量を算出する演算回路５６と、この
演算回路５６から出力されるフォーカスずれ量に基づい
てレンズ５７をその光軸方向に移動させることによって
フォーカス調整を行うＡＦ制御回路５８とが設けられて
いる。
【００６１】このように、本発明に係る昇圧回路を搭載
したＣＣＤリニアセンサ５２を用いたことにより、当該
昇圧回路において電源電圧の変動時やクロック周波数の
変動時にもほぼ安定した昇圧出力電圧Ｖｏｕｔを得るこ
とができるとともに、この昇圧出力電圧Ｖｏｕｔを使用
する部分のポテンシャルのバラツキにも強いものとなる
ため、バッテリ電源でも十分に動作でき、しかもバッテ
リ電源のさらに低電圧化にも対処可能なオートフォーカ
ス機能を備えたバッテリ駆動型カメラを提供できること
になる。
したＣＣＤリニアセンサ５２を用いたことにより、当該
昇圧回路において電源電圧の変動時やクロック周波数の
変動時にもほぼ安定した昇圧出力電圧Ｖｏｕｔを得るこ
とができるとともに、この昇圧出力電圧Ｖｏｕｔを使用
する部分のポテンシャルのバラツキにも強いものとなる
ため、バッテリ電源でも十分に動作でき、しかもバッテ
リ電源のさらに低電圧化にも対処可能なオートフォーカ
ス機能を備えたバッテリ駆動型カメラを提供できること
になる。
【００６２】
【発明の効果】以上説明したように、本発明によるクロ
ック駆動型昇圧回路においては、複数段の一方向性素子
の少なくとも１段目をＭＯＳトランジスタで構成し、こ
のＭＯＳトランジスタのゲート電圧を制御する構成とし
たことにより、昇圧出力電圧がそのゲート電圧に応じて
変化可能となるため、電源電圧の変動時やクロック周波
数の変動時にそのゲート電圧を適宜コントロールするこ
とで、安定した昇圧出力電圧を得ることができる。
ック駆動型昇圧回路においては、複数段の一方向性素子
の少なくとも１段目をＭＯＳトランジスタで構成し、こ
のＭＯＳトランジスタのゲート電圧を制御する構成とし
たことにより、昇圧出力電圧がそのゲート電圧に応じて
変化可能となるため、電源電圧の変動時やクロック周波
数の変動時にそのゲート電圧を適宜コントロールするこ
とで、安定した昇圧出力電圧を得ることができる。
【００６３】本発明による他のクロック駆動型昇圧回路
においては、クロックパルスの振幅を制御する構成とし
たことにより、昇圧出力電圧がそのクロックパルスの振
幅に応じて変化可能となるため、電源電圧の変動時やク
ロック周波数の変動時にそのクロックパルスの振幅を適
宜コントロールすることで、安定した昇圧出力電圧を得
ることができる。
においては、クロックパルスの振幅を制御する構成とし
たことにより、昇圧出力電圧がそのクロックパルスの振
幅に応じて変化可能となるため、電源電圧の変動時やク
ロック周波数の変動時にそのクロックパルスの振幅を適
宜コントロールすることで、安定した昇圧出力電圧を得
ることができる。
【００６４】また、本発明による固体撮像装置において
は、昇圧出力電圧を利用する部分のポテンシャルに基づ
いて該昇圧出力電圧を制御可能な昇圧回路を搭載したこ
とにより、その昇圧回路が昇圧出力電圧を利用する部分
のポテンシャルに追従した形で動作するので、電源電圧
が変動したり、クロック周波数が変動しても、その影響
を受けることなく安定した昇圧出力電圧を得ることがで
きるとともに、昇圧出力電圧を利用する部分のポテンシ
ャルのバラツキに対しても、必要な電圧値の昇圧出力電
圧を得ることができる。
は、昇圧出力電圧を利用する部分のポテンシャルに基づ
いて該昇圧出力電圧を制御可能な昇圧回路を搭載したこ
とにより、その昇圧回路が昇圧出力電圧を利用する部分
のポテンシャルに追従した形で動作するので、電源電圧
が変動したり、クロック周波数が変動しても、その影響
を受けることなく安定した昇圧出力電圧を得ることがで
きるとともに、昇圧出力電圧を利用する部分のポテンシ
ャルのバラツキに対しても、必要な電圧値の昇圧出力電
圧を得ることができる。
【００６５】さらに、本発明によるバーコードリーダに
おいては、上記構成の昇圧回路を搭載した固体撮像装置
をバーコードを読み取るイメージセンサとして用い、ま
た本発明によるカメラにおいては、上記構成の昇圧回路
を搭載した固体撮像装置をオートフォーカスセンサとし
て用いたことにより、固体撮像装置に搭載された昇圧回
路が、電源電圧の変動時やクロック周波数の変動時にも
ほぼ安定した昇圧出力電圧を得ることができるととも
に、この昇圧出力電圧を使用する部分のポテンシャルの
バラツキにも強いものとなるため、バッテリなど低電圧
の電源でも十分に動作できることになる。
おいては、上記構成の昇圧回路を搭載した固体撮像装置
をバーコードを読み取るイメージセンサとして用い、ま
た本発明によるカメラにおいては、上記構成の昇圧回路
を搭載した固体撮像装置をオートフォーカスセンサとし
て用いたことにより、固体撮像装置に搭載された昇圧回
路が、電源電圧の変動時やクロック周波数の変動時にも
ほぼ安定した昇圧出力電圧を得ることができるととも
に、この昇圧出力電圧を使用する部分のポテンシャルの
バラツキにも強いものとなるため、バッテリなど低電圧
の電源でも十分に動作できることになる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】昇圧部の回路構成の一例を示す回路図である。
【図３】昇圧出力電圧のコントロール電圧に対する依存
性を示す特性図である。
性を示す特性図である。
【図４】昇圧部の回路構成の他の例を示す回路図であ
る。
る。
【図５】ポテンシャル検出回路の回路構成の一例を示す
回路図である。
回路図である。
【図６】コンパレータの回路構成の一例を示す回路図で
ある。
ある。
【図７】レベルシフタの回路構成の一例を示す回路図で
ある。
ある。
【図８】レベルシフタの回路構成の他の例を示す回路図
である。
である。
【図９】レベルシフタの回路構成のさらに他の例を示す
回路図である。
回路図である。
【図１０】本発明に係るリニアセンサの一例を示す構成
図である。
図である。
【図１１】図１０のＸ‐Ｙ線断面図及びそのポテンシャ
ル図である。
ル図である。
【図１２】本発明の他の実施形態を示すブロック図であ
る。
る。
【図１３】他の実施形態の具体的な回路構成を示す回路
図である。
図である。
【図１４】本発明に係るリニアセンサの他の例を示す構
成図である。
成図である。
【図１５】本発明の他の適用例を示す構成図である。
【図１６】本発明に係るバーコードリーダの一例を示す
構成図である。
構成図である。
【図１７】本発明に係るカメラの一例を示す構成図であ
る。
る。
【図１８】従来例を示す回路図である。
【図１９】定常状態でのタイミング波形図である。
【図２０】従来例における電源変動時のタイミング波形
図である。
図である。
【図２１】従来例のクロック周波数依存性を示す特性図
である。
である。
【図２２】従来例におけるクロック周波数変化時のタイ
ミング波形図である。
ミング波形図である。
１ 昇圧部 ２ ポテンシャル検出回路 ３ コンパレータ ４，６，７ レベルシフタ ２１ 光電変換部 ２２ センサ列 ２３ リードアウトゲート ２４ ＣＣＤアナログシフトレジスタ ２５ シャッターゲート ２６ シャッタードレイン
Claims (14)
- 【請求項１】 電源と回路出力端子との間に、電源側か
ら回路出力端子側に向けて一方向性素子が順方向に複数
段直列に接続され、かつ各段間にコンデンサを介してク
ロックパルスが印加される構成の昇圧回路であって、 複数段の一方向性素子の少なくとも１段目がＭＯＳトラ
ンジスタからなり、 前記ＭＯＳトランジスタのゲート電圧を制御する制御回
路を備えたことを特徴とする昇圧回路。 - 【請求項２】 前記制御回路は、昇圧出力電圧を利用す
る部分のポテンシャルを検出するポテンシャル検出回路
と、前記ポテンシャル検出回路の検出電圧と前記昇圧出
力電圧とを比較し、その比較出力に基づいて前記ＭＯＳ
トランジスタのゲート電圧を制御するコンパレータとを
有することを特徴とする請求項１記載の昇圧回路。 - 【請求項３】 前記制御回路はさらに、前記昇圧出力電
圧を所定のレベルだけシフトして前記コンパレータに与
える第１のレベルシフタを有することを特徴とする請求
項２記載の昇圧回路。 - 【請求項４】 前記制御回路はさらに、前記ポテンシャ
ル検出回路の検出電圧を所定のレベルだけシフトする第
２のレベルシフタと、前記第１のレベルシフタの出力電
圧をさらに前記第２のレベルシフタでのシフト分だけシ
フトする第３のレベルシフタとを有することを特徴とす
る請求項３記載の昇圧回路。 - 【請求項５】 電源と回路出力端子との間に、電源側か
ら回路出力端子側に向けて一方向性素子が順方向に複数
段直列に接続され、かつ各段間にコンデンサを介してク
ロックパルスが印加される構成の昇圧回路であって、 前記クロックパルスの振幅を制御する制御回路を備えた
ことを特徴とする昇圧回路。 - 【請求項６】 前記制御回路は、昇圧出力電圧を利用す
る部分のポテンシャルを検出するポテンシャル検出回路
と、前記ポテンシャル検出回路の検出電圧と前記昇圧出
力電圧とを比較し、その比較出力に基づいて前記クロッ
クパルスの振幅を制御するコンパレータとを有すること
を特徴とする請求項５記載の昇圧回路。 - 【請求項７】 前記制御回路はさらに、前記昇圧出力電
圧を所定のレベルだけシフトして前記コンパレータに与
える第１のレベルシフタを有することを特徴とする請求
項６記載の昇圧回路。 - 【請求項８】 前記制御回路はさらに、前記ポテンシャ
ル検出回路の検出電圧を所定のレベルだけシフトする第
２のレベルシフタと、前記第１のレベルシフタの出力電
圧をさらに前記第２のレベルシフタでのシフト分だけシ
フトする第３のレベルシフタとを有することを特徴とす
る請求項７記載の昇圧回路。 - 【請求項９】 電源と回路出力端子との間に、電源側か
ら回路出力端子側に向けて一方向性素子が順方向に複数
段直列に接続され、かつ各段間にコンデンサを介してク
ロックパルスが印加される構成の昇圧回路を搭載し、 前記昇圧回路は、その昇圧出力電圧を利用する部分のポ
テンシャルに基づいて該昇圧出力電圧を制御する制御回
路を有することを特徴とする固体撮像装置。 - 【請求項１０】 前記制御回路は、前記昇圧出力電圧を
利用する部分のポテンシャルを検出するポテンシャル検
出回路と、前記ポテンシャル検出回路の検出電圧と前記
昇圧出力電圧とを比較し、その比較出力に基づいて前記
昇圧出力電圧を制御するコンパレータとを有することを
特徴とする請求項９記載の固体撮像装置。 - 【請求項１１】 前記制御回路はさらに、前記昇圧出力
電圧を所定のレベルだけシフトして前記コンパレータに
与える第１のレベルシフタを有することを特徴とする請
求項１０記載の固体撮像装置。 - 【請求項１２】 前記制御回路はさらに、前記ポテンシ
ャル検出回路の検出電圧を所定のレベルだけシフトする
第２のレベルシフタと、前記第１のレベルシフタの出力
電圧をさらに前記第２のレベルシフタでのシフト分だけ
シフトする第３のレベルシフタとを有することを特徴と
する請求項１１記載の固体撮像装置。 - 【請求項１３】 電源と回路出力端子との間に、電源側
から回路出力端子側に向けて一方向性素子が順方向に複
数段直列に接続され、かつ各段間にコンデンサを介して
クロックパルスが印加されるとともに、その昇圧出力電
圧を利用する部分のポテンシャルに基づいて該昇圧出力
電圧を制御可能な構成の昇圧回路を搭載した固体撮像装
置を、バーコードを読み取るイメージセンサとして用い
たことを特徴とするバーコードリーダ。 - 【請求項１４】 オートフォーカス機能を備えたカメラ
であって、 電源と回路出力端子との間に、電源側から回路出力端子
側に向けて一方向性素子が順方向に複数段直列に接続さ
れ、かつ各段間にコンデンサを介してクロックパルスが
印加されるとともに、その昇圧出力電圧を利用する部分
のポテンシャルに基づいて該昇圧出力電圧を制御可能な
構成の昇圧回路を搭載した固体撮像装置を、オートフォ
ーカスセンサとして用いたことを特徴とするカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32296495A JP3596130B2 (ja) | 1995-12-12 | 1995-12-12 | 昇圧回路、これを搭載した固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32296495A JP3596130B2 (ja) | 1995-12-12 | 1995-12-12 | 昇圧回路、これを搭載した固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09163247A true JPH09163247A (ja) | 1997-06-20 |
| JP3596130B2 JP3596130B2 (ja) | 2004-12-02 |
Family
ID=18149619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32296495A Expired - Fee Related JP3596130B2 (ja) | 1995-12-12 | 1995-12-12 | 昇圧回路、これを搭載した固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596130B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064096A (ja) * | 2002-07-30 | 2004-02-26 | Hewlett-Packard Development Co Lp | フォトセンサアセンブリ |
| JP2006129127A (ja) * | 2004-10-29 | 2006-05-18 | Olympus Corp | 電圧供給回路及びそれを用いた固体撮像装置 |
| JP2007330007A (ja) * | 2006-06-07 | 2007-12-20 | Rohm Co Ltd | 電源装置 |
| US7397020B2 (en) | 2005-07-07 | 2008-07-08 | Samsung Electronics Co., Ltd. | Image sensor using a boosted voltage and a method thereof |
| JP2009124931A (ja) * | 2007-10-22 | 2009-06-04 | Rohm Co Ltd | チャージポンプ回路ならびにそれを利用した過電圧保護回路および電子機器 |
| CN109478843A (zh) * | 2016-07-15 | 2019-03-15 | 凌力尔特科技有限责任公司 | 驱动电荷泵电路 |
-
1995
- 1995-12-12 JP JP32296495A patent/JP3596130B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064096A (ja) * | 2002-07-30 | 2004-02-26 | Hewlett-Packard Development Co Lp | フォトセンサアセンブリ |
| JP2006129127A (ja) * | 2004-10-29 | 2006-05-18 | Olympus Corp | 電圧供給回路及びそれを用いた固体撮像装置 |
| US7397020B2 (en) | 2005-07-07 | 2008-07-08 | Samsung Electronics Co., Ltd. | Image sensor using a boosted voltage and a method thereof |
| JP2007330007A (ja) * | 2006-06-07 | 2007-12-20 | Rohm Co Ltd | 電源装置 |
| JP2009124931A (ja) * | 2007-10-22 | 2009-06-04 | Rohm Co Ltd | チャージポンプ回路ならびにそれを利用した過電圧保護回路および電子機器 |
| CN109478843A (zh) * | 2016-07-15 | 2019-03-15 | 凌力尔特科技有限责任公司 | 驱动电荷泵电路 |
| CN109478843B (zh) * | 2016-07-15 | 2021-02-09 | 凌力尔特科技有限责任公司 | 用于驱动开关电容器转换器的系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3596130B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683304B2 (en) | CMOS image sensor and related method of operation | |
| US6323479B1 (en) | Sensor pixel with linear and logarithmic response | |
| US8139134B2 (en) | Complementary metal-oxide semiconductor (CMOS) image sensor | |
| JP2004241491A (ja) | 固体撮像装置 | |
| US7215369B2 (en) | Compact pixel reset circuits using reversed current readout | |
| JP2000162041A (ja) | 光検出装置 | |
| JP3309630B2 (ja) | スイッチング回路およびこれを用いた電荷転送装置 | |
| JP2014230212A (ja) | 光電変換装置及び撮像システム | |
| US20070132867A1 (en) | Multimode CMOS Image Sensor | |
| US20120132786A1 (en) | Solid state imaging device | |
| US7196726B2 (en) | CMOS sensor circuit having a voltage control circuit controlling a gate potential of a photodiode reset transistor to a potential other than power source potentials | |
| KR100809680B1 (ko) | Ｃｍｏｓ 이미지 센서의 클램프 회로 | |
| JP3596130B2 (ja) | 昇圧回路、これを搭載した固体撮像装置 | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| US5986702A (en) | Solid state image pickup device | |
| JPH0935492A (ja) | ピークホールド回路及びこれを有する固体撮像装置、並びにこれを搭載したカメラ | |
| US4700085A (en) | Circuit for detecting signal charges transferred in a charge transfer device | |
| JP3463357B2 (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| EP0311529B1 (en) | Image sensor having charge storage regions | |
| JP2996642B2 (ja) | アクティブピクセルイメージセンサ | |
| JP3897386B2 (ja) | イメージセンサ | |
| JP3610636B2 (ja) | 温度検出装置、これを搭載した電荷転送装置およびカメラ | |
| JPH08181918A (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| US20260031801A1 (en) | Buffer circuit and imaging device | |
| JPH08116491A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |