JPH0916529A

JPH0916529A - 情報処理方法及びシステム

Info

Publication number: JPH0916529A
Application number: JP7159252A
Authority: JP
Inventors: Toshiyuki Fukui; 俊之福井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-06-26
Filing date: 1995-06-26
Publication date: 1997-01-17

Abstract

(57)【要約】【目的】ＣＰＵ間での同期保持動作を実行するとき、
ノード間に跨ったＣＰＵによる同期動作に伴う処理を軽
減し、同期動作を行う上での負荷の軽減を図り、システ
ム全体の処理能力の向上をさせる情報処理装置を提供す
る。【構成】共有バスをスヌープすることを利用するＣＰ
Ｕをそれぞれ１つ以上備えた複数のノード１００〜４０
０を備え、前記複数のノードのそれぞれは互いのノード
内部のバスの情報をスヌープできない接続経路１１０等
により接続された情報処理システムであって、接続経路
とは異なる伝送経路である光ファイバ３１等を介してノ
ード内、或いはノード間での同期動作を実行するために
必要な情報をアービタ２０に伝送し、そのアービタ２０
より、その情報の一部を各ノードに、その情報に基づい
て再分配する。こうして再分配された情報に基づいて、
その情報を自ノード内に反映させるように動作する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理方法及び装置に
関し、例えば、複数のノード間でフラグを参照して同期
を取って動作する情報処理方法及び装置に関するもので
ある。

【０００２】

【従来の技術】マルチプロセッサシステムにおいて、各
ＣＰＵ間の同期を取る方法として、一般的に以下に示す
２種類の方法が取られていた。

【０００３】１）ＣＰＵが接続されている共有バスの専
有を、ある瞬間において単独のＣＰＵに許すことによっ
て同期機構を実現する方法。２）ロード命令に伴ってリザーブフラグを立てるロード
リザーブ命令（ＬｏａｄＲｅｓｅｒｖｅ命令）（以下、
「ＬＲ」と呼ぶ。）と、条件付きストア命令の一つであ
り、ストア命令を実行する前にリザーブフラグを検査し
てリザーブフラグが有効であればストア命令を実行し、
その後にリザーブフラグを無効化するストアコンディシ
ョナル命令（ＳｔｏｒｅＣｏｎｄｉｔｉｏｎａｌ命
令）（以下、「ＳＣ」と呼ぶ。）と、バスをスヌープす
ることによって他のＣＰＵが自分がＬＲを実行したアド
レスと同一のアドレスにストア命令を実行したことを検
出するとリザーブフラグを無効化するストアスヌープ機
能（ＳｔｏｒｅＳｎｏｏｐ機能）（以下、「ＳＳ」と
呼ぶ。）を備え、これらＬＲ、ＳＣ、ＳＳを用いること
によって同期機構を実現する方法。

【０００４】後者は前者に比べてバスの専有を利用しな
い点でよりマルチＣＰＵシステムにおける性能向上を目
指したものである。

【０００５】一方、一つ以上のプロセッサとメモリを持
つノードを、ノード間のデータの交換を目的として複数
個接続する場合、各種ＬＡＮを用いて接続する方法や、
ＬＡＮによらずノード同士をメモリのアドレスレベルで
つなぐ方法が採用されていた。

【０００６】後者の例としては、本件出願人が出願した
特願平５−２８６８７６号の光波長多重化方式を用いた
情報処理装置がある。この方式は、複数の波長を用いる
ことにより、複数のノード間で同時に異なるデータ転送
を実現できることを特徴としたものである。

【０００７】さらに、この光波長多重方式を用いた情報
処理装置に対して、ノード間にまたがったＣＰＵ間の同
期を利用したような複雑な処理を行うことを可能にした
例として、本件出願人が出願した特願平６−２１７０５
３号及び特願平６−２１７０５４号がある。これらの例
におけるシステムでは、ノード間にまたがったＣＰＵ間
の同期を実現するための情報をアービタに集めたのち各
ノードに再分配することで、ノード間にまたがったＣＰ
Ｕ間の同期を実現している。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
ＣＰＵ間同期実現手法において提案されているような、
各ノードにおいて実行されるストア命令に伴うアドレス
及びコントロール情報のみを同期動作を実行するために
必要な情報としたシステムにおいては、これらの同期情
報を受け取るたびに、必ずそれらの情報を全ノードに送
る必要があり、各ノード間でＣＰＵ間同期が取られてい
ない場合でも情報がやり取りされるため、アービタ及び
各ノードにおいて不必要な処理やトラフィックを生じ、
性能の低下を招いていた。

【０００９】

【課題を解決するための手段】本発明は、上述した課題
に鑑みてなされたものであり、上述した課題を解決する
ことを目的とする。そして、係る目的を達成する一手段
として例えば、以下の構成を備える。

【００１０】即ち、共有バスをスヌープすることを利用
するＣＰＵをそれぞれ１つ以上備えた複数のノードを備
え、前記複数のノードのそれぞれは互いのノード内部の
バスの情報をスヌープできない接続経路により接続され
た情報処理システムであって、前記接続経路の利用を調
停する調停手段と、前記調停手段と前記複数のノードと
を互いに接続する前記接続経路とは異なる伝送経路と、
ノード内とノード間での同期動作を実行するために必要
な情報を前記伝送経路を介して前記調停手段に伝送する
伝送手段と、前記伝送手段により伝送された伝送情報に
基づいて前記伝送情報の一部を前記調停手段から各ノー
ドに再分配する分配手段と、前記分配手段により各ノー
ドに分配された情報を各ノードに反映させる反映手段と
を備え、ノード間にまたがったＣＰＵ間同期動作を可能
とすることを特徴とする。

【００１１】そして例えば、ＣＰＵ間同期動作を実現す
るために、ロード命令に伴ってリザーブフラグを立てる
ロードリザーブ命令と、ストア命令を実行する前にリザ
ーブフラグを検査してリザーブフラグが有効であればス
トア命令を実行し、その後にリザーブフラグを無効化す
るストアコンディショナル命令及びバスをスヌープする
ことによって他のＣＰＵが自己が前記ロードリザーブ命
令を実行したアドレスと同一のアドレスにストア命令を
実行したことを検出するとリザーブフラグを無効化する
ストアスヌープ機能を備え、これら３者により前記ＣＰ
Ｕ間の同期動作を可能とすることを特徴とする。また、
例えば、前記ＣＰＵは信号線により前記リザーブフラグ
の状態を外部に出力し、外部から認識可能とし、前記伝
送手段により伝送される情報には各ノードにおいて実行
されるストア命令に伴うアドレス及びコントロール情報
及び前記認識可能となったリザーブフラグの状態の情報
を含ことを特徴とする。

【００１２】更にまた、前記分配手段は、前記伝送手段
により伝送される情報のうちのリザーブフラグの状態の
情報に基づいて前記調停手段から各ノードに前記情報の
分配を制御することを特徴とする。あるいは、前記反映
手段は、外部ノードから伝えられた情報に基づいて自ノ
ード内部にストア命令を発生させる手段を備え、前記接
続経路は、スターカプラを介して接続される光伝送路で
あり、複数の波長の光信号を光波長多重化した光信号を
送受信することを特徴とする。

【００１３】

【作用】以上の構成において、接続経路とは異なる伝送
経路を介してノード内、或いはノード間での同期動作を
実行するために必要な情報をアービタに伝送し、そのア
ービタより、その情報の一部を各ノードに、その情報に
基づいて再分配する。こうして再分配された情報に基づ
いて、その情報を自ノード内に反映させるように動作す
ることによりＣＰＵ間での同期保持動作を実行すると
き、ノード間に跨ったＣＰＵによる同期動作に伴う処理
を軽減し、同期動作を行う上での負荷の軽減を図り、シ
ステム全体の処理能力の向上をさせることができる。

【００１４】

【実施例】以下、添付図面を参照して本発明に係る一実
施例を詳細に説明する。

【００１５】図１は本発明に係る一実施例の情報処理装
置システムの構成を示す図である。図中、１００，２０
０，３００，４００はノードであり、各ノードはコンセ
ントレータ３０まで一対の光ファイバ３１，３２，３
３，３４によって構成される接続経路により接続されて
いる。コンセントレータ３０は光ファイバ３１，３２，
３３，３４によって構成される接続経路からもたらされ
る信号を再分配するためのスターカプラ５０を内蔵す
る。

【００１６】各ノードは、その中にＣＰＵ１０１，２０
１，３０１，４０１、メモリ１０２，２０２，３０２，
４０３、光ファイバ３１，３２，３３，３４によって構
成される接続経路と、各ノードの内部とを接続するため
のインターフェイス回路１０３，２０３，３０３，４０
３、光ファイバ３１，３２，３３，３４によって構成さ
れる接続経路の利用を要求するためのアービトレーショ
ン用インタフェース回路１０４，２０４，３０４，４０
４、及びそれらをノード内部で相互接続するための内部
バス１０５，２０５，３０５，４０５、同期情報受信回
路１０７，２０７，３０７，４０７、波長多重化装置１
０８，２０８，３０８，４０８を含んでいる。

【００１７】さらに、アービトレーション用インタフェ
ース回路には内部バス上の同期関連命令の検出、および
同期関連命令をアービタ２０に対して通知するための同
期要求検出装置１０６，２０６，３０６，４０６が含ま
れている。また、各ＣＰＵ１０１，２０１，３０１，４
０１からは内部に持つリザーブフラグの状態を反映した
ＲＳＲＶ信号（リザーブフラグが有効（１である）とき
Ｈにドライブされる）１０９，２０９，３０９，４０９
が出力されており、同期要求検出装置１０６，２０６，
３０６，４０６及び同期情報受信回路１０７，２０７，
３０７，４０７にそれぞれ入力されている。

【００１８】以上の説明は本実施例の構成の一例であ
り、本発明は上述した例に限定されるものではない。

【００１９】アービタ２０は、光ファイバ３１，３２，
３３，３４によって構成される接続経路利用を調停する
ためのものであり、アービタ２０は各ノードとそれぞれ
アービトレーション用信号経路１１０，２１０，３１
０，４１０によって接続されている。

【００２０】また、アービタ２０内部には、各ノードか
ら送られてくるパケットを管理するパケット情報管理装
置２１、パケットに含まれる情報のうち経路要求情報を
管理する経路選択情報管理装置２２、それらの情報に続
いて送られてくるアドレスなどのデータ転送に伴う付加
情報を一時的に蓄える付加情報管理装置２３、及びパケ
ット中のＣＰＵ間同期機構を実現するために必要な情報
を一時的に蓄えるとともに、各ノードへプロトコル情報
を再分配するための制御を行う同期情報管理装置２４が
設置されている。

【００２１】同期情報管理装置２４からは同期情報通知
用光信号経路３５がコンセントレータ３０内部のスター
カプラ５０へ接続される。

【００２２】本実施例では、図１に示すような構成のシ
ステムにおいて、ＲＳＲＶ信号線の状態をアービタ２０
に通知するとともに、アービタ２０を通じて同期情報を
集中管理し、ＲＳＲＶ信号線の状態に基づいて、必要に
応じて同期情報をアービタ２０から各ノードへブロード
キャストすることにより、互いにバススヌープが出来な
いような状況下でのノード間にまたがったＣＰＵ間同期
機構を実現する例を示す。

【００２３】具体的には、ノード１００上のＣＰＵ１０
１とノード２００上のＣＰＵ２０１及びノード３００上
のＣＰＵ３０１がノード２００上のメモリ２０２のデー
タに関して同期を取ろうとしたときに、それに伴うＣＰ
Ｕ間同期保持動作がどのようにして実施されるかを示
す。

【００２４】図２はシステム全体のアドレスマップであ
る。本実施例ではシステム全体のアドレス空間４ギガバ
イトをノード４つ分に振り分けて利用している。図２に
示すように、ノード１００のメモリ空間は“０００００
０００ｈ”番地より“３ｆｆｆｆｆｆｆｈ”番地までで
あり、以下同様に各ノードにメモリ空間が割り当てられ
ている。

【００２５】今、ノード１００上のＣＰＵ１０１が、ノ
ード２００のＲＡＭ２０２上の４１００００００ｈ番地
のデータ（４バイト）を［ＬＲ］命令を利用してロード
すると、ＣＰＵ１０１内部のリザーブフラグが有効にな
る。それに伴い、ＲＳＲＶ信号線１０９の状態がＬから
Ｈへ遷移する。このとき、その状態遷移を検出した同期
要求検出装置１０６は、図３に示すような同期フラグ登
録要求パケットを生成する。

【００２６】次に、アービタインタフェースについて説
明する。図４は図１に示すアービタインタフェース１０
４の詳細構成を示すブロック図である。なお、以下の説
明はアービタインタフェース１０４について行うが、図
１のアービタインタフェース１０４、２０４、３０４、
４０４はすべて同様の構成であり、他のアービタインタ
フェースについての説明を省略する。

【００２７】図４に示す様にアービタインタフェース１
０４においては、アービタインタフェース１０４の内部
に存在する同期要求検出装置１０６の中のＲＳＲＶフラ
グ監視装置１８２がＲＳＲＶ信号がＬからＨに変化した
ことを検出すると、その結果を同期フラグ登録要求信号
１８３として、ノードアービトレーション制御プロセッ
サ１４１上で動作するプログラムに制御を渡す。

【００２８】ノードアービトレーションプロセッサ１４
１は、本実施例では１チップマイクロコントローラを用
いたが、以上の構成には何等限定されるものではなく、
ハードウェアロジックなどにより構成しても良いことは
勿論である。

【００２９】同期フラグ登録要求信号１８３による通知
を受けたノードアービトレーションプロセッサ１４１
は、上述した図３に示す同期フラグ登録パケットを作成
し、パラレル／シリアル変換器１６１に書き込む。パラ
レル／シリアル変換器１６１では、書き込まれた情報を
シリアルデータに変換して発光素子１６３へ出力する。
発光素子１６３は、入力された信号を光電変換して波長
λ１の光信号として光ファイバによって構成された通信
路１１０を通してアービタ２０へ出力する。なお、ここ
でいう発光素子は、ＬＥＤもしくはレーザなどの素子で
あり、受光素子はフォトダイオードに代表される素子を
さす。

【００３０】次に図４の説明を一時中断して上述したア
ービタ２０の詳細を説明する。図５はアービタ部２０の
詳細構成を示すブロック図である。図５において、６０
１，６０３，６０５，６０７は受光素子である。受光素
子６０１，６０３，６０５，６０７は、それぞれのノー
ドにより発光されたλ１の波長の光信号を受信し、対応
する電気信号に変換する。そして変換した電気信号をシ
リアル／パラレル変換器６１１に送る。

【００３１】今ノード１００より、上記同期フラグ登録
要求パケットが到着し、受光素子６０１がこれを受信す
ると、電気信号に変換後シリアル／パラレル変換器６１
１に入力される。シリアル／パラレル変換器６１１で
は、入力されたシリアル電気信号をパラレル信号に変換
する。また、これと同時にデータ受信検出信号１（６２
２）によりパケット情報管理装置２１にこの旨を通知す
る。

【００３２】本実施例では、パケット情報管理装置２１
をプログラムを格納したＲＯＭ及び処理に用いるＲＡＭ
を内蔵したマイクロコントローラ６２１より構成してい
る。またこのマイクロコントローラ６２１は、同時に経
路選択情報管理装置２２、付加情報管理装置２３、同期
制御情報管理装置２４の役割を果たす部分を含むものと
する。しかし、本構成は以上の例により制限されるもの
ではない。

【００３３】パケット情報管理装置２１は、データ受信
検出信号１（６２２）を受信すると、デバイスセレクト
信号６１９によりシリアル／パラレル変換器６１１を選
択し、内部のレジスタよりデータバス６２０を通じて、
ノード１００より送出されたパケットを読み出す。

【００３４】受信されたパケットは同期フラグ登録要求
パケットであるため、このパケットの内容はマイクロコ
ントローラの中の同期制御情報管理装置２４としての役
割を果たす部分に受け渡される。同期情報管理装置２４
は、自己にもたらされた情報を基に、各ノードにまたが
ったＣＰＵ間の同期を保持するために、ノード１００に
おいてリザーブフラグがＯＮになったことを内蔵する内
部テーブルに登録する。

【００３５】なお、ノード１００内のプロセッサ１０１
へノード２００内部のＲＡＭ４１００００００ｈ番地の
データがロードされる過程は、特願平５−２８８２７１
号に示すごとくノード間でのデータのリードが行われる
ことによって実現される。

【００３６】また、ノード２００上のＣＰＵ２０１及び
ノード３００上のＣＰＵ３０１も、ノード２００のＲＡ
Ｍ２０１上の４１００００００ｈ番地のデータ（４バイ
ト）を［ＬＲ］命令を利用してロードした後であり、リ
ザーブフラグが有効になっているとする。この情報も同
様にアービタ２０内部の同期情報管理装置２４に対して
送付され、ノード２００及びノード３００においてもＲ
ＳＲＶフラグがＯＮになったことが内部テーブルに登録
される。

【００３７】この状態の下で、今、ノード１００内部の
ＣＰＵ１０１が［ＳＣ］命令を発行して、ノード２００
及びノード３００のリザーブフラグを無効にする場面の
システムの動作を以下に示す。

【００３８】再び図４の説明に戻る。アービタインタフ
ェース１０４の内部に存在するアドレスデコーダ１４０
は、ノード１０１の内部バス１０５（１０５はデータ信
号線１５１、コントロール信号線１５２、アドレス信号
線１５３より構成される）を常に監視しており、外部ノ
ード（この場合ノード２００）へのアクセス（アドレス
４１００００００ｈへのライト動作）がバス上に発生し
たことを認識した場合、１４４の外部アクセス検出信
号、及び１５０のライト要求検出信号によってノードア
ービトレーション制御プロセッサ１４１上で動作するプ
ログラムに制御を渡す。

【００３９】同時に、アドレスラッチレジスタ１４２
に、その時にアドレス信号線１５３上に出ているアドレ
スをラッチし、コントロール信号ラッチレジスタ１４３
にリードライト要求種別（ライト）をラッチし、更に転
送バイト数（４バイト）などのコントロール情報をラッ
チする。

【００４０】同期要求検出装置１０６の内部に存在する
コントロール信号デコーダ１８０は、このとき並行して
常にコントロール信号線１５２を監視しており、ストア
命令（この場合はノード２００上のアドレス４１０００
０００ｈへの［ＳＣ］命令）がバス上に発生したことを
認識した場合、ストア要求検出信号１８１によってノー
ドアービトレーション制御プロセッサ１４１上で動作す
るプログラムに同期制御が必要なことを通知する。

【００４１】外部アクセス検出信号１４４、ライト要求
検出信号１５０、ストア要求検出信号１８１からの通知
を受けたノードアービトレーションプロセッサ１４１
は、アドレスラッチ１４２、及びコントロール信号ラッ
チ１４３よりラッチされた信号を読み出し、接続先を判
別し、図６に示すようなアービトレーションリクエスト
パケットを作成し、パラレル／シリアル変換器１６１に
書き込む。図６に示すパケットは経路要求信号であると
ともに、同期制御要求をアービタに通知する部分も情報
として含んでいる。

【００４２】パラレル／シリアル変換器１６１では、書
き込まれた情報をシリアルデータに変換し、発光素子１
６３に出力する。発光素子１６３は、入力された信号を
光電変換して波長λ１の光信号として光ファイバによっ
て構成された通進路１１０を通してアービタ２０へ出力
する。

【００４３】再び図５において、今ノード１００よりこ
のアービトレーションリクエストパケットが到着し、シ
リアル／パラレル変換器６１１に入力される。シリアル
／パパラレル変換器６１１では、入力されたシリアル電
気信号をパラレル信号に変換し、データ受信検出信号６
２２によりパケット情報管理装置２１に通知する。

【００４４】パケット情報管理装置２１は、データ受信
検出信号１（６２２）を受信すると、デバイスセレクト
信号６１９によりシリアル／パラレル変換器６１１を選
択し、内部のレジスタよりデータバス６２０を通じて、
ノード１００より送出されたアービトレーションリクエ
ストパケットを読み出す。

【００４５】リクエストパケットに含まれる情報のう
ち、要求元ノード番号の情報は経路選択情報管理装置２
２に受け渡され、データ転送にかかわる付加情報の部分
はこのマイクロコントローラ６２１の付加情報管理装置
２３としての役割を果たす部分に格納される。更に、こ
のパケットがＣＰＵ間同期保持動作に伴うものと判断さ
れると、各ノードでのＣＰＵ間同期保持動作が必要であ
るため、リクエストパケット内のアドレス及び、要求元
ノード番号等の情報が、マイクロコントローラの中の同
期制御情報管理装置２４としての役割を果たす部分に格
納される。

【００４６】経路選択情報管理装置２２は、受け取った
データを解析し、この伝送路の使用要求がノード１００
よりノード２００への接続要求であることを認識すると
ともに、経路選択情報管理装置２２内に設けられた伝送
路使用状態フラグ、及び使用中である波長をチェック
し、使用可能状態の場合はフラグを使用中状態に設定
し、図７に示す接続準備要求パケットを作成してパラレ
ル／シリアル変換器６１２、６１４に書き込む。

【００４７】この図７に示す接続準備パケットには、マ
イクロコントローラ６２１中の付加情報管理装置２３の
役割を果たす部分からもたらされた情報、および波長情
報も一緒に含まれる。これら２つの接続準備要求パケッ
トは、光アービタインタフェースの場合と同様にλ１の
光信号を用い、ノード１００およびノード２００へ出力
される。

【００４８】なお、ここで４つのノードは、データ通信
用にそれぞれ異なる波長λ２、λ３を用いることによっ
て、同時に二系統の通信を一対一のノード間で行うこと
が可能になっている。

【００４９】これに続いて、同期情報管理装置２４は自
分にもたらされた情報を基に、各ノードに於けるＣＰＵ
間の同期を保持するために、まず、現在のいずれかのノ
ードにおいてリザーブフラグが立っているのかをチェッ
クする。この場合は、事前にノード１００，２００，３
００から同期フラグ登録要求パケットによって通知を受
けているため、リザーブフラグがＯＮになっているノー
ドの存在が認識される。そこで、アドレス４１００００
００ｈのアドレスに対応してリザーブフラグを立ててい
た場合はそれを無効化するように指示するため、図８に
示すような同期フラグ無効化パケットを作成し、パラレ
ル／シリアル変換器６２７に書き込む。

【００５０】なお、内部テーブルをチェックした結果、
全てのノードにおいてリザーブフラグが有効でなかった
場合には、このフラグ無効化指示のための一連の動作は
行われない。

【００５１】書き込まれたパケットは発光素子６１０を
通じて同期情報通知用光信号経路３５上に波長λｃを用
いて送出され、コンセントレータ３０内部のスターカプ
ラ５０に入力される。このとき、λｃはデータ伝送用に
用いられている波長λ２、λ３とは混信を防ぐために異
なるものとする。スターカプラ５０に入力された同期フ
ラグ無効化パケットは各ノードに均等に分波され光ファ
イバ３１，３２，３３，３４を通じて各ノードへ出力さ
れる。

【００５２】ノード２００，３００に於けるＣＰＵ間同
期保持のためのリザーブフラグ無効化動作について、ノ
ード３００での動作を例に以下説明する。図９に同期情
報受信回路３０７及び、光多重化装置３０８の詳細構成
図を示す。

【００５３】図９において、ファイバ３３により入力さ
れた光信号は、光分波器１７６によって接続経路インタ
フェース３０３に向かう光（λ２及びλ３）と、同期情
報受信回路３０７へ向かう光（λｃ）とに分離される。
同期情報受信回路３０７に入力されたλｃの光は、受光
素子１６９により電気信号に変換され、更にシリアル／
パラレル変換器１７０によりパラレル信号に変換される
と同時に、同期メンテナンスパケット受信信号１７１に
より同期制御マイクロコントローラ１７２に通知され
る。

【００５４】この信号を受けると、マイクロコントロー
ラ１７２はＲＳＲＶ信号線１０９の状態をチェックす
る。ＲＳＲＶ信号線１０９がＨ（リザーブフラグが有
効）になっていたときには、同期メンテナンスが必要と
なる。その場合は、この通知が検出されると、ノード３
００の同期制御マイクロコントローラ１７２は、シリア
ル／パラレル変換器１７０よりデバイスセレクト信号１
７３、データバス１７５を使用し、図８に示した同期フ
ラグ無効化パケットを読み出し、ノード内に向けて内部
バス３０５の使用許可を要求する。

【００５５】同期制御マイクロコントローラ１７２は、
内部バスの使用許可が与えられると、同期メンテナンス
要求信号群１７４を用いて接続経路インタフェース３０
３に対し、図８のパケットの内容に基づきアドレス４１
００００００ｈのアドレスに関連してリザーブフラグを
立てているようなＣＰＵに対してそのフラグを無効化す
るためのバスアクセスを内部バス３０５上に出すことを
指示する。

【００５６】図１０に接続経路インタフェース部３０３
の詳細構成例を示す。ここでは同期制御マイクロコント
ローラ１７２より送られる同期メンテナンス要求信号群
１７４により、アドレスドライバ１３０にはアドレス
（４１００００００ｈ）が、データ転送シーケンサ１３
１には同期フラグ無効化の要求が指示される。この場
合、具体的には内部バス３０５上へのアドレス４１００
００００ｈのダミーデータのストアが指示される。

【００５７】シーケンサ１３１は１３４の信号によりア
ドレスドライバに対しアドレス４１００００００ｈのド
ライブを指示する。続いてコントロールドライバ１３２
に対し転送サイズ、ストア命令実行のためのコントロー
ル信号のバスへのドライブを信号線１３６を通して指示
する。更に、信号線１３７を通して、ダミーデータのバ
ス上へのドライブをデータバッファ１３３に対して指示
する。

【００５８】このダミーデータのストア処理を［ＳＳ］
としてスヌープしたノード内プロセッサ３０１は、自分
が保持しているリザーブフラグ、及び、そのフラグを立
てるに至ったアドレスを保持しているレジスタを検査す
る。本実施例の場合、アドレスが一致するので、そのリ
ザーブフラグは無効化される。

【００５９】リザーブフラグが無効化されると、ＲＳＲ
Ｖ信号線１０９はＨからＬに遷移する。アービタインタ
フェース１０４内の同期要求検出装置１０６におけるＲ
ＳＲＶフラグ監視装置１８２がＲＳＲＶ信号がＨからＬ
に変化したことを検出すると、その結果を同期フラグ登
録抹消要求信号１８４として、ノードアービトレーショ
ン制御プロセッサ１４１上で動作するプログラムに制御
を渡す。

【００６０】同期フラグ登録抹消要求信号１８４により
通知を受けたノードアービトレーションプロセッサ１４
１は、図１１に示すような同期フラグ登録抹消要求パケ
ットを作成し、アービタ２０に送付する。同期フラグ登
録抹消要求パケットを受け取ったアービタ２０は、それ
を同期制御情報管理装置２４に受け渡す。同期制御情報
管理装置２４は、受け取った情報に基づいて内部テーブ
ルに登録されている情報を調べ、ノード１００のリザー
ブフラグが有効になっていたという情報を削除する。

【００６１】一方、メモり３０２には該当するアドレス
が存在しないので、このストア処理は無視される。デー
タ転送シーケンサはバスがタイムアウトすることを防ぐ
ために、一定のディレイ後１３２のコントロールドライ
バに対してアクノリッジ信号をドライブするように指示
する。

【００６２】なお、同期フラグ無効化パケットはノード
１００，２００，４００に対しても送付されるが、ノー
ド４００においてはＲＳＲＶ信号線４０９の状態がＬで
ある（リザーブフラグが有効になっていない）ため、内
部バス４０５上の処理は実施されない。また、要求元の
ノード１００においては、同期フラグ無効化パケットを
受信し、その中身を解釈し、自ノード番号が、そのパケ
ット内部の要求元フィールドにあることを発見した段階
で、そのパケットによって行われるはずのその後の処理
は無視される。

【００６３】更に、データの転送先であるノード２００
では、同期フラグ無効化パケットを受信して受信内容を
解釈し、自ノードのアドレスがそのパケット内部にある
ことを発見した段階で、そのパケットによって行われる
はずのその後の処理は無視される。

【００６４】なお、このノード３００に於けるこれら一
連の動作は、アドレスバスとデータバスの制御が独立し
ているようなＣＰＵを用いているシステムにおいては、
アドレスオンリートランザクションとして定義すること
も考えられる。その場合は、これらリザーブフラグ無効
化の処理はアドレスフェイズだけで処理を完了し、ダミ
ーデータのバス上へのドライブを伴わない形で実現が可
能である。

【００６５】一方、正しいデータの転送先であるノード
２００においては、特願平５−２８８２７１号に示すが
ごとく転送が行われ、データのストア処理が行われる。
このデータのストアはノード３００に於けるものとは異
なり正式のデータ転送であるが、このときノード３００
での動作と同様に［ＳＳ］が実行される。これによって
ＣＰＵの同期フラグの検査が行われリザーブフラグが無
効化されるので同期動作が保証される。なお、同期フラ
グの無効化に伴う同期フラグ登録抹消パケットのアービ
タ２０に対する送付は、ノード３００のときと同様に実
施される。

【００６６】これによりノード１００の［ＳＣ］命令の
実行に伴うＣＰＵ間の同期保持動作が実現される。他の
ノード間での転送においても以上に説明したのと全く同
様に処理が行われる。これらの他のノード間の転送処理
についての説明は省略する。

【００６７】なお、本実施例では図１に於けるアービト
レーション用信号経路１１０，２１０，３１０，４１０
の上の光信号には、波長λ１の光を使用し、接続経路３
１，３２，３３，３４上の光信号には波長λ２、λ３
（λ２、λ３は別波長）を使用しているが、λ１＝λ
２、λ１＝λ３の場合があっても構成上差し支えはな
い。

【００６８】次に、自ノード内部のメモリ上のデータへ
の同期命令の場合、具体的には、ノード１００上のＣＰ
Ｕが同期命令に利用可能な自ノード内ＲＡＭ上の０１０
０００００ｈ番地のデータ（４バイト）を［ＬＲ］命令
を利用してロードしており、それを［ＳＣ］命令を発行
して変更しようとした場合、それに伴う同期の保持動作
がどのようにして実施されるかを説明する。

【００６９】図４において、この場合には外部アクセス
検出信号１４４は反応せず、ライト要求検出信号１５
０、及びストア要求検出信号１８１によってノードアー
ビトレーション制御プロセッサ１４１上で動作するプロ
グラムに制御を渡す。同時にアドレスラッチレジスタ１
４２にその時にアドレス信号線１５３上に出ているアド
レスをラッチし、コントロール信号ラッチレジスタ１４
３に転送バイト数（４バイト）などのコントロール情報
をラッチする。

【００７０】ノードアービトレーションプロセッサ１４
１は、アドレスラッチ１４２、及びコントロール信号ラ
ッチ１４３によりラッチされた信号を読み出し、図１２
に示す同期メンテナンスリクエストパケットを作成し、
パラレル／シリアル変換器１６１に書き込む。パラレル
／シリアル変換器１６１では書き込まれた情報をシリア
ルデータに変換し、発光素子１６３へ出力する。発光素
子１６３は、入力された信号を光電変換し、波長λ１の
光信号として光ファイバによって構成された通信路１１
０を通してアービタ２０へ出力する。

【００７１】図５において、ノード１００よりキャッシ
ュメンテナンスリクエストパケットが到着すると、この
パケットはシリアル／パラレル変換器６１１に入力され
る。シリアル／パラレル変換器６１１では、入力された
シリアル電気信号をパラレル信号に変換し、同時にデー
タ受信検出信号６２２によりパケット情報管理装置２１
に通知する。

【００７２】パケット情報管理装置２１はデータ受信検
出信号１（６２２）を受信すると、デバイスセレクト信
号６１９によりシリアル／パラレル変換器６１１を選択
し、内部のレジスタよりデータバス６２０を通じて、ノ
ード１００より送出された同期メンテナンスリクエスト
パケットを読み出す。そしてパケット内のアドレス及び
転送バイト数、要求元ノード番号等の情報を、マイクロ
コントローラ６２１の同期情報管理装置２４としての役
割を果たす部分に格納する。

【００７３】同期情報管理装置２４は、内部テーブルを
調査し、ノードの中でリザーブフラグを有効にしている
ものがあったときには、各ノードにおけるＣＰＵ間同期
を保持するために、各ノードに対してアドレス０１００
００００ｈのデータを対象にリザーブフラグを立ててい
た場合はそれを無効化するように指示するため、図８に
示すような同期フラグ無効化パケットを作成し、パラレ
ル／シリアル変換器６２７に書き込む。書き込まれたパ
ケットは発光素子６２８によって光信号に変換され、ス
ターカプラ５０を通して全ノードに配信される。

【００７４】これ以後の動作は、先の例と同じであるの
で省略する。以上説明した様に本実施例によれば、接続
経路とは異なる伝送経路を介してノード内、或いはノー
ド間での同期動作を実行するために必要な情報をアービ
タに伝送し、そのアービタより、その情報の一部を各ノ
ードに、その情報に基づいて再分配する事により、こう
して再分配された情報に基づいて、その情報を自ノード
内に反映させることができ、ＣＰＵ間での同期保持動作
を実行するとき、ノード間に跨ったＣＰＵによる同期動
作に伴う処理を軽減し、同期動作を行う上での負荷の軽
減を図り、システム全体の処理能力の向上をさせること
ができる。

【００７５】（他の実施例）先に示した実施例では、ア
ービタ２０から同期関連情報を各ノードに対して再分配
する際に、同期情報通知用光信号経路３５及び専用の波
長λｃを用いてブロードキャストにより行っていた。し
かし、本発明は以上の例に限定されるものではなく、Ｒ
ＳＲＶ信号線に基づく情報をうまく利用すれば、それら
の装置を設けることなくして、同様の効果を得ることが
できる。その方法について以下に説明する。なお、上述
した第１の実施例と共通のものに関しては、同一の符号
を付し詳細説明を省略する。

【００７６】図１３は本発明に係る第２の実施例におい
て使用するシステムの構成図である。図１との相違点
は、各ノードにおいて波長多重化装置、及び同期情報受
信回路が不要になったこと、及びアービタ２０内部の同
期情報管理装置２４からブロードキャストを行うための
同期情報通知用光信号経路３５が無いことである。

【００７７】第１の実施例とこの第２の実施例との差異
は本質的には同期情報をどのようにしてアービタから各
ノードに分配するかにある。以下、その説明を第２実施
例の図１３に示すアービタ２０の詳細を示す図１４を用
いて説明する。

【００７８】具体的には、ノード１００上のＣＰＵ１０
１とノード２００上のＣＰＵ２０１及びノード３００上
のＣＰＵ３０１がノード２００上のメモリ２０２上の４
１００００００ｈ番地のデータ（４バイト）に関して同
期を取ろうとしたときに、それに伴うＣＰＵ間同期保持
動作のうち、アービタによる同期情報の分配がどのよう
にして実施されるかを示す。なお、同期情報の分配に先
立つ諸事項（各ノードにおける［ＬＲ］命令の実施、及
びＲＳＲＶフラグの状態変化の検出とそのアービタへの
通知とテーブルへの登録、［ＳＣ］命令の検出と、その
アービタへの通知）は第１の実施例と同様であるので省
略する。

【００７９】図１４は第２の実施例におけるアービタの
構成図を示したものである。今ノード１００より［Ｓ
Ｃ］命令検出に伴うアービトレーションリクエストパケ
ットが到着し、シリアル／パラレル変換器６１１に入力
される。シリアル／パラレル変換器６１１では、入力さ
れたシリアル電気信号をパラレル信号に変換し、データ
受信検出信号６２２によりパケット情報管理装置２１に
通知する。

【００８０】パケット情報管理装置２１は、データ受信
検出信号１（６２２）を受信すると、デバイスセレクト
信号６１９によりシリアル／パラレル変換器６１１を選
択し、内部のレジスタよりデータバス６２０を通じて、
ノード１００より送出されたアービトレーションリクエ
ストパケットを読み出す。リクエストパケットに含まれ
る情報のうち要求元ノード番号の情報は、経路選択情報
管理装置２２に受け渡され、データ転送にかかわる付加
情報の部分はこのマイクロコントローラ６２１中の付加
情報管理装置２３としての役割を果たす部分に格納され
る。

【００８１】更に、このパケットがＣＰＵ間同期保持動
作に伴うものと判断されると、各ノードでのＣＰＵ間同
期保持動作が必要であるため、リクエストパケット内の
アドレス及び、要求元ノード番号等の情報がマイクロコ
ントローラ６２１中の同期制御情報管理装置２４として
の役割を果たす部分に格納される。

【００８２】経路選択情報管理装置２２は、受け取った
データを解析し、この伝送路の使用要求がノード１００
よりノード２００への接続要求であることを認識すると
ともに、経路選択情報管理装置２２内に設けられた伝送
路使用状態フラグ、及び使用中である波長をチェック
し、使用可能状態の場合はフラグを使用中状態に設定す
る。そして、図７に示す接続準備要求パケットを作成
し、パラレル／シリアル変換器６１２、６１４に書き込
む。

【００８３】この接続準備パケットには、マイクロコン
トローラ６２１中の付加情報管理装置２３の役割を果た
す部分からもたらされた情報、および波長情報も一緒に
含まれる。これら２つの接続準備要求パケットは、光ア
ービタインタフェースの場合と同様に、λ１の光信号を
用い、ノード１００およびノード２００へ出力される。

【００８４】これに続いて、同期情報管理装置２４は、
自分にもたらされた情報をもとに、各ノードにおけるＣ
ＰＵ間の同期を保持するために、まず、現在いずれかの
ノードにおいてリザーブフラグが立っているのかをチェ
ックする。この場合は、事前にノード１００，２００，
３００から同期フラグ登録パケットによって通知を受け
ているため、リザーブフラグがＯＮになっている３つの
ノードの存在が認識される。

【００８５】次に、同期情報管理装置２４は、同期フラ
グの無効化処理をアービタからの指示によって行わなけ
ればならないノードを判断する。この場合、ノード１０
０及び２００は実際のデータ転送によって同期フラグの
メンテナンスは実行されるが、直接データ転送に関与し
ないノード３００においては、アービタから同期フラグ
無効化の指示が必要である。よって、同期情報管理装置
２４は、アドレス４１００００００ｈのアドレスに対応
してリザーブフラグを立てていた場合はそれを無効化す
るように指示するため、図８に示すような同期フラグ無
効化パケットを作成する。次いで、パケット情報管理装
置２１に対して、ノード３００へ接続されたアービトレ
ーション経路３１０を通じて同期フラグ無効化パケット
を送るために、パラレル／シリアル変換器６１６に書き
込むように指示する。

【００８６】なお、内部テーブルをチェックした結果、
全てのノードにおいてリザーブフラグが有効でなかった
場合、及びリザーブフラグが有効であってもそのノード
がデータ転送の直接の対象であった場合、このフラグ無
効化指示のための一連の動作は行われない。

【００８７】書き込まれたパケットは発光素子６０６を
通じてアービトレーション用信号経路３１０上に波長λ
１を用いて送出される。以上の説明においては、同期フ
ラグ無効化パケットの送付対象ノードは１つである例に
ついて説明したが、複数存在する場合には、同様にし
て、パケットが各パラレル／シリアル変換器に順次書き
込まれ、各ノードに向けて送出される。

【００８８】次に、このパケットを受信するノード３０
０の動作について、以下に説明する。以下の説明は上述
した図４を参照して説明する。

【００８９】ノード３００において、ファイバ３１０
（図４では１１０）により入力された光信号は、受光素
子１６４により電気信号に変換され、光アービタインタ
フェース３０４（図４では１０４）に入力される。光ア
ービタインタフェース３０４では、入力された信号はシ
リアル／パラレル変換器１６２によりパラレル信号に変
換されると同時に、データ受信信号１４８によりノード
アービトレーション制御プロセッサ１４１に通知され
る。

【００９０】この通知が検出されると、ノード３００の
ノードアービトレーションプロセッサはシリアル／パラ
レル変換器１６２よりデバイスセレクト信号１４７、デ
ータバス１４５を使用して上述した同期フラグ無効化パ
ケットを読み出し、ノード内に向けて内部バス３０５の
使用許可を要求する。

【００９１】ノードアービトレーション制御プロセッサ
は、内部バスの使用許可が与えられると、データ送受信
要求信号群１４９を用い接続経路インタフェース３０３
に対し、図８のパケットの内容に基づき、アドレス４１
００００００ｈのアドレスに関連してリザーブフラグを
立てているようなＣＰＵに対してそのフラグを無効化す
るためのバスアクセスを内部バス３０５上に出すことを
指示する。以下、ダミーデータのストア処理の実施につ
いては第１の実施例と同様にして実施できるので、ここ
では説明を省略する。

【００９２】以上のようにすれば、より簡略化された構
成で第１実施例と同様の作用効果が得られ、必要なノー
ドに対してのみ同期関連情報のマルチキャストが実行で
きる。なお、本発明は、複数の機器から構成されるシス
テムに適用しても、１つの機器から成る装置に適用して
も良い。

【００９３】また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【００９４】

【発明の効果】以上説明したように本発明によれば、Ｃ
ＰＵ間での同期保持動作を実行するとき、ノード間に跨
ったＣＰＵによる同期動作に伴う処理を軽減し、同期動
作を行う上での負荷の軽減を図り、システム全体の処理
能力の向上をさせるという効果が得られる。

【図面の簡単な説明】

【図１】本発明に係る一実施例のシステム構成を示す図
である。

【図２】本実施例システムのアドレスマップを示す図で
ある。

【図３】本実施例で用いられている同期フラグ登録要求
パケットの構成を示す図である。

【図４】図１に示す本実施例のノードにおけるアービタ
インタフェースの詳細構成を示す図である。

【図５】図１に示す本実施例のアービタの詳細構成を示
す図である。

【図６】本実施例で用いられているアービトレーション
リクエストパケットの構成を示す図である。

【図７】本実施例で用いられている接続準備要求パケッ
トの構成を示す図である。

【図８】本実施例で用いられている同期フラグ無効化パ
ケットの構成を示す図である。

【図９】本実施例の同期情報受信回路の詳細構成を示す
図である。

【図１０】本実施例の接続経路インタフェース部の詳細
構成を示す図である。

【図１１】本実施例で用いられている同期フラグ登録抹
消要求パケットの構成を示す図である。

【図１２】本実施例で用いられる同期メンテナンスリク
エストパケットの構成を示す図である。

【図１３】本発明に係る第２の実施例のシステム構成を
示す図である。

【図１４】図１３に示す第２の実施例のアービタの詳細
構成を示す図である。

【符号の説明】

２０アービタ２１パケット情報管理装置２２経路選択情報管理装置２３付加情報管理装置２４同期情報管理装置３０コンセントレータ３１，３２，３３，３４光ファイバ３５同期情報通知用光信号経路５０スターカプラ１００，２００，３００，４００ノード（一つ以上の
プロセッサとメモリを持つ情報処理装置の一群）１０１，２０１，３０１，４０１ＣＰＵ（プロセッ
サ）１０２，２０２，３０２，４０２メモリ１０３，２０３，３０３，４０３接続経路インタフェ
ース回路１０４，２０４，３０４，４０４アービタインタフェ
ース回路１０５，２０５，３０５，４０５ノード内部バス１０６，２０６，３０６，４０６同期実現装置１０７，２０７，３０７，４０７同期情報受信回路１０８，２０８，３０８，４０８波長多重化装置１０９，２０９，３０９，４０９ＲＳＲＶ信号１１０，２１０，３１０，４１０アービトレーション
用信号経路１３０アドレスドライバ１３１データ転送シーケンサ１３２コントロールドライバ１３３データバッファ１３４アドレスドライブ信号１３５アクノリッジ信号１３６コントロールドライバ制御信号１３７データバッファ制御信号１３８データ受信信号１３９パラレル／シリアル変換器制御信号１４０アドレスデコーダ１４１ノードアービトレーション制御プロセッサ１４２アドレスラッチレジスタ１４３コントロール信号ラッチレジスタ１４４外部アクセス検出信号１４５データ信号線１４６レジスタセレクト信号線１４７デバイスセレクト信号線１４８データ受信信号１４９データ送受信要求信号群１５０ライト要求検出信号１５１内部バスのデータ信号線１５２内部バスのコントロール信号線１５３内部バスのアドレス信号線１６１，１６５，６１２，６１４，６１６，６１８，６
２８パラレル／シリアル変換器１６２，１６６，１７０，６１１，６１３，６１５，６
１７シリアル／パラレル変換器１６３，１６７，６０２，６０４，６０６，６０８，６
２８発光素子１６４，１６８，１６９，６０１，６０３，６０５，６
０７発光素子１７１同期メンテナンスパケット受信信号１７２同期制御マイクロコントローラ１７３デバイスセレクト信号１７４同期メンテナンス要求信号群１７５データ信号線１７６，６３１，６３２，６３３，６３４２波分波器１７７，６４１，６４２，６４３，６４４２波合波器１７８３波分波器１８０コントロール信号デコーダ１８１ストア要求検出信号１８２ＲＳＲＶフラグ監視装置１８３同期フラグ登録要求信号１８４同期フラグ登録抹消要求信号６１９デバイスセレクト信号６２０データバス６２１マイクロコントローラ６２２，６２３，６２４，６２５データ検出信号１，
２，３，４６２６制御信号

Claims

【特許請求の範囲】

【請求項１】共有バスをスヌープすることを利用する
ＣＰＵをそれぞれ１つ以上備えた複数のノードを備え、
前記複数のノードのそれぞれは互いのノード内部のバス
の情報をスヌープできない接続経路により接続された情
報処理システムであって、前記接続経路の利用を調停する調停手段と、前記調停手段と前記複数のノードとを互いに接続する前
記接続経路とは異なる伝送経路と、ノード内とノード間での同期動作を実行するために必要
な情報を前記伝送経路を介して前記調停手段に伝送する
伝送手段と、前記伝送手段により伝送された伝送情報に基づいて前記
伝送情報の一部を前記調停手段から各ノードに再分配す
る分配手段と、前記分配手段により各ノードに分配された情報を各ノー
ドに反映させる反映手段とを備え、ノード間にまたが
ったＣＰＵ同期動作を可能とすることを特徴とする情報
処理システム。
【請求項２】ＣＰＵ間同期機構として、ロード命令に
伴ってリザーブフラグを立てるロードリザーブ命令と、
ストア命令を実行する前にリザーブフラグを検査してリ
ザーブフラグが有効であればストア命令を実行し、その
後にリザーブフラグを無効化するストアコンディショナ
ル命令と、バスをスヌープすることによって他のＣＰＵが自己が前
記ロードリザーブ命令を実行したアドレスと同一のアド
レスにストア命令を実行したことを検出するとリザーブ
フラグを無効化するストアスヌープ機能を備え、これにより前記ＣＰＵ間の同期動作を可能とすることを
特徴とする請求項１記載の情報処理システム。
【請求項３】前記ＣＰＵは信号線により前記リザーブ
フラグの状態を外部に出力し、外部からは、リザーブフ
ラグの状態を前記信号線を調べることにより認識可能と
し、前記伝送手段により伝送される情報には各ノードに
おいて実行されるストア命令に伴うアドレス及びコント
ロール情報及び前記認識可能となったリザーブフラグの
状態の情報を含むことを特徴とする請求項２記載の情報
処理システム。
【請求項４】前記分配手段は、前記伝送手段により伝
送される情報のうちのリザーブフラグの状態の情報に基
づいて前記調停手段から各ノードに前記情報の分配を制
御することを特徴とする請求項３記載の情報処理システ
ム。
【請求項５】前記反映手段は、外部ノードから伝えら
れた情報に基づいて自ノード内部にストア命令を発生さ
せる手段を備えることを特徴とする請求項２乃至４のい
ずれかに記載の情報処理システム。
【請求項６】前記接続経路は、スターカプラを介して
接続される光伝送路であることを特徴とする請求項１乃
至５のいずれかに記載の情報処理システム。
【請求項７】前記接続経路は、複数の波長の光信号を
光波長多重化した光信号を送受信することを特徴とする
請求項１乃至６のいずれかに記載の情報処理システム。
【請求項８】共有バスをスヌープすることを利用する
ＣＰＵをそれぞれ１つ以上備えた複数のノードを備え、
前記複数のノードのそれぞれは互いのノード内部のバス
の情報をスヌープできない接続経路により接続されてお
り、前記接続経路の利用を調停する調停手段と、前記調
停手段と前記複数のノードとを互いに接続する前記接続
経路とは異なる伝送経路と、ノード内とノード間での同
期動作を実行するために必要な情報を前記伝送経路を介
して前記調停手段に伝送する伝送手段と、前記伝送手段
により伝送された伝送情報に基づいて前記伝送情報の一
部を前記調停手段から各ノードに再分配する分配手段と
を備え、前記分配手段により各ノードに分配された情報
を各ノードに反映させる情報処理システムにおける情報
処理方法であって、ロード命令に伴ってリザーブフラグを立てるロードリザ
ーブ命令と、ストア命令を実行する前にリザーブフラグ
を検査してリザーブフラグが有効であればストア命令を
実行し、その後にリザーブフラグを無効化するストアコ
ンディショナル命令を用い、更に、バスをスヌープすることによって他のＣＰＵが自
己が前記ロードリザーブ命令を実行したアドレスと同一
のアドレスにストア命令を実行したことを検出するとリ
ザーブフラグを無効化する機能を有することにより前記
ＣＰＵ間の同期動作を可能とすることを特徴とする情報
処理方法。
【請求項９】前記ＣＰＵは信号線により前記リザーブ
フラグの状態を外部に出力し、外部からは、リザーブフ
ラグの状態を前記信号線を調べることにより認識可能と
し、前記伝送手段により伝送される情報には各ノードに
おいて実行されるストア命令に伴うアドレス及びコント
ロール情報及び前記認識可能となったリザーブフラグの
状態の情報を含むことを特徴とする請求項８記載の情報
処理方法。
【請求項１０】前記伝送手段により伝送される情報の
うちのリザーブフラグの状態の情報に基づいて前記調停
手段から各ノードに前記情報の分配を制御することを特
徴とする請求項９記載の情報処理方法。
【請求項１１】外部ノードから伝えられた情報に基づ
いて自ノード内部にストア命令を発生させることにより
各ノードに分配された情報を各ノードに反映させること
を特徴とする請求項８乃至１０のいずれかに記載の情報
処理方法。
【請求項１２】前記接続経路は、スターカプラを介し
て接続される光伝送路であり、複数の波長の光信号を光
波長多重化した光信号を送受信することを特徴とする請
求項８乃至１１のいずれかに記載の情報処理方法。