JPH09166623A - サンプリングディジタイザ - Google Patents
サンプリングディジタイザInfo
- Publication number
- JPH09166623A JPH09166623A JP32562795A JP32562795A JPH09166623A JP H09166623 A JPH09166623 A JP H09166623A JP 32562795 A JP32562795 A JP 32562795A JP 32562795 A JP32562795 A JP 32562795A JP H09166623 A JPH09166623 A JP H09166623A
- Authority
- JP
- Japan
- Prior art keywords
- digitizer
- offset
- data
- gain
- waveform data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 複数のＡＤ変換器を並列に用いて高速のサン
プリングを行う波形記憶装置において、記憶したディジ
タルデータを演算処理することにより各ＡＤ変換器の特
性ばらつきを調整する手段を提供する。 【解決手段】 複数のＡＤ変換器と記憶回路と記憶した
波形データを処理するディジタル演算回路と校正信号発
生回路をもつ波形記憶装置。
プリングを行う波形記憶装置において、記憶したディジ
タルデータを演算処理することにより各ＡＤ変換器の特
性ばらつきを調整する手段を提供する。 【解決手段】 複数のＡＤ変換器と記憶回路と記憶した
波形データを処理するディジタル演算回路と校正信号発
生回路をもつ波形記憶装置。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルオシロ
スコープ等において高速化のために、複数のディジタイ
ザのサンプリングタイミングを順次ずらして（すなわ
ち、多相化して）入力信号をディジタイズする多相ディ
ジタイザ回路の校正方法の改良に関するものである。
スコープ等において高速化のために、複数のディジタイ
ザのサンプリングタイミングを順次ずらして（すなわ
ち、多相化して）入力信号をディジタイズする多相ディ
ジタイザ回路の校正方法の改良に関するものである。
【０００２】
【従来の技術】従来のディジタイズ回路としては、図２
に示されるような回路ブロックがある。この場合は２相
のサンプリング例を示す。このように二つのディジタイ
ザを交互に動作させて二倍のサンプリング速度を得よう
とした場合、二つのＡＤ変換器（以下ＡＤＣとする。３
のＡＤＣをＡＤＣａ、４のＡＤＣをＡＤＣｂと呼ぶこと
とする）に入力されるアナログ信号を一致させなければ
ならない。そのために図２の詳細である図３に示すよう
にゲイン１０２、オフセット１０３、サンプリングタイ
ミングスキュー１０１を調整する必要があった。この調
整により多相の各ディジタイザの特性が一致しないとサ
ンプリングした波形データ（ディジタル値）が劣化する
ことになる。図４、図５、図６にこの様子を簡単に示
す。これらの図は２つのＡＤＣ３と４でサンプリングさ
れた正弦波の波形を横軸を時間軸として示したものであ
る。図４は二相間のゲインがずれている場合で、図５は
オフセットがずれている場合、図６はサンプリングタイ
ミングがずれている場合である。実際は、これらの要素
が全て絡み合って複雑な特性劣化を引き起こすことにな
る。更に図７に示すように二相間の周波数特性が異なる
ことで、振幅及び遅延特性がずれてきて入力信号の周波
数が、高くなるほど特性が悪化するという傾向も生じ
る。本例では、二相の場合を述べたがそれ以上の多相の
システムでは、更に複雑な劣化を生む。
に示されるような回路ブロックがある。この場合は２相
のサンプリング例を示す。このように二つのディジタイ
ザを交互に動作させて二倍のサンプリング速度を得よう
とした場合、二つのＡＤ変換器（以下ＡＤＣとする。３
のＡＤＣをＡＤＣａ、４のＡＤＣをＡＤＣｂと呼ぶこと
とする）に入力されるアナログ信号を一致させなければ
ならない。そのために図２の詳細である図３に示すよう
にゲイン１０２、オフセット１０３、サンプリングタイ
ミングスキュー１０１を調整する必要があった。この調
整により多相の各ディジタイザの特性が一致しないとサ
ンプリングした波形データ（ディジタル値）が劣化する
ことになる。図４、図５、図６にこの様子を簡単に示
す。これらの図は２つのＡＤＣ３と４でサンプリングさ
れた正弦波の波形を横軸を時間軸として示したものであ
る。図４は二相間のゲインがずれている場合で、図５は
オフセットがずれている場合、図６はサンプリングタイ
ミングがずれている場合である。実際は、これらの要素
が全て絡み合って複雑な特性劣化を引き起こすことにな
る。更に図７に示すように二相間の周波数特性が異なる
ことで、振幅及び遅延特性がずれてきて入力信号の周波
数が、高くなるほど特性が悪化するという傾向も生じ
る。本例では、二相の場合を述べたがそれ以上の多相の
システムでは、更に複雑な劣化を生む。
【０００３】アナログ信号のうちにこれらの特性を完全
に調整することは、困難であり、ある程度の調整をして
多少の特性の劣化は妥協していた。
に調整することは、困難であり、ある程度の調整をして
多少の特性の劣化は妥協していた。
【０００４】
【発明が解決しようとする課題】従来技術には前述した
ように多相間のアナログ特性が一致するように調整回路
を微妙に調整しなければならず、色々な調整箇所があり
各々が他の調整にも影響を及ぼすので（オフセットを合
わせてゲインを調整するとオフセットがまたずれてしま
うというように）調整作業でなかなか収束せず調整工数
が掛かり、また調整時間をいくら長くしても完全に一致
させることは不可能であった。本発明は、これらの欠点
を除去し多相のディジタイザシステムの調整作業を簡略
化し、特性の向上を図るものである。
ように多相間のアナログ特性が一致するように調整回路
を微妙に調整しなければならず、色々な調整箇所があり
各々が他の調整にも影響を及ぼすので（オフセットを合
わせてゲインを調整するとオフセットがまたずれてしま
うというように）調整作業でなかなか収束せず調整工数
が掛かり、また調整時間をいくら長くしても完全に一致
させることは不可能であった。本発明は、これらの欠点
を除去し多相のディジタイザシステムの調整作業を簡略
化し、特性の向上を図るものである。
【０００５】
【課題を解決するための手段】本発明は、上記の目的を
達成するためにディジタイズ後に記憶した波形データを
ディジタル信号プロセッサ（ＤＳＰ）や、マイクロコン
ピュータなどによる信号処理プロセッサを用いることに
より演算処理することで多相のディジタイザの特性を一
致させるようにしたものである。
達成するためにディジタイズ後に記憶した波形データを
ディジタル信号プロセッサ（ＤＳＰ）や、マイクロコン
ピュータなどによる信号処理プロセッサを用いることに
より演算処理することで多相のディジタイザの特性を一
致させるようにしたものである。
【０００６】多相ディジタイザに校正用の矩形波信号を
入力して記憶した波形データからオフセット差、ゲイン
差、信号遅延差をまず測定する。このパラメータをもと
に一つのディジタイザを基準として他方の各ディジタイ
ザの特性に合わせるようにゲインの係数を掛け、オフセ
ットを加算する。そのディジタルデータの補間を求め信
号遅延差分の時間位置のデータを得ることによってディ
ジタイザ間のスキューも補正する。このようにしてゲイ
ン、オフセット、スキューが合わせられた波形データを
次段のディジタルローパスフィルタ（ＬＰＦ）にかけて
周波数特性を合わせる。これらの処理によって多相ディ
ジタイザの波形データは、あたかも一つのディジタイザ
でサンプリングが行われたように多相システム特有の劣
化の少ないものが得られる。
入力して記憶した波形データからオフセット差、ゲイン
差、信号遅延差をまず測定する。このパラメータをもと
に一つのディジタイザを基準として他方の各ディジタイ
ザの特性に合わせるようにゲインの係数を掛け、オフセ
ットを加算する。そのディジタルデータの補間を求め信
号遅延差分の時間位置のデータを得ることによってディ
ジタイザ間のスキューも補正する。このようにしてゲイ
ン、オフセット、スキューが合わせられた波形データを
次段のディジタルローパスフィルタ（ＬＰＦ）にかけて
周波数特性を合わせる。これらの処理によって多相ディ
ジタイザの波形データは、あたかも一つのディジタイザ
でサンプリングが行われたように多相システム特有の劣
化の少ないものが得られる。
【０００７】その結果、多相ディジタイザシステムにお
いてアナログ回路の微調整に多大なハードウエアと時間
を掛けずに多相の各特性を合わすことが出来、性能の向
上が望める。さらにこの信号処理用プロセッサを波形デ
ータのデータ処理の機能向上に利用することも可能にな
る。また、従来から波形データ記憶回路の後段に、ＦＦ
Ｔ等のデータ処理の目的で信号処理用のプロセッサを積
んでいる場合は、そのプロセッサを利用することでハー
ドウエアの追加無しに実現できる。
いてアナログ回路の微調整に多大なハードウエアと時間
を掛けずに多相の各特性を合わすことが出来、性能の向
上が望める。さらにこの信号処理用プロセッサを波形デ
ータのデータ処理の機能向上に利用することも可能にな
る。また、従来から波形データ記憶回路の後段に、ＦＦ
Ｔ等のデータ処理の目的で信号処理用のプロセッサを積
んでいる場合は、そのプロセッサを利用することでハー
ドウエアの追加無しに実現できる。
【０００８】
【発明の実施の形態】以下この実施例を図面を用いて説
明する。図１は本発明を二相のディジタイザで構成した
ときの一実施例である。１と２は、ＡＤＣ用のアンプ。
３と４は、ＡＤＣ（３のＡＤＣをＡＤＣａ、４のＡＤＣ
をＡＤＣｂと呼ぶこととする）。５と６は、メモリ。７
は、ゲイン補正用データ処理ブロック。８は、オフセッ
ト補正用データ処理ブロック。９は、スキュー補正用デ
ータ補間処理ブロック。１０は、周波数特性補正用ロー
パスフィルタ処理ブロック。１１は、校正信号発振回路
（矩形波発振回路）。１２は、信号切り換え回路。
明する。図１は本発明を二相のディジタイザで構成した
ときの一実施例である。１と２は、ＡＤＣ用のアンプ。
３と４は、ＡＤＣ（３のＡＤＣをＡＤＣａ、４のＡＤＣ
をＡＤＣｂと呼ぶこととする）。５と６は、メモリ。７
は、ゲイン補正用データ処理ブロック。８は、オフセッ
ト補正用データ処理ブロック。９は、スキュー補正用デ
ータ補間処理ブロック。１０は、周波数特性補正用ロー
パスフィルタ処理ブロック。１１は、校正信号発振回路
（矩形波発振回路）。１２は、信号切り換え回路。
【０００９】まず校正時に信号切り換え回路１２は、校
正信号Ｂの校正信号発振回路側に接続されていて、二相
のＡＤＣの３と４には、校正用矩形波が入力されてい
る。ディジタル信号処理ブロックの７から１０は、何も
処理せずディジタルデータをそのまま素通りさせるもの
とする。二相ＡＤＣでディジタイズされた校正用矩形波
は、ディジタルバスＨから図８のようにオフセットとゲ
インがずれて出力される。この平坦部のデータからＡＤ
ＣａとＡＤＣｂとのゲインｇ１，ｇ２を図示しない信号
処理プロセッサにより求める。この結果から周知の計算
により伝達関数を求め、ＡＤＣｂ側のデータにｇ１／ｇ
２の伝達関数を掛けてやれば図９に示すようにＡＤＣａ
とＡＤＣｂのゲインがｇ１となり一致する。この処理を
７のゲイン補正用データ処理ブロックで行わせるように
する。次にまたサンプリングさせて校正矩形波のデータ
をとると、ディジタルバスから図９に示すオフセットが
ずれたデータが得られる。平坦部のデータを見るとｆ１
のオフセット差が得られる。この差をＡＤＣｂ側のデー
タから減算するように８のオフセット補正用データ処理
ブロックで行わせるようにする。これをもとに再度サン
プリングを実行すると図１０に示すようなゲインとオフ
セットが一致したデータが得られる。まだ多少ずれがあ
る場合は、７と８の処理を実行した状態で再度校正波形
データをサンプリングして前記方法を繰り返し微調整を
行う。タイミングの補正は、図１０の状態で、波形の立
ち上がりの部分を拡大したものが図１１である。信号の
サンプリングのスキューの差からＡＤＣｂのデータにず
れが生じている。このずれΔｔを求める。次に９のスキ
ュー補正用データ補間処理ブロックでＡＤＣｂのデータ
の補間処理を行いΔｔ分ずれた時点での波形データを算
出し、出力させる。ここで、この補間の技術について簡
単に説明する。
正信号Ｂの校正信号発振回路側に接続されていて、二相
のＡＤＣの３と４には、校正用矩形波が入力されてい
る。ディジタル信号処理ブロックの７から１０は、何も
処理せずディジタルデータをそのまま素通りさせるもの
とする。二相ＡＤＣでディジタイズされた校正用矩形波
は、ディジタルバスＨから図８のようにオフセットとゲ
インがずれて出力される。この平坦部のデータからＡＤ
ＣａとＡＤＣｂとのゲインｇ１，ｇ２を図示しない信号
処理プロセッサにより求める。この結果から周知の計算
により伝達関数を求め、ＡＤＣｂ側のデータにｇ１／ｇ
２の伝達関数を掛けてやれば図９に示すようにＡＤＣａ
とＡＤＣｂのゲインがｇ１となり一致する。この処理を
７のゲイン補正用データ処理ブロックで行わせるように
する。次にまたサンプリングさせて校正矩形波のデータ
をとると、ディジタルバスから図９に示すオフセットが
ずれたデータが得られる。平坦部のデータを見るとｆ１
のオフセット差が得られる。この差をＡＤＣｂ側のデー
タから減算するように８のオフセット補正用データ処理
ブロックで行わせるようにする。これをもとに再度サン
プリングを実行すると図１０に示すようなゲインとオフ
セットが一致したデータが得られる。まだ多少ずれがあ
る場合は、７と８の処理を実行した状態で再度校正波形
データをサンプリングして前記方法を繰り返し微調整を
行う。タイミングの補正は、図１０の状態で、波形の立
ち上がりの部分を拡大したものが図１１である。信号の
サンプリングのスキューの差からＡＤＣｂのデータにず
れが生じている。このずれΔｔを求める。次に９のスキ
ュー補正用データ補間処理ブロックでＡＤＣｂのデータ
の補間処理を行いΔｔ分ずれた時点での波形データを算
出し、出力させる。ここで、この補間の技術について簡
単に説明する。
【００１０】周知の技術として、例えば標本化周波数の
変換比が簡単な整数比でない補間を行う場合に適する、
時変係数ＦＩＲ（Finite Impulse Response)フィルタに
よるディジタル補間装置が提案されている。この補間装
置については、例えば特開平４−３３２２１４号“高速
補間装置”などに詳述されているが、更に、この補間装
置については、例えば特願平７−１０１２７号“補間回
路および補間方式”などがある。ここまでの処理で多相
ディジタイザ間のゲイン、オフセット、スキューが調整
できたことになる。次にこの状態で、１０の周波数特性
補正用ローパスフィルタ処理ブロックで図１０の点線で
示すようにフィルタ処理を行い実線で示した周波数特性
のばらつきを抑さえ、周波数特性を一致させることがで
きる。本例では、二相のディジタイザについて説明を行
ったが、それ以上の多相化にも適応可能なことは言うま
でもない。
変換比が簡単な整数比でない補間を行う場合に適する、
時変係数ＦＩＲ（Finite Impulse Response)フィルタに
よるディジタル補間装置が提案されている。この補間装
置については、例えば特開平４−３３２２１４号“高速
補間装置”などに詳述されているが、更に、この補間装
置については、例えば特願平７−１０１２７号“補間回
路および補間方式”などがある。ここまでの処理で多相
ディジタイザ間のゲイン、オフセット、スキューが調整
できたことになる。次にこの状態で、１０の周波数特性
補正用ローパスフィルタ処理ブロックで図１０の点線で
示すようにフィルタ処理を行い実線で示した周波数特性
のばらつきを抑さえ、周波数特性を一致させることがで
きる。本例では、二相のディジタイザについて説明を行
ったが、それ以上の多相化にも適応可能なことは言うま
でもない。
【００１１】
【発明の効果】本発明によれば、多相ディジタイザの特
性の合わせこみが可能となり、性能の向上が図れる。こ
の特性の合わせこみは、プログラミング可能なので無人
調整ができ、調整工数を必要としない。また、装置に組
み込んでおけば、必要なときにいつでも校正が行え、経
時変化や温度ドリフト時も対応可能となる。また低速な
安価のディジタイザを多相化して高速の高価なディジタ
イザにせまる性能を実現することが可能となる。
性の合わせこみが可能となり、性能の向上が図れる。こ
の特性の合わせこみは、プログラミング可能なので無人
調整ができ、調整工数を必要としない。また、装置に組
み込んでおけば、必要なときにいつでも校正が行え、経
時変化や温度ドリフト時も対応可能となる。また低速な
安価のディジタイザを多相化して高速の高価なディジタ
イザにせまる性能を実現することが可能となる。
【図１】本発明による一実施例のディジタイズ回路の構
成ブロック図。
成ブロック図。
【図２】一従来のディジタイズ回路の構成ブロック図。
【図３】図２の一部詳細構成ブロック図。
【図４】図２のシステムでゲインがずれていたときの波
形データの説明図。
形データの説明図。
【図５】図２のシステムでオフセットがずれていたとき
の波形データの説明図。
の波形データの説明図。
【図６】図２のシステムでアナログ信号の遅延又はサン
プリングのタイミングがずれていたときの波形データの
説明図。
プリングのタイミングがずれていたときの波形データの
説明図。
【図７】図２のシステムでの周波数特性ずれの説明図。
【図８】校正用矩形波のディジタイズにおいてゲインと
オフセットがずれている様子を示した説明図。
オフセットがずれている様子を示した説明図。
【図９】校正用矩形波のディジタイズにおいてオフセッ
トがずれている様子を示した説明図。
トがずれている様子を示した説明図。
【図１０】校正用矩形波のディジタイズにおいてゲイン
とオフセットが一致した様子を示す説明図。
とオフセットが一致した様子を示す説明図。
【図１１】校正用矩形波のディジタイズにおいてアナロ
グ入力信号の遅延又はサンプリングタイミングがずれて
いる様子を示した説明図。
グ入力信号の遅延又はサンプリングタイミングがずれて
いる様子を示した説明図。
【図１２】図１のシステムの周波数特性の説明図。
１，２ アンプ、３，４ ＡＤＣ、５，６ メモリ、７
ゲイン補正用データ処理ブロック、８ オフセット補
正用データ処理ブロック、９ スキュー補正用データ補
間処理ブロック、１０ 周波数特性補正用ローパスフィ
ルタ処理ブロック、１１ 校正信号発振回路（矩形波発
振回路）、１２ 信号切り換え回路、Ａ観測信号経路、
Ｂ 校正信号経路、Ｃ ＡＤＣａ側波形データバス、Ｄ
ＡＤＣｂ側波形データバス、１０１ 可変遅延回路、
１０２ ゲイン調整用ボリューム、１０３ オフセット
調整用ボリューム。
ゲイン補正用データ処理ブロック、８ オフセット補
正用データ処理ブロック、９ スキュー補正用データ補
間処理ブロック、１０ 周波数特性補正用ローパスフィ
ルタ処理ブロック、１１ 校正信号発振回路（矩形波発
振回路）、１２ 信号切り換え回路、Ａ観測信号経路、
Ｂ 校正信号経路、Ｃ ＡＤＣａ側波形データバス、Ｄ
ＡＤＣｂ側波形データバス、１０１ 可変遅延回路、
１０２ ゲイン調整用ボリューム、１０３ オフセット
調整用ボリューム。
Claims (1)
- 【請求項１】 多相ディジタイザに校正用の矩形波信号
を入力して記憶した波形データからオフセット差、ゲイ
ン差、信号遅延差を測定し、この測定により求めたパラ
メータをもとに任意の一つのディジタイザを基準として
他方の各ディジタイザの特性をこの一つのディジタイザ
の特性に合わせるようにゲインの係数を掛け、オフセッ
トを加算し、各ディジタイザによりサンプリングされた
ディジタルデータの補間を求め信号遅延差分の時間位置
のデータを得ることによってディジタイザ間のスキュー
を補正し、かつゲインとオフセットとスキューが合わせ
られた波形データを次段のディジタルローパスフィルタ
（ＬＰＦ）にかけて周波数特性を合わせる処理によって
多相ディジタイザの波形データを、あたかも一つのディ
ジタイザでサンプリングが行われたように補正すること
を特徴とするサンプリングディジタイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32562795A JPH09166623A (ja) | 1995-12-14 | 1995-12-14 | サンプリングディジタイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32562795A JPH09166623A (ja) | 1995-12-14 | 1995-12-14 | サンプリングディジタイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09166623A true JPH09166623A (ja) | 1997-06-24 |
Family
ID=18178975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32562795A Pending JPH09166623A (ja) | 1995-12-14 | 1995-12-14 | サンプリングディジタイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09166623A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875764A3 (en) * | 1997-04-30 | 2000-06-28 | Lecroy Corporation | Self-calibration of an oscilloscope using a square-wave test signal |
| US7428464B2 (en) | 2003-07-02 | 2008-09-23 | Tektronix, Inc. | Wideband signal analyzer |
-
1995
- 1995-12-14 JP JP32562795A patent/JPH09166623A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875764A3 (en) * | 1997-04-30 | 2000-06-28 | Lecroy Corporation | Self-calibration of an oscilloscope using a square-wave test signal |
| US6269317B1 (en) | 1997-04-30 | 2001-07-31 | Lecroy Corporation | Self-calibration of an oscilloscope using a square-wave test signal |
| US7428464B2 (en) | 2003-07-02 | 2008-09-23 | Tektronix, Inc. | Wideband signal analyzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394415B2 (en) | Time-interleaved analog-to-digital converter and high speed signal processing system using the same | |
| JP4547064B2 (ja) | Ａ／ｄ変換装置およびキャリブレーション装置 | |
| US10340934B1 (en) | Signal path linearization | |
| JPH0681012B2 (ja) | デジタル遅延装置 | |
| JP2548210B2 (ja) | 時間軸補正装置 | |
| JP2013135244A (ja) | 信号再生装置及び信号再生方法 | |
| JP3752237B2 (ja) | Ａ／ｄ変換装置 | |
| CN103188186B (zh) | 重采样处理装置和方法、以及数字调制信号产生装置 | |
| US7482966B2 (en) | Algorithm analog-to-digital converter | |
| JPH09166623A (ja) | サンプリングディジタイザ | |
| US6515608B1 (en) | Digital-analog converter and method, and data interpolation device and method | |
| CN120691859A (zh) | 包括检测器的设备 | |
| CN117767948B (zh) | 相位插值器非线性响应校正方法 | |
| JP4542935B2 (ja) | Ａ／ｄ変換装置 | |
| JP4249425B2 (ja) | インターポーレータ | |
| JPH06291784A (ja) | 音声信号処理及び補正装置 | |
| JP4240269B2 (ja) | 波形測定器 | |
| JP3839705B2 (ja) | 標本化方法および装置、ならびに、推測方法および装置 | |
| JP4526891B2 (ja) | 遅延量測定方法、及び測定装置 | |
| WO2001045270A1 (en) | Digital/analog converter | |
| JP4430473B2 (ja) | オフセット補償回路 | |
| JPH0732493B2 (ja) | 速度誤差の補正装置 | |
| JP4053689B2 (ja) | Ｆｍ復調器 | |
| JP2000040963A (ja) | デジタル信号処理回路 | |
| JP2002217728A (ja) | Ａ／ｄ変換回路 |