JPH09167548A - 限流装置 - Google Patents
限流装置Info
- Publication number
- JPH09167548A JPH09167548A JP32844995A JP32844995A JPH09167548A JP H09167548 A JPH09167548 A JP H09167548A JP 32844995 A JP32844995 A JP 32844995A JP 32844995 A JP32844995 A JP 32844995A JP H09167548 A JPH09167548 A JP H09167548A
- Authority
- JP
- Japan
- Prior art keywords
- gto thyristor
- voltage
- circuit
- current
- gto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Emergency Protection Circuit Devices (AREA)
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
- Keying Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】ＧＴＯサイリスタがターンオフするときに発生
するスパイク電圧のピーク値を小さくしてＧＴＯサイリ
スタの許容電流を上げる。 【解決手段】逆接続された２つのＧＴＯサイリスタ装置
７，７０のそれぞれのＧＴＯサイリスタ３に設けられる
コンデンサとこれに直接接続されるダイオードと抵抗の
並列回路からなる従来のスナバ回路に代えて、ダイオー
ドと抵抗を省いたスナバコンデンサ２４だけのスナバ回
路を採用することによって、ＧＴＯサイリスタ３がター
ンオフするときに発生するスパイク電圧のピーク値が小
さくなってＧＴＯサイリスタ３，３０の許容電流を大き
く設定することができ、更に部品点数が少なくなること
から装置の信頼性の向上とコストダウンが図れる。
するスパイク電圧のピーク値を小さくしてＧＴＯサイリ
スタの許容電流を上げる。 【解決手段】逆接続された２つのＧＴＯサイリスタ装置
７，７０のそれぞれのＧＴＯサイリスタ３に設けられる
コンデンサとこれに直接接続されるダイオードと抵抗の
並列回路からなる従来のスナバ回路に代えて、ダイオー
ドと抵抗を省いたスナバコンデンサ２４だけのスナバ回
路を採用することによって、ＧＴＯサイリスタ３がター
ンオフするときに発生するスパイク電圧のピーク値が小
さくなってＧＴＯサイリスタ３，３０の許容電流を大き
く設定することができ、更に部品点数が少なくなること
から装置の信頼性の向上とコストダウンが図れる。
Description
【０００１】
【発明の属する技術分野】この発明は、配電系統に短絡
事故が発生した際に、短絡電流を制限して系統を保護す
るための限流装置、又は、直流系統における直流電流を
高速に遮断するための直流高速遮断器などの、一般にゲ
ートターンオフサイリスタ、略してＧＴＯサイリスタと
呼ばれる自己消弧形半導体素子を用いた限流装置に関す
る。
事故が発生した際に、短絡電流を制限して系統を保護す
るための限流装置、又は、直流系統における直流電流を
高速に遮断するための直流高速遮断器などの、一般にゲ
ートターンオフサイリスタ、略してＧＴＯサイリスタと
呼ばれる自己消弧形半導体素子を用いた限流装置に関す
る。
【０００２】
【従来の技術】配電系統では定格容量に対して短絡容量
が非常に大きいために、短絡電流の定格電流に対する比
率が大きいという特徴を持つことが多く、そのためにこ
の配電系統の保護のために設置する遮断器は大きな遮断
容量を持つものが必要とされその結果遮断器が高価なも
のにならざるを得ないという問題がある。
が非常に大きいために、短絡電流の定格電流に対する比
率が大きいという特徴を持つことが多く、そのためにこ
の配電系統の保護のために設置する遮断器は大きな遮断
容量を持つものが必要とされその結果遮断器が高価なも
のにならざるを得ないという問題がある。
【０００３】このようなことから短絡電流が最大値に達
する前に限流し限流された電流を遮断器で遮断し短絡部
を回路から切り離して配電系統を保護するという方式が
採用される場合がある。図１０は自己消弧形半導体素子
の１種であるＧＴＯサイリスタを用いた限流装置を設け
た遮断装置とその周辺の回路図である。この図におい
て、交流電源１と負荷６との間に限流装置１１０と遮断
器５とからなる遮断装置が直列に挿入されており、配電
系統に設置された限流装置とこれに関連する部分を模擬
的に示すものである。
する前に限流し限流された電流を遮断器で遮断し短絡部
を回路から切り離して配電系統を保護するという方式が
採用される場合がある。図１０は自己消弧形半導体素子
の１種であるＧＴＯサイリスタを用いた限流装置を設け
た遮断装置とその周辺の回路図である。この図におい
て、交流電源１と負荷６との間に限流装置１１０と遮断
器５とからなる遮断装置が直列に挿入されており、配電
系統に設置された限流装置とこれに関連する部分を模擬
的に示すものである。
【０００４】限流装置１１０は、互いに極性を反対方向
に並列接続、いわゆる逆並列接続された２つのＧＴＯサ
イリスタ３，３０、これらＧＴＯサイリスタ３，３０そ
れぞれのスナバ回路２，２０、これらに並列接続された
Ｚn Ｏ素子からなる避雷素子４からなっている。なお、
限流装置１１０にはＧＴＯサイリスタ３，３０と並列に
高速開閉器が接続されていて、常時はこの高速開閉器を
通って電源１から負荷６に負荷電流が供給されＧＴＯサ
イリスタ３，３０はいずれもオフの状態にある。この図
では限流動作のためにＧＴＯサイリスタ３，３０がオン
になってから後の現象について説明するので高速開閉器
の図示は省略してある。
に並列接続、いわゆる逆並列接続された２つのＧＴＯサ
イリスタ３，３０、これらＧＴＯサイリスタ３，３０そ
れぞれのスナバ回路２，２０、これらに並列接続された
Ｚn Ｏ素子からなる避雷素子４からなっている。なお、
限流装置１１０にはＧＴＯサイリスタ３，３０と並列に
高速開閉器が接続されていて、常時はこの高速開閉器を
通って電源１から負荷６に負荷電流が供給されＧＴＯサ
イリスタ３，３０はいずれもオフの状態にある。この図
では限流動作のためにＧＴＯサイリスタ３，３０がオン
になってから後の現象について説明するので高速開閉器
の図示は省略してある。
【０００５】スナバ回路２はコンデンサ２１にダイオー
ド２２と抵抗２３との並列回路が直列に接続されたもの
でＧＴＯサイリスタ３に並列に接続されている。このよ
うなスナバ回路２はＧＴＯサイリスタのスナバ回路とし
て一般に採用されている構成である。スナバ回路２のそ
れぞれの回路素子の役割を簡単に説明すると、コンデン
サ２１はターンオフ時にＧＴＯサイリスタ３に流れる負
荷電流を一時的に転流させてＧＴＯサイリスタ３の端子
間電圧の異常な上昇を抑制するため、ダイオード２２は
逆電圧がかかっているときのコンデンサ２１の充電を阻
止するため、抵抗２３はダイオード２２に流れる電流が
零点を切って逆方向に僅か流れたときの異常電圧を抑制
するためである。
ド２２と抵抗２３との並列回路が直列に接続されたもの
でＧＴＯサイリスタ３に並列に接続されている。このよ
うなスナバ回路２はＧＴＯサイリスタのスナバ回路とし
て一般に採用されている構成である。スナバ回路２のそ
れぞれの回路素子の役割を簡単に説明すると、コンデン
サ２１はターンオフ時にＧＴＯサイリスタ３に流れる負
荷電流を一時的に転流させてＧＴＯサイリスタ３の端子
間電圧の異常な上昇を抑制するため、ダイオード２２は
逆電圧がかかっているときのコンデンサ２１の充電を阻
止するため、抵抗２３はダイオード２２に流れる電流が
零点を切って逆方向に僅か流れたときの異常電圧を抑制
するためである。
【０００６】負荷６側の短絡部２００で短絡が発生し短
絡電流が流れた場合の限流装置１１０の限流動作につい
て以下に説明する。なお、電流の方向は左から右、した
がってＧＴＯサイリスタ３が導通状態にあるものとす
る。 (1) 図示しない短絡検出装置が短絡電流を検出する。 (2) 検出結果に基づいて図示しない制御装置がオフ信号
を発しその結果ＧＴＯサイリスタ３がターンオフを開始
しその電流ｉAKが減少し始める。 (3) 回路に流れている電流はＧＴＯサイリスタ３の電流
ｉAKが減衰する短い時間では一定と見なして良いほどに
変化しないので、ＧＴＯサイリスタ３の電流ｉAKの減衰
分がスナバ回路２に転流してダイオード２２を介してコ
ンデンサ２１を充電しコンデンサ２１の端子電圧、すな
わちＧＴＯサイリスタ３の端子間電圧ｖAKが上昇する。 (4) 電圧ｖAKが避雷素子４の制限電圧に達したところで
避雷素子４が導通状態になってスナバ回路２に流れてい
た電流がこの避雷素子４に転流し、ここでエネルギーが
消費されて電流が減少し始めこれ以上短絡電流が増大す
ることのない限流作用が働く。避雷素子４の制限電圧は
交流電源１の電圧波高値よりも高く設定されているので
交流電源１から続流が流れて避雷素子４が導通状態を維
持することはない。電圧ｖAKが避雷素子４の制限電圧よ
り小さくなったとき避雷素子４には漏れ電流だけが流れ
る。ここまでの現象は１ミリ秒以下の短時間に終了す
る。 (5) この後、遮断器５をオフにして負荷６を含めて短絡
部２００を電源から切り離す。一般に遮断器５はオフ指
令の信号が出されてから実際にオフになるのにはサイク
ル単位、すなわち、数１０ミリ秒かかるのが実際であ
る。
絡電流が流れた場合の限流装置１１０の限流動作につい
て以下に説明する。なお、電流の方向は左から右、した
がってＧＴＯサイリスタ３が導通状態にあるものとす
る。 (1) 図示しない短絡検出装置が短絡電流を検出する。 (2) 検出結果に基づいて図示しない制御装置がオフ信号
を発しその結果ＧＴＯサイリスタ３がターンオフを開始
しその電流ｉAKが減少し始める。 (3) 回路に流れている電流はＧＴＯサイリスタ３の電流
ｉAKが減衰する短い時間では一定と見なして良いほどに
変化しないので、ＧＴＯサイリスタ３の電流ｉAKの減衰
分がスナバ回路２に転流してダイオード２２を介してコ
ンデンサ２１を充電しコンデンサ２１の端子電圧、すな
わちＧＴＯサイリスタ３の端子間電圧ｖAKが上昇する。 (4) 電圧ｖAKが避雷素子４の制限電圧に達したところで
避雷素子４が導通状態になってスナバ回路２に流れてい
た電流がこの避雷素子４に転流し、ここでエネルギーが
消費されて電流が減少し始めこれ以上短絡電流が増大す
ることのない限流作用が働く。避雷素子４の制限電圧は
交流電源１の電圧波高値よりも高く設定されているので
交流電源１から続流が流れて避雷素子４が導通状態を維
持することはない。電圧ｖAKが避雷素子４の制限電圧よ
り小さくなったとき避雷素子４には漏れ電流だけが流れ
る。ここまでの現象は１ミリ秒以下の短時間に終了す
る。 (5) この後、遮断器５をオフにして負荷６を含めて短絡
部２００を電源から切り離す。一般に遮断器５はオフ指
令の信号が出されてから実際にオフになるのにはサイク
ル単位、すなわち、数１０ミリ秒かかるのが実際であ
る。
【０００７】定常状態ではＧＴＯサイリスタ３，３０は
交互に導通状態になって負荷電流の流れに支障はない。
ＧＴＯサイリスタ３，３０の導通状態では１Ｖ程度の電
圧降下があってこれによる損失が発生するので、これを
回避するために限流装置１１０に並列に高速の機械式ス
イッチを設けて、定常時にはこれに電流を流して限流装
置１１０はオフ状態にしておき、短絡電流が検出された
ときにＧＴＯサイリスタ３又は３０にオン信号を発して
オンの状態にした後、高速スイッチを先ず遮断して短絡
電流を限流装置１１０に転流させ、そのあと上記の限流
作用を行わせる。
交互に導通状態になって負荷電流の流れに支障はない。
ＧＴＯサイリスタ３，３０の導通状態では１Ｖ程度の電
圧降下があってこれによる損失が発生するので、これを
回避するために限流装置１１０に並列に高速の機械式ス
イッチを設けて、定常時にはこれに電流を流して限流装
置１１０はオフ状態にしておき、短絡電流が検出された
ときにＧＴＯサイリスタ３又は３０にオン信号を発して
オンの状態にした後、高速スイッチを先ず遮断して短絡
電流を限流装置１１０に転流させ、そのあと上記の限流
作用を行わせる。
【０００８】図１１はＧＴＯサイリスタ３がオフ信号を
受けて電流が減衰しスナバ回路２に転流するときのＧＴ
Ｏサイリスタ３に流れる電流ｉAKと その端子間電圧ｖ
AKの時間的変化を示す波形図である。この図において、
横軸の時間軸はμsec レベルの速い変化を図示したもの
であり、この時間軸の範囲では短絡電流は殆ど変化しな
いと考えてよい。
受けて電流が減衰しスナバ回路２に転流するときのＧＴ
Ｏサイリスタ３に流れる電流ｉAKと その端子間電圧ｖ
AKの時間的変化を示す波形図である。この図において、
横軸の時間軸はμsec レベルの速い変化を図示したもの
であり、この時間軸の範囲では短絡電流は殆ど変化しな
いと考えてよい。
【０００９】オフ信号を受けてＧＴＯサイリスタ３の電
流ｉAKが急激に減少し前述のように減衰した分が図１０
のスナバ回路２に転流するが、このスナバ回路２及びこ
れとＧＴＯサイリスタ３との接続回路の漂遊インダクタ
ンスがあるために電流の急激な立ち上がりによって電圧
が発生し電圧ｖAKの波形に最大値ＶSPのピークが発生す
る。このピーク電圧は前述の漂遊インダクタンスによる
ものだけでなく、ダイオード２２のオフ状態からオン状
態に移る間に発生する数１００Ｖ程度の過渡順電圧も含
まれる。なお、電圧ｖAKが上昇を開始する時点ｔ1 から
最大値ＶSPが生ずる時点ｔS までの時間はゲート電流や
電流ｉAKの値によっても異なるが数μsec である。
流ｉAKが急激に減少し前述のように減衰した分が図１０
のスナバ回路２に転流するが、このスナバ回路２及びこ
れとＧＴＯサイリスタ３との接続回路の漂遊インダクタ
ンスがあるために電流の急激な立ち上がりによって電圧
が発生し電圧ｖAKの波形に最大値ＶSPのピークが発生す
る。このピーク電圧は前述の漂遊インダクタンスによる
ものだけでなく、ダイオード２２のオフ状態からオン状
態に移る間に発生する数１００Ｖ程度の過渡順電圧も含
まれる。なお、電圧ｖAKが上昇を開始する時点ｔ1 から
最大値ＶSPが生ずる時点ｔS までの時間はゲート電流や
電流ｉAKの値によっても異なるが数μsec である。
【００１０】このようにＧＴＯサイリスタ３のオフ信号
を受けた直後に発生するピーク電圧のことをスパイク電
圧と呼ばれるがこのスパイク電圧をｖSPとしたときこの
電圧ｖSPは次式によって求められる。このスパイク電圧
ｖSPの最大値が前述のピーク電圧ＶSPである。 ｖSP＝（ dｉS ／ dｔ)(ＬS ＋ＬC ＋ＬD ) ＋ＶDF‥‥
‥‥‥‥‥‥（１） ここで、 ｉS ；スナバ電流 ＬS ；スナバ回路の回路配線インダクタンス ＬC ；コンデンサ２１の内部インダクタンス ＬD ；ダイオード２２の寄生インダクタンス ＶDF；ダイオード２２の過渡順電圧 ターンオフ動作時のＧＴＯサイリスタ３に発生する損失
はこの電圧ｖSPと電流ｉAKとの積になり、この値によっ
てＧＴＯサイリスタ３の許容電流が決まるという関係が
ある。したがって、スパイク電圧ｖSPはなるべく小さい
ことが望ましく特にそのピーク電圧ＶSPが小さいことが
望まれ、このピーク電圧ＶSPが大きいとターンオフ電流
最大値が小さくなるという特性があることから、特にこ
のピーク電圧ＶSPの低減が重要である。
を受けた直後に発生するピーク電圧のことをスパイク電
圧と呼ばれるがこのスパイク電圧をｖSPとしたときこの
電圧ｖSPは次式によって求められる。このスパイク電圧
ｖSPの最大値が前述のピーク電圧ＶSPである。 ｖSP＝（ dｉS ／ dｔ)(ＬS ＋ＬC ＋ＬD ) ＋ＶDF‥‥
‥‥‥‥‥‥（１） ここで、 ｉS ；スナバ電流 ＬS ；スナバ回路の回路配線インダクタンス ＬC ；コンデンサ２１の内部インダクタンス ＬD ；ダイオード２２の寄生インダクタンス ＶDF；ダイオード２２の過渡順電圧 ターンオフ動作時のＧＴＯサイリスタ３に発生する損失
はこの電圧ｖSPと電流ｉAKとの積になり、この値によっ
てＧＴＯサイリスタ３の許容電流が決まるという関係が
ある。したがって、スパイク電圧ｖSPはなるべく小さい
ことが望ましく特にそのピーク電圧ＶSPが小さいことが
望まれ、このピーク電圧ＶSPが大きいとターンオフ電流
最大値が小さくなるという特性があることから、特にこ
のピーク電圧ＶSPの低減が重要である。
【００１１】なお、図の破線は避雷素子４がないとした
ときの電圧ｖAKの上昇を表しており、避雷素子４がある
ために電圧ｖAKは図示のように飽和する波形となる。図
１２は図１０とは異なる従来の限流装置を設けた遮断装
置とその周辺の回路図である。この図の図１０と異なる
点は、図１０の限流装置１１０ではそれぞれの極のＧＴ
Ｏサイリスタの数は１個で構成されているのに対して、
図１２では２つのＧＴＯサイリスタが直列接続されて構
成されている点である。ＧＴＯサイリスタを直列接続す
るのは、電源１の電圧に対して１つのＧＴＯサイリスタ
では耐電圧が足りないからである。一般の半導体装置で
は、１つの半導体素子が系統の電圧に耐えるだけの耐圧
値を持たないときにはこのように複数個の半導体素子を
直列接続して装置が構成される。この図の半導体素子の
直列数が２という値は、直列数が複数であることの代表
例として採用したものであって直列数が２であることに
こだわるものではない。
ときの電圧ｖAKの上昇を表しており、避雷素子４がある
ために電圧ｖAKは図示のように飽和する波形となる。図
１２は図１０とは異なる従来の限流装置を設けた遮断装
置とその周辺の回路図である。この図の図１０と異なる
点は、図１０の限流装置１１０ではそれぞれの極のＧＴ
Ｏサイリスタの数は１個で構成されているのに対して、
図１２では２つのＧＴＯサイリスタが直列接続されて構
成されている点である。ＧＴＯサイリスタを直列接続す
るのは、電源１の電圧に対して１つのＧＴＯサイリスタ
では耐電圧が足りないからである。一般の半導体装置で
は、１つの半導体素子が系統の電圧に耐えるだけの耐圧
値を持たないときにはこのように複数個の半導体素子を
直列接続して装置が構成される。この図の半導体素子の
直列数が２という値は、直列数が複数であることの代表
例として採用したものであって直列数が２であることに
こだわるものではない。
【００１２】複数個の半導体素子を直列接続すると、オ
フのときにそれぞれの素子の電圧分担を均一にするため
に均圧回路２５が設けられる。限流装置１２０は互いに
逆極性の同じ回路構成の２つのＧＴＯサイリスタ装置
７，７０、避雷器４及び高速開閉器８からなっている。
前述のように図１０では高速開閉器８の図示を省いたが
この図では図示してある。
フのときにそれぞれの素子の電圧分担を均一にするため
に均圧回路２５が設けられる。限流装置１２０は互いに
逆極性の同じ回路構成の２つのＧＴＯサイリスタ装置
７，７０、避雷器４及び高速開閉器８からなっている。
前述のように図１０では高速開閉器８の図示を省いたが
この図では図示してある。
【００１３】高速開閉器８が設けられている限流装置１
２０を持つ遮断装置の動作は次のようになる。なお、動
作開始前では、高速開閉器８がオン、限流装置１２０の
ＧＴＯサイリスタは全てオフの状態にあって、短絡電流
は高速開閉器８に流れた状態にある。 (1) 図示しない短絡検出装置が短絡電流を検出する。 (2) 検出結果に基づいて図示しない制御装置がオン信号
を発しその結果ＧＴＯサイリスタ３がターンオンの状態
になる。 (3) 高速開閉器８をオフにする。その結果、高速開閉器
８に流れていた負荷電流がＧＴＯサイリスタ３に転流す
る。このとき、高速開閉器８の極間にはＧＴＯサイリス
タのオン電圧である数ボルトがかかるだけなのでアーク
が発生することはなく、開極とともに直ちにオフにな
る。 (4) 図示しない制御装置がオフ信号を発しその結果ＧＴ
Ｏサイリスタ３がターンオフを開始しその電流ｉAKが減
少し始める。以後は図１０の場合と同じ現象となる。
２０を持つ遮断装置の動作は次のようになる。なお、動
作開始前では、高速開閉器８がオン、限流装置１２０の
ＧＴＯサイリスタは全てオフの状態にあって、短絡電流
は高速開閉器８に流れた状態にある。 (1) 図示しない短絡検出装置が短絡電流を検出する。 (2) 検出結果に基づいて図示しない制御装置がオン信号
を発しその結果ＧＴＯサイリスタ３がターンオンの状態
になる。 (3) 高速開閉器８をオフにする。その結果、高速開閉器
８に流れていた負荷電流がＧＴＯサイリスタ３に転流す
る。このとき、高速開閉器８の極間にはＧＴＯサイリス
タのオン電圧である数ボルトがかかるだけなのでアーク
が発生することはなく、開極とともに直ちにオフにな
る。 (4) 図示しない制御装置がオフ信号を発しその結果ＧＴ
Ｏサイリスタ３がターンオフを開始しその電流ｉAKが減
少し始める。以後は図１０の場合と同じ現象となる。
【００１４】ＧＴＯサイリスタ装置７は２つの単位ＧＴ
Ｏサイリスタ装置７１，７２が直列接続されてなってい
る。単位ＧＴＯサイリスタ装置７１，７２の構成は均圧
回路２５を除けば基本的に図１０のＧＴＯサイリスタ３
とスナバ回路２の並列回路と同じである。ＧＴＯサイリ
スタ装置７１はＧＴＯサイリスタ３、スナバ回路２の他
に均圧回路２５がこれらに並列に接続されている。単位
ＧＴＯサイリスタ装置７２も単位ＧＴＯサイリスタ装置
７１と同じ回路構成なので回路素子の符号の図示と重複
する説明を省く。
Ｏサイリスタ装置７１，７２が直列接続されてなってい
る。単位ＧＴＯサイリスタ装置７１，７２の構成は均圧
回路２５を除けば基本的に図１０のＧＴＯサイリスタ３
とスナバ回路２の並列回路と同じである。ＧＴＯサイリ
スタ装置７１はＧＴＯサイリスタ３、スナバ回路２の他
に均圧回路２５がこれらに並列に接続されている。単位
ＧＴＯサイリスタ装置７２も単位ＧＴＯサイリスタ装置
７１と同じ回路構成なので回路素子の符号の図示と重複
する説明を省く。
【００１５】実際の装置ではＧＴＯサイリスタを始めと
してそれぞれの回路素子の特性には僅かな相違があり、
また、漂遊キャパシタンスや漂遊インダクタンスの相違
などもあって、ターンオン時及びターンオフ時の高速に
電圧や電流が変化する現象においては複数個が直列接続
された構成であることによる特有な現象があるが、この
ような特性の相違を無視すれば、図１２のようにＧＴＯ
サイリスタの複数個が直列接続された構成の場合でもタ
ーンオフ時の電圧、電流の変化は図１１に示すものと同
じである。したがって、図１０、図１１で述べたスパイ
ク電圧ｖSPの低減が重要であることに変わりはない。
してそれぞれの回路素子の特性には僅かな相違があり、
また、漂遊キャパシタンスや漂遊インダクタンスの相違
などもあって、ターンオン時及びターンオフ時の高速に
電圧や電流が変化する現象においては複数個が直列接続
された構成であることによる特有な現象があるが、この
ような特性の相違を無視すれば、図１２のようにＧＴＯ
サイリスタの複数個が直列接続された構成の場合でもタ
ーンオフ時の電圧、電流の変化は図１１に示すものと同
じである。したがって、図１０、図１１で述べたスパイ
ク電圧ｖSPの低減が重要であることに変わりはない。
【００１６】
【発明が解決しようとする課題】前述のように、より小
さな値が望まれるスパイク電圧ｖSP、特にそのピーク値
ＶSPはスナバ回路の配線や素子の漂遊インダクタンスに
よるものとダイオードの過渡順電圧によるものであり、
スナバ回路の構成によってＧＴＯサイリスタの許容電流
が決定されているといっても過言ではない。
さな値が望まれるスパイク電圧ｖSP、特にそのピーク値
ＶSPはスナバ回路の配線や素子の漂遊インダクタンスに
よるものとダイオードの過渡順電圧によるものであり、
スナバ回路の構成によってＧＴＯサイリスタの許容電流
が決定されているといっても過言ではない。
【００１７】この発明の目的はこのような点が考慮され
たもので、スパイク電圧を低減してＧＴＯサイリスタの
許容電流をより大きくすることのできるスナバ回路を設
けた限流装置を提供することにある。
たもので、スパイク電圧を低減してＧＴＯサイリスタの
許容電流をより大きくすることのできるスナバ回路を設
けた限流装置を提供することにある。
【００１８】
【課題を解決するための手段】上記課題を解決するため
にこの発明によれば、１つのＧＴＯサイリスタとこのＧ
ＴＯサイリスタに並列に接続されたスナバ回路を備えた
単位ＧＴＯサイリスタ装置の、１つ又は直列接続の少な
くとも２つで構成されたＧＴＯサイリスタ装置の２つ
が、互いに逆極性に並列接続され、この並列回路に避雷
素子が並列接続されてなる限流装置において、スナバ回
路をスナバコンデンサだけで構成することによって、コ
ンデンサにダイオードと抵抗の並列回路が直列に接続さ
れた従来のスナバ回路の場合に比べてダイオードと抵抗
がなくなることから、回路構成が簡単になって漂遊イン
ダクタンスも減少してスパイク電圧のピーク値が小さく
なり、かつ部品点数が少なくなる。
にこの発明によれば、１つのＧＴＯサイリスタとこのＧ
ＴＯサイリスタに並列に接続されたスナバ回路を備えた
単位ＧＴＯサイリスタ装置の、１つ又は直列接続の少な
くとも２つで構成されたＧＴＯサイリスタ装置の２つ
が、互いに逆極性に並列接続され、この並列回路に避雷
素子が並列接続されてなる限流装置において、スナバ回
路をスナバコンデンサだけで構成することによって、コ
ンデンサにダイオードと抵抗の並列回路が直列に接続さ
れた従来のスナバ回路の場合に比べてダイオードと抵抗
がなくなることから、回路構成が簡単になって漂遊イン
ダクタンスも減少してスパイク電圧のピーク値が小さく
なり、かつ部品点数が少なくなる。
【００１９】また、逆並列接続された２つのＧＴＯサイ
リスタを備えた単位ＧＴＯサイリスタ装置の、１つ又は
直列接続の少なくとも２つで構成されたＧＴＯサイリス
タ装置において、単位ＧＴＯサイリスタ装置を構成する
２つの逆並列接続されたＧＴＯサイリスタに並列に１つ
のスナバコンデンサを設けることによって、従来の限流
装置が逆並列接続された２つのＧＴＯサイリスタごとに
設けられていたスナバ回路の代わりに、これら２つのＧ
ＴＯサイリスタに共通に一つのスナバコンデンサで良く
なるので、前述の作用の他に部品点数が更に少なくな
る。
リスタを備えた単位ＧＴＯサイリスタ装置の、１つ又は
直列接続の少なくとも２つで構成されたＧＴＯサイリス
タ装置において、単位ＧＴＯサイリスタ装置を構成する
２つの逆並列接続されたＧＴＯサイリスタに並列に１つ
のスナバコンデンサを設けることによって、従来の限流
装置が逆並列接続された２つのＧＴＯサイリスタごとに
設けられていたスナバ回路の代わりに、これら２つのＧ
ＴＯサイリスタに共通に一つのスナバコンデンサで良く
なるので、前述の作用の他に部品点数が更に少なくな
る。
【００２０】また、これら前述の限流装置のＧＴＯサイ
リスタ装置が、少なくとも２つの単位ＧＴＯサイリスタ
装置が直列接続されてなり、それぞれの単位ＧＴＯサイ
リスタ装置ごとにスナバコンデンサが設けられる代わり
に、少なくとも２つの直列接続された単位ＧＴＯサイリ
スタ装置ごとに１つのスナバコンデンサを設けることに
よって、ＧＴＯサイリスタのターンオフ時間の違いから
生ずるスナバコンデンサの分担電圧の不平衡を低減又は
無くすことができ、また、スナバコンデンサの数が減る
ので更に部品点数が少なくなる。
リスタ装置が、少なくとも２つの単位ＧＴＯサイリスタ
装置が直列接続されてなり、それぞれの単位ＧＴＯサイ
リスタ装置ごとにスナバコンデンサが設けられる代わり
に、少なくとも２つの直列接続された単位ＧＴＯサイリ
スタ装置ごとに１つのスナバコンデンサを設けることに
よって、ＧＴＯサイリスタのターンオフ時間の違いから
生ずるスナバコンデンサの分担電圧の不平衡を低減又は
無くすことができ、また、スナバコンデンサの数が減る
ので更に部品点数が少なくなる。
【００２１】
【発明の実施の形態】以下この発明を実施例に基づいて
説明する。
説明する。
【００２２】
【実施例１】図１はこの発明の第１の実施例を示す限流
装置とその周辺の回路図であり、図１０と共通の回路要
素に対しては同じ符号を付けて重複する説明を省く。こ
の図の図１０と異なる点は、図３のスナバ回路２，２０
の代わりにただ１つのスナバコンデンサ２４だけが設け
られている点である。このスナバコンデンサ２４はＧＴ
Ｏサイリスタ３、３０それぞれのターンオフ時に動作す
るものである。
装置とその周辺の回路図であり、図１０と共通の回路要
素に対しては同じ符号を付けて重複する説明を省く。こ
の図の図１０と異なる点は、図３のスナバ回路２，２０
の代わりにただ１つのスナバコンデンサ２４だけが設け
られている点である。このスナバコンデンサ２４はＧＴ
Ｏサイリスタ３、３０それぞれのターンオフ時に動作す
るものである。
【００２３】図１０における従来のスナバ回路２のそれ
ぞれの回路素子の役割について記載したが、限流装置に
おいては、ＧＴＯサイリスタ３に対して逆極性の電圧が
印加されているときにはＧＴＯサイリスタ３０が必ずオ
ンの状態になっているか、前述のようにＧＴＯサイリス
タ３０がターンオンの状態からターンオフする限流動作
が行われるので、コンデンサ２１が逆充電することを考
慮する必要なく、したがってダイオード２２も不要であ
り、そのため抵抗２３も不要である。
ぞれの回路素子の役割について記載したが、限流装置に
おいては、ＧＴＯサイリスタ３に対して逆極性の電圧が
印加されているときにはＧＴＯサイリスタ３０が必ずオ
ンの状態になっているか、前述のようにＧＴＯサイリス
タ３０がターンオンの状態からターンオフする限流動作
が行われるので、コンデンサ２１が逆充電することを考
慮する必要なく、したがってダイオード２２も不要であ
り、そのため抵抗２３も不要である。
【００２４】このように限流装置１００に特有のＧＴＯ
サイリスタ３，３０の使用方法から図１に示すようにス
ナバ回路としてはスナバコンデンサ２４だけでよいこと
になる。なお、スナバコンデンサ２４はＧＴＯサイリス
タ３，３０に共用されるものである。このことは、図１
０のスナバ回路２，２０をそれぞれ１つのコンデンサに
置き換えたとき、これら２つのコンデンサは並列接続に
なっているので、これらを１つのコンデンサで置き換え
ても何ら差し支えがないということから、図１に示すよ
うに１つのスナバコンデンサ２４でよい訳である。
サイリスタ３，３０の使用方法から図１に示すようにス
ナバ回路としてはスナバコンデンサ２４だけでよいこと
になる。なお、スナバコンデンサ２４はＧＴＯサイリス
タ３，３０に共用されるものである。このことは、図１
０のスナバ回路２，２０をそれぞれ１つのコンデンサに
置き換えたとき、これら２つのコンデンサは並列接続に
なっているので、これらを１つのコンデンサで置き換え
ても何ら差し支えがないということから、図１に示すよ
うに１つのスナバコンデンサ２４でよい訳である。
【００２５】スナバ回路としてスナバコンデンサ２４だ
けとすることによって、スナバ回路が簡素化されて回路
素子の数が減るとともに、この回路の配線インダクタン
スＬ S が減少するとともに図１０のダイオード２２の過
渡順電圧ＶDFもなく寄生インダクタンスＬD もなくな
る。したがって、（１）式で示す従来のスナバ回路２で
のスパイク電圧ｖSPに対して図１のスパイク電圧ｖSPは
次式となる。 ｖSP＝（ dｉS ／ dｔ) （ＬS ＋ＬC ）‥‥‥（２） （１）式との比較から明らかなように、図１の構成での
スパイク電圧ｖSPは図１０のそれよりも小さくなる。
けとすることによって、スナバ回路が簡素化されて回路
素子の数が減るとともに、この回路の配線インダクタン
スＬ S が減少するとともに図１０のダイオード２２の過
渡順電圧ＶDFもなく寄生インダクタンスＬD もなくな
る。したがって、（１）式で示す従来のスナバ回路２で
のスパイク電圧ｖSPに対して図１のスパイク電圧ｖSPは
次式となる。 ｖSP＝（ dｉS ／ dｔ) （ＬS ＋ＬC ）‥‥‥（２） （１）式との比較から明らかなように、図１の構成での
スパイク電圧ｖSPは図１０のそれよりも小さくなる。
【００２６】図２はＧＴＯサイリスタ３がオフ信号を受
けて電流が減衰し短絡電流がスナバコンデンサ２４に転
流するときの電流ｉAKと電圧ｖAKの変化を示す波形図で
あり、図１１と同じことについては説明を省略する。こ
の図において、ＧＴＯサイリスタ３間の端子電圧ｖAKの
立ち上がり部のスパイク電圧ｖSPとそのピーク値ＶSPが
図１１のそれよりも小さくなっていることが示されてい
る。
けて電流が減衰し短絡電流がスナバコンデンサ２４に転
流するときの電流ｉAKと電圧ｖAKの変化を示す波形図で
あり、図１１と同じことについては説明を省略する。こ
の図において、ＧＴＯサイリスタ３間の端子電圧ｖAKの
立ち上がり部のスパイク電圧ｖSPとそのピーク値ＶSPが
図１１のそれよりも小さくなっていることが示されてい
る。
【００２７】一般にＧＴＯサイリスタの最大ターンオフ
電流はピーク電圧値ＶSPが小さいほど大きいという関係
があることが知られている。したがって、前述のように
ピーク電圧値ＶSPが低減したことによって同じＧＴＯサ
イリスタを使用する場合には従来に比べて電流許容値の
大きな限流装置とすることができ、また、所要の電流許
容値を得るためには、場合によるが電流容量が１ランク
下のＧＴＯサイリスタ、したがってより安価なＧＴＯサ
イリスタの使用が可能になる。
電流はピーク電圧値ＶSPが小さいほど大きいという関係
があることが知られている。したがって、前述のように
ピーク電圧値ＶSPが低減したことによって同じＧＴＯサ
イリスタを使用する場合には従来に比べて電流許容値の
大きな限流装置とすることができ、また、所要の電流許
容値を得るためには、場合によるが電流容量が１ランク
下のＧＴＯサイリスタ、したがってより安価なＧＴＯサ
イリスタの使用が可能になる。
【００２８】
【実施例２】図３はこの発明の第２の実施例を示す限流
装置とその周辺の回路図であり、図１２と同じ回路要素
には同じ符号を付けて重複する説明を省く。この図の図
１２との違いは、図１２のそれぞれの単位ＧＴＯサイリ
スタ装置７１，７２のスナバ回路２に代えて図３のそれ
ぞれの単位ＧＴＯサイリスタ装置７１Ａ，７２Ａでは１
つのスナバコンデンサ２４Ａを設けた点である。その目
的と効果は前述の第１の実施例と同じである。
装置とその周辺の回路図であり、図１２と同じ回路要素
には同じ符号を付けて重複する説明を省く。この図の図
１２との違いは、図１２のそれぞれの単位ＧＴＯサイリ
スタ装置７１，７２のスナバ回路２に代えて図３のそれ
ぞれの単位ＧＴＯサイリスタ装置７１Ａ，７２Ａでは１
つのスナバコンデンサ２４Ａを設けた点である。その目
的と効果は前述の第１の実施例と同じである。
【００２９】
【実施例３】図４はこの発明の第３の実施例を示す限流
装置が設けられた遮断装置とその周辺の回路図であり、
図３と同じ回路要素には同じ符号を付けて重複する説明
を省く。この図の図３との違いは、図３の単位ＧＴＯサ
イリスタ装置７１ＡとＧＴＯサイリスタ装置７０Ａの符
号を付けない同じ負荷側の単位ＧＴＯサイリスタ装置と
を一組にした単位ＧＴＯサイリスタ装置７１Ｂ、及び、
単位ＧＴＯサイリスタ装置７２ＡとＧＴＯサイリスタ装
置７０Ａの符号を付けない同じ電源側の単位ＧＴＯサイ
リスタ装置とを一組にした単位ＧＴＯサイリスタ装置７
２Ｂとし、それぞれの単位ＧＴＯサイリスタ装置７１
Ｂ，７２Ｂに共通のスナバコンデンサ２４Ｂを設けたこ
とである。それぞれの単位ＧＴＯサイリスタ装置７１
Ｂ，７２Ｂは図１の限流装置１００の避雷素子４を除い
た回路構成と同じである。このような構成を採用するこ
とによってスナバコンデンサ２４Ｂを逆並列接続の２つ
のＧＴＯサイリスタに共通にできるのでその数は図３の
回路構成に比べて半分になる。
装置が設けられた遮断装置とその周辺の回路図であり、
図３と同じ回路要素には同じ符号を付けて重複する説明
を省く。この図の図３との違いは、図３の単位ＧＴＯサ
イリスタ装置７１ＡとＧＴＯサイリスタ装置７０Ａの符
号を付けない同じ負荷側の単位ＧＴＯサイリスタ装置と
を一組にした単位ＧＴＯサイリスタ装置７１Ｂ、及び、
単位ＧＴＯサイリスタ装置７２ＡとＧＴＯサイリスタ装
置７０Ａの符号を付けない同じ電源側の単位ＧＴＯサイ
リスタ装置とを一組にした単位ＧＴＯサイリスタ装置７
２Ｂとし、それぞれの単位ＧＴＯサイリスタ装置７１
Ｂ，７２Ｂに共通のスナバコンデンサ２４Ｂを設けたこ
とである。それぞれの単位ＧＴＯサイリスタ装置７１
Ｂ，７２Ｂは図１の限流装置１００の避雷素子４を除い
た回路構成と同じである。このような構成を採用するこ
とによってスナバコンデンサ２４Ｂを逆並列接続の２つ
のＧＴＯサイリスタに共通にできるのでその数は図３の
回路構成に比べて半分になる。
【００３０】
【実施例４】図５はこの発明の第４の実施例を示す限流
装置が設けられた遮断装置とその周辺の回路図であり、
図４と同じ回路要素には同じ符号を付けて重複する説明
を省く。図５が図４と異なる点は、スナバコンデンサ２
４Ｃを２つの単位ＧＴＯサイリスタ装置７１Ｃ，７２Ｃ
に共通に１つだけ設けた点である。すなわち、単位ＧＴ
Ｏサイリスタ装置７１Ｃ，７２Ｃは図４の単位ＧＴＯサ
イリスタ装置７１Ｂ，７２Ｂに対してスナバコンデンサ
２４Ｂがなくて単にＧＴＯサイリスタ３、３０と均圧回
路２５の並列回路からなっており、代わりにＧＴＯサイ
リスタ装置７１Ｃ，７２Ｃの直列回路に並列に１つのス
ナバコンデンサ２４Ｃを設けてある。
装置が設けられた遮断装置とその周辺の回路図であり、
図４と同じ回路要素には同じ符号を付けて重複する説明
を省く。図５が図４と異なる点は、スナバコンデンサ２
４Ｃを２つの単位ＧＴＯサイリスタ装置７１Ｃ，７２Ｃ
に共通に１つだけ設けた点である。すなわち、単位ＧＴ
Ｏサイリスタ装置７１Ｃ，７２Ｃは図４の単位ＧＴＯサ
イリスタ装置７１Ｂ，７２Ｂに対してスナバコンデンサ
２４Ｂがなくて単にＧＴＯサイリスタ３、３０と均圧回
路２５の並列回路からなっており、代わりにＧＴＯサイ
リスタ装置７１Ｃ，７２Ｃの直列回路に並列に１つのス
ナバコンデンサ２４Ｃを設けてある。
【００３１】スナバコンデンサ２４Ｃは図４のスナバコ
ンデンサ２４Ｂに対して２倍の電圧を負担するからその
電圧定格も２倍の電圧のものが使用されるが、このよう
に直列接続された複数の単位ＧＴＯサイリスタ装置７１
Ｃ，７２Ｃに並列に１つのスナバコンデンサを設ける構
成は、それぞれのＧＴＯサイリスタ装置７１Ｃ，７２Ｃ
の電圧分担が均一になるという利点がある。すなわち、
図４の実施例３は、図１の実施例１あるいは図３の実施
例２と同様な、スナバ回路をスナバコンデンサだけから
構成したので、スパイク電圧のピーク値が小さくなり、
ＧＴＯサイリスタの許容電流を大きく設定でき、かつ部
品点数が少なくなるという効果に加えて、上記したよう
に、スナバコンデンサを逆並列接続の２つのＧＴＯサイ
リスタに共通にできるので、その数が図３の実施例２の
回路構成に比べて半分になるという効果を奏するもので
あるが、ＧＴＯサイリスタに特性上の違いがあるとスナ
バコンデンサ２４Ｂに充電される電圧がそれぞれの単位
ＧＴＯサイリスタ装置に対応するスナバコンデンサごと
に違いが出てきて電圧分担が不平衡になるという問題が
ある。この点を更に改良するのが図５の実施例４であ
る。この点について以下に更に詳しく説明する。
ンデンサ２４Ｂに対して２倍の電圧を負担するからその
電圧定格も２倍の電圧のものが使用されるが、このよう
に直列接続された複数の単位ＧＴＯサイリスタ装置７１
Ｃ，７２Ｃに並列に１つのスナバコンデンサを設ける構
成は、それぞれのＧＴＯサイリスタ装置７１Ｃ，７２Ｃ
の電圧分担が均一になるという利点がある。すなわち、
図４の実施例３は、図１の実施例１あるいは図３の実施
例２と同様な、スナバ回路をスナバコンデンサだけから
構成したので、スパイク電圧のピーク値が小さくなり、
ＧＴＯサイリスタの許容電流を大きく設定でき、かつ部
品点数が少なくなるという効果に加えて、上記したよう
に、スナバコンデンサを逆並列接続の２つのＧＴＯサイ
リスタに共通にできるので、その数が図３の実施例２の
回路構成に比べて半分になるという効果を奏するもので
あるが、ＧＴＯサイリスタに特性上の違いがあるとスナ
バコンデンサ２４Ｂに充電される電圧がそれぞれの単位
ＧＴＯサイリスタ装置に対応するスナバコンデンサごと
に違いが出てきて電圧分担が不平衡になるという問題が
ある。この点を更に改良するのが図５の実施例４であ
る。この点について以下に更に詳しく説明する。
【００３２】図６は図４の実施例３の直列接続された２
つの単位ＧＴＯサイリスタ装置の回路図、図７はそれぞ
れの単位ＧＴＯサイリスタ装置の分担電圧の時間的変化
を示す波形図であり、図６では逆極性のＧＴＯサイリス
タ３０の表示は省略してある。したがって、図３のＧＴ
Ｏサイリスタ装置７１Ａ，７２Ａとも共通の図になって
いる。図６において、ＧＴＯサイリスタ装置７１Ｂの端
子間電圧をｖAK1 、ＧＴＯサイリスタ装置７２Ｂのをｖ
AK2 とし、ＧＴＯサイリスタ装置７１ＢのＧＴＯサイリ
スタ３のターンオフ開始時点ｔ1 に対してＧＴＯサイリ
スタ装置７２ＢのＧＴＯサイリスタのターンオフ開始時
点ｔ2 が僅かの時間（Δｔ）だけ遅いものとする。
つの単位ＧＴＯサイリスタ装置の回路図、図７はそれぞ
れの単位ＧＴＯサイリスタ装置の分担電圧の時間的変化
を示す波形図であり、図６では逆極性のＧＴＯサイリス
タ３０の表示は省略してある。したがって、図３のＧＴ
Ｏサイリスタ装置７１Ａ，７２Ａとも共通の図になって
いる。図６において、ＧＴＯサイリスタ装置７１Ｂの端
子間電圧をｖAK1 、ＧＴＯサイリスタ装置７２Ｂのをｖ
AK2 とし、ＧＴＯサイリスタ装置７１ＢのＧＴＯサイリ
スタ３のターンオフ開始時点ｔ1 に対してＧＴＯサイリ
スタ装置７２ＢのＧＴＯサイリスタのターンオフ開始時
点ｔ2 が僅かの時間（Δｔ）だけ遅いものとする。
【００３３】図７は前述の図２と類似であり電流波形は
省略してある。この図において、単位ＧＴＯサイリスタ
装置７１ＢのＧＴＯサイリスタ３は時点ｔ1 でターンオ
フ動作を開始し電圧ｖAK1 が上昇し、図示のようにスパ
イク電圧が生ずる。一方、ＧＴＯサイリスタ装置７２Ｂ
のＧＴＯサイリスタは時点ｔ1 から時間Δｔだけ遅れた
時点ｔ2 にターンオフ動作を開始して電圧ｖAK2 は上昇
し、電圧ｖAK1 と同じように途中にスパイク電圧を発生
させながら電圧ｖAK1 と平行して更に電圧上昇する。破
線で示すのは図４の避雷素子４が動作しないとしたとき
の電圧上昇線であり、実際には電圧ｖAK1 と電圧ｖAK2
との和としての電圧ｖAKが避雷素子４の制限電圧を越え
るたために、短絡電流は単位ＧＴＯサイリスタ装置７１
Ｂ，７２Ｂから避雷素子４に転流してスナバコンデンサ
２４Ｂへの充電電流が減少し、殆どなくなるために図の
実線のように電圧ｖAK1 、電圧ｖAK2 ともに飽和する。
このときの飽和電圧は電圧上昇時の双方の間の電圧差が
そのまま残るために異なる値、すわなち、電圧ｖAK1 の
飽和値に対して電圧ｖAK2 の飽和値が小さくなり、同じ
でなくなる。この電圧差は均一回路２５を介した放電に
よって解消されるのであるが、このときの時定数は避雷
素子４が動作を開始するまでの時間に比べて充分大きい
ので前述の現象の範囲では無視できる。
省略してある。この図において、単位ＧＴＯサイリスタ
装置７１ＢのＧＴＯサイリスタ３は時点ｔ1 でターンオ
フ動作を開始し電圧ｖAK1 が上昇し、図示のようにスパ
イク電圧が生ずる。一方、ＧＴＯサイリスタ装置７２Ｂ
のＧＴＯサイリスタは時点ｔ1 から時間Δｔだけ遅れた
時点ｔ2 にターンオフ動作を開始して電圧ｖAK2 は上昇
し、電圧ｖAK1 と同じように途中にスパイク電圧を発生
させながら電圧ｖAK1 と平行して更に電圧上昇する。破
線で示すのは図４の避雷素子４が動作しないとしたとき
の電圧上昇線であり、実際には電圧ｖAK1 と電圧ｖAK2
との和としての電圧ｖAKが避雷素子４の制限電圧を越え
るたために、短絡電流は単位ＧＴＯサイリスタ装置７１
Ｂ，７２Ｂから避雷素子４に転流してスナバコンデンサ
２４Ｂへの充電電流が減少し、殆どなくなるために図の
実線のように電圧ｖAK1 、電圧ｖAK2 ともに飽和する。
このときの飽和電圧は電圧上昇時の双方の間の電圧差が
そのまま残るために異なる値、すわなち、電圧ｖAK1 の
飽和値に対して電圧ｖAK2 の飽和値が小さくなり、同じ
でなくなる。この電圧差は均一回路２５を介した放電に
よって解消されるのであるが、このときの時定数は避雷
素子４が動作を開始するまでの時間に比べて充分大きい
ので前述の現象の範囲では無視できる。
【００３４】このような電圧ｖAK1 、電圧ｖAK2 の飽和
電圧の不平衡が生ずる場合は、ＧＴＯサイリスタ３とそ
の直列接続数はこの飽和電圧の高い値を基に選定され
る。実際のＧＴＯサイリスタ装置の製作にあたっては、
ＧＴＯサイリスタの特性を選定して直列接続される素子
はターンオフ時間がなるべく同じものを選び出すなどの
対策がとられる。
電圧の不平衡が生ずる場合は、ＧＴＯサイリスタ３とそ
の直列接続数はこの飽和電圧の高い値を基に選定され
る。実際のＧＴＯサイリスタ装置の製作にあたっては、
ＧＴＯサイリスタの特性を選定して直列接続される素子
はターンオフ時間がなるべく同じものを選び出すなどの
対策がとられる。
【００３５】図８は図５の実施例４の直列接続された２
つの単位ＧＴＯサイリスタ装置の回路図、図９は図８の
それぞれの単位ＧＴＯサイリスタ装置の分担電圧の時間
的変化を示す波形図であり、それぞれ図６、図７と類似
なので重複する説明は省く。図８、図９において、単位
ＧＴＯサイリスタ装置７１Ｃ，７２Ｃに共通に１つのス
ナバコンデンサ２４Ｃを設けた回路構成としたことか
ら、単位ＧＴＯサイリスタ装置７１ＣのＧＴＯサイリス
タ３だけが時点ｔ1 からターンオフ動作を開始しその分
担電圧ＶAK1 が上昇を開始したとき、このＧＴＯサイリ
スタ３に流れていた電流はスナバコンデンサ２４Ｃへ転
流を開始する。したがって単位ＧＴＯサイリスタ装置７
２ＣのＧＴＯサイリスタに流れる電流もＧＴＯサイリス
タ３とともに小さくなる。単位ＧＴＯサイリスタ装置７
２ＣのＧＴＯサイリスタがターンオフ動作を開始する時
点ｔ2 になり更に時間が経過してもこのＧＴＯサイリス
タに流れる電流は小さくなっているので単位ＧＴＯサイ
リスタ装置７２Ｃの電圧ｖAK 2 は小さく実質的に零と見
なせる。単位ＧＴＯサイリスタ装置７２Ｃが実質的にオ
フとなる時点ｔ3 以後は単位ＧＴＯサイリスタ装置７１
Ｃ，７２Ｃがともにオフの状態になるのでそれぞれの単
位ＧＴＯサイリスタ装置７１Ｃ，７２Ｃは均圧回路２５
によって同じ電圧を負担することになって電圧ｖAK1 と
電圧ｖAK2 とは図９のように同じ値となる。したがっ
て、図７に示すように２つの単位ＧＴＯサイリスタ装置
の電圧ｖAK1 、電圧ｖAK2 に差が生じて電圧分担が不均
衡になるということはない。
つの単位ＧＴＯサイリスタ装置の回路図、図９は図８の
それぞれの単位ＧＴＯサイリスタ装置の分担電圧の時間
的変化を示す波形図であり、それぞれ図６、図７と類似
なので重複する説明は省く。図８、図９において、単位
ＧＴＯサイリスタ装置７１Ｃ，７２Ｃに共通に１つのス
ナバコンデンサ２４Ｃを設けた回路構成としたことか
ら、単位ＧＴＯサイリスタ装置７１ＣのＧＴＯサイリス
タ３だけが時点ｔ1 からターンオフ動作を開始しその分
担電圧ＶAK1 が上昇を開始したとき、このＧＴＯサイリ
スタ３に流れていた電流はスナバコンデンサ２４Ｃへ転
流を開始する。したがって単位ＧＴＯサイリスタ装置７
２ＣのＧＴＯサイリスタに流れる電流もＧＴＯサイリス
タ３とともに小さくなる。単位ＧＴＯサイリスタ装置７
２ＣのＧＴＯサイリスタがターンオフ動作を開始する時
点ｔ2 になり更に時間が経過してもこのＧＴＯサイリス
タに流れる電流は小さくなっているので単位ＧＴＯサイ
リスタ装置７２Ｃの電圧ｖAK 2 は小さく実質的に零と見
なせる。単位ＧＴＯサイリスタ装置７２Ｃが実質的にオ
フとなる時点ｔ3 以後は単位ＧＴＯサイリスタ装置７１
Ｃ，７２Ｃがともにオフの状態になるのでそれぞれの単
位ＧＴＯサイリスタ装置７１Ｃ，７２Ｃは均圧回路２５
によって同じ電圧を負担することになって電圧ｖAK1 と
電圧ｖAK2 とは図９のように同じ値となる。したがっ
て、図７に示すように２つの単位ＧＴＯサイリスタ装置
の電圧ｖAK1 、電圧ｖAK2 に差が生じて電圧分担が不均
衡になるということはない。
【００３６】実施例４はこのようにターンオフ後の単位
ＧＴＯサイリスタ装置の電圧分担が平衡するという利点
を持っているが、代わりに、時点ｔ1 から時点ｔ3 まで
の期間はＧＴＯサイリスタ装置７１Ｃだけが電圧を負担
し、この間の電圧はスナバコンデンサ２４Ｃの静電容量
やその回路の漂遊インダクタンスで決まるので、実施例
３に比べて大きなスパイク電圧が発生する可能性があ
る。したがって、実施例３と実施例４の選択は総合的に
判断して決定される。
ＧＴＯサイリスタ装置の電圧分担が平衡するという利点
を持っているが、代わりに、時点ｔ1 から時点ｔ3 まで
の期間はＧＴＯサイリスタ装置７１Ｃだけが電圧を負担
し、この間の電圧はスナバコンデンサ２４Ｃの静電容量
やその回路の漂遊インダクタンスで決まるので、実施例
３に比べて大きなスパイク電圧が発生する可能性があ
る。したがって、実施例３と実施例４の選択は総合的に
判断して決定される。
【００３７】実施例４は実施例２の回路構成の限流装置
に対しても適用が可能である。すなわち、図３の限流装
置において、ＧＴＯサイリスタ装置７Ａと７０Ａに共通
に１つのスナバコンデンサを設ける回路構成によって実
施例４と同じ作用効果を得ることができる。例えば、Ｇ
ＴＯサイリスタ装置が８つの単位ＧＴＯサイリスタ装置
が直列接続されて構成されているとした場合、実施例４
にしたがってスナバコンデンサを設ける構成としては、
８つの単位ＧＴＯサイリスタ装置に共通に１つだけ設
ける、４つの単位ＧＴＯサイリスタ装置ごとに１つ、
すなわち、２つのスナバコンデンサを設ける、２つの
単位ＧＴＯサイリスタ装置ごとに１つ、すなわち、４つ
のスナバコンデンサを設ける、の３種類の構成が考えら
れる。これらの選択も前述のような実施例４の利点と欠
点との双方を総合的に考慮して決定される。なお、例え
ば、８つの単位ＧＴＯサイリスタ装置を３つと５つに分
けてそれぞれに１つずつのスナバコンデンサを設けると
いうような構成は原理的には可能であるが実際的ではな
い。ただ、例えば転位ＧＴＯサイリスタ装置の数が７の
場合には、３と４に分割するなど、異なる数に分割する
構成を採用せざるを得ない場合もある。
に対しても適用が可能である。すなわち、図３の限流装
置において、ＧＴＯサイリスタ装置７Ａと７０Ａに共通
に１つのスナバコンデンサを設ける回路構成によって実
施例４と同じ作用効果を得ることができる。例えば、Ｇ
ＴＯサイリスタ装置が８つの単位ＧＴＯサイリスタ装置
が直列接続されて構成されているとした場合、実施例４
にしたがってスナバコンデンサを設ける構成としては、
８つの単位ＧＴＯサイリスタ装置に共通に１つだけ設
ける、４つの単位ＧＴＯサイリスタ装置ごとに１つ、
すなわち、２つのスナバコンデンサを設ける、２つの
単位ＧＴＯサイリスタ装置ごとに１つ、すなわち、４つ
のスナバコンデンサを設ける、の３種類の構成が考えら
れる。これらの選択も前述のような実施例４の利点と欠
点との双方を総合的に考慮して決定される。なお、例え
ば、８つの単位ＧＴＯサイリスタ装置を３つと５つに分
けてそれぞれに１つずつのスナバコンデンサを設けると
いうような構成は原理的には可能であるが実際的ではな
い。ただ、例えば転位ＧＴＯサイリスタ装置の数が７の
場合には、３と４に分割するなど、異なる数に分割する
構成を採用せざるを得ない場合もある。
【００３８】
【発明の効果】この発明は前述のように、スナバ回路
を、コンデンサにダイオードと抵抗の並列回路を直列に
接続した従来のスナバ回路に代えて、１つのスナバコン
デンサだけで構成することによって、ダイオードと抵抗
がなくなることから、スパイク電圧のうちのダイオード
に起因する成分とダイオードや抵抗の回路の配線インダ
クタンスによって生ずる成分とがなくなってそのピーク
値が小さくなり、その結果、ＧＴＯサイリスタの許容電
流を大きく設定できるという効果が得られる。また、ス
ナバ回路のダイオードと抵抗が不要になることから限流
装置の部品点数が減り、限流装置の信頼性の向上とコス
トダウンとの両方の効果も得ることができる。 ＧＴＯ
サイリスタ装置が複数の直列接続された単位ＧＴＯサイ
リスタ装置からなる場合には、それぞれの単位ＧＴＯサ
イリスタ装置ごとにスナバコンデンサを設ければよい。
逆並列接続された２つのＧＴＯサイリスタが１つの単位
ＧＴＯサイリスタ装置を構成する場合にも２つのＧＴＯ
サイリスタに共通に１つのスナバコンデンサを設けるだ
けでよいので更に部品点数が少なくなる。
を、コンデンサにダイオードと抵抗の並列回路を直列に
接続した従来のスナバ回路に代えて、１つのスナバコン
デンサだけで構成することによって、ダイオードと抵抗
がなくなることから、スパイク電圧のうちのダイオード
に起因する成分とダイオードや抵抗の回路の配線インダ
クタンスによって生ずる成分とがなくなってそのピーク
値が小さくなり、その結果、ＧＴＯサイリスタの許容電
流を大きく設定できるという効果が得られる。また、ス
ナバ回路のダイオードと抵抗が不要になることから限流
装置の部品点数が減り、限流装置の信頼性の向上とコス
トダウンとの両方の効果も得ることができる。 ＧＴＯ
サイリスタ装置が複数の直列接続された単位ＧＴＯサイ
リスタ装置からなる場合には、それぞれの単位ＧＴＯサ
イリスタ装置ごとにスナバコンデンサを設ければよい。
逆並列接続された２つのＧＴＯサイリスタが１つの単位
ＧＴＯサイリスタ装置を構成する場合にも２つのＧＴＯ
サイリスタに共通に１つのスナバコンデンサを設けるだ
けでよいので更に部品点数が少なくなる。
【００３９】また、複数の直列接続された単位ＧＴＯサ
イリスタ装置に共通に一つのスナバコンデンサを並列接
続する構成を採用することによって、このスナバコンデ
ンサを共有する単位ＧＴＯサイリスタ装置を構成するＧ
ＴＯサイリスタの間にターンオフ時間のばらつきがあっ
てもそれぞれのＧＴＯサイリスタのターンオフ後の分担
電圧が平衡するという効果が得られるとともに、スナバ
コンデンサの数が減って更に限流装置の部品点数が少な
くなるという効果が得られる。
イリスタ装置に共通に一つのスナバコンデンサを並列接
続する構成を採用することによって、このスナバコンデ
ンサを共有する単位ＧＴＯサイリスタ装置を構成するＧ
ＴＯサイリスタの間にターンオフ時間のばらつきがあっ
てもそれぞれのＧＴＯサイリスタのターンオフ後の分担
電圧が平衡するという効果が得られるとともに、スナバ
コンデンサの数が減って更に限流装置の部品点数が少な
くなるという効果が得られる。
【図１】この発明の第１の実施例を示す限流装置を備え
た遮断装置とその周辺の回路図
た遮断装置とその周辺の回路図
【図２】図１の限流装置におけるターンオフ時のＧＴＯ
サイリスタの端子電圧と電流の時間的変化を示す波形図
サイリスタの端子電圧と電流の時間的変化を示す波形図
【図３】この発明の第２の実施例を示す限流装置を備え
た遮断装置とその周辺の回路図
た遮断装置とその周辺の回路図
【図４】この発明の第３の実施例を示す限流装置を備え
た遮断装置とその周辺の回路図
た遮断装置とその周辺の回路図
【図５】この発明の第４の実施例を示す限流装置を備え
た遮断装置とその周辺の回路図
た遮断装置とその周辺の回路図
【図６】図４の２つの単位ＧＴＯサイリスタ装置の回路
図
図
【図７】図６の２つの単位ＧＴＯサイリスタ装置の分担
電圧の時間的変化を示す波形図
電圧の時間的変化を示す波形図
【図８】図５の２つの単位ＧＴＯサイリスタ装置の回路
図
図
【図９】図８の２つの単位ＧＴＯサイリスタ装置の分担
電圧の時間的変化を示す波形図
電圧の時間的変化を示す波形図
【図１０】従来の限流装置を備えた遮断装置とその周辺
の回路図
の回路図
【図１１】図１０の限流装置におけるターンオフ時のＧ
ＴＯサイリスタの端子電圧と電流の時間的変化を示す波
形図
ＴＯサイリスタの端子電圧と電流の時間的変化を示す波
形図
【図１２】図１０とは別の従来の限流装置を備えた遮断
装置とその周辺の回路図
装置とその周辺の回路図
１…交電源、１００，１００Ａ，１００Ｂ，１００Ｃ，
１１０，１２０…限流装置、２，２０…スナバ回路、２
４Ａ，２４Ｂ，２４Ｃ…スナバコンデンサ、３，３０…
ＧＴＯサイリスタ、４…避雷素子、５…遮断器、６…負
荷、７，７０，７Ａ，７０Ａ…ＧＴＯサイリスタ装置、
７１Ａ，７２Ａ，７１Ｂ，７２Ｂ，７１Ｃ，７２Ｃ…単
位ＧＴＯサイリスタ装置、８…高速開閉器、２００…短
絡位置
１１０，１２０…限流装置、２，２０…スナバ回路、２
４Ａ，２４Ｂ，２４Ｃ…スナバコンデンサ、３，３０…
ＧＴＯサイリスタ、４…避雷素子、５…遮断器、６…負
荷、７，７０，７Ａ，７０Ａ…ＧＴＯサイリスタ装置、
７１Ａ，７２Ａ，７１Ｂ，７２Ｂ，７１Ｃ，７２Ｃ…単
位ＧＴＯサイリスタ装置、８…高速開閉器、２００…短
絡位置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 3/155 Ｈ０２Ｍ 3/155 Ｒ 7/515 9181−5Ｈ 7/515 Ｄ Ｈ０３Ｋ 17/725 9561−5Ｋ Ｈ０３Ｋ 17/725 Ｃ (72)発明者 磯崎 優 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (3)
- 【請求項１】１つのＧＴＯサイリスタとこのＧＴＯサイ
リスタに並列に接続されたスナバ回路を備えた単位ＧＴ
Ｏサイリスタ装置の、１つ又は直列接続の少なくとも２
つで構成されたＧＴＯサイリスタ装置の２つが、互いに
逆極性に並列接続され、この並列回路に避雷素子が並列
接続されてなる限流装置において、スナバ回路がスナバ
コンデンサだけからなることを特徴とする限流装置。 - 【請求項２】逆並列接続された２つのＧＴＯサイリスタ
を備えた単位ＧＴＯサイリスタ装置の、１つ又は直列接
続の少なくとも２つで構成されたＧＴＯサイリスタ装置
において、単位ＧＴＯサイリスタ装置を構成する２つの
逆並列接続されたＧＴＯサイリスタに並列に１つのスナ
バコンデンサが設けられてなることを特徴とする限流装
置。 - 【請求項３】請求項１又は２記載の限流装置のＧＴＯサ
イリスタ装置が、少なくとも２つの単位ＧＴＯサイリス
タ装置が直列接続されてなり、それぞれの単位ＧＴＯサ
イリスタ装置ごとにスナバコンデンサが設けられる代わ
りに、少なくとも２つの直列接続された単位ＧＴＯサイ
リスタ装置ごとに１つのスナバコンデンサが設けられて
なることを特徴とする限流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32844995A JPH09167548A (ja) | 1995-12-18 | 1995-12-18 | 限流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32844995A JPH09167548A (ja) | 1995-12-18 | 1995-12-18 | 限流装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167548A true JPH09167548A (ja) | 1997-06-24 |
Family
ID=18210402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32844995A Pending JPH09167548A (ja) | 1995-12-18 | 1995-12-18 | 限流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09167548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101505054A (zh) * | 2008-02-07 | 2009-08-12 | Y.Y.L株式会社 | 断路器 |
| EP2569793A1 (en) | 2010-05-11 | 2013-03-20 | ABB Technology AG | A high voltage dc breaker apparatus |
-
1995
- 1995-12-18 JP JP32844995A patent/JPH09167548A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101505054A (zh) * | 2008-02-07 | 2009-08-12 | Y.Y.L株式会社 | 断路器 |
| EP2088606A3 (en) * | 2008-02-07 | 2011-01-05 | Kabushiki Kaisha Y.Y.L. | Circuit breaker |
| EP2569793A1 (en) | 2010-05-11 | 2013-03-20 | ABB Technology AG | A high voltage dc breaker apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723187A (en) | Current commutation circuit | |
| CA2311137C (en) | A surge suppression network responsive to the rate of change of power disturbances | |
| CN104756339B (zh) | 电路中断设备 | |
| CN103299544B (zh) | 用于以电子方式控制dc网络的电路装置 | |
| JP2002208850A (ja) | 半導体スイッチ装置 | |
| EP0746864B1 (en) | Solid state circuit breaker | |
| EP3262731B1 (en) | Robust solid-state circuit protection apparatus | |
| JPH08103023A (ja) | 電圧クランプ回路 | |
| JPS6022798Y2 (ja) | サイリスタの過電圧保護回路 | |
| CN112997373A (zh) | 具有过压保护的电开关 | |
| JPH0437649B2 (ja) | ||
| JP7504761B2 (ja) | 電力変換システム | |
| US11888312B2 (en) | Solid state circuit breaker with reduced clamping voltage | |
| US4470005A (en) | Static VAR generator having a thyristor circuit arrangement providing reduced losses | |
| JPH10126961A (ja) | 限流装置 | |
| US4651251A (en) | Protective circuitry for a thyristor | |
| CN113302812A (zh) | 用于在直流电压供电网中提供故障电流的脉冲电路 | |
| JP2019071239A (ja) | 直流遮断装置 | |
| EP0155076A1 (en) | Circuit breakers for direct and alternating current | |
| US20070139829A1 (en) | Micro-electromechanical system based arc-less switching | |
| US11482854B2 (en) | Direct current (DC) circuit breaker | |
| JP3757030B2 (ja) | サージ電圧抑制回路 | |
| JP2005295796A (ja) | 組み込まれた電力スイッチを有する発電機 | |
| KR102731027B1 (ko) | 전력용 반도체 스위치를 구비한 반도체 회로 차단기 및 그 반도체 회로 차단기를 포함하는 전원 공급 장치 | |
| JP7687799B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040329 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040406 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20040824 Free format text: JAPANESE INTERMEDIATE CODE: A02 |