JPH09172011A - Oxide film formation method - Google Patents
Oxide film formation methodInfo
- Publication number
- JPH09172011A JPH09172011A JP33018795A JP33018795A JPH09172011A JP H09172011 A JPH09172011 A JP H09172011A JP 33018795 A JP33018795 A JP 33018795A JP 33018795 A JP33018795 A JP 33018795A JP H09172011 A JPH09172011 A JP H09172011A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gas
- semiconductor wafer
- processing chamber
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 良好な膜厚再現性を有し、且つＨやＯＨの取
り込みが抑制された酸化膜形成方法を提供する。
【解決手段】 処理チャンバ１内の半導体ウェハを酸化
雰囲気中で加熱して酸化膜を形成する酸化膜形成方法で
あり、触媒作用で水素を化学的に活性化し得る反応器２
６内に導入するとともにこの反応器２６を水素の発火点
以下の温度に加熱して水素ラジカルを生成し、この水素
ラジカルを処理チャンバ１内に導入される酸素と反応さ
せて水を生成しつつ半導体ウェハ上に酸化膜を形成して
行く酸化膜形成方法である。
(57) An object of the present invention is to provide a method for forming an oxide film, which has good film thickness reproducibility and in which H and OH uptake is suppressed. Kind Code: A1 A method for forming an oxide film by heating a semiconductor wafer in a processing chamber in an oxidizing atmosphere to form an oxide film, which is capable of chemically activating hydrogen by a catalytic action.
6 while heating the reactor 26 to a temperature below the ignition point of hydrogen to generate hydrogen radicals, and reacting the hydrogen radicals with oxygen introduced into the processing chamber 1 to generate water. This is a method for forming an oxide film in which an oxide film is formed on a semiconductor wafer.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体ウェハ上への
酸化膜形成方法に関し、特に、極薄且つ良好な電気的特
性を要求される酸化膜の形成に適用して有効な技術に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an oxide film on a semiconductor wafer, and more particularly to a technique which is effective when applied to the formation of an oxide film which requires extremely thin and good electrical characteristics.
【０００２】[0002]
【従来の技術】半導体デバイスに用いられる酸化膜は、
半導体ウェハを酸化雰囲気中で酸化して得られる熱酸化
膜と、ＣＶＤ（Chemical Vapor Deposition ）法により
得られるＣＶＤ酸化膜とに大別される。前者の酸化膜は
パッド酸化膜、フィールド酸化膜、ゲート酸化膜および
キャパシタ酸化膜などに、また、後者の酸化膜は配線下
や配線上の層間絶縁膜に用いられている。これらの酸化
膜にはそれぞれに要求特性が異なっているが、最も厳し
い特性が要求されるものはゲート酸化膜である。そし
て、ゲート酸化膜はデバイスのスケーリング則に従って
微細化されるＭＯＳＦＥＴの性能を維持するために、更
なる薄膜化が要求されている。2. Description of the Related Art Oxide films used in semiconductor devices are
A thermal oxide film obtained by oxidizing a semiconductor wafer in an oxidizing atmosphere and a CVD oxide film obtained by a CVD (Chemical Vapor Deposition) method are roughly classified. The former oxide film is used as a pad oxide film, a field oxide film, a gate oxide film, a capacitor oxide film, and the like, and the latter oxide film is used as an interlayer insulating film under and over wiring. These oxide films have different required characteristics, but the one requiring the most severe characteristics is the gate oxide film. Further, the gate oxide film is required to be further thinned in order to maintain the performance of the MOSFET which is miniaturized according to the scaling rule of the device.
【０００３】なお、薄膜形成技術を詳しく記載している
例としては、たとえば、株式会社工業調査会発行、「19
91年版 超ＬＳＩ製造・試験装置ガイドブック」（平成
2年11月20日発行）、 P21〜 P27がある。As an example in which the thin film forming technology is described in detail, for example, "19
1991 VLSI Manufacturing and Testing Equipment Guidebook "(Heisei Era
Issued November 20, 2011), P21-P27.
【０００４】熱酸化膜は、半導体ウェハを加熱下にお
き、これに酸化剤として酸素と水素との混合気体を導入
して形成されるが、水素ガスがたとえば1000℃といった
高温の処理チャンバ内や大気圧に近い排気ダクトで着火
するおそれを未然に排除するために、予め酸素中で燃焼
させて水分を発生させる方法が採られている。ここで
は、火炎が消えることなく安定して燃焼させるために水
素はある程度の流量で供給されており、また、燃焼反応
で水素ガスが残らないように、酸素は水素の1/2 倍以上
の流量で供給されている。The thermal oxide film is formed by heating a semiconductor wafer and introducing a mixed gas of oxygen and hydrogen as an oxidant into the semiconductor wafer. In order to eliminate the risk of ignition in an exhaust duct close to atmospheric pressure, a method of previously burning in oxygen to generate water is adopted. Here, hydrogen is supplied at a certain flow rate to ensure stable combustion without extinguishing the flame, and in order to prevent hydrogen gas from remaining in the combustion reaction, oxygen has a flow rate that is 1/2 or more times that of hydrogen. It is supplied by.
【０００５】[0005]
【発明が解決しようとする課題】このような条件下での
酸化膜形成では、酸素と結びつく水素の量が多くなるた
めに必然的に過剰の水が生成されることになる。In the formation of an oxide film under such conditions, the amount of hydrogen associated with oxygen increases, so that excess water is inevitably generated.
【０００６】生成された水が反応管経路に付着すると、
水分の供給量が各半導体ウェハ毎に区々となり、膜厚再
現性が悪くなって安定した膜厚制御ができなくなる。そ
して、半導体ウェハの大口径化に伴って処理条件を均一
化し得る枚葉処理が推進されている今日、前記したＭＯ
ＳＦＥＴにおける薄膜化の要求からうかがわれるよう
に、かかる膜厚制御の困難性は素子微細化の観点から大
きな問題となっていくことが予想される。When the produced water adheres to the reaction tube path,
The amount of water supplied varies from semiconductor wafer to semiconductor wafer, resulting in poor film thickness reproducibility, making stable film thickness control impossible. In addition, the single-wafer processing that can make the processing conditions uniform with the increase in the diameter of the semiconductor wafer is being promoted today.
As can be seen from the demand for thinning the SFET, it is expected that such difficulty in controlling the film thickness will become a major problem from the viewpoint of device miniaturization.
【０００７】また、水分濃度が高いと、膜中にＨやＯＨ
が取り込まれて薄膜中や界面にＳｉ−Ｈ結合やＳｉ−Ｏ
−Ｈ結合の構造欠陥が発生し、これがホットキャリア注
入などの電圧ストレスの印加で容易に切断されて電荷ト
ラップとなり、素子特性（たとえばＭＯＳＦＥＴのゲー
ト酸化膜における高電界ストレス耐性）の劣化を助長し
て信頼性の低下を招来することになる。When the water concentration is high, H and OH are contained in the film.
Are taken in and Si-H bonds and Si-O are contained in the thin film and at the interface.
A structural defect of -H bond is generated, which is easily broken by the application of voltage stress such as hot carrier injection and becomes a charge trap, which promotes deterioration of device characteristics (for example, high electric field stress resistance in the gate oxide film of MOSFET). Therefore, the reliability is lowered.
【０００８】そこで、本発明の目的は、良好な膜厚再現
性のもとで熱酸化による薄膜を形成することのできる技
術を提供することにある。Therefore, an object of the present invention is to provide a technique capable of forming a thin film by thermal oxidation with good film thickness reproducibility.
【０００９】本発明の他の目的は、ＨやＯＨの取り込み
が抑制された熱酸化による薄膜を形成することのできる
技術を提供することにある。Another object of the present invention is to provide a technique capable of forming a thin film by thermal oxidation in which the uptake of H and OH is suppressed.
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１１】[0011]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【００１２】すなわち、本発明による酸化膜形成方法
は、処理チャンバ内の半導体ウェハを酸化雰囲気中で加
熱して酸化膜を形成する熱酸化での酸化膜形成方法であ
り、触媒作用で水素を化学的に活性化し得る反応器内に
導入するとともに反応器を水素の発火点以下の温度に加
熱して水素ラジカルを生成する第１の工程と、この水素
ラジカルを処理チャンバ内に導入される酸素と反応させ
て水を生成しつつ半導体ウェハ上に酸化膜を形成して行
く第２の工程とを有することを特徴とするものである。That is, the oxide film forming method according to the present invention is an oxide film forming method by thermal oxidation in which a semiconductor wafer in a processing chamber is heated in an oxidizing atmosphere to form an oxide film. Of the hydrogen radicals, which is introduced into the reaction chamber that can be activated, and which heats the reactor to a temperature below the ignition point of hydrogen to produce hydrogen radicals, and oxygen introduced into the processing chamber. The second step of forming an oxide film on the semiconductor wafer while reacting to generate water.
【００１３】この酸化膜形成方法で、第１の工程の前お
よび第２の工程の後において処理チャンバ内に不活性ガ
スのみを導入し、半導体ウェハの成膜時間をこの不活性
ガスの導入タイミングにより調整するようにしてもよ
い。また、ＭＯＳＦＥＴにおけるゲート酸化膜をこの形
成方法で形成してもよい。In this oxide film forming method, only the inert gas is introduced into the processing chamber before the first step and after the second step, and the film formation time of the semiconductor wafer is adjusted by the inert gas introduction timing. You may make it adjust by. Further, the gate oxide film in the MOSFET may be formed by this forming method.
【００１４】上記した手段によれば、水素の流量を所望
のレベルに設定することができ、超低水分化された熱処
理雰囲気中で半導体ウェハ上に酸化膜を形成することが
可能になる。According to the above means, the flow rate of hydrogen can be set to a desired level, and it becomes possible to form an oxide film on a semiconductor wafer in a heat treatment atmosphere in which the water content is extremely low.
【００１５】これにより、反応管経路への水の付着が低
減できて熱酸化処理の条件が均一化され、良好な膜厚再
現性のもとで酸化膜を形成することが可能になる。ま
た、膜中へのＨやＯＨの取り込みを大幅に抑制すること
ができ、構造欠陥が防止されて安定した素子特性による
高信頼性を有するデバイスを得ることが可能になる。As a result, the adhesion of water to the reaction tube path can be reduced, the conditions of the thermal oxidation treatment can be made uniform, and the oxide film can be formed with good film thickness reproducibility. Further, the incorporation of H and OH into the film can be significantly suppressed, structural defects can be prevented, and a device having high reliability due to stable element characteristics can be obtained.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.
【００１７】（実施の形態１）図１は本発明の一実施の
形態である酸化膜形成方法に用いられる成膜装置の処理
チャンバを示す概略図、図２は図１のII−II線に沿う断
面図、図３は図１の処理チャンバに接続されるガス導入
部を示す説明図、図４は本実施の形態の酸化膜形成方法
により得られた酸化膜の電界ストレスと電荷トラップ数
との関係を示す図である。(Embodiment 1) FIG. 1 is a schematic view showing a processing chamber of a film forming apparatus used in an oxide film forming method according to an embodiment of the present invention, and FIG. 2 is a line II-II in FIG. FIG. 3 is an explanatory view showing a gas introduction part connected to the processing chamber of FIG. 1, and FIG. 4 is an electric field stress of an oxide film obtained by the oxide film forming method of the present embodiment and the number of charge traps. It is a figure which shows the relationship of.
【００１８】図１および図２に示す成膜装置の処理チャ
ンバ１は、たとえば多重壁石英管で構成されて酸化膜形
成のための半導体ウェハＷが収容されるチャンバ本体２
を有しており、このチャンバ本体２には、後述するＨ2
ガス（水素）やＯ2 ガス（酸素）といった原料ガスＧが
導入されるガス導入口２ａが形成されている。ガス導入
口２ａの反対側は開口されており、導入された原料ガス
Ｇを外部に排出するための排気口３ａが形成されたスリ
ーブ３が該開口部の周縁を取り囲むようにしてシール材
４を介して取り付けられている。そして、スリーブ３に
は前記したチャンバ本体２の開口部を閉塞するエンドプ
レート５ａが取り付けられている。The processing chamber 1 of the film forming apparatus shown in FIGS. 1 and 2 is composed of, for example, a multi-walled quartz tube and contains a chamber body 2 for accommodating a semiconductor wafer W for forming an oxide film.
The chamber main body 2 has H 2 which will be described later.
A gas introduction port 2a for introducing a raw material gas G such as gas (hydrogen) or O 2 gas (oxygen) is formed. The opposite side of the gas introduction port 2a is opened, and the sleeve 3 in which the exhaust port 3a for discharging the introduced raw material gas G is formed surrounds the periphery of the opening so that the sealing material 4 is provided. Is attached through. An end plate 5a that closes the opening of the chamber body 2 is attached to the sleeve 3.
【００１９】図２に示すように、チャンバ本体２の上下
には、半導体ウェハＷを加熱するためのヒータ６ａ，６
ｂが設けられている。このヒータ６ａ，６ｂはガス導入
口２ａ側に取り付けられたエンドプレート５ｂとスリー
ブ３とに挟まれるようにして設置されており、半導体ウ
ェハＷをたとえば1000℃程度に加熱するようになってい
る。なお、加熱温度を測定するため、温度センサである
熱電対７がチャンバ本体２内に突出して設置されてい
る。As shown in FIG. 2, heaters 6a, 6 for heating the semiconductor wafer W are provided above and below the chamber body 2.
b is provided. The heaters 6a and 6b are installed so as to be sandwiched between the sleeve 3 and the end plate 5b attached to the gas introduction port 2a side, and heat the semiconductor wafer W to, for example, about 1000 ° C. In addition, in order to measure the heating temperature, a thermocouple 7 as a temperature sensor is installed so as to project into the chamber body 2.
【００２０】チャンバ本体２内には半導体ウェハＷを保
持するサセプタ８が、たとえば石英またはＳｉＣ（シリ
コンカーバイド）からなり半導体ウェハＷの熱分布を均
一化する均熱リング９上に設置されている。そして、均
熱リング９はエンドプレート５ａの内側から延びた支持
アーム１０に支持されて室内中央に位置しており、した
がって、サセプタ８上の半導体ウェハＷは室内の中央部
に固定される。A susceptor 8 for holding the semiconductor wafer W is installed in the chamber body 2 on a soaking ring 9 made of, for example, quartz or SiC (silicon carbide) for uniformizing the heat distribution of the semiconductor wafer W. The heat equalizing ring 9 is supported by a support arm 10 extending from the inside of the end plate 5a and is positioned in the center of the room. Therefore, the semiconductor wafer W on the susceptor 8 is fixed to the center of the room.
【００２１】チャンバ本体２内のガス導入口２ａ側には
室内の幅方向に沿って隔壁１１が設けられている。隔壁
１１には多数の貫通孔１１ａが開設されており、図示す
るように、導入された原料ガスＧは該貫通孔１１ａによ
り室内に均一に行き渡るようになっている。A partition wall 11 is provided on the gas introduction port 2a side in the chamber body 2 along the width direction of the chamber. A large number of through holes 11a are formed in the partition wall 11, and as shown in the figure, the introduced source gas G is evenly distributed in the chamber through the through holes 11a.
【００２２】このような構造の処理チャンバ１に接続さ
れるガス導入部２１は、図３に示すように、原料ガスで
あるＨ2 ガスおよびＯ2 ガス、ならびに不活性ガスであ
るＮ2 ガス（窒素）の３種のガスが貯留されたガス貯留
槽２２ａ，２２ｂ，２２ｃから処理チャンバ１に至る管
路を形成している。なお、不活性ガスとしてはＡｒ（ア
ルゴン）など他の種々のものを適用することができる。As shown in FIG. 3, the gas introduction part 21 connected to the processing chamber 1 having such a structure has a source gas of H 2 gas and O 2 gas and an inert gas of N 2 gas ( A pipe line is formed from the gas storage tanks 22a, 22b, 22c in which three kinds of gases (nitrogen) are stored to the processing chamber 1. Various other gases such as Ar (argon) can be applied as the inert gas.
【００２３】それぞれのガス貯留槽２２ａ，２２ｂ，２
２ｃから延びる配管上にはマスフローコントローラ２３
ａ，２３ｂ，２３ｃが設置されて処理チャンバ１への供
給量を厳密に制御することができるようになっている。
これに加え、各配管上には逆流を防止してガスを処理チ
ャンバ１への一方向のみに流す逆止弁２４ａ，２４ｂ，
２４ｃ、およびガス貯留槽２２ａ，２２ｂ，２２ｃから
処理チャンバ１へ至るガスの流路を開閉する開閉バルブ
２５ａ，２５ｂ，２５ｃがマスフローコントローラ２３
ａ，２３ｂ，２３ｃから処理チャンバ１に向かう経路上
に設置されている。Each gas storage tank 22a, 22b, 2
A mass flow controller 23 is provided on the pipe extending from 2c.
a, 23b, and 23c are installed so that the supply amount to the processing chamber 1 can be strictly controlled.
In addition to this, check valves 24a, 24b, 24b,
24c, and opening / closing valves 25a, 25b, 25c for opening and closing the gas flow path from the gas storage tanks 22a, 22b, 22c to the processing chamber 1 are the mass flow controller 23.
It is installed on the path from a, 23b, 23c to the processing chamber 1.
【００２４】図示するように、ガス貯留槽２２ａ，２２
ｂ，２２ｃからの配管は開閉バルブ２５ａ，２５ｂ，２
５ｃを過ぎたところで集合しており、この集合配管上に
反応器２６が設置されている。反応器２６は、たとえば
ハステロイ製のケーシング２６ａ内にＮｉ（ニッケル）
製の配管２６ｂが螺旋状に収容されたもので、この中を
Ｈ2 ガスが通ると、Ｎｉの持つ触媒作用により化学的活
性に富み相手方の原料ガスであるＯ2 ガスと化学反応を
起こしやすい水素ラジカルとなる。なお、配管２６ｂは
螺旋状に形成されている必要はない。また、配管２６ｂ
の材料はＮｉに限定されるものではなく、Ｐｄ（パラジ
ウム）、Ｐｔ（白金）などＨ2 ガスをラジカル化し得る
他の種々の材料を用いることができる。As shown, the gas storage tanks 22a, 22
Pipes from b and 22c are open / close valves 25a, 25b and 2
They are gathered after passing 5c, and the reactor 26 is installed on this gathering pipe. The reactor 26 is made of Ni (nickel) in a Hastelloy casing 26a, for example.
The pipe 26b made of a metal is housed in a spiral shape, and when H 2 gas passes through the pipe 26b, it has a high chemical activity due to the catalytic action of Ni and easily causes a chemical reaction with O 2 gas which is a raw material gas of the other party. It becomes a hydrogen radical. The pipe 26b does not have to be formed in a spiral shape. Also, the pipe 26b
The material is not limited to Ni, and various other materials capable of radicalizing H 2 gas such as Pd (palladium) and Pt (platinum) can be used.
【００２５】反応器２６の近傍にはこれを加熱するため
のヒータ２７が設置されている。そして、このヒータ２
７で加熱される反応器２６でＨ2 ガスのラジカル化が促
進されるとともに、加熱温度をＨ2 ガスの発火点（ 580
〜 600℃）以下の温度である350〜 500℃程度とするこ
とによってＨ2 ガスが着火するおそれを未然に排除して
いる。A heater 27 for heating the reactor 26 is installed near the reactor 26. And this heater 2
The radicalization of the H 2 gas is promoted in the reactor 26 heated at 7, and the heating temperature is set to the ignition point of the H 2 gas (580
By setting the temperature to approximately 350 to 500 ° C., which is a temperature of ˜600 ° C. or less, the possibility of H 2 gas igniting is eliminated in advance.
【００２６】このような構成の成膜装置では、半導体ウ
ェハＷには次のようにしてその表面に酸化膜が形成され
る。In the film forming apparatus having such a structure, an oxide film is formed on the surface of the semiconductor wafer W as follows.
【００２７】先ず、開閉バルブ２５ｃのみを開き、ガス
貯留槽２２ｃからＮ2 ガスを処理チャンバ１内に供給し
ながら半導体ウェハＷをサセプタ８上に載置する。マス
フローコントローラ２３ｃにより、このときのＮ2 ガス
の流量はたとえば10リットル/minとする。なお、ヒータ
６ａ，６ｂを作動させて半導体ウェハＷを加熱し、ま
た、ヒータ２７を作動させて反応器２６を加熱してお
く。First, only the opening / closing valve 25c is opened, and the semiconductor wafer W is placed on the susceptor 8 while supplying the N 2 gas into the processing chamber 1 from the gas storage tank 22c. The mass flow controller 23c sets the flow rate of the N 2 gas at this time to, for example, 10 liters / min. The heaters 6a and 6b are operated to heat the semiconductor wafer W, and the heater 27 is operated to heat the reactor 26.
【００２８】次に、開閉バルブ２５ｃを閉じてＮ2 ガス
の供給を停止し、開閉バルブ２５ａ，２５ｂを開いて、
今度はＨ2 ガスおよびＯ2 ガスを処理チャンバ１内に導
入する。このときの各処理ガスの流量は、マスフローコ
ントローラ２３ａ，２３ｂによりたとえば 200cc/min、
たとえば 200cc/minにそれぞれ設定する。ここで、Ｈ2
ガスはヒータ２７により加熱された反応器２６内のＮｉ
製の配管２６ｂの触媒作用により化学的に活性化され、
水素ラジカルが生成される（Ｈ2 →Ｈ* ）（第１の工
程）。水素ラジカルが生成されると、これが処理チャン
バ１内に導入されるＯ2 ガスと反応して水が生成される
（Ｈ* ＋Ｏ2 →Ｈ2 Ｏ）。前述のようにＨ2 ガスの流量
が少量であることから水の生成量も少なく、したがっ
て、処理チャンバ１内における処理雰囲気中の水分供給
量は数百cc/minオーダの非常に低いレベルに保持され
る。そして、かかる雰囲気の処理チャンバ１内で半導体
ウェハＷに酸化膜を形成する（第２の工程）。なお、処
理雰囲気中の水分供給量は数百cc/minオーダに固定され
るものではなく、Ｈ2 ガスの流量調整により低水分領域
から数リットル/minオーダまでの広範囲で精密に制御す
ることができる。したがって、作業者は必要な水分量に
対応したＨ2 ガスの流量を選定することができる。Next, the opening / closing valve 25c is closed to stop the supply of N 2 gas, and the opening / closing valves 25a and 25b are opened.
This time, H 2 gas and O 2 gas are introduced into the processing chamber 1. The flow rate of each processing gas at this time is, for example, 200 cc / min by the mass flow controllers 23a and 23b.
For example, set each to 200cc / min. Where H 2
The gas is Ni heated in the reactor 26 by the heater 27.
It is chemically activated by the catalytic action of the pipe 26b made of
Hydrogen radicals are generated (H 2 → H * ) (first step). When hydrogen radicals are generated, they react with O 2 gas introduced into the processing chamber 1 to generate water (H * + O 2 → H 2 O). As described above, since the flow rate of H 2 gas is small, the amount of water produced is small, and therefore the amount of water supplied in the processing atmosphere in the processing chamber 1 is kept at a very low level of several hundred cc / min. To be done. Then, an oxide film is formed on the semiconductor wafer W in the processing chamber 1 in such an atmosphere (second step). The amount of water supplied to the processing atmosphere is not fixed to the order of several hundred cc / min, but can be precisely controlled in a wide range from the low water region to several liters / min by adjusting the flow rate of H 2 gas. it can. Therefore, the operator can select the flow rate of the H 2 gas corresponding to the required water content.
【００２９】このように、Ｈ2 ガスをラジカル化してＯ
2 ガスと結合させて水を生成するようにすれば、Ｈ2 ガ
スの処理チャンバ１内への導入が燃焼に頼ることなく防
止されるので、Ｈ2 ガスの流量を所望のレベルに設定す
ることが可能になる。したがって、前述のように、チャ
ンバ本体２内の水分供給量を数百cc/minオーダにまで下
げることができ、超低水分化された熱処理雰囲気中で半
導体ウェハＷ上に酸化膜を形成することができる。In this way, the H 2 gas is radicalized to form O.
By combining with 2 gas to generate water, the introduction of H 2 gas into the processing chamber 1 can be prevented without relying on combustion. Therefore, the flow rate of H 2 gas should be set to a desired level. Will be possible. Therefore, as described above, the amount of water supplied in the chamber body 2 can be lowered to the order of several hundred cc / min, and an oxide film can be formed on the semiconductor wafer W in the heat treatment atmosphere in which the water content is extremely low. You can
【００３０】これにより、水は殆ど反応管経路に付着す
ることがなく、熱酸化処理の条件が各半導体ウェハＷ間
で均一化されて安定した膜厚制御が可能になり、得られ
た酸化膜の膜厚再現性は極めて良好になる。As a result, water hardly adheres to the reaction tube path, the conditions of the thermal oxidation treatment are made uniform among the semiconductor wafers W, and stable film thickness control becomes possible, and the obtained oxide film is obtained. The film thickness reproducibility is extremely good.
【００３１】また、低水分供給量で酸化膜形成を行うこ
とができるので、膜中へのＨやＯＨの取り込みが抑制さ
れて構造欠陥が防止され、電圧ストレスの印加による電
荷トラップの発生密度が低減される。したがって、安定
した素子特性による高信頼性を有するデバイスを得るこ
とが可能になる。Further, since the oxide film can be formed with a low amount of water supplied, the incorporation of H and OH into the film is suppressed, structural defects are prevented, and the density of charge traps generated by the application of voltage stress is reduced. Will be reduced. Therefore, it is possible to obtain a device having high reliability due to stable element characteristics.
【００３２】ここで、図４において、該酸化膜における
電界ストレスと電荷トラップ数との関係を模式的に示
す。この図から明らかなように、破線で示す高水分濃度
下で形成された酸化膜では電界ストレスが高くなると電
荷トラップ数が多くなっているのに比べ、実線で示す低
水分濃度下で形成された酸化膜は高い電界ストレスを印
加しても電荷トラップ数は低いレベルにとどまり、安定
したストレス耐性を示していることがわかる。したがっ
て、最も厳しい特性が要求されるＭＯＳＦＥＴのゲート
酸化膜を本技術を適用して形成した場合、良好な電気的
特性を得ることができる。Here, FIG. 4 schematically shows the relationship between the electric field stress in the oxide film and the number of charge traps. As is clear from this figure, in the oxide film formed under the high water concentration shown by the broken line, the number of charge traps increases as the electric field stress increases, whereas it is formed under the low water concentration shown by the solid line. It can be seen that the number of charge traps in the oxide film remains at a low level even when a high electric field stress is applied, indicating stable stress resistance. Therefore, when the gate oxide film of the MOSFET that requires the most severe characteristics is formed by applying the present technology, good electrical characteristics can be obtained.
【００３３】たとえば10分程度原料ガスを供給して薄膜
形成を行った後、開閉バルブ２５ａ，２５ｂを閉じてＨ
2 ガスおよびＯ2 ガスの供給を止め、再び開閉バルブ２
５ｃを開いてＮ2 ガスを処理チャンバ１内に送り込む。
これにより、半導体ウェハＷの表面酸化が停止する。こ
のように、成膜時以外は不活性ガスであるＮ2 ガスを流
すことにより、半導体ウェハＷの成膜時間をＮ2 ガスの
導入タイミングでコントロールすることができ、成膜条
件をより一層均一化することができる。For example, after the raw material gas is supplied for about 10 minutes to form a thin film, the opening / closing valves 25a and 25b are closed to set H
2 stops the supply of gas and O 2 gas, again off valve 2
5c is opened and N 2 gas is sent into the processing chamber 1.
This stops the surface oxidation of the semiconductor wafer W. As described above, by flowing the N 2 gas which is an inert gas except during the film formation, the film formation time of the semiconductor wafer W can be controlled by the introduction timing of the N 2 gas, and the film formation conditions can be more uniform. Can be converted.
【００３４】（実施の形態２）図５は本発明の一実施の
形態である酸化膜形成方法に用いられる成膜装置の他の
処理チャンバを示す断面図である。(Embodiment 2) FIG. 5 is a cross-sectional view showing another processing chamber of a film forming apparatus used in an oxide film forming method according to an embodiment of the present invention.
【００３５】本実施の形態における処理チャンバ１は、
上下から半導体ウェハＷを加熱する手段としてランプ３
６ａ，３６ｂが用いられているものである。このよう
に、加熱源は実施の形態１に示すヒータに限定されるも
のではなく、ランプ３６ａ，３６ｂなど他の種々のもの
を用いることができる。The processing chamber 1 according to the present embodiment is
The lamp 3 is used as a means for heating the semiconductor wafer W from above and below.
6a and 36b are used. As described above, the heating source is not limited to the heater shown in the first embodiment, and various other lamps such as the lamps 36a and 36b can be used.
【００３６】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.
【００３７】[0037]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
【００３８】(1).すなわち、本発明の酸化膜形成技術に
よれば、水素をラジカル化して酸素と反応させて水を生
成しつつ半導体ウェハ上に酸化膜を形成するようにして
いるので、水素の流量を所望のレベルに設定することが
可能になる。これにより、処理チャンバ内の水分供給量
をたとえば数百cc/minあるいはそれ以下の数cc/minから
数リットル/minまでの広範な領域にわたって制御するこ
とが可能になり、超低水分化された熱処理雰囲気中で半
導体ウェハ上に酸化膜を形成することができる。(1) That is, according to the oxide film forming technique of the present invention, hydrogen is radicalized and reacted with oxygen to generate water, and the oxide film is formed on the semiconductor wafer. It is possible to set the flow rate of hydrogen to a desired level. This makes it possible to control the water supply rate in the processing chamber over a wide range from several cc / min or less, from several cc / min to several liters / min. An oxide film can be formed on a semiconductor wafer in a heat treatment atmosphere.
【００３９】(2).したがって、反応管経路への水の付着
がなくなって熱酸化処理の条件が各半導体ウェハ間で均
一化され、良好な膜厚再現性のもとで酸化膜を形成する
ことが可能になる。(2) Therefore, the adhesion of water to the reaction tube path is eliminated, the conditions of the thermal oxidation treatment are made uniform among the semiconductor wafers, and the oxide film is formed with good film thickness reproducibility. It will be possible.
【００４０】(3).また、超低水分濃度で酸化膜形成を行
うことができるので、膜中へのＨやＯＨの取り込みを大
幅に抑制することができる。これにより、構造欠陥が防
止されて、たとえばＭＯＳＦＥＴのゲート酸化膜におい
ては電圧ストレスの印加による電荷トラップの発生密度
が低減される等、安定した素子特性による高信頼性を有
するデバイスを得ることが可能になる。(3) Further, since the oxide film can be formed with an extremely low water content, the incorporation of H and OH into the film can be greatly suppressed. As a result, it is possible to obtain a highly reliable device with stable element characteristics, for example, by preventing structural defects and reducing the density of charge traps generated by the application of voltage stress in the gate oxide film of MOSFET. become.
【００４１】(4).さらに、成膜時以外は処理チャンバ内
に不活性ガスを流すことにより、半導体ウェハの成膜時
間を不活性ガスの導入タイミングでコントロールするこ
とができ、成膜条件をより一層均一化することが可能に
なる。(4) Furthermore, by flowing an inert gas into the processing chamber except during the film formation, the film formation time of the semiconductor wafer can be controlled by the introduction timing of the inert gas, and the film formation conditions can be controlled. It becomes possible to make it even more uniform.
【図１】本発明の一実施の形態による酸化膜形成方法に
用いられる成膜装置の処理チャンバを示す概略図であ
る。FIG. 1 is a schematic diagram showing a processing chamber of a film forming apparatus used in an oxide film forming method according to an embodiment of the present invention.
【図２】図１のII−II線に沿う断面図である。FIG. 2 is a sectional view taken along the line II-II in FIG.
【図３】図１の処理チャンバに接続されるガス導入部を
示す説明図である。FIG. 3 is an explanatory diagram showing a gas introduction unit connected to the processing chamber of FIG.
【図４】本発明の一実施の形態である酸化膜形成方法に
より得られた酸化膜の電界ストレスと電荷トラップ数と
の関係を示す図である。FIG. 4 is a diagram showing the relationship between the electric field stress of an oxide film and the number of charge traps obtained by an oxide film forming method according to an embodiment of the present invention.
【図５】本発明の一実施の形態である酸化膜形成方法に
用いられる成膜装置の他の処理チャンバを示す断面図で
ある。FIG. 5 is a cross-sectional view showing another processing chamber of the film forming apparatus used in the oxide film forming method according to the embodiment of the present invention.
１ 処理チャンバ ２ チャンバ本体 ２ａ ガス導入口 ３ スリーブ ３ａ 排気口 ４ シール材 ５ａ，５ｂ エンドプレート ６ａ，６ｂ ヒータ ７ 熱電対 ８ サセプタ ９ 均熱リング １０ 支持アーム １１ 隔壁 １１ａ 貫通孔 ２１ ガス導入部 ２２ａ〜２２ｃ ガス貯留槽 ２３ａ〜２３ｃ マスフローコントローラ ２４ａ〜２４ｃ 逆止弁 ２５ａ〜２５ｃ 開閉バルブ ２６ 反応器 ２６ａ ケーシング ２６ｂ 配管 ２７ ヒータ ３６ａ，３６ｂ ランプ Ｇ 原料ガス Ｗ 半導体ウェハ 1 Processing Chamber 2 Chamber Body 2a Gas Inlet 3 Sleeve 3a Exhaust 4 Sealing Material 5a, 5b End Plate 6a, 6b Heater 7 Thermocouple 8 Susceptor 9 Soaking Ring 10 Support Arm 11 Partition 11a Through Hole 21 Gas Inlet 22a- 22c Gas storage tank 23a-23c Mass flow controller 24a-24c Check valve 25a-25c Open / close valve 26 Reactor 26a Casing 26b Piping 27 Heater 36a, 36b Lamp G Raw material gas W Semiconductor wafer
Claims (3)
囲気中で加熱して酸化膜を形成する酸化膜形成方法であ
って、 触媒作用により水素を化学的に活性化し得る反応器内に
この水素を導入するとともに該反応器を水素の発火点以
下の温度に加熱して水素ラジカルを生成する第１の工程
と、 この水素ラジカルを前記処理チャンバ内に導入される酸
素と反応させて水を生成しつつ前記半導体ウェハ上に酸
化膜を形成して行く第２の工程とを有することを特徴と
する酸化膜形成方法。1. A method of forming an oxide film by heating a semiconductor wafer in a processing chamber in an oxidizing atmosphere to form an oxide film, the hydrogen being provided in a reactor capable of chemically activating the hydrogen by a catalytic action. Introducing and heating the reactor to a temperature below the ignition point of hydrogen to produce hydrogen radicals; and reacting the hydrogen radicals with oxygen introduced into the processing chamber to produce water. And a second step of forming an oxide film on the semiconductor wafer.
て、前記第１の工程の前および前記第２の工程の後にお
いて前記処理チャンバ内に不活性ガスのみを導入し、前
記半導体ウェハの成膜時間をこの不活性ガスの導入タイ
ミングにより調整することを特徴とする酸化膜形成方
法。2. The oxide film forming method according to claim 1, wherein only an inert gas is introduced into the processing chamber before the first step and after the second step, A method for forming an oxide film, characterized in that the film formation time is adjusted by the timing of introducing the inert gas.
において、前記酸化膜はＭＯＳＦＥＴにおけるゲート酸
化膜であることを特徴とする酸化膜形成方法。3. The oxide film forming method according to claim 1 or 2, wherein the oxide film is a gate oxide film in a MOSFET.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33018795A JPH09172011A (en) | 1995-12-19 | 1995-12-19 | Oxide film formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33018795A JPH09172011A (en) | 1995-12-19 | 1995-12-19 | Oxide film formation method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004225890A Division JP2005012234A (en) | 2004-08-02 | 2004-08-02 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172011A true JPH09172011A (en) | 1997-06-30 |
Family
ID=18229813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33018795A Withdrawn JPH09172011A (en) | 1995-12-19 | 1995-12-19 | Oxide film formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172011A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239041B1 (en) | 1997-03-05 | 2001-05-29 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| US6503819B2 (en) | 1997-05-30 | 2003-01-07 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
| US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
| US7736963B2 (en) | 2004-07-05 | 2010-06-15 | Samsung Electronics Co., Ltd. | Method of forming a gate structure for a semiconductor device and method of forming a cell gate structure for a non-volatile memory device |
-
1995
- 1995-12-19 JP JP33018795A patent/JPH09172011A/en not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962880B2 (en) | 1997-03-05 | 2005-11-08 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6569780B2 (en) | 1997-03-05 | 2003-05-27 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| US7008880B2 (en) | 1997-03-05 | 2006-03-07 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6518202B2 (en) | 1997-03-05 | 2003-02-11 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| US6518201B1 (en) | 1997-03-05 | 2003-02-11 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| US7250376B2 (en) | 1997-03-05 | 2007-07-31 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6528431B2 (en) | 1997-03-05 | 2003-03-04 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit drive using an oxygen and hydrogen catalyst |
| US7799690B2 (en) | 1997-03-05 | 2010-09-21 | Renesas Electronics Corporation | Method for fabricating semiconductor integrated circuit device |
| US6596650B2 (en) | 1997-03-05 | 2003-07-22 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| US7053007B2 (en) | 1997-03-05 | 2006-05-30 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6855642B2 (en) | 1997-03-05 | 2005-02-15 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6962881B2 (en) | 1997-03-05 | 2005-11-08 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6417114B2 (en) | 1997-03-05 | 2002-07-09 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| US6239041B1 (en) | 1997-03-05 | 2001-05-29 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
| US6528403B2 (en) | 1997-05-30 | 2003-03-04 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US7122469B2 (en) | 1997-05-30 | 2006-10-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6987069B2 (en) | 1997-05-30 | 2006-01-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6784116B2 (en) | 1997-05-30 | 2004-08-31 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6503819B2 (en) | 1997-05-30 | 2003-01-07 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US7375013B2 (en) | 2001-03-12 | 2008-05-20 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7144766B2 (en) | 2001-03-12 | 2006-12-05 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode |
| US7300833B2 (en) | 2001-03-12 | 2007-11-27 | Renesas Technology Corp. | Process for producing semiconductor integrated circuit device |
| US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
| US7632744B2 (en) | 2001-03-12 | 2009-12-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
| US7736963B2 (en) | 2004-07-05 | 2010-06-15 | Samsung Electronics Co., Ltd. | Method of forming a gate structure for a semiconductor device and method of forming a cell gate structure for a non-volatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6960953B2 (en) | Semiconductor device manufacturing methods, substrate processing methods, substrate processing equipment, and programs | |
| JP6622844B2 (en) | Apparatus and method for selective oxidation at low temperature using a remote plasma source | |
| JP4889173B2 (en) | Method for forming a silicon nitride layer on a semiconductor wafer | |
| KR100785132B1 (en) | Heat treatment system | |
| JP5155070B2 (en) | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus | |
| JP2009044023A (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
| WO2002091447A1 (en) | System and method for heat treating semiconductor | |
| US6306776B1 (en) | Catalytic breakdown of reactant gases in chemical vapor deposition | |
| JPH06163517A (en) | Low temperature oxide film forming apparatus and low temperature oxide film forming method | |
| JP6777614B2 (en) | Semiconductor device manufacturing methods, substrate processing devices, and programs | |
| TW201133626A (en) | Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus | |
| KR20190138284A (en) | Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and program | |
| JPWO2019053807A1 (en) | Substrate processing apparatus, heater apparatus, and semiconductor device manufacturing method | |
| TWI747084B (en) | Semiconductor device manufacturing method, substrate processing method, substrate processing apparatus and program | |
| WO1998057884A1 (en) | Method for generating water for semiconductor production | |
| KR100906048B1 (en) | Polysilicon Deposition Method Using LPPC and LPCD | |
| JPH09172011A (en) | Oxide film formation method | |
| WO2021009838A1 (en) | Production method for semiconductor device, substrate treatment device, and program | |
| JP2008172204A (en) | Substrate processing apparatus, semiconductor device manufacturing method, and heating apparatus | |
| JP6760833B2 (en) | Semiconductor device manufacturing methods, substrate processing devices, and programs | |
| WO2021171466A1 (en) | Production method for semiconductor device, substrate treatment device, and program | |
| JP2020053551A (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
| JP2001223213A (en) | Method and apparatus for forming an oxide layer on a semiconductor wafer | |
| CN115956284A (en) | Substrate processing apparatus, manufacturing method and program of semiconductor device | |
| JP6910387B2 (en) | Semiconductor device manufacturing method, board processing method, board processing device and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040127 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040329 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20040601 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A761 | Written withdrawal of application |
Effective date: 20040803 Free format text: JAPANESE INTERMEDIATE CODE: A761 |