JPH09172083A - 半導体素子の金属配線製造方法 - Google Patents
半導体素子の金属配線製造方法Info
- Publication number
- JPH09172083A JPH09172083A JP8292015A JP29201596A JPH09172083A JP H09172083 A JPH09172083 A JP H09172083A JP 8292015 A JP8292015 A JP 8292015A JP 29201596 A JP29201596 A JP 29201596A JP H09172083 A JPH09172083 A JP H09172083A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium nitride
- nitride layer
- metal wiring
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 下部の導電層にコンタクトされる金属配線を
形成する際、ＣＶＤ（chemical vapor deposition）法
で抵抗が小さいＴｉＮ層をコンタクトホールに満たし、
その上部に金属層を蒸着することである。 【解決手段】 半導体基板上にコンタクトホールを形成
し、その上部にＴｉＮ層をＣＶＤ方法により形成し、前
記ＴｉＮ層をＮ2やＨ2、又はその混合ガス雰囲気のプラ
ズマで表面を処理する一連の過程を繰り返し行い、コン
タクトホールを完全に満たすことによりコンタクトホー
ルでボイドの発生を防止し、コンタクト抵抗を最小化さ
せ金属配線工程の収率を向上させる。
形成する際、ＣＶＤ（chemical vapor deposition）法
で抵抗が小さいＴｉＮ層をコンタクトホールに満たし、
その上部に金属層を蒸着することである。 【解決手段】 半導体基板上にコンタクトホールを形成
し、その上部にＴｉＮ層をＣＶＤ方法により形成し、前
記ＴｉＮ層をＮ2やＨ2、又はその混合ガス雰囲気のプラ
ズマで表面を処理する一連の過程を繰り返し行い、コン
タクトホールを完全に満たすことによりコンタクトホー
ルでボイドの発生を防止し、コンタクト抵抗を最小化さ
せ金属配線工程の収率を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の金属配
線製造方法に関する。
線製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、半導体素
子の内部で上下の導電配線を連結するため層間絶縁膜の
一定部分をエッチングして形成するコンタクトホール
は、自らの大きさと周辺配線との間隔が減少することに
よりコンタクトホールの縦横比であるアスペクト比（as
pect ratio、溝の深さ／溝の幅）が増加する。
子の内部で上下の導電配線を連結するため層間絶縁膜の
一定部分をエッチングして形成するコンタクトホール
は、自らの大きさと周辺配線との間隔が減少することに
よりコンタクトホールの縦横比であるアスペクト比（as
pect ratio、溝の深さ／溝の幅）が増加する。
【０００３】一般に、半導体素子の金属配線では他の材
料に比べ蒸着工程が簡単であり、低抵抗の特性を有する
アルミニウム（Ａｌ）系の金属が主に用いられる。Ａ１
系の金属層を介して半導体基板又は導電配線にコンタク
トする場合、前記金属層と半導体基板の界面で下部層の
原子が金属層に拡散されたり金属原子が基板に拡散して
スパイク現象が発生する。
料に比べ蒸着工程が簡単であり、低抵抗の特性を有する
アルミニウム（Ａｌ）系の金属が主に用いられる。Ａ１
系の金属層を介して半導体基板又は導電配線にコンタク
トする場合、前記金属層と半導体基板の界面で下部層の
原子が金属層に拡散されたり金属原子が基板に拡散して
スパイク現象が発生する。
【０００４】このような現象等を防ぎしかも更にコンタ
クト抵抗を減少させるため、コンタクトホールの低部面
にＴｉ／ＴｉＮ積層構造の障壁金属（barrier metal）
層を薄く蒸着した後、コンタクトホールを十分に満たす
ことができるＡ１系の金属層を蒸着し、パターニング工
程で半導体基板、又は下部導電層にコンタクトされる金
属配線を形成する。
クト抵抗を減少させるため、コンタクトホールの低部面
にＴｉ／ＴｉＮ積層構造の障壁金属（barrier metal）
層を薄く蒸着した後、コンタクトホールを十分に満たす
ことができるＡ１系の金属層を蒸着し、パターニング工
程で半導体基板、又は下部導電層にコンタクトされる金
属配線を形成する。
【０００５】
【発明が解決しようとする課題】前記Ａ１系の金属層
は、物理的気相成長法（physical vapor deposition、
以下ＰＶＤという）方法の１つであるスパッタリング方
法で蒸着しなければならないため段差被覆性が不良とな
り、その結果コンタクトホールでボイドが発生し半導体
素子の信頼性が低下する問題が発生する。
は、物理的気相成長法（physical vapor deposition、
以下ＰＶＤという）方法の１つであるスパッタリング方
法で蒸着しなければならないため段差被覆性が不良とな
り、その結果コンタクトホールでボイドが発生し半導体
素子の信頼性が低下する問題が発生する。
【０００６】これについて具体的に説明する。図７は、
従来の金属配線製造方法により製造した半導体素子の金
属配線を示した断面図である。半導体基板１１上に層間
絶縁膜１２を形成し、前記半導体基板１１でメタルコン
タクトに予定されている部分上側の層間絶縁膜１２を除
去しコンタクトホール１３を形成する。その次に、ＰＶ
Ｄ法のスパッタリング法で前記コンタクトホール１３を
介し、前記半導体基板１１とコンタクトするＴｉ層１４
ＡとＴｉＮ層１４Ｂを、順次積層してＴｉ層１４ＡとＴ
ｉＮ層１４Ｂの積層構造でなる障壁金属層１４を形成す
る。次に、前記障壁金属層１４上にメイン金属層として
Ａ１系の金属層１５、例えばＡ１−Ｃｕ−Ｓｉ合金をＰ
ＶＤ法で蒸着し、さらにＡｌ系の金属層１５上にＴｉＮ
でなる反射防止膜１６を形成する。
従来の金属配線製造方法により製造した半導体素子の金
属配線を示した断面図である。半導体基板１１上に層間
絶縁膜１２を形成し、前記半導体基板１１でメタルコン
タクトに予定されている部分上側の層間絶縁膜１２を除
去しコンタクトホール１３を形成する。その次に、ＰＶ
Ｄ法のスパッタリング法で前記コンタクトホール１３を
介し、前記半導体基板１１とコンタクトするＴｉ層１４
ＡとＴｉＮ層１４Ｂを、順次積層してＴｉ層１４ＡとＴ
ｉＮ層１４Ｂの積層構造でなる障壁金属層１４を形成す
る。次に、前記障壁金属層１４上にメイン金属層として
Ａ１系の金属層１５、例えばＡ１−Ｃｕ−Ｓｉ合金をＰ
ＶＤ法で蒸着し、さらにＡｌ系の金属層１５上にＴｉＮ
でなる反射防止膜１６を形成する。
【０００７】ここで、Ｔｉ層１４Ａは半導体基板１１と
導電配線間のコンタクト抵抗を減少させ、ＴｉＮ層１４
Ｂは導電配線のコンタクト領域でＡ１系の金属層のスパ
イク現象を防止する役目を果たす。
導電配線間のコンタクト抵抗を減少させ、ＴｉＮ層１４
Ｂは導電配線のコンタクト領域でＡ１系の金属層のスパ
イク現象を防止する役目を果たす。
【０００８】しかし、前記金属層１５を蒸着する際、ア
スペクト比が大きいコンタクトホール１３の場合は、前
記金属層１５の段差被覆性が低下しコンタクトホール１
３の内部にボイド１７が発生し金属配線の信頼性が低下
する。
スペクト比が大きいコンタクトホール１３の場合は、前
記金属層１５の段差被覆性が低下しコンタクトホール１
３の内部にボイド１７が発生し金属配線の信頼性が低下
する。
【０００９】本発明の目的は、前記のようにＰＶＤ法に
よって金属層を蒸着しコンタクトホールを満たす代り
に、段差被覆性が良好なＣＶＤ法を用いて低抵抗を有す
るＴｉＮ層でコンタクトホールを満たした後、Ａ１系の
金属層を蒸着し下部の半導体基板にコンタクトされる金
属配線製造方法を提供することにある。
よって金属層を蒸着しコンタクトホールを満たす代り
に、段差被覆性が良好なＣＶＤ法を用いて低抵抗を有す
るＴｉＮ層でコンタクトホールを満たした後、Ａ１系の
金属層を蒸着し下部の半導体基板にコンタクトされる金
属配線製造方法を提供することにある。
【００１０】
【課題を解決するための手段】以上の課題を解決すべ
く、請求項１に記載の発明は、下部導電性上に層間絶縁
膜を形成する工程と、前記層間絶縁膜の一定部分をエッ
チングしコンタクトホールを形成する工程と、 表面全
体に薄い窒化チタン層を化学的気相成長法によって形成
する工程と、前記窒化チタン層の抵抗を減少させるため
前記窒化チタン層をプラズマ処理する工程と、前記窒化
チタン層を化学的気相成長法によって形成する工程と前
記窒化チタン層をプラズマ処理する工程が繰り返し行わ
れ、プラズマ処理された窒化チタン層によってコンタク
トホールを十分に満たす工程と、前記プラズマ処理され
た窒化チタン層をエッチングし、コンタクトホールにの
み前記プラズマ処理された窒化チタン層が満たされたコ
ンタクトプラグを形成する工程と、表面全体に金属層を
形成する工程とを含むことを特徴とする半導体素子の金
属配線製造方法である。
く、請求項１に記載の発明は、下部導電性上に層間絶縁
膜を形成する工程と、前記層間絶縁膜の一定部分をエッ
チングしコンタクトホールを形成する工程と、 表面全
体に薄い窒化チタン層を化学的気相成長法によって形成
する工程と、前記窒化チタン層の抵抗を減少させるため
前記窒化チタン層をプラズマ処理する工程と、前記窒化
チタン層を化学的気相成長法によって形成する工程と前
記窒化チタン層をプラズマ処理する工程が繰り返し行わ
れ、プラズマ処理された窒化チタン層によってコンタク
トホールを十分に満たす工程と、前記プラズマ処理され
た窒化チタン層をエッチングし、コンタクトホールにの
み前記プラズマ処理された窒化チタン層が満たされたコ
ンタクトプラグを形成する工程と、表面全体に金属層を
形成する工程とを含むことを特徴とする半導体素子の金
属配線製造方法である。
【００１１】請求項２に記載の発明は、請求項１記載の
半導体素子の金属配線製造方法において、前記層間絶縁
膜の一定部分をエッチングしコンタクトホールを形成す
る工程の後に表面全体にチタン層を形成する工程を行
い、該チタン層を形成する工程の後に前記の薄い窒化チ
タン層を化学的気相成長法によって形成する工程を行う
ことを特徴とする。
半導体素子の金属配線製造方法において、前記層間絶縁
膜の一定部分をエッチングしコンタクトホールを形成す
る工程の後に表面全体にチタン層を形成する工程を行
い、該チタン層を形成する工程の後に前記の薄い窒化チ
タン層を化学的気相成長法によって形成する工程を行う
ことを特徴とする。
【００１２】請求項３に記載の発明は、請求項１又は２
に記載の半導体素子の金属配線製造方法において、１回
の化学的気相成長法によって形成される薄い窒化チタン
層の厚さは、１００〜１０００オングストローム（Å）
であることを特徴とする。
に記載の半導体素子の金属配線製造方法において、１回
の化学的気相成長法によって形成される薄い窒化チタン
層の厚さは、１００〜１０００オングストローム（Å）
であることを特徴とする。
【００１３】請求項４に記載の発明は、請求項１〜３の
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記窒化チタン層は、液体ソースとしてテトラキス
ジメチルアミノチタニウム(Tetrakis Dimethy1 Amino T
itanium)又はテトラキスジエチルアミノチタニウム（Te
trakis Diethy1 Amino Titanium）を用いて形成するこ
とを特徴とする。
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記窒化チタン層は、液体ソースとしてテトラキス
ジメチルアミノチタニウム(Tetrakis Dimethy1 Amino T
itanium)又はテトラキスジエチルアミノチタニウム（Te
trakis Diethy1 Amino Titanium）を用いて形成するこ
とを特徴とする。
【００１４】請求項５に記載の発明は、請求項４に記載
の半導体素子の金属配線製造方法において、前記窒化チ
タン層は前記テトラキスジメチルアミノチタニウム又は
前記テトラキスジエチルアミノチタニウムにＮＨ3及び
ＮＦ3との混合ガスを混合したものをソースとして形成
することを特徴とする。
の半導体素子の金属配線製造方法において、前記窒化チ
タン層は前記テトラキスジメチルアミノチタニウム又は
前記テトラキスジエチルアミノチタニウムにＮＨ3及び
ＮＦ3との混合ガスを混合したものをソースとして形成
することを特徴とする。
【００１５】請求項６に記載の発明は、請求項４又は５
に記載の半導体素子の金属配線製造方法において、前記
窒化チタン層は前記ソースを熱分解させ、ヘリウムまた
は窒素をキャリアガスとして用い、圧力０.１〜５０tor
r、形成温度３００〜６００℃、形成時間５０〜１００
０秒の条件で形成することを特徴とする。
に記載の半導体素子の金属配線製造方法において、前記
窒化チタン層は前記ソースを熱分解させ、ヘリウムまた
は窒素をキャリアガスとして用い、圧力０.１〜５０tor
r、形成温度３００〜６００℃、形成時間５０〜１００
０秒の条件で形成することを特徴とする。
【００１６】請求項７に記載の発明は、請求項１〜６の
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記窒化チタン層をプラズマ処理する工程は、窒素
ガス又は水素ガス、又はそれらの混合ガス雰囲気のプラ
ズマを用いることを特徴とする。
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記窒化チタン層をプラズマ処理する工程は、窒素
ガス又は水素ガス、又はそれらの混合ガス雰囲気のプラ
ズマを用いることを特徴とする。
【００１７】請求項８に記載の発明は、請求項１〜７の
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記窒化チタン層をプラズマ処理する工程によって
窒化チタン層の一部、又は全部が低抵抗化されることを
特徴とする。
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記窒化チタン層をプラズマ処理する工程によって
窒化チタン層の一部、又は全部が低抵抗化されることを
特徴とする。
【００１８】請求項９に記載の発明は、請求項１〜８の
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記プラズマ処理の条件は流量５０〜７００sccm
（Standard Cubic Centimeter）、圧力０.１〜２０tor
r、温度５０〜６００℃であることを特徴とする。
いずれかに記載の半導体素子の金属配線製造方法におい
て、前記プラズマ処理の条件は流量５０〜７００sccm
（Standard Cubic Centimeter）、圧力０.１〜２０tor
r、温度５０〜６００℃であることを特徴とする。
【００１９】請求項１０に記載の発明は、請求項１〜９
のいずれかに記載の半導体素子の金属配線製造方法にお
いて、前記金属層は、アルミニウム系の金属層であるこ
とを特徴とする。
のいずれかに記載の半導体素子の金属配線製造方法にお
いて、前記金属層は、アルミニウム系の金属層であるこ
とを特徴とする。
【００２０】請求項１１に記載の発明は、請求項２〜１
０のいずれかに記載の半導体素子の金属配線製造方法に
おいて、前記チタン層を、物理的気相成長法によって５
０〜３００オングストローム（Å）の厚さに形成するこ
とを特徴とする。
０のいずれかに記載の半導体素子の金属配線製造方法に
おいて、前記チタン層を、物理的気相成長法によって５
０〜３００オングストローム（Å）の厚さに形成するこ
とを特徴とする。
【００２１】本発明の半導体素子の金属配線製造方法に
よれば、ＣＶＤ法で形成されたＴｉＮ層は抵抗が数千か
ら数万μΩcmの高い抵抗を有するが、本発明によりＴｉ
Ｎ層をＣＶＤ法で厚さ１００〜１０００オングストロー
ム（Å）で蒸着し、水素／窒素ガス雰囲気でプラズマ処
理すれば数百μΩcm以下の抵抗を得ることができる。さ
らに、本発明はＴｉＮ層をＣＶＤ法で形成すればコンタ
クトホールを容易に満たすことができ、ボイドが発生し
ないため信頼性の高い金属配線を得ることができる。
よれば、ＣＶＤ法で形成されたＴｉＮ層は抵抗が数千か
ら数万μΩcmの高い抵抗を有するが、本発明によりＴｉ
Ｎ層をＣＶＤ法で厚さ１００〜１０００オングストロー
ム（Å）で蒸着し、水素／窒素ガス雰囲気でプラズマ処
理すれば数百μΩcm以下の抵抗を得ることができる。さ
らに、本発明はＴｉＮ層をＣＶＤ法で形成すればコンタ
クトホールを容易に満たすことができ、ボイドが発生し
ないため信頼性の高い金属配線を得ることができる。
【００２２】
【発明の実施の形態】以下、本発明の半導体素子の金属
配線製造方法を図面１〜６を参照して詳細に説明する。
図１〜図６は、本発明の半導体素子の金属配線製造方法
の工程を示した図である。
配線製造方法を図面１〜６を参照して詳細に説明する。
図１〜図６は、本発明の半導体素子の金属配線製造方法
の工程を示した図である。
【００２３】先ず、半導体基板１、又は導電配線に層間
絶縁膜２を形成し、上部金属配線とのコンタクトに予定
されている部分の層間絶縁膜２を除去しコンタクトホー
ル３を形成する。その次に、前記構造の全表面にコンタ
クト抵抗減少のための層として比較的薄い、例えば５０
〜３００オングストローム（Å）程度の厚さのＴｉ層４
をＰＶＤ法で形成する（図１参照）。
絶縁膜２を形成し、上部金属配線とのコンタクトに予定
されている部分の層間絶縁膜２を除去しコンタクトホー
ル３を形成する。その次に、前記構造の全表面にコンタ
クト抵抗減少のための層として比較的薄い、例えば５０
〜３００オングストローム（Å）程度の厚さのＴｉ層４
をＰＶＤ法で形成する（図１参照）。
【００２４】その後、図２に示すように、Ｔｉ層４上に
ＣＶＤ法で第１ＴｉＮ層９Ａを、例えば１００〜１００
０オングストローム（Å）程度の厚さに形成する。第１
ＴｉＮ層９Ａは、テトラキスジメチルアミノチタニウム
（Tetrakis Dimethy1 Amino Titanium、Ｔｉ(Ｎ(ＣＨ3)
2)4、以下ＴＤＭＡＴという）や、テトラキスジエチル
アミノチタニウム（Tetrakis Diethy1 Amino Titaniu
m、Ｔｉ(Ｎ(Ｃ2Ｈ5)2)4、以下ＴＤＥＡＴという）とい
った液体ソースそれぞれに、ＮＨ3／ＮＦ3混合ガスを混
合したものをソースにして高温熱分解させ、ＨｅやＮ2
をキャリアーガスにしてＣＶＤ法で形成し、このときの
蒸着条件はＴＤＭＡＴやＴＤＥＡＴを含むキャリアーガ
スの圧力を０.１〜５０torr、成長温度を３００〜６０
０℃、蒸着時間を５０〜１０００秒程度にする。その次
に、Ｎ2又はＨ2若しくはそれらの混合ガス雰囲気のプラ
ズマで第１ＴｉＮ層９Ａの表面を処理する。それによ
り、第１ＴｉＮ層９Ａの約５０〜６００オングストロー
ム（Å）厚さがプラズマ処理されこの処理によって抵抗
が低くなる。プラズマ処理時の条件はＮ2又はＨ2若しく
はその混合ガス流量を５０〜７００sccmにし、圧力は
０.１〜２０torr、処理温度は５０〜６００℃、プラズ
マのＲＦパワーは５０〜１０００Ｗである。
ＣＶＤ法で第１ＴｉＮ層９Ａを、例えば１００〜１００
０オングストローム（Å）程度の厚さに形成する。第１
ＴｉＮ層９Ａは、テトラキスジメチルアミノチタニウム
（Tetrakis Dimethy1 Amino Titanium、Ｔｉ(Ｎ(ＣＨ3)
2)4、以下ＴＤＭＡＴという）や、テトラキスジエチル
アミノチタニウム（Tetrakis Diethy1 Amino Titaniu
m、Ｔｉ(Ｎ(Ｃ2Ｈ5)2)4、以下ＴＤＥＡＴという）とい
った液体ソースそれぞれに、ＮＨ3／ＮＦ3混合ガスを混
合したものをソースにして高温熱分解させ、ＨｅやＮ2
をキャリアーガスにしてＣＶＤ法で形成し、このときの
蒸着条件はＴＤＭＡＴやＴＤＥＡＴを含むキャリアーガ
スの圧力を０.１〜５０torr、成長温度を３００〜６０
０℃、蒸着時間を５０〜１０００秒程度にする。その次
に、Ｎ2又はＨ2若しくはそれらの混合ガス雰囲気のプラ
ズマで第１ＴｉＮ層９Ａの表面を処理する。それによ
り、第１ＴｉＮ層９Ａの約５０〜６００オングストロー
ム（Å）厚さがプラズマ処理されこの処理によって抵抗
が低くなる。プラズマ処理時の条件はＮ2又はＨ2若しく
はその混合ガス流量を５０〜７００sccmにし、圧力は
０.１〜２０torr、処理温度は５０〜６００℃、プラズ
マのＲＦパワーは５０〜１０００Ｗである。
【００２５】その後、第１ＴｉＮ層９Ａと同様な方法で
第２ＴｉＮ層９Ｂを形成し、その一部又は全部をプラズ
マ処理する（図３参照）。
第２ＴｉＮ層９Ｂを形成し、その一部又は全部をプラズ
マ処理する（図３参照）。
【００２６】そして、第２ＴｉＮ層９Ｂ上に前記第１Ｔ
ｉＮ層９Ａと同様な方法で第３ＴｉＮ層９Ｃを形成し、
プラズマ処理して低抵抗化させる（図４参照）。
ｉＮ層９Ａと同様な方法で第３ＴｉＮ層９Ｃを形成し、
プラズマ処理して低抵抗化させる（図４参照）。
【００２７】その次に、前記第１〜第３ＴｉＮ層９Ａ、
９Ｂ、９Ｃを上から順次Ｔｉ層４の上部面が露出される
まで全面異方性エッチングを実施し前記コンタクトホー
ル３が第１〜第３ＴｉＮ層９Ａ、９Ｂ、９Ｃで満たされ
ているコンタクトプラグ１０を形成する（図５参照）。
９Ｂ、９Ｃを上から順次Ｔｉ層４の上部面が露出される
まで全面異方性エッチングを実施し前記コンタクトホー
ル３が第１〜第３ＴｉＮ層９Ａ、９Ｂ、９Ｃで満たされ
ているコンタクトプラグ１０を形成する（図５参照）。
【００２８】その後、前記構造の全表面にＡ１系の金属
層５をＰＶＤ法で形成した後（図６）、Ａ１系の金属層
５とＴｉ層４を共にパターニングし、コンタクトプラグ
１０と接触するＴｉ層４及びＡ１系の金属層５のパター
ンから成る導電配線を形成する。
層５をＰＶＤ法で形成した後（図６）、Ａ１系の金属層
５とＴｉ層４を共にパターニングし、コンタクトプラグ
１０と接触するＴｉ層４及びＡ１系の金属層５のパター
ンから成る導電配線を形成する。
【００２９】上記の本発明の実施の形態では、ＴｉＮ層
の形成及びプラズマ処理工程を３回繰り返したが、一回
で形成されるＴｉＮ層の厚さを薄くし一連の工程を多数
回実施すれば、低抵抗のＴｉＮ層の割合が増加し金属配
線の抵抗が減少する。
の形成及びプラズマ処理工程を３回繰り返したが、一回
で形成されるＴｉＮ層の厚さを薄くし一連の工程を多数
回実施すれば、低抵抗のＴｉＮ層の割合が増加し金属配
線の抵抗が減少する。
【００３０】本発明の金属配線製造方法の第２の実施の
形態は、Ｔｉ層４を形成せず層間絶縁膜２上に直接第１
ＴｉＮ層９Ａを蒸着し、前述の工程を行うことである。
形態は、Ｔｉ層４を形成せず層間絶縁膜２上に直接第１
ＴｉＮ層９Ａを蒸着し、前述の工程を行うことである。
【００３１】前記のように、コンタクトホール上部にＴ
ｉＮ層を多数回に亘って形成しプラズマ処理を行う場
合、ＴｉＮ層の抵抗が約数千〜数万μΩcmから数百μΩ
cm以下に減少する。これはＴｉＮ層ソースの高温熱分解
気相成長の際、ソースの不完全な熱分解によりＴｉＮ薄
膜内に多量の炭素及び酸素が含まれていて抵抗が高まる
が、プラズマ処理をすればＴｉＮ薄膜内に不完全に結合
されている炭素や酸素原子等が水素イオンと結合されＣ
Ｈ3、ＣＨ4、Ｈ2Ｏ等が生成し、それらは外部に発散
し、空間が窒素イオン等によって満たされてＴｉＮ結合
がより多く作られ抵抗が減少するためである。
ｉＮ層を多数回に亘って形成しプラズマ処理を行う場
合、ＴｉＮ層の抵抗が約数千〜数万μΩcmから数百μΩ
cm以下に減少する。これはＴｉＮ層ソースの高温熱分解
気相成長の際、ソースの不完全な熱分解によりＴｉＮ薄
膜内に多量の炭素及び酸素が含まれていて抵抗が高まる
が、プラズマ処理をすればＴｉＮ薄膜内に不完全に結合
されている炭素や酸素原子等が水素イオンと結合されＣ
Ｈ3、ＣＨ4、Ｈ2Ｏ等が生成し、それらは外部に発散
し、空間が窒素イオン等によって満たされてＴｉＮ結合
がより多く作られ抵抗が減少するためである。
【００３２】前記では金属配線コンタクトのメタルコン
タクトを例に挙げたが、金属配線間コンタクトのビアコ
ンタクトでも本発明の製造方法を適用することができる
ことは勿論である。
タクトを例に挙げたが、金属配線間コンタクトのビアコ
ンタクトでも本発明の製造方法を適用することができる
ことは勿論である。
【００３３】
【発明の効果】以上で説明したように、本発明はコンタ
クトホールを介し下部導電層とコンタクトするＴｉＮ層
をＣＶＤ法で形成し、このＴｉＮ層をＮ2やＨ2、又はそ
の混合ガス雰囲気のプラズマで表面を処理する一連の工
程を繰り返し行いコンタクトホールを完全に満たすこと
により、コンタクトホールでボイドの発生を防止するこ
とができると共に、コンタクト抵抗を最小化させて金属
配線工程の収率を向上させ半導体素子の信頼性を向上さ
せることができる。
クトホールを介し下部導電層とコンタクトするＴｉＮ層
をＣＶＤ法で形成し、このＴｉＮ層をＮ2やＨ2、又はそ
の混合ガス雰囲気のプラズマで表面を処理する一連の工
程を繰り返し行いコンタクトホールを完全に満たすこと
により、コンタクトホールでボイドの発生を防止するこ
とができると共に、コンタクト抵抗を最小化させて金属
配線工程の収率を向上させ半導体素子の信頼性を向上さ
せることができる。
【図１】本発明の半導体素子の金属配線製造方法の工程
を段階的に示す断面図である。
を段階的に示す断面図である。
【図２】本発明の半導体素子の金属配線製造方法の工程
を段階的に示す断面図である。
を段階的に示す断面図である。
【図３】本発明の半導体素子の金属配線製造方法の工程
を段階的に示す断面図である。
を段階的に示す断面図である。
【図４】本発明の半導体素子の金属配線製造方法の工程
を段階的に示す断面図である。
を段階的に示す断面図である。
【図５】本発明の半導体素子の金属配線製造方法の工程
を段階的に示す断面図である。
を段階的に示す断面図である。
【図６】本発明の半導体素子の金属配線製造方法の工程
を段階的に示す断面図である。
を段階的に示す断面図である。
【図７】従来技術による金属配線製造方法により製造し
た半導体素子の断面図である。
た半導体素子の断面図である。
１ 半導体基板 ２ 層間絶縁膜 ３ コンタクトホール ４ Ｔｉ層 ５ Ａ１系の金属層 ９Ａ、９Ｂ、９Ｃ ＴｉＮ層 １０ コンタクトプラグ
Claims (11)
- 【請求項１】 下部導電性上に層間絶縁膜を形成する工
程と、 前記層間絶縁膜の一定部分をエッチングしコンタクトホ
ールを形成する工程と、 表面全体に薄い窒化チタン層
を化学的気相成長法によって形成する工程と、 前記窒化チタン層の抵抗を減少させるため前記窒化チタ
ン層をプラズマ処理する工程と、 前記窒化チタン層を化学的気相成長法によって形成する
工程と前記窒化チタン層をプラズマ処理する工程が繰り
返し行われ、プラズマ処理された窒化チタン層によって
コンタクトホールを十分に満たす工程と、 前記プラズマ処理された窒化チタン層をエッチングし、
コンタクトホールにのみ前記プラズマ処理された窒化チ
タン層が満たされたコンタクトプラグを形成する工程
と、 表面全体に金属層を形成する工程とを含むことを特徴と
する半導体素子の金属配線製造方法。 - 【請求項２】前記層間絶縁膜の一定部分をエッチングし
コンタクトホールを形成する工程の後に表面全体にチタ
ン層を形成する工程を行い、該チタン層を形成する工程
の後に前記の薄い窒化チタン層を化学的気相成長法によ
って形成する工程を行うことを特徴とする請求項１記載
の半導体素子の金属配線製造方法。 - 【請求項３】１回の化学的気相成長法によって形成され
る薄い窒化チタン層の厚さは、１００〜１０００オング
ストロームであることを特徴とする請求項１又は２に記
載の半導体素子の金属配線製造方法。 - 【請求項４】前記窒化チタン層は、液体ソースとしてテ
トラキスジメチルアミノチタニウム(Tetrakis Dimethy1
Amino Titanium)又はテトラキスジエチルアミノチタニ
ウム（Tetrakis Diethy1 Amino Titanium）を用いて形
成することを特徴とする請求項１〜３のいずれかに記載
の半導体素子の金属配線製造方法。 - 【請求項５】前記窒化チタン層は前記テトラキスジメチ
ルアミノチタニウム又は前記テトラキスジエチルアミノ
チタニウムにＮＨ3及びＮＦ3との混合ガスを混合したも
のをソースとして形成することを特徴とする請求項４に
記載の半導体素子の金属配線製造方法。 - 【請求項６】前記窒化チタン層は前記ソースを熱分解さ
せ、ヘリウムまたは窒素をキャリアガスとして用い、圧
力０.１〜５０torr、形成温度３００〜６００℃、形成
時間５０〜１０００秒の条件で形成することを特徴とす
る請求項４又は５に記載の半導体素子の金属配線製造方
法。 - 【請求項７】前記窒化チタン層をプラズマ処理する工程
は、窒素ガス又は水素ガス、又はそれらの混合ガス雰囲
気のプラズマを用いることを特徴とする請求項１〜６の
いずれかに記載の半導体素子の金属配線製造方法。 - 【請求項８】前記窒化チタン層をプラズマ処理する工程
によって窒化チタン層の一部、又は全部が低抵抗化され
ることを特徴とする請求項１〜７のいずれかに記載の半
導体素子の金属配線製造方法。 - 【請求項９】前記プラズマ処理の条件は流量５０〜７０
０sccm、圧力０.１〜２０torr、温度５０〜６００℃で
あることを特徴とする請求項１〜８のいずれかに記載の
半導体素子の金属配線製造方法。 - 【請求項１０】前記金属層は、アルミニウム系の金属層
であることを特徴とする請求項１〜９のいずれかに記載
の半導体素子の金属配線製造方法。 - 【請求項１１】前記チタン層を、物理的気相成長法によ
って５０〜３００オングストロームの厚さに形成するこ
とを特徴とする請求項２〜１０のいずれかに記載の半導
体素子の金属配線製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039165A KR100218728B1 (ko) | 1995-11-01 | 1995-11-01 | 반도체 소자의 금속 배선 제조방법 |
| KR1995P-39165 | 1995-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172083A true JPH09172083A (ja) | 1997-06-30 |
| JP2760490B2 JP2760490B2 (ja) | 1998-05-28 |
Family
ID=19432609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8292015A Expired - Fee Related JP2760490B2 (ja) | 1995-11-01 | 1996-11-01 | 半導体素子の金属配線製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2760490B2 (ja) |
| KR (1) | KR100218728B1 (ja) |
| CN (1) | CN1075244C (ja) |
| DE (1) | DE19645033C2 (ja) |
| GB (1) | GB2306777B (ja) |
| TW (1) | TW382764B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286215A (ja) * | 1999-02-09 | 2000-10-13 | Applied Materials Inc | 低減された温度で窒化チタンの金属有機化学気相堆積をする方法 |
| JP2001257177A (ja) * | 2000-02-01 | 2001-09-21 | Applied Materials Inc | 金属窒化物／金属スタックの処理 |
| JP2001516153A (ja) * | 1997-09-05 | 2001-09-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｃｖｄバリア層を有するボーダーレスバイア |
| JP2002510145A (ja) * | 1998-01-20 | 2002-04-02 | アプライド マテリアルズ インコーポレイテッド | 密着性を改良するための基板のプラズマアニーリング |
| JP2008277837A (ja) * | 2007-05-03 | 2008-11-13 | Samsung Electronics Co Ltd | 拡散バリアフィルムを含む半導体素子の形成方法 |
| WO2013103076A1 (ja) * | 2012-01-05 | 2013-07-11 | 東京エレクトロン株式会社 | ＴｉＮ膜の成膜方法および記憶媒体 |
| JP2023538031A (ja) * | 2020-08-20 | 2023-09-06 | アプライド マテリアルズ インコーポレイテッド | 窒化チタン膜の処理方法 |
| US12327763B2 (en) | 2020-10-01 | 2025-06-10 | Applied Materials, Inc. | Treatment methods for titanium nitride films |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2322963B (en) * | 1996-09-07 | 1999-02-24 | United Microelectronics Corp | Method of fabricating a conductive plug |
| KR100226742B1 (ko) * | 1996-12-24 | 1999-10-15 | 구본준 | 반도체 소자의 금속배선 형성 방법 |
| NL1005653C2 (nl) * | 1997-03-26 | 1998-09-29 | United Microelectronics Corp | Werkwijze voor het fabriceren van een geleidende contactpen. |
| US6037252A (en) * | 1997-11-05 | 2000-03-14 | Tokyo Electron Limited | Method of titanium nitride contact plug formation |
| US6432479B2 (en) * | 1997-12-02 | 2002-08-13 | Applied Materials, Inc. | Method for in-situ, post deposition surface passivation of a chemical vapor deposited film |
| KR100458295B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의콘택플러그형성방법 |
| KR100558034B1 (ko) * | 1999-06-30 | 2006-03-07 | 주식회사 하이닉스반도체 | 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법 |
| DE10208714B4 (de) * | 2002-02-28 | 2006-08-31 | Infineon Technologies Ag | Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung |
| JP2006344684A (ja) | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN101459121B (zh) * | 2007-12-13 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 通孔及通孔形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278099A (en) * | 1985-05-13 | 1994-01-11 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device having wiring electrodes |
| JPS62265718A (ja) * | 1986-05-13 | 1987-11-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04216621A (ja) * | 1990-12-18 | 1992-08-06 | Seiko Instr Inc | 薄膜の堆積方法 |
| US5175126A (en) * | 1990-12-27 | 1992-12-29 | Intel Corporation | Process of making titanium nitride barrier layer |
| US5089438A (en) * | 1991-04-26 | 1992-02-18 | At&T Bell Laboratories | Method of making an article comprising a TiNx layer |
| US5312774A (en) * | 1991-12-05 | 1994-05-17 | Sharp Kabushiki Kaisha | Method for manufacturing a semiconductor device comprising titanium |
| AU3726593A (en) * | 1992-02-26 | 1993-09-13 | Materials Research Corporation | Ammonia plasma treatment of silicide contact surfaces in semiconductor devices |
| DE69213928T2 (de) * | 1992-05-27 | 1997-03-13 | Sgs Thomson Microelectronics | Verdrahtung auf Wolfram-Plomben |
| US5416045A (en) * | 1993-02-18 | 1995-05-16 | Micron Technology, Inc. | Method for chemical vapor depositing a titanium nitride layer on a semiconductor wafer and method of annealing tin films |
| KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
| JPH0926387A (ja) * | 1995-07-11 | 1997-01-28 | Tokyo Seimitsu Co Ltd | 液体比重検出方法及び加工液比重検出装置 |
-
1995
- 1995-11-01 KR KR1019950039165A patent/KR100218728B1/ko not_active Expired - Fee Related
-
1996
- 1996-10-30 TW TW085113237A patent/TW382764B/zh not_active IP Right Cessation
- 1996-10-30 GB GB9622538A patent/GB2306777B/en not_active Expired - Fee Related
- 1996-10-31 DE DE19645033A patent/DE19645033C2/de not_active Expired - Fee Related
- 1996-11-01 JP JP8292015A patent/JP2760490B2/ja not_active Expired - Fee Related
- 1996-11-01 CN CN96120181A patent/CN1075244C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001516153A (ja) * | 1997-09-05 | 2001-09-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｃｖｄバリア層を有するボーダーレスバイア |
| JP2002510145A (ja) * | 1998-01-20 | 2002-04-02 | アプライド マテリアルズ インコーポレイテッド | 密着性を改良するための基板のプラズマアニーリング |
| JP2000286215A (ja) * | 1999-02-09 | 2000-10-13 | Applied Materials Inc | 低減された温度で窒化チタンの金属有機化学気相堆積をする方法 |
| JP2001257177A (ja) * | 2000-02-01 | 2001-09-21 | Applied Materials Inc | 金属窒化物／金属スタックの処理 |
| JP2008277837A (ja) * | 2007-05-03 | 2008-11-13 | Samsung Electronics Co Ltd | 拡散バリアフィルムを含む半導体素子の形成方法 |
| WO2013103076A1 (ja) * | 2012-01-05 | 2013-07-11 | 東京エレクトロン株式会社 | ＴｉＮ膜の成膜方法および記憶媒体 |
| JP2013139609A (ja) * | 2012-01-05 | 2013-07-18 | Tokyo Electron Ltd | ＴｉＮ膜の成膜方法および記憶媒体 |
| US9257278B2 (en) | 2012-01-05 | 2016-02-09 | Tokyo Electron Limited | Method for forming TiN and storage medium |
| JP2023538031A (ja) * | 2020-08-20 | 2023-09-06 | アプライド マテリアルズ インコーポレイテッド | 窒化チタン膜の処理方法 |
| US12327763B2 (en) | 2020-10-01 | 2025-06-10 | Applied Materials, Inc. | Treatment methods for titanium nitride films |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1075244C (zh) | 2001-11-21 |
| DE19645033A1 (de) | 1997-05-07 |
| JP2760490B2 (ja) | 1998-05-28 |
| DE19645033C2 (de) | 2002-09-12 |
| CN1151610A (zh) | 1997-06-11 |
| KR100218728B1 (ko) | 1999-09-01 |
| TW382764B (en) | 2000-02-21 |
| KR970030327A (ko) | 1997-06-26 |
| GB2306777B (en) | 2000-03-08 |
| GB9622538D0 (en) | 1997-01-08 |
| GB2306777A (en) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760490B2 (ja) | 半導体素子の金属配線製造方法 | |
| KR100220935B1 (ko) | 메탈 콘택 형성방법 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US6413853B2 (en) | Method of forming a tungsten plug in a semiconductor device | |
| US20030003719A1 (en) | Method and apparatus for manufacturing a barrier layer of semiconductor device | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| JP2000058544A (ja) | 半導体装置及びその製造方法 | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| JP2005527098A (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| KR100477840B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| JP4804725B2 (ja) | 半導体装置の導電性構造体の形成方法 | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| KR100370781B1 (ko) | 반도체소자의금속배선제조방법 | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| KR100607756B1 (ko) | 반도체 소자의 텅스텐 콘택 전극 제조 방법 | |
| KR100406562B1 (ko) | 금속배선형성방법 | |
| KR100587594B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960006436B1 (ko) | 반도체장치의 콘택플러그 형성방법 | |
| JP2739829B2 (ja) | 半導体装置の製造方法 | |
| JPH1074709A (ja) | 半導体装置とその製造方法 | |
| KR100587600B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100187658B1 (ko) | 반도체 소자의 티타늄나이트라이드막 형성방법 | |
| KR100414306B1 (ko) | 반도체장치의금속콘택방법 | |
| KR100190186B1 (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |