JPH09172087A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】選択ヒューズ素子溶断時に隣接するヒューズ素
子への影響を防ぐために、ヒューズ素子切断部間に高融
点の絶縁膜を配置して溶断時の影響を抑える。 【解決手段】半導体基板１１上の絶縁膜１２上にヒュー
ズ素子切断部の第１Ａｌ１３／窒化Ｔｉ１４積層配線を
形成した後、絶縁膜１２上に第１Ｓｉ酸化膜１５を堆積
する。第１Ａｌ１３側壁に第１Ｓｉ酸化膜１５を残した
後、第１Ｓｉ窒化膜１６を堆積してヒューズ素子切断部
間を埋込む。そして、第１Ｓｉ窒化膜１６を上記積層膜
配線とほぼ同一平面上に残した後、第２Ｓｉ酸化膜１７
を第１Ｓｉ窒化膜１６及び第１Ａｌ１３、第１Ｓｉ酸化
膜１５上に堆積し、第２Ｓｉ酸化膜１７に第１Ａｌ１３
／窒化Ｔｉ１４膜に接続するコンタクトを開孔する。更
に、第２Ｓｉ酸化膜１７上に、第３Ｓｉ酸化膜１８、第
２Ｓｉ窒化膜１９を堆積して、ヒューズ素子切断部上部
の第２Ｓｉ窒化膜１９を開孔する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
より詳細には半導体装置に用いられる導電性金属のヒュ
ーズ素子構造に関するものである。

【０００２】

【従来の技術】近年、半導体装置に組込まれる半導体素
子が微細化されてきており、１つの集積回路チップ中に
含められる素子数が巨大化するにつれて、欠陥の影響は
更に厳しさを増している。この問題を改善するために、
冗長回路技術が実用化されてきている。

【０００３】メモリ素子に於いては、メモリ配列中に予
めスペアとなる行や列を複数本用意しておき、欠陥部分
に相当するアドレス信号が入った場合、代わりのスペア
の行や列を選択することができるように構成する。この
ように構成することによって、欠陥を含みながらも良品
として扱うことができる。

【０００４】こうした冗長回路を実現する上で、欠陥箇
所に対応するアドレスのスペア部分を割付ける１種のプ
ログラミングの手段としては、レーザによるヒューズ素
子切断が最も多く用いられてきた。

【０００５】ところで、従来技術に於けるヒューズ素子
切断部は、多結晶Ｓｉ、多結晶Ｓｉとシリサイド、Ａ
ｌ、Ｗ等を用い、形状的には一本の棒状のものや、切断
部のみ細幅にする形状が多い。また、切断する方法は、
切断部にレーザビームを照射して切断する方法が一般的
である。

【０００６】ヒューズ素子は、一般的に半導体基板上に
形成されるもので、半導体素子間を電気的に接続する配
線層を併用して用いる。図４は、一般的な半導体装置に
於けるヒューズ素子切断部の断面図である。図４（ａ）
に於いて、半導体基板１上にフィールド酸化膜２が形成
されており、このフィールド酸化膜２上に、ヒューズ素
子切断部となる配線、同図では第１Ａｌ３／窒化Ｔｉ膜
４から成る配線層が形成されている。その後、この配線
層及びフィールド酸化膜２上に第１Ｓｉ酸化膜５が形成
され、コンタクトホール開孔後、第２Ａｌ配線６が形成
される。

【０００７】その後、第２Ｓｉ酸化膜７、Ｓｉ窒化膜８
から成る保護膜が第１Ｓｉ酸化膜５及び第２Ａｌ配線６
上に形成される。これにより、ヒューズ素子切断部上部
の保護膜の、少なくともＳｉ窒化膜８が除去される構造
となっている。

【０００８】また、高集積メモリでは、上述した目的の
ために、図４（ｂ）に示されるように、複数本のヒュー
ズが並列に配置された構造をとっている。このような配
列に対し、不良アドレスのスペアに対応するヒューズ素
子切断部にレーザビームが照射されて溶断されることに
より、ヒューズが切断される。

【０００９】ヒューズ素子切断部に窒化Ｔｉ／Ａｌ積層
膜を用いているのは、上述した半導体素子内の配線を併
用しており、Ａｌと半導体基板の反応を抑えるために、
バリア膜として、またＡｌ信頼性を向上させるために、
Ａｌの下に窒化Ｔｉ膜を含めた積層膜を用いる場合が多
い。また、フォトリソグラフィの加工マージン拡大を目
的に、反射防止膜として第１Ａｌ膜３上に窒化Ｔｉ膜４
を用いる場合もある。このため、レーザ照射では、高融
点膜である窒化Ｔｉ膜を溶断する必要がある。

【００１０】

【発明が解決しようとする課題】ところで、高集積メモ
リに於いて冗長性を上げるためには、メモリ配列中にス
ペアの行、列を増加させると共に、ヒューズ素子列を増
加させる必要がある。ヒューズ素子列のピッチ寸法を規
定するものは、レーザビーム径及び溶断時の隣接ヒュー
ズへの影響が挙げられる。ビーム収束性改善が前者の対
策となり、後者は溶断時の影響抑制が重要となる。

【００１１】ここで、図５を参照して、代表的な隣接ヒ
ューズへの影響を説明する。選択されたヒューズ素子切
断部にレーザビーム照射され、ヒューズ配線が図中に破
線で示されるように溶断される。例えば、図４に示され
る構成で用いた場合、Ａｌの融点はおおよそ６６０℃で
ある。そして、窒化ＴｉＮ膜の融点がおおよそ２０００
℃と高いのに対し、ヒューズを囲む第１Ｓｉ酸化膜がＰ
ＳＧの場合、融点はＰ濃度によるがおおよそ１０００℃
と低く、溶断時に接するＰＳＧが除去される。このと
き、隣接ヒューズのＡｌ迄も剥き出しとなる場合があ
る。

【００１２】このように、Ａｌが剥き出しの場合、その
後の放置によりＡｌが腐食し、溶断と同様の現象が生じ
る場合がある。また、レーザビーム径が大きい場合、ま
たは、アライメントずれが生じた場合には、選択ヒュー
ズ近傍のＰＳＧに過剰にレーザが照射され、よりＰＳＧ
が除去され易くなる。加えて、隣接ヒューズのＡｌが溶
解しやすくなるという問題がある。

【００１３】このような状態になると、正常なヒューズ
切断と異なるために、正常なスペア行列への置換が行わ
れずに誤動作が生じる。また、Ａｌ腐食により溶出する
ことにより、正常に切断されたヒューズに接した場合
も、誤動作が生じる。以上は、ヒューズ素子切断部を囲
む絶縁膜にＰＳＧを例にして説明したが、不純物を含ま
ないＳｉ酸化膜でも同様の問題点が生じる可能性を有し
ている。

【００１４】以上の例では、メモリ素子配列内のスペア
行列選択を目的としたヒューズ素子ではあるが、この他
に半導体素子特性、例えば電圧制御を目的とし、ヒュー
ズ切断本数によりその特性を制御する場合、その素子特
性自身に影響を及ぼすものであつた。

【００１５】本発明は上記実状に鑑みてなされたもの
で、選択ヒューズ素子溶断時に隣接するヒューズ素子へ
の影響を防ぐために、ヒューズ素子切断部間に高融点の
絶縁膜を配置し、溶断時の影響を抑えて信頼性の高い半
導体装置を提供することを目的としている。

【００１６】

【課題を解決するための手段】すなわち本発明は、複数
の半導体素子が形成された半導体基板と、この半導体基
板上に形成されて、上記複数の半導体素子間を電気的に
接続する配線部材と、上記半導体基板上に形成されるも
ので、上記配線部材に電気的に接続され、且つ該配線部
材が電気的に接続している半導体素子間に挿入された複
数の配列されたヒューズ素子と、上記ヒューズ素子の切
断部を囲む第１の絶縁膜と、この第１の絶縁膜よりも高
い融点を有して該第１の絶縁膜の側面に配置され、且つ
上記ヒューズ素子の切断部と少なくとも一部が同一平面
上に形成される第２の絶縁膜とを具備することを特徴と
する。

【００１７】本発明の半導体装置にあっては、複数の半
導体素子が形成された半導体基板上に、上記複数の半導
体素子間を電気的に接続する配線部材が形成され、更に
上記半導体基板上で、上記配線部材に電気的に接続さ
れ、且つ該配線部材が電気的に接続している半導体素子
間に挿入された複数の配列されたヒューズ素子が形成さ
れる。そして、上記ヒューズ素子の切断部を囲んで第１
の絶縁膜が形成される。更に、この第１の絶縁膜よりも
高い融点を有した第２の絶縁膜が、上記第１の絶縁膜の
側面に配置され、且つ上記ヒューズ素子の切断部と少な
くとも一部が同一平面上に形成される。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施の形
態を示すもので、半導体装置の製造工程を示す断面図で
ある。 図１（ａ）に於いて、半導体基板１１上に絶縁
膜１２が形成されており、この絶縁膜１２上にヒューズ
素子切断部となる第１アルミニウム（Ａｌ）１３／窒化
チタニウム（Ｔｉ）１４積層配線が、所定間隔をおいて
形成される。その後、第１Ａｌ１３／窒化Ｔｉ１４を覆
うようにして、絶縁膜１２上に第１シリコン（Ｓｉ）酸
化膜１５が堆積される。

【００１９】次いで、エッチバックが行われて第１Ａｌ
１３側壁に第１Ｓｉ酸化膜１５が残される。その後、図
１（ｂ）に示されるように、第１Ｓｉ窒化膜１６が堆積
されて、ヒューズ素子切断部間が埋込まれる。この第１
Ｓｉ窒化膜１６の融点は、第１Ｓｉ酸化膜１５の融点よ
りも高いものである。

【００２０】その後、第１Ｓｉ窒化膜１６がエッチバッ
クされることにより、図１（ｃ）に示されるように、第
１Ｓｉ窒化膜１６が上記ヒューズ素子切断部の第１Ａｌ
１３／窒化Ｔｉ１４積層膜配線とほぼ同一平面上に残さ
れる。

【００２１】次に、層間絶縁膜である第２Ｓｉ酸化膜１
７が、エッチバックされた第１Ｓｉ窒化膜１６及び第１
Ａｌ１３、第１Ｓｉ酸化膜１５上に堆積される。そし
て、第２Ｓｉ酸化膜１７に第１Ａｌ１３／窒化Ｔｉ１４
膜に接続されるコンタクトが開孔される。続いて、図示
されない第２Ａｌが堆積されて、加工が行われる。その
後、第２Ｓｉ酸化膜１７上に、保護膜となる第３Ｓｉ酸
化膜１８、そして第２Ｓｉ窒化膜１９が順次堆積され
る。そして、ヒューズ素子切断部上部の第２Ｓｉ窒化膜
１９が開孔される。

【００２２】このように構成することにより、ヒューズ
素子切断部間に該切断部とほぼ同一平面上に、高融点膜
であるＳｉ窒化膜を形成することができる。したがっ
て、ヒューズ配線が溶断されることを防ぐことが可能と
なる。

【００２３】尚、上述した第１の実施の形態では、第１
Ｓｉ窒化膜堆積にてヒューズ素子切断部間が埋込まれる
ようにしたが、埋込まずに第１Ｓｉ酸化膜側壁に第１Ｓ
ｉ窒化膜を残すようにしても構わない。

【００２４】次に、図２を参照して第２の実施の形態を
説明する。図２（ａ）に於いて、半導体基板２１上に形
成された絶縁膜２２上に、ヒューズ素子切断部となる第
１Ａｌ２３／窒化Ｔｉ２４積層配線が形成される。上記
第１Ａｌ２３／窒化Ｔｉ２４積層配線の加工時には、連
続して第１Ａｌ２３／窒化Ｔｉ２４膜間の下地絶縁膜
が、異方性エッチングにより後退される。

【００２５】その後、図２（ｂ）に示されるように、第
１Ｓｉ酸化膜２５が絶縁膜２２及び第１Ａｌ２３上に堆
積され、更に第１Ｓｉ窒化膜２６が堆積される。そし
て、エッチバックされることにより、ヒューズ素子切断
部間に第１Ｓｉ窒化膜２６が残される。その後は、第１
の実施例と同様の工程が行われる。

【００２６】すなわち、第１Ｓｉ窒化膜２６がエッチバ
ックされることにより、図２（ｃ）に示されるように、
第１Ｓｉ窒化膜２６が上記ヒューズ素子切断部の第１Ａ
ｌ２３／窒化Ｔｉ２４積層膜配線とほぼ同一平面上に残
される。

【００２７】次いで、層間絶縁膜である第２Ｓｉ酸化膜
２７が、エッチバックされた第１Ｓｉ窒化膜２６及び第
１Ａｌ２３、第１Ｓｉ酸化膜２５上に堆積される。そし
て、第２Ｓｉ酸化膜２７に第１Ａｌ２３／窒化Ｔｉ２４
膜に接続されるコンタクトが開孔される。続いて、図示
されない第２Ａｌが堆積されて加工が行われた後、第２
Ｓｉ酸化膜２７上に、保護膜となる第３Ｓｉ酸化膜２
８、そして第２Ｓｉ窒化膜２９が順次堆積される。そし
て、ヒューズ素子切断部上部の第２Ｓｉ窒化膜２９が開
孔される。

【００２８】次に、図３を参照して第３の実施の形態を
説明する。図３（ａ）に於いて、半導体基板３１上に形
成された絶縁膜３２上に、ヒューズ素子切断部となる第
１Ａｌ３３／窒化Ｔｉ３４積層配線が形成される。その
後、第１Ｓｉ酸化膜３５が絶縁膜３２及び第１Ａｌ３３
上に堆積され、隣接するヒューズ素子切断部間に第１Ｓ
ｉ窒化膜が残るように、レジスト３６によって写真蝕刻
法により加工される（図３（ｂ）参照）。

【００２９】そして、図３（ｃ）に示されるように、更
に層間絶縁膜となる第１Ｓｉ酸化膜３７が堆積される。
この第１Ｓｉ酸化膜３７は、上述した第１の実施の形態
に於ける第２Ｓｉ酸化膜１９に相当する。その後、上述
した第１及び第２の実施の形態と同様の工程が行われ
る。

【００３０】すなわち、第２Ｓｉ酸化膜３７に第１Ａｌ
３３／窒化Ｔｉ３４膜に接続されるコンタクトが開孔さ
れる。続いて、図示されない第２Ａｌが堆積されて加工
が行われた後、第２Ｓｉ酸化膜３７上に、保護膜となる
第３Ｓｉ酸化膜３８、そして第２Ｓｉ窒化膜３９が順次
堆積される。そして、ヒューズ素子切断部上部の第２Ｓ
ｉ窒化膜３９が開孔される。

【００３１】上述した第１乃至第３の実施の形態によれ
ば、ヒューズ素子切断部間に同切断部と同一平面上に高
融点膜であるＳｉ窒化膜を形成することができる。尚、
上述した実施の形態では、ヒューズ素子切断部に接する
膜としてＳｉ酸化膜、また高融点膜としてＳｉ窒化膜が
用いられているが、これに限定されるものではなく、ヒ
ューズ切断部に接する絶縁膜に比して高融点の材料が用
いられれば良い。更に、その形成方法も限定されるもの
ではない。

【００３２】また、上述した実施の形態に於けるＳｉ酸
化膜は、ＰまたはＢを含むものであっても構わない。更
に、上述した実施の形態では、ヒューズ素子切断部材料
にＡｌ／窒化Ｔｉを用いるようにしていたが、２層膜に
限定されるものでなく、他の材料を含む３層膜でも構わ
ない。また、Ａｌ／窒化Ｔｉ構造に限定されるものでな
く、Ａｌ単層や、Ｓｉ、シリサイド、Ｗ等の金属を始め
とするその他の材料でも構わない。

【００３３】尚、上述した実施の形態では、ヒューズ素
子切断部上の保護膜開孔は第２Ｓｉ窒化膜に開孔してい
るが、これに限るものでなく、第３Ｓｉ酸化膜及び第２
Ｓｉ酸化膜までを併せてエッチングしていても構わな
い。加えて、保護膜構造もＳｉ酸化膜、Ｓｉ窒化膜積層
構造に限定されるものではない。

【００３４】また、今後のレーザビーム技術の進歩によ
り収束性が向上し、ヒューズ素子切断部間隔が隣接ヒュ
ーズ溶断時の影響が律束する場合、本発明によりその間
隔を最小にすることが可能となり、より冗長性を有し
て、且つより高集積な半導体メモリ装置を提供すること
が可能となる。

【００３５】

【発明の効果】以上のように本発明によれば、レーザ照
射による溶断時にも隣接するヒューズ素子への影響を抑
制することが可能な半導体装置を提供することができ
る。これにより、信頼性が高い半導体素子が提供可能と
なる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示すもので、半導
体装置の製造工程を示す断面図である。

【図２】本発明の第２の実施の形態を示すもので、半導
体装置の製造工程を示す断面図である。

【図３】本発明の第３の実施の形態を示すもので、半導
体装置の製造工程を示す断面図である。

【図４】従来の一般的な半導体装置に於けるヒューズ素
子切断部の断面図である。

【図５】代表的な隣接ヒューズへの影響を説明するもの
で、選択ヒューズに隣接するヒューズが剥き出しになる
状態を示した断面図である。

【符号の説明】

１１、２１、３１…半導体基板、１２、２２、３２…絶
縁膜、１３、２３、３３…第１アルミニウム（Ａｌ）、
１４、２４、３４…窒化チタニウム（Ｔｉ）、１５、２
５、３５…第１シリコン（Ｓｉ）酸化膜、１６、２６…
第１Ｓｉ窒化膜、１７、２７、３７…第２Ｓｉ酸化膜、
１８、２８、３８…第３Ｓｉ酸化膜、１９、２９、３９
…第２Ｓｉ窒化膜、３６…レジスト。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の半導体素子が形成された半導体基
   板と、 この半導体基板上に形成されて、上記複数の半導体素子
   間を電気的に接続する配線部材と、 上記半導体基板上に形成されるもので、上記配線部材に
   電気的に接続され、且つ該配線部材が電気的に接続して
   いる半導体素子間に挿入された複数の配列されたヒュー
   ズ素子と、 上記ヒューズ素子の切断部を囲む第１の絶縁膜と、 この第１の絶縁膜よりも高い融点を有して該第１の絶縁
   膜の側面に配置され、且つ上記ヒューズ素子の切断部と
   少なくとも一部が同一平面上に形成される第２の絶縁膜
   とを具備することを特徴とする半導体装置。
2. 【請求項２】 上記第２の絶縁膜はシリコン窒化膜で構
   成されることを特徴とする請求項１に記載の半導体装
   置。
3. 【請求項３】 上記ヒューズ素子の切断部は少なくとも
   アルミニウム配線を含む積層若しくは単層配線で構成さ
   れることを特徴とする請求項１に記載の半導体装置。