JPH09172425A - データエラー監視装置 - Google Patents
データエラー監視装置Info
- Publication number
- JPH09172425A JPH09172425A JP34917095A JP34917095A JPH09172425A JP H09172425 A JPH09172425 A JP H09172425A JP 34917095 A JP34917095 A JP 34917095A JP 34917095 A JP34917095 A JP 34917095A JP H09172425 A JPH09172425 A JP H09172425A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- signal
- order group
- crc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 誤同期の発生を低減するデータエラー監視装
置を提供すること。 【解決手段】 多重変換装置１４から出力される高次群
信号を複数の低次群信号に変換する変換部３と、これら
複数の低次群信号の中から監視すべき信号を選択する第
一選択部４と、この選択された信号からＣＲＣデータを
抽出する第一抽出部２１と、この抽出されたＣＲＣデー
タを含むフレームデータを格納する第一格納部５と、多
重変換装置１４に入力される複数の低次群信号の中から
監視すべき信号を選択する第二選択部７と、この選択さ
れた信号からＣＲＣデータを抽出する第二抽出部２２
と、この抽出されたＣＲＣデータを含むフレームデータ
格納する第二格納部８と、第一格納部５及び第二格納部
８に格納された各フレームデータをＣＲＣデータに基づ
いて位相同期をとる位相同期部９と、この同期のとれた
各フレームデータを比較し、ビットエラー出力を行う比
較部１０とを備えるように構成する。
置を提供すること。 【解決手段】 多重変換装置１４から出力される高次群
信号を複数の低次群信号に変換する変換部３と、これら
複数の低次群信号の中から監視すべき信号を選択する第
一選択部４と、この選択された信号からＣＲＣデータを
抽出する第一抽出部２１と、この抽出されたＣＲＣデー
タを含むフレームデータを格納する第一格納部５と、多
重変換装置１４に入力される複数の低次群信号の中から
監視すべき信号を選択する第二選択部７と、この選択さ
れた信号からＣＲＣデータを抽出する第二抽出部２２
と、この抽出されたＣＲＣデータを含むフレームデータ
格納する第二格納部８と、第一格納部５及び第二格納部
８に格納された各フレームデータをＣＲＣデータに基づ
いて位相同期をとる位相同期部９と、この同期のとれた
各フレームデータを比較し、ビットエラー出力を行う比
較部１０とを備えるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、多重変換装置等の
データ伝送装置におけるデータエラーを監視する監視装
置の分野に関する。
データ伝送装置におけるデータエラーを監視する監視装
置の分野に関する。
【０００２】
【従来の技術】近年、情報化社会を反映してデータ通信
等に伴う通信量がますます増加している。このため、多
重変換装置等のデータ伝送装置における通信品質に対し
て高品質なもの、すなわち、データエラーに対して即座
に対応することが要求されている。多重変換装置（ＭＵ
Ｘ：MUlitpleX ）は、通信局内に設置され、低いビット
レートの信号（低次群信号）を時分割多重化することに
より高いビットレートの信号（高次群信号）にしてデー
タを伝送する装置である。
等に伴う通信量がますます増加している。このため、多
重変換装置等のデータ伝送装置における通信品質に対し
て高品質なもの、すなわち、データエラーに対して即座
に対応することが要求されている。多重変換装置（ＭＵ
Ｘ：MUlitpleX ）は、通信局内に設置され、低いビット
レートの信号（低次群信号）を時分割多重化することに
より高いビットレートの信号（高次群信号）にしてデー
タを伝送する装置である。
【０００３】そして、上記各次群における転送速度（ビ
ットレート）は、１次群では１．５Ｍｂｉｔ／ｓ，２次
群では６．３Ｍｂｉｔ／ｓとなっており、さらに、ＰＤ
Ｈ（Presiochronous Digital Hierarcly）方式の場合、
３次群は３２Ｍｂｉｔ／ｓ，４次群は１００Ｍｂｉｔ／
ｓ，５次群は４００Ｍｂｉｔ／ｓとなっており、ＳＤＨ
（Synchronous Digital Hierarchy ）方式の場合、ＳＴ
Ｍ−０は５０Ｍｂｉｔ／ｓ，ＳＴＭ−１は１５０Ｍｂｉ
ｔ／ｓとなっている。
ットレート）は、１次群では１．５Ｍｂｉｔ／ｓ，２次
群では６．３Ｍｂｉｔ／ｓとなっており、さらに、ＰＤ
Ｈ（Presiochronous Digital Hierarcly）方式の場合、
３次群は３２Ｍｂｉｔ／ｓ，４次群は１００Ｍｂｉｔ／
ｓ，５次群は４００Ｍｂｉｔ／ｓとなっており、ＳＤＨ
（Synchronous Digital Hierarchy ）方式の場合、ＳＴ
Ｍ−０は５０Ｍｂｉｔ／ｓ，ＳＴＭ−１は１５０Ｍｂｉ
ｔ／ｓとなっている。
【０００４】データエラーに対して即座に対応するため
には、データエラーの発生を検出するための監視機能が
必要になる。このような要求に対し、従来、多重変換装
置内部には、故障の発生を監視する機能が入れられてい
るものもあったが、この監視機能では、多重変換装置の
入力から出力までの全てを監視することはできていない
のが一般的であった。図６は、従来の監視区間領域を説
明するための図であり、低次群信号が４の場合を示す。
なお、図６では、伝送路上の信号を、バイポーラ符号に
よって伝送する例を示している。
には、データエラーの発生を検出するための監視機能が
必要になる。このような要求に対し、従来、多重変換装
置内部には、故障の発生を監視する機能が入れられてい
るものもあったが、この監視機能では、多重変換装置の
入力から出力までの全てを監視することはできていない
のが一般的であった。図６は、従来の監視区間領域を説
明するための図であり、低次群信号が４の場合を示す。
なお、図６では、伝送路上の信号を、バイポーラ符号に
よって伝送する例を示している。
【０００５】すなわち、局内装置としては、図６に示す
ように、Ｂ／Ｕ（Bipolar/Unipoler）１１ａ〜１１ｄ、
同期検出部１２ａ〜１２ｄ、ＥＳ（Erastic Store ）１
３ａ〜１３ｄ，１５，同期生成部１６、Ｕ／Ｂ（Unipol
er/Bipolar）１７、多重変換部１８等を備えるように構
成されているが、その監視区間は、パリティ及びパター
ン監視が行われるＥＳ１３ａ〜１３ｄ，１５までの領域
と、出力断の監視が行われるＵ／Ｂ１７の領域のみとな
っている。これは、例えば、コネクタの接続等を監視す
ることのできない装置が多く、特に、データエラー等の
監視は行っていなかった。
ように、Ｂ／Ｕ（Bipolar/Unipoler）１１ａ〜１１ｄ、
同期検出部１２ａ〜１２ｄ、ＥＳ（Erastic Store ）１
３ａ〜１３ｄ，１５，同期生成部１６、Ｕ／Ｂ（Unipol
er/Bipolar）１７、多重変換部１８等を備えるように構
成されているが、その監視区間は、パリティ及びパター
ン監視が行われるＥＳ１３ａ〜１３ｄ，１５までの領域
と、出力断の監視が行われるＵ／Ｂ１７の領域のみとな
っている。これは、例えば、コネクタの接続等を監視す
ることのできない装置が多く、特に、データエラー等の
監視は行っていなかった。
【０００６】そこで、従来は、図７に示すように、多重
変換装置１４の入力及び出力（低次群信号及び高次群信
号）をハイインピーダンスで分岐し、外部監視装置とな
るデータエラー監視装置１によりビットエラーを監視す
る方法が採られている。図７は、従来のデータエラー監
視装置の構成を示す回路ブロック図である。
変換装置１４の入力及び出力（低次群信号及び高次群信
号）をハイインピーダンスで分岐し、外部監視装置とな
るデータエラー監視装置１によりビットエラーを監視す
る方法が採られている。図７は、従来のデータエラー監
視装置の構成を示す回路ブロック図である。
【０００７】データエラー監視装置１は、図７に示すよ
うに、バッファ２，６、分離部３、セレクタ４，７、メ
モリ５，８、位相同期部９、ビット比較部１０から構成
されている。バッファ２は、多重変換装置１４の出力信
号を分岐して得られる高次群信号を増幅して分離部３に
出力するものであり、分離部３は、入力された高次群信
号を分離し、多重変換装置１４の低次群信号と同一の低
次群信号を作成するものである。
うに、バッファ２，６、分離部３、セレクタ４，７、メ
モリ５，８、位相同期部９、ビット比較部１０から構成
されている。バッファ２は、多重変換装置１４の出力信
号を分岐して得られる高次群信号を増幅して分離部３に
出力するものであり、分離部３は、入力された高次群信
号を分離し、多重変換装置１４の低次群信号と同一の低
次群信号を作成するものである。
【０００８】セレクタ４は、分離部３により作成された
複数（この場合、４つ）の低次群信号から監視する信号
を選択するものであり、選択された信号はメモリ５に記
憶される。バッファ６は、多重変換装置１４の入力信号
を分岐して得られる複数の低次群信号を増幅してセレク
タ７に出力するものである。セレクタ７は、入力された
複数の低次群信号から監視する信号を選択するものであ
り、選択された信号はメモリ８に記憶される。
複数（この場合、４つ）の低次群信号から監視する信号
を選択するものであり、選択された信号はメモリ５に記
憶される。バッファ６は、多重変換装置１４の入力信号
を分岐して得られる複数の低次群信号を増幅してセレク
タ７に出力するものである。セレクタ７は、入力された
複数の低次群信号から監視する信号を選択するものであ
り、選択された信号はメモリ８に記憶される。
【０００９】位相同期部９は、メモリ５及びメモリ８に
記憶された信号は、それぞれ、多重変換装置１４の内部
遅延や、監視ケーブル等の遅延、さらに、データエラー
監視装置１の内部遅延等の各種遅延により位相が合って
いないため、メモリ５またはメモリ８のいずれか一方に
記憶された信号を基準として、ビットシフトを行うこと
により位相同期をとるものである。
記憶された信号は、それぞれ、多重変換装置１４の内部
遅延や、監視ケーブル等の遅延、さらに、データエラー
監視装置１の内部遅延等の各種遅延により位相が合って
いないため、メモリ５またはメモリ８のいずれか一方に
記憶された信号を基準として、ビットシフトを行うこと
により位相同期をとるものである。
【００１０】ビット比較部１０は、位相同期部９によっ
て位相同期がとれた段階でビット比較を開始し、ビット
エラーを検出してビットエラー出力を行うものである。
以上の構成において、メモリ５及びメモリ８に記憶され
たそれぞれの信号を、図８に示すように、ビットシフト
を行って比較することにより、データエラー（ビットエ
ラー）を常に監視している。なお、図８に示す例では、
８ビット単位で比較する場合を示している。
て位相同期がとれた段階でビット比較を開始し、ビット
エラーを検出してビットエラー出力を行うものである。
以上の構成において、メモリ５及びメモリ８に記憶され
たそれぞれの信号を、図８に示すように、ビットシフト
を行って比較することにより、データエラー（ビットエ
ラー）を常に監視している。なお、図８に示す例では、
８ビット単位で比較する場合を示している。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のデータエラー監視装置１にあっては、メモリ
５及びメモリ８のいずれかの信号を基準としてビットシ
フトを行って位相同期をとった後に、信号の比較を行う
という構成となっていたため、以下に述べるような問題
点があった。
うな従来のデータエラー監視装置１にあっては、メモリ
５及びメモリ８のいずれかの信号を基準としてビットシ
フトを行って位相同期をとった後に、信号の比較を行う
という構成となっていたため、以下に述べるような問題
点があった。
【００１２】すなわち、比較すべき信号のビット数は、
短いビット数だと誤った同期をとる確率が増え、また、
長いビット数だと伝送エラー等で同期を取り逃がす確率
が増える。このため、伝送品質とデータのランダム性と
に基づいて最適なビット数を決定する必要がある。しか
し、データのランダム性は、ユーザが回線を使用してい
ないとオール“１”またはオール“０”となって保障で
きない場合が多い。
短いビット数だと誤った同期をとる確率が増え、また、
長いビット数だと伝送エラー等で同期を取り逃がす確率
が増える。このため、伝送品質とデータのランダム性と
に基づいて最適なビット数を決定する必要がある。しか
し、データのランダム性は、ユーザが回線を使用してい
ないとオール“１”またはオール“０”となって保障で
きない場合が多い。
【００１３】仮に、信号に対してスクランブルをかける
ことによりオール“１”またはオール“０”の信号を変
換したとしても、ユーザデータがオール“１”またはオ
ール“０”の場合には、スクランブルパターンが繰り返
し伝送されるのみで、データのランダム性は保障できな
い。したがって、従来例のようなデータ比較では、ユー
ザの利用数が少ない場合、どのようなビット数で比較を
行っても誤同期の発生を少なくすることは非常に困難で
あった。
ことによりオール“１”またはオール“０”の信号を変
換したとしても、ユーザデータがオール“１”またはオ
ール“０”の場合には、スクランブルパターンが繰り返
し伝送されるのみで、データのランダム性は保障できな
い。したがって、従来例のようなデータ比較では、ユー
ザの利用数が少ない場合、どのようなビット数で比較を
行っても誤同期の発生を少なくすることは非常に困難で
あった。
【００１４】本発明の課題は、上記問題点を解消し、誤
同期の発生を低減するデータエラー監視装置を提供する
ことにある。
同期の発生を低減するデータエラー監視装置を提供する
ことにある。
【００１５】
【課題を解決するための手段】請求項１記載のデータエ
ラー監視装置は、多重変換装置から出力される高次群信
号と、当該多重変換装置に入力される複数の低次群信号
との間に発生するデータエラーを監視するデータエラー
監視装置であって、前記多重変換装置から出力される高
次群信号を、当該多重変換装置の入力信号と同一の低次
群信号に変換する変換部と、前記変換部から出力される
複数の低次群信号の中から監視すべき信号を選択する第
一選択部と、前記第一選択部により選択された信号から
ＣＲＣデータを抽出する第一抽出部と、前記第一抽出部
により抽出されたＣＲＣデータを含むフレームデータを
格納する第一格納部と、前記多重変換装置に入力される
複数の低次群信号の中から監視すべき信号を選択する第
二選択部と、前記第二選択部により選択された信号から
ＣＲＣデータを抽出する第二抽出部と、前記第二抽出部
により抽出されたＣＲＣデータを含むフレームデータ格
納する第二格納部と、前記第一格納部及び前記第二格納
部に格納された各フレームデータをＣＲＣデータに基づ
いて位相同期をとる位相同期部と、前記位相同期部によ
って同期のとれた各フレームデータを比較し、ビットエ
ラー出力を行う比較部と、を備えるように構成してい
る。
ラー監視装置は、多重変換装置から出力される高次群信
号と、当該多重変換装置に入力される複数の低次群信号
との間に発生するデータエラーを監視するデータエラー
監視装置であって、前記多重変換装置から出力される高
次群信号を、当該多重変換装置の入力信号と同一の低次
群信号に変換する変換部と、前記変換部から出力される
複数の低次群信号の中から監視すべき信号を選択する第
一選択部と、前記第一選択部により選択された信号から
ＣＲＣデータを抽出する第一抽出部と、前記第一抽出部
により抽出されたＣＲＣデータを含むフレームデータを
格納する第一格納部と、前記多重変換装置に入力される
複数の低次群信号の中から監視すべき信号を選択する第
二選択部と、前記第二選択部により選択された信号から
ＣＲＣデータを抽出する第二抽出部と、前記第二抽出部
により抽出されたＣＲＣデータを含むフレームデータ格
納する第二格納部と、前記第一格納部及び前記第二格納
部に格納された各フレームデータをＣＲＣデータに基づ
いて位相同期をとる位相同期部と、前記位相同期部によ
って同期のとれた各フレームデータを比較し、ビットエ
ラー出力を行う比較部と、を備えるように構成してい
る。
【００１６】請求項２記載のデータエラー監視装置は、
多重変換装置から出力される高次群信号と、当該多重変
換装置に入力される複数の低次群信号との間に発生する
データエラーを監視するデータエラー監視装置であっ
て、前記多重変換装置から出力される高次群信号を、当
該多重変換装置の入力信号と同一の低次群信号に変換す
る変換部と、前記変換部から出力される複数の低次群信
号の中から監視すべき信号を選択する第一選択部と、前
記第一選択部により選択された信号からＣＲＣデータの
みを抽出する第一抽出部と、前記第一抽出部により抽出
されたＣＲＣデータにを格納する第一格納部と、前記多
重変換装置に入力される複数の低次群信号の中から監視
すべき信号を選択する第二選択部と、前記第二選択部に
より選択された信号からＣＲＣデータのみを抽出する第
二抽出部と、前記第二抽出部により抽出されたＣＲＣデ
ータを格納する第二格納部と、前記第一格納部及び前記
第二格納部に格納された各ＣＲＣデータの位相同期をと
る位相同期部と、前記位相同期部によって同期のとれた
各フレームデータを比較し、ビットエラー出力を行う比
較部と、を備えるように構成している。
多重変換装置から出力される高次群信号と、当該多重変
換装置に入力される複数の低次群信号との間に発生する
データエラーを監視するデータエラー監視装置であっ
て、前記多重変換装置から出力される高次群信号を、当
該多重変換装置の入力信号と同一の低次群信号に変換す
る変換部と、前記変換部から出力される複数の低次群信
号の中から監視すべき信号を選択する第一選択部と、前
記第一選択部により選択された信号からＣＲＣデータの
みを抽出する第一抽出部と、前記第一抽出部により抽出
されたＣＲＣデータにを格納する第一格納部と、前記多
重変換装置に入力される複数の低次群信号の中から監視
すべき信号を選択する第二選択部と、前記第二選択部に
より選択された信号からＣＲＣデータのみを抽出する第
二抽出部と、前記第二抽出部により抽出されたＣＲＣデ
ータを格納する第二格納部と、前記第一格納部及び前記
第二格納部に格納された各ＣＲＣデータの位相同期をと
る位相同期部と、前記位相同期部によって同期のとれた
各フレームデータを比較し、ビットエラー出力を行う比
較部と、を備えるように構成している。
【００１７】そして、請求項１または請求項２記載のデ
ータエラー監視装置における第一抽出部及び第二抽出部
は、請求項３に記載するように、フレームパターンの先
頭でリセットされ、ＣＲＣビットを除く１フレームビッ
トをカウントする第一カウンタと、フレームパターンの
先頭でリセットされ、ＣＲＣビットを含む１フレームビ
ットをカウントする第二カウンタと、前記第一カウンタ
及び前記第二カウンタの出力の排他的論理和を出力する
論理ゲートと、を有するＣＲＣ抽出部を備えるように構
成することが有効である。
ータエラー監視装置における第一抽出部及び第二抽出部
は、請求項３に記載するように、フレームパターンの先
頭でリセットされ、ＣＲＣビットを除く１フレームビッ
トをカウントする第一カウンタと、フレームパターンの
先頭でリセットされ、ＣＲＣビットを含む１フレームビ
ットをカウントする第二カウンタと、前記第一カウンタ
及び前記第二カウンタの出力の排他的論理和を出力する
論理ゲートと、を有するＣＲＣ抽出部を備えるように構
成することが有効である。
【００１８】
【発明の実施の形態】以下、本願発明の一実施形態を図
面に基づいて説明する。図１は、本発明のデータエラー
監視装置の構成を示す回路ブロック図である。なお、図
１において、図７に示す従来例と同一要素部分には同一
符号を付している。
面に基づいて説明する。図１は、本発明のデータエラー
監視装置の構成を示す回路ブロック図である。なお、図
１において、図７に示す従来例と同一要素部分には同一
符号を付している。
【００１９】本発明のデータエラー監視装置１は、図１
に示すように、バッファ２，６、変換部となる分離部
３、第一選択部となるセレクタ４、第一抽出部となる抽
出部２１、第一格納部となるメモリ５、第二選択部とな
るセレクタ７、第二抽出部となる抽出部２２、第二格納
部となるメモリ８、位相同期部９、比較部となるビット
比較部１０から構成されている。
に示すように、バッファ２，６、変換部となる分離部
３、第一選択部となるセレクタ４、第一抽出部となる抽
出部２１、第一格納部となるメモリ５、第二選択部とな
るセレクタ７、第二抽出部となる抽出部２２、第二格納
部となるメモリ８、位相同期部９、比較部となるビット
比較部１０から構成されている。
【００２０】抽出部２１及び抽出部２２は、セレクタ
４，セレクタ７から出力される信号からＣＲＣデータを
抽出するものであり、図２に示すような、ＣＲＣ抽出部
３１を備えている。図２は、ＣＲＣ抽出部の構成を示す
回路ブロック図である。ＣＲＣ抽出部３１は、図２に示
すように、ＣＲＣビットを除く１フレームビットをカウ
ントする第一カウンタとなるカウンタ３２と、ＣＲＣビ
ットを含む１フレームビットをカウントする第二カウン
タとなるカウンタ３３と、カウンタ３２及びカウンタ３
３の出力の排他的論理和を出力する論理ゲートとなるエ
クスクルーシブオアゲート３４とから構成されている。
そして、カウンタ３２及びカウンタ３３は、共にフレー
ムパターンの先頭でリセットされるようになっている。
４，セレクタ７から出力される信号からＣＲＣデータを
抽出するものであり、図２に示すような、ＣＲＣ抽出部
３１を備えている。図２は、ＣＲＣ抽出部の構成を示す
回路ブロック図である。ＣＲＣ抽出部３１は、図２に示
すように、ＣＲＣビットを除く１フレームビットをカウ
ントする第一カウンタとなるカウンタ３２と、ＣＲＣビ
ットを含む１フレームビットをカウントする第二カウン
タとなるカウンタ３３と、カウンタ３２及びカウンタ３
３の出力の排他的論理和を出力する論理ゲートとなるエ
クスクルーシブオアゲート３４とから構成されている。
そして、カウンタ３２及びカウンタ３３は、共にフレー
ムパターンの先頭でリセットされるようになっている。
【００２１】一般的に、低次群信号は、図３に示すよう
に、フレーム同期信号（Ｆｓｙｎｃ）と誤り検出用のＣ
ＲＣデータとが含まれている。ここで、１フレームのデ
ータ長を７８９ビットとし、１フレームに含まれるＣＲ
Ｃデータのデータ長を５ビットとした場合、カウンタ３
２は７８９−５（＝７８４）ビットカウンタとなり、カ
ウンタ３３は７８９ビットカウンタとして構成される。
に、フレーム同期信号（Ｆｓｙｎｃ）と誤り検出用のＣ
ＲＣデータとが含まれている。ここで、１フレームのデ
ータ長を７８９ビットとし、１フレームに含まれるＣＲ
Ｃデータのデータ長を５ビットとした場合、カウンタ３
２は７８９−５（＝７８４）ビットカウンタとなり、カ
ウンタ３３は７８９ビットカウンタとして構成される。
【００２２】図４は、図２に示す回路に対してクロック
信号を入力した場合の各ノードにおける波形を示す波形
図である。すなわち、カウンタ３２は、フレームパター
ン位置を示すリセット信号によりリセットされた後、ク
ロック信号を７８４パルス分カウントした時点でカウン
トアップ信号（＝“Ｈ”）をエクスクルーシブオアゲー
ト３４の一方入力端に出力する（ノードＡ参照）。同様
にして、カウンタ３３は、クロック信号を７８９パルス
分ウントした時点でカウントアップ信号（＝“Ｈ”）を
エクスクルーシブオアゲート３４の他方入力端に出力す
る（ノードＢ参照）。
信号を入力した場合の各ノードにおける波形を示す波形
図である。すなわち、カウンタ３２は、フレームパター
ン位置を示すリセット信号によりリセットされた後、ク
ロック信号を７８４パルス分カウントした時点でカウン
トアップ信号（＝“Ｈ”）をエクスクルーシブオアゲー
ト３４の一方入力端に出力する（ノードＡ参照）。同様
にして、カウンタ３３は、クロック信号を７８９パルス
分ウントした時点でカウントアップ信号（＝“Ｈ”）を
エクスクルーシブオアゲート３４の他方入力端に出力す
る（ノードＢ参照）。
【００２３】これによって、エクスクルーシブオアゲー
ト３４は、カウンタ３２からのカウントアップ信号に基
づいて出力が“Ｈ”となり、カウンタ３３からのカウン
トアップ信号に基づいて出力が“Ｌ”となる。すなわ
ち、エクスクルーシブオアゲート３４からの“Ｈ”の出
力タイミングは、ＣＲＣデータと一致するため、このエ
クスクルーシブオアゲート３４からの出力信号に基づい
てＣＲＣデータのみを抽出することができる。
ト３４は、カウンタ３２からのカウントアップ信号に基
づいて出力が“Ｈ”となり、カウンタ３３からのカウン
トアップ信号に基づいて出力が“Ｌ”となる。すなわ
ち、エクスクルーシブオアゲート３４からの“Ｈ”の出
力タイミングは、ＣＲＣデータと一致するため、このエ
クスクルーシブオアゲート３４からの出力信号に基づい
てＣＲＣデータのみを抽出することができる。
【００２４】次に上述実施形態の作用について説明す
る。まず、多重変換装置１４の出力から高次群信号を分
離し、バッファ２を介して分離部３によって多重変換装
置１４の低次群信号と同一の低次群信号を作成する。そ
して、セレクタ４によって分離部３で作成された複数の
低次群信号の中から監視する信号を選択する。セレクタ
４によって選択された信号は、フレーム同期をとって抽
出部２１によってＣＲＣデータを抽出し、ＣＲＣデータ
のみを順次メモリ５に記憶する。
る。まず、多重変換装置１４の出力から高次群信号を分
離し、バッファ２を介して分離部３によって多重変換装
置１４の低次群信号と同一の低次群信号を作成する。そ
して、セレクタ４によって分離部３で作成された複数の
低次群信号の中から監視する信号を選択する。セレクタ
４によって選択された信号は、フレーム同期をとって抽
出部２１によってＣＲＣデータを抽出し、ＣＲＣデータ
のみを順次メモリ５に記憶する。
【００２５】一方、多重変換装置１４の入力からバッフ
ァ６を介してセレクタ７に低次群信号を入力し、この中
から監視する信号を選択する。セレクタ７によって選択
された信号は、フレーム同期をとって抽出部２２によっ
てＣＲＣデータを抽出し、ＣＲＣデータのみを順次メモ
リ８に記憶する。次に、メモリ５またはメモリ８内に記
憶されたいずれかのデータを基準として、位相同期部９
によりビットシフトを行うことによって位相同期をと
る。そして、位相同期部９による位相同期がとれた段階
で、ビット比較を開始し、ビットエラーを検出した場
合、ビットエラー出力を行う。
ァ６を介してセレクタ７に低次群信号を入力し、この中
から監視する信号を選択する。セレクタ７によって選択
された信号は、フレーム同期をとって抽出部２２によっ
てＣＲＣデータを抽出し、ＣＲＣデータのみを順次メモ
リ８に記憶する。次に、メモリ５またはメモリ８内に記
憶されたいずれかのデータを基準として、位相同期部９
によりビットシフトを行うことによって位相同期をと
る。そして、位相同期部９による位相同期がとれた段階
で、ビット比較を開始し、ビットエラーを検出した場
合、ビットエラー出力を行う。
【００２６】ＣＲＣデータは、通常のデータと異なり、
全てのデータが未使用とならない限り、絶えず変化する
特性がある。このため、従来例のようなデータの比較で
はなく、ＣＲＣデータを比較することで、位相同期すべ
きデータのランダム性が保障されることになり、誤同期
による監視不能等の発生を低減することができる。以上
説明したように、本発明では、ＣＲＣデータを抽出して
比較することで、ユーザの回線利用が少ない多重変換装
置であっても、監視能力が低下することを防止すること
ができ、より確実な監視機能を維持することができる。
全てのデータが未使用とならない限り、絶えず変化する
特性がある。このため、従来例のようなデータの比較で
はなく、ＣＲＣデータを比較することで、位相同期すべ
きデータのランダム性が保障されることになり、誤同期
による監視不能等の発生を低減することができる。以上
説明したように、本発明では、ＣＲＣデータを抽出して
比較することで、ユーザの回線利用が少ない多重変換装
置であっても、監視能力が低下することを防止すること
ができ、より確実な監視機能を維持することができる。
【００２７】なお、前述の実施形態では、ＣＲＣデータ
のみを監視しているが、メモリ５及びメモリ８のメモリ
容量が充分大きければ、フレーム間位相同期をＣＲＣデ
ータでとり、全ビット比較を行うことも可能である。す
なわち、図５に示すフレームフォーマットを考えた場
合、低次群データはメモリ８に記憶され、高次群データ
はメモリ５にに記憶される。そして、ＣＲＣデータＣＲ
Ｃ１〜ＣＲＣ３のみを検出し、ＣＲＣ列よりＣＲＣ１と
ＣＲＣ１’との一致を見つけた後、ＣＲＣ１の次のデー
タより全てのビットをビット比較する。これによって、
より確実なビット比較を行うことができる。
のみを監視しているが、メモリ５及びメモリ８のメモリ
容量が充分大きければ、フレーム間位相同期をＣＲＣデ
ータでとり、全ビット比較を行うことも可能である。す
なわち、図５に示すフレームフォーマットを考えた場
合、低次群データはメモリ８に記憶され、高次群データ
はメモリ５にに記憶される。そして、ＣＲＣデータＣＲ
Ｃ１〜ＣＲＣ３のみを検出し、ＣＲＣ列よりＣＲＣ１と
ＣＲＣ１’との一致を見つけた後、ＣＲＣ１の次のデー
タより全てのビットをビット比較する。これによって、
より確実なビット比較を行うことができる。
【００２８】
【発明の効果】本発明では、比較データとしてＣＲＣデ
ータを用いることにより、データのランダム性を確保す
ることができ、誤同期の発生を減らすことができる。し
たがって、誤同期によってデータエラー監視装置が監視
不能状態となることを低減することができる。
ータを用いることにより、データのランダム性を確保す
ることができ、誤同期の発生を減らすことができる。し
たがって、誤同期によってデータエラー監視装置が監視
不能状態となることを低減することができる。
【図１】本発明のデータエラー監視装置の構成を示す回
路ブロック図。
路ブロック図。
【図２】ＣＲＣ抽出部の構成を示す回路ブロック図。
【図３】一般的な低次群信号のフレームフォーマット例
を示す図。
を示す図。
【図４】図２に示す回路に対してクロック信号を入力し
た場合の各ノードにおける波形を示す波形図。
た場合の各ノードにおける波形を示す波形図。
【図５】他の実施形態におけるデータ比較方法を説明す
るための図。
るための図。
【図６】従来の監視区間領域を説明するための図。
【図７】従来のデータエラー監視装置の構成を示す回路
ブロック図。
ブロック図。
【図８】従来のデータ監視方法を説明するための図。
１ データエラー監視装置 ２ バッファ ３ 分離部 ４ セレクタ ５ メモリ ６ バッファ ７ セレクタ ８ メモリ ９ 位相同期部 １０ ビット比較部 １１ａ〜１１ｄ Ｂ／Ｕ １２ａ〜１２ｄ 同期検出部 １３ａ〜１３ｄ ＥＳ １４ 多重変換装置 １５ ＥＳ １６ 同期生成部 １７ Ｕ／Ｂ １８ 多重変換部
Claims (3)
- 【請求項１】多重変換装置から出力される高次群信号
と、当該多重変換装置に入力される複数の低次群信号と
の間に発生するデータエラーを監視するデータエラー監
視装置であって、 前記多重変換装置から出力される高次群信号を、当該多
重変換装置の入力信号と同一の低次群信号に変換する変
換部と、 前記変換部から出力される複数の低次群信号の中から監
視すべき信号を選択する第一選択部と、 前記第一選択部により選択された信号からＣＲＣデータ
を抽出する第一抽出部と、 前記第一抽出部により抽出されたＣＲＣデータを含むフ
レームデータを格納する第一格納部と、 前記多重変換装置に入力される複数の低次群信号の中か
ら監視すべき信号を選択する第二選択部と、 前記第二選択部により選択された信号からＣＲＣデータ
を抽出する第二抽出部と、 前記第二抽出部により抽出されたＣＲＣデータを含むフ
レームデータ格納する第二格納部と、 前記第一格納部及び前記第二格納部に格納された各フレ
ームデータをＣＲＣデータに基づいて位相同期をとる位
相同期部と、 前記位相同期部によって同期のとれた各フレームデータ
を比較し、ビットエラー出力を行う比較部と、 を備えることを特徴とするデータエラー監視装置。 - 【請求項２】多重変換装置から出力される高次群信号
と、当該多重変換装置に入力される複数の低次群信号と
の間に発生するデータエラーを監視するデータエラー監
視装置であって、 前記多重変換装置から出力される高次群信号を、当該多
重変換装置の入力信号と同一の低次群信号に変換する変
換部と、 前記変換部から出力される複数の低次群信号の中から監
視すべき信号を選択する第一選択部と、 前記第一選択部により選択された信号からＣＲＣデータ
のみを抽出する第一抽出部と、 前記第一抽出部により抽出されたＣＲＣデータにを格納
する第一格納部と、 前記多重変換装置に入力される複数の低次群信号の中か
ら監視すべき信号を選択する第二選択部と、 前記第二選択部により選択された信号からＣＲＣデータ
のみを抽出する第二抽出部と、 前記第二抽出部により抽出されたＣＲＣデータを格納す
る第二格納部と、 前記第一格納部及び前記第二格納部に格納された各ＣＲ
Ｃデータの位相同期をとる位相同期部と、 前記位相同期部によって同期のとれた各フレームデータ
を比較し、ビットエラー出力を行う比較部と、 を備えることを特徴とするデータエラー監視装置。 - 【請求項３】前記第一抽出部及び前記第二抽出部は、 フレームパターンの先頭でリセットされ、ＣＲＣビット
を除く１フレームビットをカウントする第一カウンタ
と、 フレームパターンの先頭でリセットされ、ＣＲＣビット
を含む１フレームビットをカウントする第二カウンタ
と、 前記第一カウンタ及び前記第二カウンタの出力の排他的
論理和を出力する論理ゲートと、 を有するＣＲＣ抽出部を備えることを特徴とする請求項
１または請求項２記載のデータエラー監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34917095A JPH09172425A (ja) | 1995-12-20 | 1995-12-20 | データエラー監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34917095A JPH09172425A (ja) | 1995-12-20 | 1995-12-20 | データエラー監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172425A true JPH09172425A (ja) | 1997-06-30 |
Family
ID=18401947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34917095A Pending JPH09172425A (ja) | 1995-12-20 | 1995-12-20 | データエラー監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011254179A (ja) * | 2010-05-31 | 2011-12-15 | Mitsubishi Electric Corp | ネットワーク解析支援装置、ネットワーク解析支援方法及びプログラム |
-
1995
- 1995-12-20 JP JP34917095A patent/JPH09172425A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011254179A (ja) * | 2010-05-31 | 2011-12-15 | Mitsubishi Electric Corp | ネットワーク解析支援装置、ネットワーク解析支援方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0320882B1 (en) | Demultiplexer system | |
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US5757869A (en) | Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame | |
| JPH08163116A (ja) | フレーム同期装置 | |
| US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
| JP3439649B2 (ja) | パストレースチェック方法および装置 | |
| JP2600596B2 (ja) | クロスコネクト装置 | |
| JP2861932B2 (ja) | バーストフレーム位相同期回路 | |
| JP3333053B2 (ja) | ディジタル通信装置 | |
| US4577227A (en) | Teletext framing code detector | |
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| JPH09172425A (ja) | データエラー監視装置 | |
| JP2001358736A (ja) | リング型ネットワークシステム | |
| US20030147425A1 (en) | Method and circuit for processing data in communication networks | |
| JP2004289326A (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| JP3017213B1 (ja) | Ｆｉｆｏメモリ監視装置 | |
| US6763038B1 (en) | Light transmission equipment | |
| JP3340328B2 (ja) | 同期通信回路 | |
| JP3978898B2 (ja) | マルチフレーム同期検出方法及び装置 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP4441648B2 (ja) | フレーム同期回路 | |
| JP2001024613A (ja) | マルチフレーム同期検出装置 | |
| JP2976732B2 (ja) | 同期光多重化装置 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP3358712B2 (ja) | Ｉｓｄｎ回線終端装置における受信回路および受信方法 |