JPH0917863A - 半導体装置および半導体装置の配線方法 - Google Patents
半導体装置および半導体装置の配線方法Info
- Publication number
- JPH0917863A JPH0917863A JP7163321A JP16332195A JPH0917863A JP H0917863 A JPH0917863 A JP H0917863A JP 7163321 A JP7163321 A JP 7163321A JP 16332195 A JP16332195 A JP 16332195A JP H0917863 A JPH0917863 A JP H0917863A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- outer peripheral
- connected region
- contact
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 配線スペースの小さい半導体装置および半導
体装置の配線方法を提供することを目的とする。 【構成】 外周ゲート配線５２は、コンタクト部５４
と、コンタクト部５４相互を連結する幅の狭い連結部５
６とを備えている。コンタクト部５４においてゲート外
周部６６と電気的に接続される。ソース配線外周部５８
は、コンタクト部６０と、コンタクト部６０相互を連結
する幅の狭い連結部６２とを備えている。コンタクト部
６０において外周拡散層７４と電気的に接続される。外
周ゲート配線５２のコンタクト部５４と、ソース配線外
周部５８の連結部６２とが隣接し、外周ゲート配線５２
の連結部５６と、ソース配線外周部５８のコンタクト部
６０とが、相互に隣接するよう構成されている。したが
って、ゲート外周部６６等とのコンタクトを確保しつ
つ、２つの配線の合計幅を小さくすることができる。
体装置の配線方法を提供することを目的とする。 【構成】 外周ゲート配線５２は、コンタクト部５４
と、コンタクト部５４相互を連結する幅の狭い連結部５
６とを備えている。コンタクト部５４においてゲート外
周部６６と電気的に接続される。ソース配線外周部５８
は、コンタクト部６０と、コンタクト部６０相互を連結
する幅の狭い連結部６２とを備えている。コンタクト部
６０において外周拡散層７４と電気的に接続される。外
周ゲート配線５２のコンタクト部５４と、ソース配線外
周部５８の連結部６２とが隣接し、外周ゲート配線５２
の連結部５６と、ソース配線外周部５８のコンタクト部
６０とが、相互に隣接するよう構成されている。したが
って、ゲート外周部６６等とのコンタクトを確保しつ
つ、２つの配線の合計幅を小さくすることができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に、半導体装置の配線のコンパクト化に関する。
特に、半導体装置の配線のコンパクト化に関する。
【０００２】
【従来の技術】電源などに用いる半導体装置として、パ
ワーＭＯＳＦＥＴの一種である縦型二重拡散構造の絶縁
ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）が
知られている。図１２に、従来のＤ−ＭＯＳＦＥＴ２の
平面構成を示す。断面Ｐ１−Ｐ１を表わす図１３に示す
ように、Ｄ−ＭＯＳＦＥＴ２は、基板４およびエピタキ
シャル成長層６から構成されるドレイン領域Ｄ、エピタ
キシャル成長層６の中に複数形成されたチャネル形成領
域８、各チャネル形成領域８の中にドーナツ状に形成さ
れたソース領域Ｓを備えている。
ワーＭＯＳＦＥＴの一種である縦型二重拡散構造の絶縁
ゲート型電界効果トランジスタ（Ｄ−ＭＯＳＦＥＴ）が
知られている。図１２に、従来のＤ−ＭＯＳＦＥＴ２の
平面構成を示す。断面Ｐ１−Ｐ１を表わす図１３に示す
ように、Ｄ−ＭＯＳＦＥＴ２は、基板４およびエピタキ
シャル成長層６から構成されるドレイン領域Ｄ、エピタ
キシャル成長層６の中に複数形成されたチャネル形成領
域８、各チャネル形成領域８の中にドーナツ状に形成さ
れたソース領域Ｓを備えている。
【０００３】アルミニウムにより構成されたソース配線
１０は、Ｄ−ＭＯＳＦＥＴ２の中央部を覆うように配置
されており（図１２参照）、各ソースコンタクト１２を
介して、各ソース領域Ｓと接続されている。ソース配線
１０の一部に、ソースパッド２４が設けられている（図
１２参照）。
１０は、Ｄ−ＭＯＳＦＥＴ２の中央部を覆うように配置
されており（図１２参照）、各ソースコンタクト１２を
介して、各ソース領域Ｓと接続されている。ソース配線
１０の一部に、ソースパッド２４が設けられている（図
１２参照）。
【０００４】各チャネル形成領域８の一部は、チャネル
領域１４として機能する。各チャネル領域１４の上に
は、ゲート酸化膜１６を介して、ポリシリコンにより構
成されたゲートＧが配置されている。各チャネル領域１
４の上に形成されたゲートＧは、全てつながっている。
ゲートＧの一部は、アルミニウムで構成されたゲート電
極１８、保護抵抗２０、を介してゲートパッド２２に接
続されている。なお、基板４の下には、ドレイン電極２
６が接続されている。
領域１４として機能する。各チャネル領域１４の上に
は、ゲート酸化膜１６を介して、ポリシリコンにより構
成されたゲートＧが配置されている。各チャネル領域１
４の上に形成されたゲートＧは、全てつながっている。
ゲートＧの一部は、アルミニウムで構成されたゲート電
極１８、保護抵抗２０、を介してゲートパッド２２に接
続されている。なお、基板４の下には、ドレイン電極２
６が接続されている。
【０００５】このように、複数のＭＯＳＦＥＴを並列に
接続することにより、ゲートパッド２２を制御入力端と
して、ソースパッド２４（図１２参照）、ドレイン電極
２６間に、大出力の電流を取り出すことができる。
接続することにより、ゲートパッド２２を制御入力端と
して、ソースパッド２４（図１２参照）、ドレイン電極
２６間に、大出力の電流を取り出すことができる。
【０００６】しかし、ゲートＧは、一部分でゲート電極
１８に接するのみであるから、ゲートパッド２２に電圧
を印加した場合、ゲート電極１８から離れた部分（たと
えば、図１２におけるＰ２部近辺）においては、ゲート
Ｇを構成するポリシリコンの電気抵抗に基づく電圧降下
を生ずる。この電圧降下が大きいと、ゲート電極１８か
ら離れた部分のＭＯＳＦＥＴが正常に動作しないおそれ
がある。
１８に接するのみであるから、ゲートパッド２２に電圧
を印加した場合、ゲート電極１８から離れた部分（たと
えば、図１２におけるＰ２部近辺）においては、ゲート
Ｇを構成するポリシリコンの電気抵抗に基づく電圧降下
を生ずる。この電圧降下が大きいと、ゲート電極１８か
ら離れた部分のＭＯＳＦＥＴが正常に動作しないおそれ
がある。
【０００７】Ｐ２部近傍を拡大した図１４に示すよう
に、Ｄ−ＭＯＳＦＥＴ２の外周近傍における、ゲートＧ
の電圧降下を緩和するために、電気抵抗の小さいアルミ
ニウムにより構成された外周ゲート配線２８を、Ｄ−Ｍ
ＯＳＦＥＴ２の外周近傍に配置し、外周ゲートコンタク
ト３０を介して、外周ゲート配線２８と、ゲート外周部
３２とを接続するよう構成している。
に、Ｄ−ＭＯＳＦＥＴ２の外周近傍における、ゲートＧ
の電圧降下を緩和するために、電気抵抗の小さいアルミ
ニウムにより構成された外周ゲート配線２８を、Ｄ−Ｍ
ＯＳＦＥＴ２の外周近傍に配置し、外周ゲートコンタク
ト３０を介して、外周ゲート配線２８と、ゲート外周部
３２とを接続するよう構成している。
【０００８】同様に、広範囲にわたり点在するソース領
域Ｓを同電位に保つため、Ｄ−ＭＯＳＦＥＴ２の外周近
傍のエピタキシャル成長層６の中に、外周拡散層３４を
設けるとともに、外周拡散層３４の上に、絶縁層４０を
介して、アルミニウムにより構成された外周ソース配線
３８を配置し、外周ソースコンタクト３６を介して、外
周ソース配線３８と、外周拡散層３４とを接続するよう
構成している。
域Ｓを同電位に保つため、Ｄ−ＭＯＳＦＥＴ２の外周近
傍のエピタキシャル成長層６の中に、外周拡散層３４を
設けるとともに、外周拡散層３４の上に、絶縁層４０を
介して、アルミニウムにより構成された外周ソース配線
３８を配置し、外周ソースコンタクト３６を介して、外
周ソース配線３８と、外周拡散層３４とを接続するよう
構成している。
【０００９】このように、ゲート電極１８から離れた位
置にあるゲート外周部３２に、アルミニウム製の外周ゲ
ート配線２８により、電圧を直接印加することで、ゲー
ト電位を、Ｄ−ＭＯＳＦＥＴ２のチップ全体にわたり、
ほぼ均一に保持することができる。また、外周拡散層３
４に、アルミニウム製の外周ソース配線３８により電圧
を直接印加することで、ソース電位を、チップ全体にわ
たり、ほぼ均一に保持することができる。
置にあるゲート外周部３２に、アルミニウム製の外周ゲ
ート配線２８により、電圧を直接印加することで、ゲー
ト電位を、Ｄ−ＭＯＳＦＥＴ２のチップ全体にわたり、
ほぼ均一に保持することができる。また、外周拡散層３
４に、アルミニウム製の外周ソース配線３８により電圧
を直接印加することで、ソース電位を、チップ全体にわ
たり、ほぼ均一に保持することができる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ようなＤ−ＭＯＳＦＥＴ２には、次のような問題点があ
った。チップの外周付近に、外周ソースコンタクト３６
を介して外周拡散層３４と接続された外周ソース配線３
８を設けるとともに、これに平行して、外周ゲートコン
タクト３０を介してゲート外周部３２と接続された外周
ゲート配線２８を設けなければならない。
ようなＤ−ＭＯＳＦＥＴ２には、次のような問題点があ
った。チップの外周付近に、外周ソースコンタクト３６
を介して外周拡散層３４と接続された外周ソース配線３
８を設けるとともに、これに平行して、外周ゲートコン
タクト３０を介してゲート外周部３２と接続された外周
ゲート配線２８を設けなければならない。
【００１１】この場合、外周ソース配線３８の幅とし
て、外周ソースコンタクト３６の幅に位置ずれに対する
マージンを加えたものが必要になる。外周ゲート配線２
８の幅についても同様である。また、外周ソース配線３
８と外周ゲート配線２８との間には、絶縁領域４２を介
在させるため所定の隙間が必要である。このため、チッ
プの外周付近において、これらの配線を確保するための
平面スペースが必要となる。その結果、チップ寸法が大
きくなるという問題が生じていた。
て、外周ソースコンタクト３６の幅に位置ずれに対する
マージンを加えたものが必要になる。外周ゲート配線２
８の幅についても同様である。また、外周ソース配線３
８と外周ゲート配線２８との間には、絶縁領域４２を介
在させるため所定の隙間が必要である。このため、チッ
プの外周付近において、これらの配線を確保するための
平面スペースが必要となる。その結果、チップ寸法が大
きくなるという問題が生じていた。
【００１２】この発明は、このような従来のＤ−ＭＯＳ
ＦＥＴなど半導体装置の問題点を解消し、配線スペース
の小さい半導体装置および半導体装置の配線方法を提供
することを目的とする。
ＦＥＴなど半導体装置の問題点を解消し、配線スペース
の小さい半導体装置および半導体装置の配線方法を提供
することを目的とする。
【００１３】
【課題を解決するための手段】請求項１の半導体装置
は、半導体または導体により構成された、２以上の独立
した被接続領域、被接続領域の上に形成された絶縁層、
絶縁層の上に各被接続領域に対応してそれぞれ独立して
形成され、絶縁層に設けられたコンタクトホールを介し
て、各被接続領域とそれぞれ電気的に接続された配線、
を有する半導体装置であって、各配線が、コンタクトホ
ールの上に設けられたコンタクト部と、コンタクト部相
互を連結するコンタクト部より幅の狭い連結部とを有す
るよう形成し、１つの配線のコンタクト部と隣接する配
線の連結部とが隣接するよう形成したこと、を特徴とす
る。
は、半導体または導体により構成された、２以上の独立
した被接続領域、被接続領域の上に形成された絶縁層、
絶縁層の上に各被接続領域に対応してそれぞれ独立して
形成され、絶縁層に設けられたコンタクトホールを介し
て、各被接続領域とそれぞれ電気的に接続された配線、
を有する半導体装置であって、各配線が、コンタクトホ
ールの上に設けられたコンタクト部と、コンタクト部相
互を連結するコンタクト部より幅の狭い連結部とを有す
るよう形成し、１つの配線のコンタクト部と隣接する配
線の連結部とが隣接するよう形成したこと、を特徴とす
る。
【００１４】請求項２の半導体装置は、請求項１の半導
体装置において、第１の被接続領域が櫛歯を有する形状
に形成され、第１の配線が、櫛歯の歯部に到達するよう
設けられた第１のコンタクトホールを介して第１の被接
続領域と電気的に接続され、第２の配線が、櫛歯の歯間
部に到達し、または歯間部を貫通するよう設けられた第
２のコンタクトホールを介して第２の被接続領域と電気
的に接続され、第１の配線のコンタクト部と第２の配線
のコンタクト部とが、ほぼ交互に一直線状に配置された
こと、を特徴とする。
体装置において、第１の被接続領域が櫛歯を有する形状
に形成され、第１の配線が、櫛歯の歯部に到達するよう
設けられた第１のコンタクトホールを介して第１の被接
続領域と電気的に接続され、第２の配線が、櫛歯の歯間
部に到達し、または歯間部を貫通するよう設けられた第
２のコンタクトホールを介して第２の被接続領域と電気
的に接続され、第１の配線のコンタクト部と第２の配線
のコンタクト部とが、ほぼ交互に一直線状に配置された
こと、を特徴とする。
【００１５】請求項３の半導体装置は、請求項２の半導
体装置において、第１の被接続領域が櫛歯状に形成さ
れ、第２の被接続領域が、第１の被接続領域とほぼ同一
平面に、第１の被接続領域と絶縁されて形成されるとと
もに、第１の被接続領域の歯間部に第２の被接続領域の
歯部が配置される櫛歯状に形成されたこと、を特徴とす
る。
体装置において、第１の被接続領域が櫛歯状に形成さ
れ、第２の被接続領域が、第１の被接続領域とほぼ同一
平面に、第１の被接続領域と絶縁されて形成されるとと
もに、第１の被接続領域の歯間部に第２の被接続領域の
歯部が配置される櫛歯状に形成されたこと、を特徴とす
る。
【００１６】請求項４の半導体装置は、請求項２の半導
体装置において、第２の被接続領域が、第１の被接続領
域の下に、絶縁層を介して形成されたこと、を特徴とす
る。
体装置において、第２の被接続領域が、第１の被接続領
域の下に、絶縁層を介して形成されたこと、を特徴とす
る。
【００１７】請求項５の半導体装置の配線方法は、半導
体または導体により構成された２以上の独立した被接続
領域と、各被接続領域とそれぞれ電気的に接続された配
線、とを有する半導体装置の配線方法であって、各配線
が、コンタクト部と、コンタクト部相互を連結するコン
タクト部より幅の狭い連結部とを有し、コンタクト部に
おいて被接続領域と電気的に接続するよう形成するとと
もに、１つの配線のコンタクト部と隣接する配線の連結
部とが隣接するよう形成したこと、を特徴とする。
体または導体により構成された２以上の独立した被接続
領域と、各被接続領域とそれぞれ電気的に接続された配
線、とを有する半導体装置の配線方法であって、各配線
が、コンタクト部と、コンタクト部相互を連結するコン
タクト部より幅の狭い連結部とを有し、コンタクト部に
おいて被接続領域と電気的に接続するよう形成するとと
もに、１つの配線のコンタクト部と隣接する配線の連結
部とが隣接するよう形成したこと、を特徴とする。
【００１８】
【作用】請求項１の半導体装置および請求項５の半導体
装置の配線方法は、各配線が、コンタクト部と、コンタ
クト部相互を連結するコンタクト部より幅の狭い連結部
とを有し、コンタクト部において被接続領域と電気的に
接続するよう形成するとともに、１つの配線のコンタク
ト部と隣接する配線の連結部とが隣接するよう形成した
ことを特徴とする。
装置の配線方法は、各配線が、コンタクト部と、コンタ
クト部相互を連結するコンタクト部より幅の狭い連結部
とを有し、コンタクト部において被接続領域と電気的に
接続するよう形成するとともに、１つの配線のコンタク
ト部と隣接する配線の連結部とが隣接するよう形成した
ことを特徴とする。
【００１９】したがって、１つの配線と隣接する配線と
において、コンタクト部相互が隣接する場合に比べ、配
線に要する幅が狭くてすむ。
において、コンタクト部相互が隣接する場合に比べ、配
線に要する幅が狭くてすむ。
【００２０】請求項２の半導体装置は、さらに、第１の
被接続領域が櫛歯を有する形状に形成され、第１の配線
のコンタクト部と第２の配線のコンタクト部とが、ほぼ
交互に一直線状に配置されたことを特徴とする。
被接続領域が櫛歯を有する形状に形成され、第１の配線
のコンタクト部と第２の配線のコンタクト部とが、ほぼ
交互に一直線状に配置されたことを特徴とする。
【００２１】したがって、第１の被接続領域と第２の被
接続領域とが、ともに直線状に形成され、第１の配線の
コンタクト部と第２の配線のコンタクト部とが、ちどり
状に配置される場合に比べ、配線に要する幅が狭くてす
む。
接続領域とが、ともに直線状に形成され、第１の配線の
コンタクト部と第２の配線のコンタクト部とが、ちどり
状に配置される場合に比べ、配線に要する幅が狭くてす
む。
【００２２】請求項３の半導体装置は、請求項２の半導
体装置において、第１の被接続領域が櫛歯状に形成さ
れ、第２の被接続領域が、第１の被接続領域とほぼ同一
平面に、第１の被接続領域の歯間部に第２の被接続領域
の歯部が配置される櫛歯状に形成されたことを特徴とす
る。
体装置において、第１の被接続領域が櫛歯状に形成さ
れ、第２の被接続領域が、第１の被接続領域とほぼ同一
平面に、第１の被接続領域の歯間部に第２の被接続領域
の歯部が配置される櫛歯状に形成されたことを特徴とす
る。
【００２３】したがって、第１の被接続領域と第２の被
接続領域とをほぼ同一平面に形成しなければならない場
合であっても、第１の配線と第２の配線とに要する幅を
狭くすることができる。
接続領域とをほぼ同一平面に形成しなければならない場
合であっても、第１の配線と第２の配線とに要する幅を
狭くすることができる。
【００２４】請求項４の半導体装置は、請求項２の半導
体装置において、第２の被接続領域が、第１の被接続領
域の下に、絶縁層を介して形成されたことを特徴とす
る。
体装置において、第２の被接続領域が、第１の被接続領
域の下に、絶縁層を介して形成されたことを特徴とす
る。
【００２５】したがって、第１の被接続領域と第２の被
接続領域とを２重構造に形成しなければならない場合で
あっても、第１の配線と第２の配線とに要する幅を狭く
することができる。
接続領域とを２重構造に形成しなければならない場合で
あっても、第１の配線と第２の配線とに要する幅を狭く
することができる。
【００２６】
【実施例】図２に、この発明の一実施例による半導体装
置であるＤ−ＭＯＳＦＥＴ５０の平面構成を示す。Ｄ−
ＭＯＳＦＥＴ５０の断面Ｐ１−Ｐ１の構造は、図１３と
同様である。Ｑ１部近傍を拡大した図を図１に示す。図
１における、断面Ｑ２−Ｑ２および断面Ｑ３−Ｑ３を図
３に示す。
置であるＤ−ＭＯＳＦＥＴ５０の平面構成を示す。Ｄ−
ＭＯＳＦＥＴ５０の断面Ｐ１−Ｐ１の構造は、図１３と
同様である。Ｑ１部近傍を拡大した図を図１に示す。図
１における、断面Ｑ２−Ｑ２および断面Ｑ３−Ｑ３を図
３に示す。
【００２７】図１に示すように、Ｄ−ＭＯＳＦＥＴ５０
の表面の外周近傍には、電気抵抗の小さいアルミニウム
により構成された第１の配線である外周ゲート配線５２
が配置されている。外周ゲート配線５２は、コンタクト
部５４と、コンタクト部５４相互を連結するコンタクト
部５４より幅の狭い連結部５６とを備えている。
の表面の外周近傍には、電気抵抗の小さいアルミニウム
により構成された第１の配線である外周ゲート配線５２
が配置されている。外周ゲート配線５２は、コンタクト
部５４と、コンタクト部５４相互を連結するコンタクト
部５４より幅の狭い連結部５６とを備えている。
【００２８】Ｄ−ＭＯＳＦＥＴ５０の表面の外周ゲート
配線５２の内側には、外周ゲート配線５２と絶縁され
て、アルミニウムにより構成された第２の配線であるソ
ース配線外周部５８が設けられている。ソース配線外周
部５８は、ソース配線１０（図２参照）の外周部分であ
り、コンタクト部６０と、コンタクト部６０相互を連結
するコンタクト部６０より幅の狭い連結部６２とを備え
ている。
配線５２の内側には、外周ゲート配線５２と絶縁され
て、アルミニウムにより構成された第２の配線であるソ
ース配線外周部５８が設けられている。ソース配線外周
部５８は、ソース配線１０（図２参照）の外周部分であ
り、コンタクト部６０と、コンタクト部６０相互を連結
するコンタクト部６０より幅の狭い連結部６２とを備え
ている。
【００２９】外周ゲート配線５２のコンタクト部５４
と、ソース配線外周部５８の連結部６２とが隣接し、外
周ゲート配線５２の連結部５６と、ソース配線外周部５
８のコンタクト部６０とが、相互に隣接するよう構成さ
れている。また、外周ゲート配線５２のコンタクト部５
４と、ソース配線外周部５８のコンタクト部６０とは、
交互に、ほぼ一直線状に配置されている。
と、ソース配線外周部５８の連結部６２とが隣接し、外
周ゲート配線５２の連結部５６と、ソース配線外周部５
８のコンタクト部６０とが、相互に隣接するよう構成さ
れている。また、外周ゲート配線５２のコンタクト部５
４と、ソース配線外周部５８のコンタクト部６０とは、
交互に、ほぼ一直線状に配置されている。
【００３０】図３Ｂに示すように、外周ゲート配線５２
の下には、絶縁層である層間膜６４を介して、第１の被
接続領域であるゲート外周部６６が配置されている。ゲ
ート外周部６６は、ポリシリコンで構成されたゲートＧ
（図１３参照）の外周部分であり、櫛歯状に形成されて
いる（図１参照）。
の下には、絶縁層である層間膜６４を介して、第１の被
接続領域であるゲート外周部６６が配置されている。ゲ
ート外周部６６は、ポリシリコンで構成されたゲートＧ
（図１３参照）の外周部分であり、櫛歯状に形成されて
いる（図１参照）。
【００３１】外周ゲート配線５２のコンタクト部５４
は、層間膜６４に設けられた第１のコンタクトホールで
ある外周ゲートコンタクトホール６８を介して、ゲート
外周部６６の櫛歯の歯部７０と接続されている。すなわ
ち、外周ゲート配線５２とゲート外周部６６とは、電気
的に接続されている。
は、層間膜６４に設けられた第１のコンタクトホールで
ある外周ゲートコンタクトホール６８を介して、ゲート
外周部６６の櫛歯の歯部７０と接続されている。すなわ
ち、外周ゲート配線５２とゲート外周部６６とは、電気
的に接続されている。
【００３２】図３Ａに示すように、ゲート外周部６６の
下には、絶縁層であるシリコン酸化膜７２を介して、第
２の被接続領域である外周拡散層７４が配置されてい
る。外周拡散層７４は、Ｐ導電型の拡散層であり、エピ
タキシャル成長層６の中に、帯状に形成されている（図
１参照）。
下には、絶縁層であるシリコン酸化膜７２を介して、第
２の被接続領域である外周拡散層７４が配置されてい
る。外周拡散層７４は、Ｐ導電型の拡散層であり、エピ
タキシャル成長層６の中に、帯状に形成されている（図
１参照）。
【００３３】ソース配線外周部５８のコンタクト部６０
は、ゲート外周部６６の櫛歯の歯間部７６に存する層間
膜６４およびシリコン酸化膜７２に設けられた第２のコ
ンタクトホールである外周ソースコンタクトホール７８
を介して、外周拡散層７４と接続されている。すなわ
ち、ソース配線外周部５８と外周拡散層７４とは、電気
的に接続されている。
は、ゲート外周部６６の櫛歯の歯間部７６に存する層間
膜６４およびシリコン酸化膜７２に設けられた第２のコ
ンタクトホールである外周ソースコンタクトホール７８
を介して、外周拡散層７４と接続されている。すなわ
ち、ソース配線外周部５８と外周拡散層７４とは、電気
的に接続されている。
【００３４】このように構成することにより、外周ゲー
ト配線５２とゲート外周部６６とのコンタクトおよびソ
ース配線外周部５８と外周拡散層７４とのコンタクトを
確保しつつ、外周ゲート配線５２およびソース配線外周
部５８の合計幅を小さくすることができる。すなわち、
外周ゲート配線５２およびソース配線外周部５８におい
て、コンタクト部５４、６０相互が隣接する場合に比
べ、配線に要する幅が狭くてすむ。
ト配線５２とゲート外周部６６とのコンタクトおよびソ
ース配線外周部５８と外周拡散層７４とのコンタクトを
確保しつつ、外周ゲート配線５２およびソース配線外周
部５８の合計幅を小さくすることができる。すなわち、
外周ゲート配線５２およびソース配線外周部５８におい
て、コンタクト部５４、６０相互が隣接する場合に比
べ、配線に要する幅が狭くてすむ。
【００３５】つぎに、Ｄ−ＭＯＳＦＥＴ５０の製造方法
を、図３から図８に基づいて説明する。なお、図３から
図８において、”Ａ図”は、図１における断面Ｑ２−Ｑ
２を表わし、”Ｂ図”は、断面Ｑ３−Ｑ３を表わす。ま
ず、図４に示すように、Ｎ伝導型の基板４の上にエピタ
キシャル成長層６を形成する。
を、図３から図８に基づいて説明する。なお、図３から
図８において、”Ａ図”は、図１における断面Ｑ２−Ｑ
２を表わし、”Ｂ図”は、断面Ｑ３−Ｑ３を表わす。ま
ず、図４に示すように、Ｎ伝導型の基板４の上にエピタ
キシャル成長層６を形成する。
【００３６】つぎに、図５に示すように、エピタキシャ
ル成長層６の上に熱酸化によりシリコン酸化膜７２を形
成する。シリコン酸化膜７２の一部を除去したのち、Ｐ
型不純物であるボロンを導入し、これを熱拡散させるこ
とにより、エピタキシャル成長層６内に、Ｐ伝導型の外
周拡散層７４を形成する。
ル成長層６の上に熱酸化によりシリコン酸化膜７２を形
成する。シリコン酸化膜７２の一部を除去したのち、Ｐ
型不純物であるボロンを導入し、これを熱拡散させるこ
とにより、エピタキシャル成長層６内に、Ｐ伝導型の外
周拡散層７４を形成する。
【００３７】つぎに、図６に示すように、シリコン酸化
膜７２の上にゲートＧ（ゲート外周部６６を含む）を形
成する。ゲートＧは、ポリシリコンをシリコン酸化膜７
２の上に堆積させたのち、所望の形状にパタニングする
ことにより行なう。
膜７２の上にゲートＧ（ゲート外周部６６を含む）を形
成する。ゲートＧは、ポリシリコンをシリコン酸化膜７
２の上に堆積させたのち、所望の形状にパタニングする
ことにより行なう。
【００３８】つぎに、図７に示すように、層間膜６４を
形成する。層間膜６４は、ＣＶＤ法により、ＰＳＧなど
をゲートＧまたはシリコン酸化膜７２の上に堆積させる
ことにより行なう。
形成する。層間膜６４は、ＣＶＤ法により、ＰＳＧなど
をゲートＧまたはシリコン酸化膜７２の上に堆積させる
ことにより行なう。
【００３９】つぎに、図８に示すように、外周ソースコ
ンタクトホール７８（図８Ａ）および外周ゲートコンタ
クトホール６８（図８Ｂ）を設ける。外周ソースコンタ
クトホール７８は、層間膜６４およびシリコン酸化膜７
２に、外周拡散層７４に到達する穴をあけることにより
行なう（図８Ａ）。外周ゲートコンタクトホール６８
は、層間膜６４に、ゲート外周部６６の櫛歯の歯部７０
（図１参照）に到達する穴をあけることにより行なう。
ンタクトホール７８（図８Ａ）および外周ゲートコンタ
クトホール６８（図８Ｂ）を設ける。外周ソースコンタ
クトホール７８は、層間膜６４およびシリコン酸化膜７
２に、外周拡散層７４に到達する穴をあけることにより
行なう（図８Ａ）。外周ゲートコンタクトホール６８
は、層間膜６４に、ゲート外周部６６の櫛歯の歯部７０
（図１参照）に到達する穴をあけることにより行なう。
【００４０】つぎに、図３に示すように、ソース配線１
０（ソース配線外周部５８を含む）、外周ゲート配線５
２、ゲート電極１８などを形成する（図２参照）。ソー
ス配線１０、外周ゲート配線５２、ゲート電極１８など
は、層間膜６４の上に、アルミニウム被膜をスパッタリ
ングにより形成し、これをパタニングすることにより行
なう。このようにして、Ｄ−ＭＯＳＦＥＴ５０が製造さ
れる。
０（ソース配線外周部５８を含む）、外周ゲート配線５
２、ゲート電極１８などを形成する（図２参照）。ソー
ス配線１０、外周ゲート配線５２、ゲート電極１８など
は、層間膜６４の上に、アルミニウム被膜をスパッタリ
ングにより形成し、これをパタニングすることにより行
なう。このようにして、Ｄ−ＭＯＳＦＥＴ５０が製造さ
れる。
【００４１】つぎに、図９に、この発明の他の実施例に
よる半導体装置であるＤ−ＭＯＳＦＥＴ８０の外周部近
傍の構成を示す。Ｄ−ＭＯＳＦＥＴ８０の外周部近傍以
外の部分は、上述のＤ−ＭＯＳＦＥＴ５０と同様の構造
である。図１に示すＤ−ＭＯＳＦＥＴ５０においては、
ゲート外周部６６の形状が、櫛歯の歯部７０と歯間部７
６が交互に配置された櫛歯状を呈するよう構成されてい
た。
よる半導体装置であるＤ−ＭＯＳＦＥＴ８０の外周部近
傍の構成を示す。Ｄ−ＭＯＳＦＥＴ８０の外周部近傍以
外の部分は、上述のＤ−ＭＯＳＦＥＴ５０と同様の構造
である。図１に示すＤ−ＭＯＳＦＥＴ５０においては、
ゲート外周部６６の形状が、櫛歯の歯部７０と歯間部７
６が交互に配置された櫛歯状を呈するよう構成されてい
た。
【００４２】しかし、図９に示すＤ−ＭＯＳＦＥＴ８０
においては、ゲート外周部８２の形状が、櫛歯の歯間部
を矩形状の閉空間としたはしご状を呈するよう構成され
ている。すなわち、はしごの横棒に該当する歯部８４
と、はしごの横棒と横棒との間の閉空間に該当する歯間
部８６とが、交互に配置されたはしご状を呈する。この
ように、ゲート外周部８２の形状は、櫛歯状のみなら
ず、一部に櫛歯を有する形状（例えば、はしご状）に形
成することもできる。
においては、ゲート外周部８２の形状が、櫛歯の歯間部
を矩形状の閉空間としたはしご状を呈するよう構成され
ている。すなわち、はしごの横棒に該当する歯部８４
と、はしごの横棒と横棒との間の閉空間に該当する歯間
部８６とが、交互に配置されたはしご状を呈する。この
ように、ゲート外周部８２の形状は、櫛歯状のみなら
ず、一部に櫛歯を有する形状（例えば、はしご状）に形
成することもできる。
【００４３】つぎに、図１０に、この発明のさらに他の
実施例による半導体装置９０の外周部近傍の構成を示
す。前述の図１に示すＤ−ＭＯＳＦＥＴ５０および図９
に示すＤ−ＭＯＳＦＥＴ８０においては、第２の被接続
領域である外周拡散層７４は、シリコン酸化膜７２を介
して、第１の被接続領域であるゲート外周部６６または
８２の下に配置されていた。
実施例による半導体装置９０の外周部近傍の構成を示
す。前述の図１に示すＤ−ＭＯＳＦＥＴ５０および図９
に示すＤ−ＭＯＳＦＥＴ８０においては、第２の被接続
領域である外周拡散層７４は、シリコン酸化膜７２を介
して、第１の被接続領域であるゲート外周部６６または
８２の下に配置されていた。
【００４４】しかし、図１０に示す半導体装置９０にお
いては、第２の被接続領域９２は、櫛歯状に形成された
第１の被接続領域９４とほぼ同一平面に、第１の被接続
領域９４と絶縁されて形成されている。また、第２の被
接続領域９２は、第１の被接続領域９４の歯間部９８
に、第２の被接続領域９２の歯部９６が配置される櫛歯
状に形成されている。このように、第１の被接続領域９
４と第２の被接続領域９２とが同一平面に存する場合に
も、この発明を適用することができる。
いては、第２の被接続領域９２は、櫛歯状に形成された
第１の被接続領域９４とほぼ同一平面に、第１の被接続
領域９４と絶縁されて形成されている。また、第２の被
接続領域９２は、第１の被接続領域９４の歯間部９８
に、第２の被接続領域９２の歯部９６が配置される櫛歯
状に形成されている。このように、第１の被接続領域９
４と第２の被接続領域９２とが同一平面に存する場合に
も、この発明を適用することができる。
【００４５】つぎに、図１１に、この発明のさらに他の
実施例による半導体装置１００の外周部近傍の構成を示
す。前述の図１に示すＤ−ＭＯＳＦＥＴ５０、図９に示
すＤ−ＭＯＳＦＥＴ８０および図１０に示す半導体装置
９０においては、第１の配線のコンタクト部である外周
ゲート配線５２のコンタクト部５４等と、第２の配線の
コンタクト部であるソース配線外周部５８のコンタクト
部６０等とは、交互に、ほぼ一直線状に配置されてい
た。
実施例による半導体装置１００の外周部近傍の構成を示
す。前述の図１に示すＤ−ＭＯＳＦＥＴ５０、図９に示
すＤ−ＭＯＳＦＥＴ８０および図１０に示す半導体装置
９０においては、第１の配線のコンタクト部である外周
ゲート配線５２のコンタクト部５４等と、第２の配線の
コンタクト部であるソース配線外周部５８のコンタクト
部６０等とは、交互に、ほぼ一直線状に配置されてい
た。
【００４６】しかし、図１１に示す半導体装置１００に
おいては、第１の配線のコンタクト部１０２と、第２の
配線のコンタクト部１０４とは、交互に、ほぼ、ちどり
状に配置されている。このように構成すれば、第１の被
接続領域１０６や第２の被接続領域１０８を、２層構造
や櫛歯構造など複雑な構造にするまでもなく、配線に要
するスペースを小さくすることができる。
おいては、第１の配線のコンタクト部１０２と、第２の
配線のコンタクト部１０４とは、交互に、ほぼ、ちどり
状に配置されている。このように構成すれば、第１の被
接続領域１０６や第２の被接続領域１０８を、２層構造
や櫛歯構造など複雑な構造にするまでもなく、配線に要
するスペースを小さくすることができる。
【００４７】なお、上述の各実施例においては、２つの
独立した被接続領域に対応して設けられた２つの配線に
ついて、この発明を適用する場合を例に説明したが、こ
の発明は、３つ以上の独立した被接続領域に対応して設
けられた３つ以上の配線についても適用することができ
る。
独立した被接続領域に対応して設けられた２つの配線に
ついて、この発明を適用する場合を例に説明したが、こ
の発明は、３つ以上の独立した被接続領域に対応して設
けられた３つ以上の配線についても適用することができ
る。
【００４８】
【発明の効果】請求項１の半導体装置および請求項５の
半導体装置の配線方法は、各配線が、コンタクト部と、
コンタクト部相互を連結するコンタクト部より幅の狭い
連結部とを有し、コンタクト部において被接続領域と電
気的に接続するよう形成するとともに、１つの配線のコ
ンタクト部と隣接する配線の連結部とが隣接するよう形
成したことを特徴とする。
半導体装置の配線方法は、各配線が、コンタクト部と、
コンタクト部相互を連結するコンタクト部より幅の狭い
連結部とを有し、コンタクト部において被接続領域と電
気的に接続するよう形成するとともに、１つの配線のコ
ンタクト部と隣接する配線の連結部とが隣接するよう形
成したことを特徴とする。
【００４９】したがって、１つの配線と隣接する配線と
において、コンタクト部相互が隣接する場合に比べ、配
線に要する幅が狭くてすむ。すなわち、半導体装置の配
線スペースを小さくすることができる。
において、コンタクト部相互が隣接する場合に比べ、配
線に要する幅が狭くてすむ。すなわち、半導体装置の配
線スペースを小さくすることができる。
【００５０】請求項２の半導体装置は、さらに、第１の
被接続領域が櫛歯を有する形状に形成され、第１の配線
のコンタクト部と第２の配線のコンタクト部とが、ほぼ
交互に一直線状に配置されたことを特徴とする。
被接続領域が櫛歯を有する形状に形成され、第１の配線
のコンタクト部と第２の配線のコンタクト部とが、ほぼ
交互に一直線状に配置されたことを特徴とする。
【００５１】したがって、第１の被接続領域と第２の被
接続領域とが、ともに直線状に形成され、第１の配線の
コンタクト部と第２の配線のコンタクト部とが、ちどり
状に配置される場合に比べ、配線に要する幅が狭くてす
む。すなわち、半導体装置の配線スペースを、より小さ
くすることができる。
接続領域とが、ともに直線状に形成され、第１の配線の
コンタクト部と第２の配線のコンタクト部とが、ちどり
状に配置される場合に比べ、配線に要する幅が狭くてす
む。すなわち、半導体装置の配線スペースを、より小さ
くすることができる。
【００５２】請求項３の半導体装置は、請求項２の半導
体装置において、第１の被接続領域が櫛歯状に形成さ
れ、第２の被接続領域が、第１の被接続領域とほぼ同一
平面に、第１の被接続領域の歯間部に第２の被接続領域
の歯部が配置される櫛歯状に形成されたことを特徴とす
る。
体装置において、第１の被接続領域が櫛歯状に形成さ
れ、第２の被接続領域が、第１の被接続領域とほぼ同一
平面に、第１の被接続領域の歯間部に第２の被接続領域
の歯部が配置される櫛歯状に形成されたことを特徴とす
る。
【００５３】したがって、第１の被接続領域と第２の被
接続領域とをほぼ同一平面に形成しなければならない場
合であっても、第１の配線と第２の配線とに要する幅を
狭くすることができる。すなわち、半導体装置の配線ス
ペースを、より小さくすることができる。
接続領域とをほぼ同一平面に形成しなければならない場
合であっても、第１の配線と第２の配線とに要する幅を
狭くすることができる。すなわち、半導体装置の配線ス
ペースを、より小さくすることができる。
【００５４】請求項４の半導体装置は、請求項２の半導
体装置において、第２の被接続領域が、第１の被接続領
域の下に、絶縁層を介して形成されたことを特徴とす
る。
体装置において、第２の被接続領域が、第１の被接続領
域の下に、絶縁層を介して形成されたことを特徴とす
る。
【００５５】したがって、第１の被接続領域と第２の被
接続領域とを２重構造に形成しなければならない場合で
あっても、第１の配線と第２の配線とに要する幅を狭く
することができる。すなわち、半導体装置の配線スペー
スを、より小さくすることができる。
接続領域とを２重構造に形成しなければならない場合で
あっても、第１の配線と第２の配線とに要する幅を狭く
することができる。すなわち、半導体装置の配線スペー
スを、より小さくすることができる。
【図１】この発明の一実施例によるＤ−ＭＯＳＦＥＴ
の、外周部近傍を拡大した平面図である。
の、外周部近傍を拡大した平面図である。
【図２】この発明の一実施例によるＤ−ＭＯＳＦＥＴ
の、平面図である。
の、平面図である。
【図３】図１における断面Ｑ２−Ｑ２および断面Ｑ３−
Ｑ３を示す図面である。
Ｑ３を示す図面である。
【図４】各製造工程における、図１の断面Ｑ２−Ｑ２お
よび断面Ｑ３−Ｑ３の状態を示す図面である。
よび断面Ｑ３−Ｑ３の状態を示す図面である。
【図５】各製造工程における、図１の断面Ｑ２−Ｑ２お
よび断面Ｑ３−Ｑ３の状態を示す図面である。
よび断面Ｑ３−Ｑ３の状態を示す図面である。
【図６】各製造工程における、図１の断面Ｑ２−Ｑ２お
よび断面Ｑ３−Ｑ３の状態を示す図面である。
よび断面Ｑ３−Ｑ３の状態を示す図面である。
【図７】各製造工程における、図１の断面Ｑ２−Ｑ２お
よび断面Ｑ３−Ｑ３の状態を示す図面である。
よび断面Ｑ３−Ｑ３の状態を示す図面である。
【図８】各製造工程における、図１の断面Ｑ２−Ｑ２お
よび断面Ｑ３−Ｑ３の状態を示す図面である。
よび断面Ｑ３−Ｑ３の状態を示す図面である。
【図９】この発明の他の実施例によるＤ−ＭＯＳＦＥＴ
の外周部近傍を拡大した図面である。
の外周部近傍を拡大した図面である。
【図１０】この発明のさらに他の実施例による半導体装
置の外周部近傍を拡大した図面である。
置の外周部近傍を拡大した図面である。
【図１１】この発明のさらに他の実施例による半導体装
置の外周部近傍を拡大した図面である。
置の外周部近傍を拡大した図面である。
【図１２】従来のＤ−ＭＯＳＦＥＴの、平面図である。
【図１３】従来のＤ−ＭＯＳＦＥＴの、断面Ｐ１−Ｐ１
を示す図面である。
を示す図面である。
【図１４】従来のＤ−ＭＯＳＦＥＴの外周部近傍を拡大
した図面である。
した図面である。
５２・・・・・外周ゲート配線 ５４・・・・・外周ゲート配線のコンタクト部 ５６・・・・・外周ゲート配線の連結部 ５８・・・・・ソース配線外周部 ６０・・・・・ソース配線外周部のコンタクト部 ６２・・・・・ソース配線外周部の連結部 ６６・・・・・ゲート外周部 ７４・・・・・外周拡散層
Claims (5)
- 【請求項１】半導体または導体により構成された、２以
上の独立した被接続領域、 被接続領域の上に形成された絶縁層、 絶縁層の上に各被接続領域に対応してそれぞれ独立して
形成され、絶縁層に設けられたコンタクトホールを介し
て、各被接続領域とそれぞれ電気的に接続された配線、 を有する半導体装置であって、 各配線が、コンタクトホールの上に設けられたコンタク
ト部と、コンタクト部相互を連結するコンタクト部より
幅の狭い連結部とを有するよう形成し、 １つの配線のコンタクト部と隣接する配線の連結部とが
隣接するよう形成したこと、 を特徴とする半導体装置。 - 【請求項２】請求項１の半導体装置において、 第１の被接続領域が櫛歯を有する形状に形成され、 第１の配線が、櫛歯の歯部に到達するよう設けられた第
１のコンタクトホールを介して第１の被接続領域と電気
的に接続され、 第２の配線が、櫛歯の歯間部に到達し、または歯間部を
貫通するよう設けられた第２のコンタクトホールを介し
て第２の被接続領域と電気的に接続され、 第１の配線のコンタクト部と第２の配線のコンタクト部
とが、ほぼ交互に一直線状に配置されたこと、 を特徴とするもの。 - 【請求項３】請求項２の半導体装置において、 第１の被接続領域が櫛歯状に形成され、 第２の被接続領域が、第１の被接続領域とほぼ同一平面
に、第１の被接続領域と絶縁されて形成されるととも
に、第１の被接続領域の歯間部に第２の被接続領域の歯
部が配置される櫛歯状に形成されたこと、 を特徴とするもの。 - 【請求項４】請求項２の半導体装置において、 第２の被接続領域が、第１の被接続領域の下に、絶縁層
を介して形成されたこと、 を特徴とするもの。 - 【請求項５】半導体または導体により構成された２以上
の独立した被接続領域と、各被接続領域とそれぞれ電気
的に接続された配線、とを有する半導体装置の配線方法
であって、 各配線が、コンタクト部と、コンタクト部相互を連結す
るコンタクト部より幅の狭い連結部とを有し、コンタク
ト部において被接続領域と電気的に接続するよう形成す
るとともに、 １つの配線のコンタクト部と隣接する配線の連結部とが
隣接するよう形成したこと、 を特徴とする半導体装置の配線方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163321A JPH0917863A (ja) | 1995-06-29 | 1995-06-29 | 半導体装置および半導体装置の配線方法 |
| US08/672,978 US5977587A (en) | 1995-06-29 | 1996-07-01 | Semiconductor device and a method for wiring of a semiconductor device |
| US09/373,283 US6150254A (en) | 1995-06-29 | 1999-08-12 | Method for wiring of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163321A JPH0917863A (ja) | 1995-06-29 | 1995-06-29 | 半導体装置および半導体装置の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917863A true JPH0917863A (ja) | 1997-01-17 |
Family
ID=15771627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7163321A Pending JPH0917863A (ja) | 1995-06-29 | 1995-06-29 | 半導体装置および半導体装置の配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5977587A (ja) |
| JP (1) | JPH0917863A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299631A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 表示装置及びその製造方法 |
| JP2014103169A (ja) * | 2012-11-16 | 2014-06-05 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| WO2015049923A1 (ja) * | 2013-10-04 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8561004B2 (en) * | 2010-02-04 | 2013-10-15 | Advanced Micro Devices, Inc. | Ring power gating with distributed currents using non-linear contact placements |
| ITMI20111216A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita? |
| ITMI20111213A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune |
| ITMI20111208A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Sistema con dissipatore di calore stabilizzato |
| US8723311B2 (en) | 2011-06-30 | 2014-05-13 | Stmicroelectronics S.R.L. | Half-bridge electronic device with common heat sink on mounting surface |
| ITMI20111218A1 (it) * | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo di potenza ad elevata velocita? di commutazione |
| ITMI20111217A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Sistema contenitore/dissipatore per componente elettronico |
| ITMI20111214A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo di potenza a spessore ridotto |
| ITMI20111219A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Sistema con dissipatore di calore condiviso |
| JP5742627B2 (ja) | 2011-09-26 | 2015-07-01 | 住友電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| US11145743B2 (en) | 2019-04-29 | 2021-10-12 | International Business Machines Corporation | Transistor device having a comb-shaped channel region to increase the effective gate width |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4045811A (en) * | 1975-08-04 | 1977-08-30 | Rca Corporation | Semiconductor integrated circuit device including an array of insulated gate field effect transistors |
| KR100212098B1 (ko) * | 1987-09-19 | 1999-08-02 | 가나이 쓰도무 | 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법 |
| JPH02234085A (ja) * | 1989-03-08 | 1990-09-17 | Mitsubishi Electric Corp | 半導体装置 |
| JP2585140B2 (ja) * | 1989-11-14 | 1997-02-26 | 三菱電機株式会社 | 半導体装置の配線接触構造 |
| JP2545154B2 (ja) * | 1990-06-04 | 1996-10-16 | 松下電器産業株式会社 | コンタクト構造の形成方法 |
| DE4232621C1 (de) * | 1992-09-29 | 1994-03-10 | Siemens Ag | Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur |
| DE4335298C1 (de) * | 1993-10-15 | 1995-03-23 | Siemens Ag | Schaltungsstruktur mit mindestens einem bipolaren Leistungsbauelement und Verfahren zu deren Betrieb |
| JP3355817B2 (ja) * | 1994-10-20 | 2002-12-09 | 株式会社デンソー | 半導体装置 |
| JP3593371B2 (ja) * | 1994-12-27 | 2004-11-24 | 株式会社ルネサステクノロジ | 絶縁ゲート半導体装置 |
| JP2637937B2 (ja) * | 1995-01-30 | 1997-08-06 | 関西日本電気株式会社 | 電界効果トランジスタの製造方法 |
| JPH0955471A (ja) * | 1995-08-10 | 1997-02-25 | Denso Corp | サージ保護回路 |
| US5631484A (en) * | 1995-12-26 | 1997-05-20 | Motorola, Inc. | Method of manufacturing a semiconductor device and termination structure |
-
1995
- 1995-06-29 JP JP7163321A patent/JPH0917863A/ja active Pending
-
1996
- 1996-07-01 US US08/672,978 patent/US5977587A/en not_active Expired - Lifetime
-
1999
- 1999-08-12 US US09/373,283 patent/US6150254A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299631A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 表示装置及びその製造方法 |
| KR100861519B1 (ko) * | 2001-03-30 | 2008-10-02 | 샤프 가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| JP2014103169A (ja) * | 2012-11-16 | 2014-06-05 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| WO2015049923A1 (ja) * | 2013-10-04 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2015076414A (ja) * | 2013-10-04 | 2015-04-20 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US9543429B2 (en) | 2013-10-04 | 2017-01-10 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6150254A (en) | 2000-11-21 |
| US5977587A (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0729647B1 (en) | Diamond shaped gate mesh for cellular mos transistor array | |
| KR100291811B1 (ko) | 감소된게이트저항을갖는멀티-핑거모스트랜지스터 | |
| JP2842871B2 (ja) | パワーｍｏｓトランジスタ構造 | |
| JPH0917863A (ja) | 半導体装置および半導体装置の配線方法 | |
| US5633525A (en) | Lateral field effect transistor | |
| CN101512773A (zh) | 以密闭式晶胞结构增加信道密度的次微米平面半导体功率器件 | |
| US5905294A (en) | High rated voltage semiconductor device with floating diffusion regions | |
| US6605841B2 (en) | Method for producing an electrode by means of a field effect controllable semiconductor component and field-effect-controllable semiconductor component | |
| CN103222058A (zh) | 垂直扩散金属氧化物半导体场效晶体管及其制作方法 | |
| JPH04165678A (ja) | メッシュゲート型ｍｏｓトランジスタ | |
| KR100326693B1 (ko) | 전력금속산화막반도체(mos)트랜지스터 | |
| JP3448138B2 (ja) | 半導体装置の製造方法 | |
| JPS63262873A (ja) | 半導体装置 | |
| JP2723868B2 (ja) | 半導体装置 | |
| JP4576805B2 (ja) | 絶縁ゲート型半導体素子及びその製造方法 | |
| KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
| JP3885844B2 (ja) | 半導体装置 | |
| JP3497017B2 (ja) | 半導体装置および半導体装置の保護方法 | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| JP2001189429A (ja) | 半導体装置およびその製造方法並びに半導体集積回路装置 | |
| KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 | |
| US6893923B2 (en) | Reduced mask count process for manufacture of mosgated device | |
| JP3204376B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH04107870A (ja) | 半導体装置 | |
| JP3391715B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050725 |