JPH0917953A - 半導体装置の保護装置 - Google Patents

半導体装置の保護装置

Info

Publication number
JPH0917953A
JPH0917953A JP16744495A JP16744495A JPH0917953A JP H0917953 A JPH0917953 A JP H0917953A JP 16744495 A JP16744495 A JP 16744495A JP 16744495 A JP16744495 A JP 16744495A JP H0917953 A JPH0917953 A JP H0917953A
Authority
JP
Japan
Prior art keywords
diffusion layer
low
concentration diffusion
semiconductor substrate
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16744495A
Other languages
English (en)
Inventor
Minoru Ota
太田  実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP16744495A priority Critical patent/JPH0917953A/ja
Publication of JPH0917953A publication Critical patent/JPH0917953A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【構成】 パッド8の下部に第2の低濃度拡散層40を
設け、この第2の低濃度拡散層40と第1の低濃度拡散
層30とを離間して設ける。第1の低濃度拡散層30内
に第2の拡散層16を設ける。これと離間して第1の拡
散抵抗4を設け、この第1の拡散抵抗4から離間して第
1の拡散層6を設ける。パッド8と接続する第2の金属
配線18は第2の低濃度拡散層40と第1の低濃度拡散
層30との間にこれらの一部を覆うように設ける。 【効果】 通常の電圧範囲の信号がパッドに印加した場
合は寄生容量が小さく、負の極性の静電気による異常電
圧がパッドに印加した場合のみ、寄生容量が増大し、静
電気のエネルギーを吸収する。これにより、保護装置自
身と内部回路の破壊を防ぐことが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のパッドに
印加する静電気等の高い電圧から半導体装置を保護する
保護装置に関する。
【0002】
【従来の技術】一般的に静電気等の高い電圧から半導体
装置の内部回路を保護するために、保護装置を用いてい
る。
【0003】図7は一般的なパッドと保護装置と内部回
路とを備える入力回路の一例を示す回路図である。図7
の回路図を用いて入力回路の回路構成を説明する。
【0004】パッド8は、保護装置7を構成する保護ダ
イオード5aのアノード端子と、保護装置を構成する第
1の拡散抵抗4の一方の端子とに接続し、保護装置7を
構成する第1の拡散抵抗4の他方の端子は、保護装置7
を構成する保護ダイオード5nのアノード端子と、内部
回路3を構成するPチャネルトランジスタ1のゲート
と、内部回路3を構成するNチャネルトランジスタ2の
ゲートとに接続している。
【0005】また第1の電源9は、内部回路3を構成す
るPチャネルトランジスタ1の一方の端子と、保護装置
7を構成する保護ダイオード5a・・・5nのカソード
端子とに接続し、第2の電源10は、内部回路3を構成
するNチャネルトランジスタ2の一方の端子に接続して
いる。
【0006】さらに内部回路3を構成するPチャネルト
ランジスタ1の他方の端子は、内部回路3を構成するN
チャネルトランジスタ2の他方の端子に接続している。
【0007】図8は図7に示す従来例の保護装置7のパ
ターンレイアウトの様子を示す平面図であり、また図9
は図8に示す切断線C−C部の断面の様子を示す断面図
である。図8と図9とを用いて従来の保護装置の構成を
説明する。
【0008】図8に示す保護装置は、図9に示すN型の
半導体基板60にN型の半導体基板60と異なる導電性
の不純物の領域を形成するP型の第1の拡散抵抗4と、
N型の半導体基板60と同じ導電性の不純物でP型の第
1の拡散抵抗4から離間してP型の第1の拡散抵抗4の
周囲に形成するN型の第1の拡散層6とで構成する。
【0009】以上の構成により、P型の第1の拡散抵抗
4とN型の半導体基板60とで、図7に示すPN接合の
保護ダイオード5a・・・5nを形成する。
【0010】つぎに、図8に示す従来例の保護装置の各
構成要素の接続状態を説明する。パッド8は第2の金属
配線18に接続し、また第2の金属配線18は図9に示
す絶縁膜59をエッチングする第2のコンタクトホール
22を介してP型の第1の拡散抵抗4の一方の端子に接
続している。
【0011】またP型の第1の拡散抵抗4の他方の端子
は、図9に示す絶縁膜59をエッチングする第3のコン
タクトホール32を介して第3の金属配線28に接続
し、第3の金属配線28は、図7に示す内部回路3を構
成するPチャネルトランジスタ1のゲートと内部回路3
を構成するNチャネルトランジスタ2のゲートとに接続
している。
【0012】さらに図7に示す第1の電源9に対応する
第1の金属配線19は、図9に示す絶縁膜59をエッチ
ングする第1のコンタクトホール12を介してN型の第
1の拡散層6に接続している。
【0013】数KVから十数KVの電圧からなる静電気
は正負の極性を持っており、保護装置はこの静電気から
内部回路を保護する必要がある。つぎに図8と図9とを
用いて従来例の保護装置の動作を説明する。
【0014】まず正の極性の静電気がパッド8に印加す
ると、正の静電気はパッド8から第2の金属配線18を
通ってP型の第1の拡散抵抗4に到達する。
【0015】保護装置は、P型の第1の拡散抵抗4と図
9に示すN型の半導体基板60とで保護ダイオード5a
・・・5nを形成しているため、正の極性の静電気がパ
ッド8に印加すると、順方向動作を行ない図9に示すN
型の半導体基板60に電流が流れ、その電流はN型の第
1の拡散層6を通り第1の金属配線19に流れる。
【0016】したがって、保護ダイオード5a・・・5
nは順方向のしきい値電圧値でクランプするために、図
7に示す内部回路3にはこの順方向のしきい値電圧以上
の電圧は加わらない。
【0017】一方、負の極性の静電気がパッド8に印加
すると、負の静電気はパッド8から第2の金属配線18
を通ってP型の第1の拡散抵抗4に到達する。
【0018】しかし、正の極性の静電気のように保護ダ
イオード5a・・・5nを通して順方向の電流は流れ
ず、P型の第1の拡散抵抗4とN型の半導体基板60と
のPN接合のブレークダウン電圧をこえるところで電流
が流れ、内部回路を保護する。
【0019】また、パッド8と図7に示す内部回路3と
の間に直列に挿入するP型の第1の拡散抵抗4は、抵抗
素子としての機能を持ち、第3の金属配線28にあらわ
れる電圧、すなわち図7に示す内部回路3にかかる電圧
を下げる役割を持っている。
【0020】
【発明が解決しようとする課題】図10は従来例の保護
装置における寄生容量を示す等価回路図である。ところ
で、図8と図9とに示す回路構成には図10に示す寄生
容量C1、C2が寄生的に接続している。
【0021】寄生容量C1はパッド8の寄生容量であ
る。すなわち、図9に示すパッド8を一方の電極とし、
N型の半導体基板60を他方の電極とする、フィールド
酸化膜58と絶縁膜59との絶縁層容量である。
【0022】寄生容量C2は保護装置7の寄生容量であ
る。すなわち、P型の第1の拡散抵抗4を一方の電極と
し、N型の半導体基板60を他方の電極とする、PN接
合容量である。
【0023】静電気等の高い電圧から半導体装置の内部
回路を保護する能力である静電気破壊耐量は、一般に保
護装置の容量に関係しており、この保護装置の容量が大
きいほど静電気破壊耐量は大きくなる。
【0024】これは、外部から半導体装置に印加する静
電気のエネルギーの一部がこの容量に吸収されるためと
考えている。
【0025】具体的な一例としては、図8と図9とに示
すP型の第1の拡散抵抗4の面積を大きくすると、P型
の第1の拡散抵抗4とN型の半導体基板60との間のP
N接合の面積が増加するから寄生容量C2が大きくな
り、静電気破壊耐量も大きくなる。
【0026】しかしながら、半導体装置の入力回路の容
量が大きいほど、半導体装置の回路動作速度が低下して
しまう。半導体装置の設計者は、半導体装置の回路動作
速度と静電気破壊耐量とが相反する関係になることに傾
注して回路設計を行わなければならず、設計上の制約が
大きくなる。また、高速動作を要求する半導体装置に対
応できないという根本的な問題もある。
【0027】保護装置7の寄生容量を小さくする方法と
しては、P型の第1の拡散抵抗4とN型の半導体基板6
0との間のPN接合の面積、すなわち保護ダイオードの
面積を小さくすることが最も効果的であるが、静電気破
壊耐量を極端に低下させる可能性があるので好ましくな
い。
【0028】そこで、パッド8の寄生容量を小さくする
方法が考えられる。図11は従来例の保護装置のもう一
つの例である。図11を用いて説明する。図11は図9
に示す断面の構造に、パッド8の下部のN型の半導体基
板60の表面にN型の半導体基板60と異なる導電性の
不純物の領域を形成するP型の第2の低濃度拡散層40
を設けるものである。
【0029】このP型の第2の低濃度拡散層40は電気
的にフローティングなものである。
【0030】図12は従来例の保護装置における寄生容
量を示す等価回路図である。図11に示す回路構成には
図12に示す寄生容量C1、C2、C3が寄生的に接続
している。
【0031】寄生容量C1、C2は図10に示す従来例
の等価回路と同一な構成であるから説明を省略する。寄
生容量C3はP型の第2の低濃度拡散層40を設けるこ
とにより発生するパッド8の寄生容量である。すなわ
ち、フィールド酸化膜58と絶縁膜59との絶縁層を一
方の電極とし、N型の半導体基板60を他方の電極とす
る、P型の第2の低濃度拡散層40とN型の半導体基板
60とのPN接合容量である。
【0032】図12に示すように寄生容量C1とC3と
が直列に接続するため、寄生容量C1、C3の合成容量
Cpは次式で表される。 Cp=(C1×C3)/(C1+C3) この式で表されるようにパッド8の寄生容量は小さくな
る。このことにより、図9に示す構成より図11に示す
構成の方が半導体装置の回路動作速度は向上することが
わかる。
【0033】しかしながら、半導体装置の入力回路の容
量はパッド8の容量と保護装置7の容量との合成容量で
あるから、このどちらの容量が小さくなっても静電気破
壊耐量が低下してしまうという問題がある。
【0034】以上の説明で明らかなように、半導体装置
の入力回路の容量を小さくすることによる半導体装置の
回路動作速度の向上と、半導体装置の入力回路の容量を
大きくすることによる静電気破壊耐量の向上とは両立し
得ないといった課題がある。
【0035】これら課題を解決するため、本発明の目的
は、通常の回路動作電圧で半導体装置が動作していると
きは、半導体装置の入力回路の容量は小さく、静電気等
による高い電圧がパッドに印加した場合のみ半導体装置
の入力回路の容量は大きくする。
【0036】これによって、半導体装置の回路動作速度
を低下することなく静電気破壊耐量が向上する半導体装
置の保護装置を提供するものである。
【0037】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の保護装置は、半導体基板と、
半導体基板に半導体基板と異なる導電性の不純物の領域
を形成する第2の低濃度拡散層と、第2の低濃度拡散層
と離間して設ける半導体基板と異なる導電性の不純物の
領域を形成する第1の低濃度拡散層と、第1の低濃度拡
散層内に設ける第1の低濃度拡散層と同じ導電性の不純
物の領域を形成する第2の拡散層と、半導体基板に第1
の低濃度拡散層と離間して設ける半導体基板と異なる導
電性の不純物の領域を形成する第1の拡散抵抗と、半導
体基板と同じ導電性の不純物で第1の拡散抵抗から離間
して形成する第1の拡散層とを有し、第2の低濃度拡散
層はパッドの下部に設け、第1の拡散層は第1のコンタ
クトホールを介して第1の金属配線に接続し、第1の拡
散抵抗の一方の端子は第2のコンタクトホールを介して
パッドに接続する第2の金属配線に接続し、第2の拡散
層は第4のコンタクトホールを介して第4の金属配線に
接続し、第2の金属配線は第2の低濃度拡散層と第1の
低濃度拡散層との一部を覆うように設けることを特徴と
する。
【0038】
【作用】パッドの下部の半導体基板の表面に半導体基板
と異なる導電性でかつ電気的にフローティングな第2の
低濃度拡散層を設ける。この第2の低濃度拡散層と離間
して第1の低濃度拡散層内に設ける第2の拡散層を設け
る。第2の電源に接続する第4の金属配線は、第4のコ
ンタクトホールを介して第2の拡散層に接続する。第2
の低濃度拡散層と第1の低濃度拡散層との間にパッドと
接続する第2の金属配線を設ける構造とする。
【0039】負の極性の静電気がパッドに印加すると、
第2の金属配線で覆うフィールド酸化膜の下の半導体基
板に反転層が形成し、第2の低濃度拡散層と第1の低濃
度拡散層とが電気的に接続し、パッドの寄生容量が大き
くなる。これによって、保護装置自身と内部回路との破
壊を防ぐことが可能となる。
【0040】
【実施例】図1は本発明の第1の実施例を表す保護端子
と保護ダイオードとからなる保護装置のパターンレイア
ウトの様子を示す平面図であり、また図2は図1に示す
切断線A−A部の断面の様子を示す断面図である。図7
はパッドと保護装置と内部回路とを備える入力回路の一
例を示す回路図である。図1と図2と図7とを用いて本
発明の保護装置の構成を説明する。
【0041】まず、保護ダイオードの構成を説明する。
図1と図7とに示す保護装置を構成する保護ダイオード
は、図2に示すN型の半導体基板60にN型の半導体基
板60と異なる導電性の不純物の領域を形成するP型の
第1の拡散抵抗4と、N型の半導体基板60と同じ導電
性の不純物でP型の第1の拡散抵抗4から離間してP型
の第1の拡散抵抗4の周囲に形成するN型の第1の拡散
層6とで構成している。
【0042】以上の構成によりP型の第1の拡散抵抗4
とN型の半導体基板60とでPN接合の保護ダイオード
5a・・・5nを形成する。
【0043】つぎに、保護端子の構成を説明する。パッ
ド8の下部のN型の半導体基板60にN型の半導体基板
60と異なる導電性の不純物の領域を形成するP型の第
2の低濃度拡散層40と、P型の第2の低濃度拡散層4
0と同じ導電性の不純物の領域を形成するP型の第1の
低濃度拡散層30をP型の第2の低濃度拡散層40から
離間して並行に設ける。
【0044】P型の第1の低濃度拡散層30内にはP型
の第1の低濃度拡散層30と同じ導電性の不純物の領域
を形成するP型の第2の拡散層16を設ける。
【0045】以上の構成により保護端子を形成すること
になる。保護端子と保護ダイオードとで本発明の保護装
置を構成する。つぎに図1と図2とに示す各構成要素の
接続状態を説明する。
【0046】パッド8は第2の金属配線18に接続し、
第2の金属配線18は図2に示す絶縁膜59をエッチン
グする第2のコンタクトホール22を介してP型の第1
の拡散抵抗4の一方の端子に接続する。また、第2の金
属配線18はP型の第2の低濃度拡散層40とP型の第
1の低濃度拡散層30との間に、P型の第2の低濃度拡
散層40の一部とP型の第1の低濃度拡散層30の一部
を覆うように設ける。
【0047】また、P型の第1の拡散抵抗4の他方の端
子は、図2に示す絶縁膜59をエッチングする第3のコ
ンタクトホール32を介して第3の金属配線28に接続
し、第3の金属配線28は図7に示す内部回路3に接続
する。
【0048】図7に示す第1の電源9に接続する第1の
金属配線19は、図2に示す絶縁膜59をエッチングす
る第1のコンタクトホール12を介してN型の第1の拡
散層6に接続する。
【0049】図7に示す第2の電源10に接続する第4
の金属配線20は、図2に示す絶縁膜59をエッチング
する第4のコンタクトホール42を介してP型の第2の
拡散層16に接続する。
【0050】図12は保護装置における寄生容量を示す
等価回路図である。以上の構成により本発明の保護装置
には図12に示すように、寄生容量C1、C2、C3が
接続することになる。
【0051】ここで、寄生容量C1は図2に示すフィー
ルド酸化膜58と絶縁膜59とからなる絶縁層容量で、
寄生容量C2は図1に示すP型の第1の拡散抵抗4とN
型の半導体基板60とのPN接合容量で、寄生容量C3
は図2に示すP型の第2の低濃度拡散層40とN型の半
導体基板60とのPN接合容量である。
【0052】寄生容量C1、C3が直列に接続する状態
になり、これら寄生容量C1、C3と寄生容量C2とが
並列に接続することになる。
【0053】つぎに図1と図2と図3とを用いて本発明
の保護装置の動作を説明する。図3は図2の四角に囲む
点線の領域89の拡大図である。
【0054】まず正の極性の静電気が図1に示すパッド
8に印加すると、正の静電気は図1に示すパッド8から
第2の金属配線18を通ってP型の第1の拡散抵抗4に
到達する。
【0055】前記記載のようにP型の第1の拡散抵抗4
とN型の半導体基板60とで保護ダイオードを形成して
いるため保護ダイオードは順方向動作を行ないN型の半
導体基板60に電流が流れ、その電流はN型の第1の拡
散層6を通り第1の金属配線19に流れる。
【0056】したがって順方向のしきい値電圧値でクラ
ンプするために、図7に示す内部回路3に接続する第3
の金属配線28にはこの順方向のしきい値電圧以上は加
わらない。以上の動作は従来例の保護装置となんら変わ
ることはない。
【0057】一方、負の極性の静電気が図1に示すパッ
ド8に印加すると、負の静電気によって第2の金属配線
18の下部には負の電界が発生するので、図3に示すP
型の第2の低濃度拡散層40とP型の第1の低濃度拡散
層30との間のN型の半導体基板60の表面に反転層1
00が形成し、この反転層100によってP型の第2の
低濃度拡散層40とP型の第1の低濃度拡散層30とが
電気的に接続する。
【0058】P型の第2の低濃度拡散層40にP型の第
1の低濃度拡散層30を介して図7に示す第2の電源1
0の電位が供給される。すなわち、図12に示す寄生容
量C1と寄生容量C3との間の電位が第2の電源10の
電位になり、寄生容量C3の両端は電気的に固定され、
実質的にパッド8に寄生する容量は寄生容量C1のみに
なる。
【0059】これによって、パッド8に寄生する容量は
増加する。パッド8に現れた大きな寄生容量に負の静電
気のエネルギーの一部が吸収する。
【0060】負の静電気は図1に示すパッド8から第2
の金属配線18を通ってP型の第1の拡散抵抗4の一方
の端子にも到達する。
【0061】前記記載のようにP型の第1の拡散抵抗4
とN型の半導体基板60とで保護ダイオードを形成して
いるため、保護ダイオードはPN接合のブレークダウン
電圧をこえるところで電流を流す。
【0062】パッド8に現れる大きな寄生容量による静
電気のエネルギーの吸収と保護ダイオードのブレークダ
ウン動作による電圧クランプとで外部から印加する静電
気の高い電圧から内部回路を保護する。
【0063】一方、半導体装置を駆動する通常の電圧範
囲の信号がパッド8に印加する場合は、第2の金属配線
18に加わる電界は弱いため、P型の第2の低濃度拡散
層40とP型の第1の低濃度拡散層30との間の第2の
金属配線18の下部には反転層100は形成せず、本保
護装置を用いた回路における寄生容量は図12に示す寄
生容量C1、C3の合成容量になるから小さく、回路動
作速度に影響することはない。
【0064】以上、本実施例の構成および内部動作につ
いて述べてきたが、本発明はこれらの構成に限定される
ものではない。
【0065】図5は本発明の第2の実施例を表す保護装
置のパターンレイアウトの様子を示す平面図であり、ま
た図6は図5に示す切断線B−B部の断面の様子を示す
断面図である。図5と図6とを用いて本発明の保護装置
の構成を説明する。
【0066】この第2の実施例を表す保護装置の構成
は、P型の第2の低濃度拡散層40とP型の第1の低濃
度拡散層30との間の第2の金属配線18の下部に、P
型の第2の低濃度拡散層40とP型の第1の低濃度拡散
層30との間の全域を覆うようにポリシリコン電極50
を設けていることを特徴とする。
【0067】第2の実施例を表す構成要素の接続状態
は、図6に示す絶縁膜59をエッチングする第5のコン
タクトホール52を介して第2の金属配線18とポリシ
リコン電極50とを設ける。このポリシリコン電極50
を設けること以外の接続状態は第1の実施例と同様であ
る。
【0068】つぎに図5と図6とを用いて動作を説明す
る。
【0069】正の極性の静電気が図5に示すパッド8に
印加する場合は、第1の実施例の動作と同様であるので
説明を省略する。
【0070】負の極性の静電気が図5に示すパッド8に
印加すると、負の静電気によって第2の金属配線18と
ポリシリコン電極50との下部には負の電界が発生す
る。
【0071】ポリシリコン電極50は図6に示すよう
に、フィールド酸化膜58上に設置する。これにより、
実質的にパッド8とN型の半導体基板60との距離が絶
縁膜59の分だけ近づくことになる。
【0072】したがって、本発明の第2の実施例は第1
の実施例に比べて、パッド8に同じ電圧の静電気が印加
する場合、N型の半導体基板60に加わる電界は第2の
実施例の方がより大きくなることがわかる。
【0073】以上のことから、反転層100は、加わる
電界の強度に比例して形成されるので、パッド8に印加
する静電気の電圧がより低い電圧から反転層100を形
成することが出来る。
【0074】反転層100によってP型の第2の低濃度
拡散層40とP型の第1の低濃度拡散層30とが電気的
に接続する。
【0075】P型の第2の低濃度拡散層40にP型の第
1の低濃度拡散層30を介して図7に示す第2の電源1
0の電位が供給される。すなわち、図12に示す寄生容
量C1と寄生容量C3との間の電位が第2の電源10の
電位になり、寄生容量C3の両端は電気的に固定され、
実質的にパッド8に寄生する容量は寄生容量C1のみに
なる。
【0076】これによって、パッド8に寄生する容量は
増加する。パッド8に現れた大きな寄生容量に負の静電
気のエネルギーの一部が吸収する。
【0077】反転層100を形成した後の動作に関して
は第1の実施例と同様であるので説明を省略する。
【0078】図5に示す第2の実施例では、P型の第2
の低濃度拡散層40とP型の第1の低濃度拡散層30と
の間の全域を覆うようにポリシリコン電極50を設けて
いるが、P型の第2の低濃度拡散層40とP型の第1の
低濃度拡散層30とが対向する距離が長いほど、これら
二つの低濃度拡散層間に流れる電荷量が増え、電気的に
接続しやすくなるので好ましい。
【0079】また、本発明の第1の実施例と第2の実施
例とでは、P型の第2の低濃度拡散層40とP型の第1
の低濃度拡散層30とは離間し平行して設置している
が、異なる設置構造、例えば、P型の第2の低濃度拡散
層40とP型の第1の低濃度拡散層30とが対向する部
分の形状が、凹凸であっても良いことは無論である。
【0080】さらに、P型の第2の低濃度拡散層40と
P型の第1の低濃度拡散層30との間の距離が短いほ
ど、これら二つの低濃度拡散層間が電気的に接続しやす
くなるので、P型の第2の低濃度拡散層40とP型の第
1の低濃度拡散層30との間の距離は、半導体装置を製
造するデザインルールの最小寸法であってもかまわな
い。
【0081】P型の第2の低濃度拡散層40は、P型の
第1の低濃度拡散層30と異なる不純物濃度であって
も、同一の不純物濃度であってもかまわない。同一の不
純物濃度にする場合は、P型の第1の低濃度拡散層30
を形成する工程と同一工程で形成できるので製造工程を
増すことがない。
【0082】さらにまた、第2の実施例で示したポリシ
リコン電極50の形状や材料は、図5および図6に限定
するものではなくP型の第2の低濃度拡散層40とP型
の第1の低濃度拡散層30との一部を覆うように形成し
てもかまわない。また、パッド8と接続できる材料であ
れば、種々変更が可能であることは言うまでもない。
【0083】本実施例の図1に示すような平面図のパタ
ーンレイアウトと同様な形状を有しながら、P型の半導
体基板60にN型の第1の拡散抵抗4とP型の第1の拡
散層6とを形成し、N型の第1の低濃度拡散層30を設
け、このN型の第1の低濃度拡散層30内にN型の第2
の拡散層16を形成し、パッド8の下部にN型の第2の
低濃度拡散層40を設けても良い。
【0084】本発明の実施例では、負の極性の静電気が
パッド8に印加する場合に本発明の特徴的な動作を行な
う。
【0085】しかしながら、このP型の半導体基板60
を用いた場合は、正の極性の静電気がパッド8に印加す
ると本発明の特徴的な動作を行なう。その様子を図1と
図4とを用いて説明する。
【0086】図4は図2の四角に囲む点線の領域89の
拡大図である。
【0087】正の極性の静電気が図1に示すパッド8に
印加すると、正の静電気によって第2の金属配線18の
下部には正の電界が発生するので、図4に示すN型の第
2の低濃度拡散層40とN型の第1の低濃度拡散層30
との間のP型の半導体基板60の表面に反転層100が
形成し、この反転層100によってN型の第2の低濃度
拡散層40とN型の第1の低濃度拡散層30とが電気的
に接続する。
【0088】N型の第2の低濃度拡散層40にN型の第
1の低濃度拡散層30を介して図7に示す第2の電源1
0の電位が供給される。すなわち、図12に示す寄生容
量C1と寄生容量C3との間の電位が第2の電源10の
電位になり、寄生容量C3の両端は電気的に固定され、
実質的にパッド8に寄生する容量は寄生容量C1のみに
なる。
【0089】すなわち、パッド8には大きな寄生容量が
現れ、正の静電気のエネルギーの一部がこの大きな寄生
容量に吸収する。
【0090】以上の説明で明らかなように、本実施例の
図1に示すような平面図のパターンレイアウトと同様な
形状を有しながら、P型の半導体基板60にN型の第1
の拡散抵抗4とP型の第1の拡散層6とを形成し、N型
の第1の低濃度拡散層30を設け、このN型の第1の低
濃度拡散層30内にN型の第2の拡散層16を形成し、
パッド8の下部にN型の第2の低濃度拡散層40を設け
ても、本発明の特徴を具備した保護装置を提供すること
が可能である。
【0091】図1と図2とに示す本実施例の保護装置の
パターンレイアウトの様子を示す平面図では、保護端子
と保護ダイオードとを並べて設置するが、保護端子と保
護ダイオードとの設置関係はこれに限定されるものでは
なく、例えば、保護端子と保護ダイオードとを大きく離
間しても良いことは無論である。
【0092】いずれの場合も本発明の主旨を逸脱しない
範囲で種々の変更が可能である。
【0093】
【発明の効果】本発明の保護装置は、保護端子と保護ダ
イオードから構成する。保護端子は、パッドの下部に半
導体基板と異なる導電性の第2の低濃度拡散層を設け、
この第2の低濃度拡散層と離間して第1の低濃度拡散層
を設ける。第1の低濃度拡散層内に第2の拡散層を設け
る。保護ダイオードは、第1の低濃度拡散層と離間して
第1の拡散抵抗を設け、この第1の拡散抵抗から離間し
て形成する第1の拡散層を設ける。
【0094】パッドと接続する第2の金属配線18は第
2の低濃度拡散層と第1の低濃度拡散層との間に設ける
構造とする。
【0095】半導体装置を駆動する通常の電圧の信号が
パッドに加わる場合は、この保護装置を備える回路の寄
生容量は小さく、回路動作に影響しない。
【0096】一方、静電気による負の異常電圧がパッド
に印加すると、第2の金属配線化に加わる負の電界によ
って、第2の低濃度拡散層と第2の拡散層とが反転層に
より電気的に接続し、この保護装置を備える回路の寄生
容量は大きい値に変化し、静電気のエネルギーを吸収す
る。
【0097】これによって、大きな静電気のエネルギー
が保護端子に加わらないため、保護装置自身を破壊する
ことなく内部回路の破壊を防止することが可能となる。
【0098】さらに、保護端子に形成する寄生容量はパ
ッドの下部に形成するものであるから、半導体装置のレ
イアウト面積を圧迫することはなく、コンパクトで高い
静電気破壊耐量を提供出来る。
【0099】また、回路の高速動作を要求する半導体装
置にも適用することが出来るものであり、その効果は非
常に大きい。
【図面の簡単な説明】
【図1】本発明の実施例における半導体装置の保護装置
を示す平面図である。
【図2】本発明の実施例における半導体装置の保護装置
を示す断面図である。
【図3】本発明の実施例における半導体装置の保護装置
の一部を示す断面図である。
【図4】本発明の実施例における半導体装置の保護装置
の一部を示す断面図である。
【図5】本発明の実施例における半導体装置の保護装置
を示す平面図である。
【図6】本発明の実施例における半導体装置の保護装置
を示す断面図である。
【図7】半導体装置の入力回路を示す回路図である。
【図8】半導体装置の保護装置を示す平面図である。
【図9】半導体装置の保護装置を示す断面図である。
【図10】寄生容量の接続を示す回路図である。
【図11】半導体装置の保護装置を示す断面図である。
【図12】寄生容量の接続を示す回路図である。
【符号の説明】
4 第1の拡散抵抗 5 保護ダイオード 6 第1の拡散層 8 パッド 12 第1のコンタクトホール 22 第2のコンタクトホール 32 第3のコンタクトホール 42 第4のコンタクトホール 18 第2の金属配線 19 第1の金属配線 20 第4の金属配線 28 第3の金属配線 30 第1の低濃度拡散層 40 第2の低濃度拡散層

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層とを有し、第2の低濃度拡散層はパッドの下部
    に設け、第2の拡散層は第4のコンタクトホールを介し
    て第2の電源に接続する第4の金属配線に接続し、パッ
    ドに接続する第2の金属配線は第2の低濃度拡散層と第
    1の低濃度拡散層との一部を覆うように設けることを特
    徴とする半導体装置の保護装置。
  2. 【請求項2】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層と、ポリシリコン電極とを有し、第2の低濃度
    拡散層はパッドの下部に設け、第2の拡散層は第4のコ
    ンタクトホールを介して第2の電源に接続する第4の金
    属配線に接続し、ポリシリコン電極は第5のコンタクト
    ホールを介して第2の金属配線に接続し、第2の金属配
    線はパッドに接続し、ポリシリコン電極は第2の低濃度
    拡散層と第1の低濃度拡散層との一部を覆うように設け
    ることを特徴とする半導体装置の保護装置。
  3. 【請求項3】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層とを有し、第2の低濃度拡散層はパッドの下部
    に設け、第2の拡散層は第4のコンタクトホールを介し
    て第2の電源に接続する第4の金属配線に接続し、パッ
    ドに接続する第2の金属配線は第2の低濃度拡散層と第
    1の低濃度拡散層との一部を覆うように設け、第2の低
    濃度拡散層と第1の低濃度拡散層との距離はデザインル
    ールに規定する最小の寸法にて離間することを特徴とす
    る半導体装置の保護装置。
  4. 【請求項4】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層とを有し、第2の低濃度拡散層はパッドの下部
    に設け、第2の拡散層は第4のコンタクトホールを介し
    て第2の電源に接続する第4の金属配線に接続し、パッ
    ドに接続する第2の金属配線は第2の低濃度拡散層と第
    1の低濃度拡散層との一部を覆うように設け、第2の低
    濃度拡散層と第1の低濃度拡散層との不純物濃度が同一
    であることを特徴とする半導体装置の保護装置。
  5. 【請求項5】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層とを有し、第2の低濃度拡散層はパッドの下部
    に設け、第2の拡散層は第4のコンタクトホールを介し
    て第2の電源に接続する第4の金属配線に接続し、パッ
    ドに接続する第2の金属配線は第2の低濃度拡散層と第
    1の低濃度拡散層との一部を覆うように設け、第2の低
    濃度拡散層と第1の低濃度拡散層との距離はデザインル
    ールに規定する最小の寸法にて離間し、第2の低濃度拡
    散層と第1の低濃度拡散層との不純物濃度が同一である
    ことを特徴とする半導体装置の保護装置。
  6. 【請求項6】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層と、ポリシリコン電極とを有し、第2の低濃度
    拡散層はパッドの下部に設け、第2の拡散層は第4のコ
    ンタクトホールを介して第2の電源に接続する第4の金
    属配線に接続し、ポリシリコン電極は第5のコンタクト
    ホールを介して第2の金属配線に接続し、第2の金属配
    線はパッドに接続し、ポリシリコン電極は第2の低濃度
    拡散層と第1の低濃度拡散層との一部を覆うように設
    け、第2の低濃度拡散層と第1の低濃度拡散層との距離
    はデザインルールに規定する最小の寸法にて離間し、第
    2の低濃度拡散層と第1の低濃度拡散層との不純物濃度
    が同一であることを特徴とする半導体装置の保護装置。
  7. 【請求項7】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層と、半導体基板に第1の低濃度拡散層と離間し
    て設ける半導体基板と異なる導電性の不純物の領域を形
    成する第1の拡散抵抗と、半導体基板と同じ導電性の不
    純物で第1の拡散抵抗から離間して形成する第1の拡散
    層とを有し、第2の低濃度拡散層はパッドの下部に設
    け、第1の拡散層は第1のコンタクトホールを介して第
    1の電源に接続する第1の金属配線に接続し、第1の拡
    散抵抗の一方の端子は第2のコンタクトホールを介して
    パッドに接続する第2の金属配線に接続し、第2の拡散
    層は第4のコンタクトホールを介して第2の電源に接続
    する第4の金属配線に接続し、第2の金属配線は第2の
    低濃度拡散層と第1の低濃度拡散層との一部を覆うよう
    に設けることを特徴とする半導体装置の保護装置。
  8. 【請求項8】 半導体基板と、半導体基板に半導体基板
    と異なる導電性の不純物の領域を形成する第2の低濃度
    拡散層と、第2の低濃度拡散層と離間して設ける半導体
    基板と異なる導電性の不純物の領域を形成する第1の低
    濃度拡散層と、第1の低濃度拡散層内に設ける第1の低
    濃度拡散層と同じ導電性の不純物の領域を形成する第2
    の拡散層と、半導体基板に第1の低濃度拡散層と離間し
    て設ける半導体基板と異なる導電性の不純物の領域を形
    成する第1の拡散抵抗と、半導体基板と同じ導電性の不
    純物で第1の拡散抵抗から離間して形成する第1の拡散
    層と、ポリシリコン電極とを有し、第2の低濃度拡散層
    はパッドの下部に設け、第1の拡散層は第1のコンタク
    トホールを介して第1の電源に接続する第1の金属配線
    に接続し、第1の拡散抵抗の一方の端子は第2のコンタ
    クトホールを介してパッドに接続する第2の金属配線に
    接続し、第2の拡散層は第4のコンタクトホールを介し
    て第2の電源に接続する第4の金属配線に接続し、ポリ
    シリコン電極は第5のコンタクトホールを介して第2の
    金属配線に接続し、ポリシリコン電極は第2の低濃度拡
    散層と第1の低濃度拡散層との一部を覆うように設ける
    ことを特徴とする半導体装置の保護装置。
JP16744495A 1995-07-03 1995-07-03 半導体装置の保護装置 Pending JPH0917953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16744495A JPH0917953A (ja) 1995-07-03 1995-07-03 半導体装置の保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16744495A JPH0917953A (ja) 1995-07-03 1995-07-03 半導体装置の保護装置

Publications (1)

Publication Number Publication Date
JPH0917953A true JPH0917953A (ja) 1997-01-17

Family

ID=15849825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16744495A Pending JPH0917953A (ja) 1995-07-03 1995-07-03 半導体装置の保護装置

Country Status (1)

Country Link
JP (1) JPH0917953A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331647A (zh) * 2020-11-30 2021-02-05 江苏吉莱微电子股份有限公司 一种低电容保护器件及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331647A (zh) * 2020-11-30 2021-02-05 江苏吉莱微电子股份有限公司 一种低电容保护器件及其制作方法

Similar Documents

Publication Publication Date Title
JP2638462B2 (ja) 半導体装置
JP4017187B2 (ja) 静電放電保護回路
KR970009101B1 (ko) 정전기(esd) 보호회로의 제조 방법
JP3851001B2 (ja) 静電気保護回路
KR100294412B1 (ko) 실리콘온인슐레이터(soi)구조를갖는입/출력보호회로
KR100311578B1 (ko) 반도체장치
KR20030096026A (ko) 정전기 방전 보호 소자
US5821797A (en) Protection circuit for semiconductor devices
US4819046A (en) Integrated circuit with improved protective device
US5710452A (en) Semiconductor device having electrostatic breakdown protection circuit
KR100206675B1 (ko) 반도체 집적 회로 장치
JP3275850B2 (ja) 高耐圧ダイオードとその製造方法
JP4487556B2 (ja) 半導体装置
JP4795613B2 (ja) 半導体装置
JPH0917953A (ja) 半導体装置の保護装置
KR100347397B1 (ko) 반도체 집적회로용 입출력 보호 장치
CN114792725A (zh) 半导体装置
KR0171646B1 (ko) 금속 배선을 갖는 접점부를 구비한 반도체 장치
JP2780289B2 (ja) 半導体装置
JP4899292B2 (ja) 半導体装置
US5432369A (en) Input/output protection circuit
JP3442331B2 (ja) 半導体装置
US20230317712A1 (en) Esd protection circuit and semiconductor device
JPH10223843A (ja) 半導体装置の保護回路
JP2003110119A (ja) 静電サージ保護用素子