JPH0917958A - Ａｃ／ｄｃ信号の多重化方法及び装置 - Google Patents
Ａｃ／ｄｃ信号の多重化方法及び装置Info
- Publication number
- JPH0917958A JPH0917958A JP8020737A JP2073796A JPH0917958A JP H0917958 A JPH0917958 A JP H0917958A JP 8020737 A JP8020737 A JP 8020737A JP 2073796 A JP2073796 A JP 2073796A JP H0917958 A JPH0917958 A JP H0917958A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- resistor
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0283—Reducing the number of DC-current paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】集積回路におけるＡＣ信号とＤＣ信号の入出力
を同時に単一の入出力ピンで行えるようにすること。 【解決手段】ＩＣ１０内及びＩＣが取り付けられる回路
基板上にそれぞれ配置される第１と第２のキャパシタC
IC、CBOARDは、ＤＣ信号に対しては開路として働き、Ａ
Ｃ信号に対しては低インピーダンス経路として働く。Ｉ
Ｃ内及びＩＣが取り付けられる回路基板上にそれぞれ配
置される第１と第２の抵抗器RIC、RBOARDは、ＤＣ信号
に対しては低インピーダンス経路として働き、ＡＣ信号
に対しては高インピーダンス経路として働く。従って、
ＤＣ信号はSignalDC1とSignalDC2の間を伝送し、ＡＣ信
号はZICとZLOADの間を前記ＤＣ信号と同時に単一の入出
力ピン１５を介して伝送する。
を同時に単一の入出力ピンで行えるようにすること。 【解決手段】ＩＣ１０内及びＩＣが取り付けられる回路
基板上にそれぞれ配置される第１と第２のキャパシタC
IC、CBOARDは、ＤＣ信号に対しては開路として働き、Ａ
Ｃ信号に対しては低インピーダンス経路として働く。Ｉ
Ｃ内及びＩＣが取り付けられる回路基板上にそれぞれ配
置される第１と第２の抵抗器RIC、RBOARDは、ＤＣ信号
に対しては低インピーダンス経路として働き、ＡＣ信号
に対しては高インピーダンス経路として働く。従って、
ＤＣ信号はSignalDC1とSignalDC2の間を伝送し、ＡＣ信
号はZICとZLOADの間を前記ＤＣ信号と同時に単一の入出
力ピン１５を介して伝送する。
Description
【０００１】
【産業上の利用分野】本発明は一般に高周波用途に用い
られる集積回路（ＩＣ）に関するものであり、とりわ
け、こうした集積回路に入力され、出力されるＡＣ及び
ＤＣ信号の多重化に関するものである。
られる集積回路（ＩＣ）に関するものであり、とりわ
け、こうした集積回路に入力され、出力されるＡＣ及び
ＤＣ信号の多重化に関するものである。
【０００２】
【従来の技術】各種組み合わせ及び形態で抵抗器及びキ
ャパシタを用いることによってフィルタが形成されるこ
とは周知のところである。例えば、周知のように、適切
な容量のキャパシタが、ＡＣ信号入力ラインにおけるＤ
Ｃ信号、低周波ＡＣ信号、及びノイズをフィルタ効果を
奏して除去する働きをする。
ャパシタを用いることによってフィルタが形成されるこ
とは周知のところである。例えば、周知のように、適切
な容量のキャパシタが、ＡＣ信号入力ラインにおけるＤ
Ｃ信号、低周波ＡＣ信号、及びノイズをフィルタ効果を
奏して除去する働きをする。
【０００３】これらの素子をフィルタとして用いること
は周知のところであるが、その利用のいくつかの様相に
おいて、利用上の望ましくない制約条件が生じる。ＩＣ
の分野では、単一パッケージ内の部品として製造可能な
入出力ピンの数は、ＩＣそれ自体の設計における制約条
件の１つである。独立した入出力ピンをそれぞれ個別の
ＡＣまたはＤＣ信号毎に割り当てなければならない、あ
るいは、所与のピンをＤＣ信号とＡＣ信号のいずれかに
割り当てなければならないのは望ましくない。
は周知のところであるが、その利用のいくつかの様相に
おいて、利用上の望ましくない制約条件が生じる。ＩＣ
の分野では、単一パッケージ内の部品として製造可能な
入出力ピンの数は、ＩＣそれ自体の設計における制約条
件の１つである。独立した入出力ピンをそれぞれ個別の
ＡＣまたはＤＣ信号毎に割り当てなければならない、あ
るいは、所与のピンをＤＣ信号とＡＣ信号のいずれかに
割り当てなければならないのは望ましくない。
【０００４】既知の回路には、ＡＣ信号とＤＣ信号の両
方に対して単一の入出力ピンを同時に利用できるものは
ない。
方に対して単一の入出力ピンを同時に利用できるものは
ない。
【０００５】
【発明が解決しようとする課題】従って本発明は、集積
回路におけるＡＣ信号とＤＣ信号の入出力を同時に単一
の入出力ピンで行えるようにすることを目的とする。
回路におけるＡＣ信号とＤＣ信号の入出力を同時に単一
の入出力ピンで行えるようにすることを目的とする。
【０００６】
【課題を解決するための手段】本発明の第１の望ましい
実施例は、ＩＣの単一入出力ピンを介して第１のＡＣ信
号及び第１のＤＣ信号の同時伝送を可能にする方法及び
回路を備える。ＩＣ内、及びＩＣが取り付けられる回路
基板上にそれぞれ配置される第１と第２のキャパシタ
は、ＤＣ信号に対する開路及びＡＣ信号に対する低イン
ピーダンス経路として働く。ＩＣ内、及びＩＣが取り付
けられる回路基板上にそれぞれ配置される第１と第２の
抵抗器は、ＤＣ信号に対する低インピーダンス経路及び
ＡＣ信号に対する高インピーダンス経路として働く。両
方の抵抗器及び両方のキャパシタが、ＩＣの同じ入出力
ピンに結合されているので、１つのピンによってＤＣ及
びＡＣ信号の送受信を同時に実施させることが可能であ
り、従って、ピンが効果的に多重化されることになる。
実施例は、ＩＣの単一入出力ピンを介して第１のＡＣ信
号及び第１のＤＣ信号の同時伝送を可能にする方法及び
回路を備える。ＩＣ内、及びＩＣが取り付けられる回路
基板上にそれぞれ配置される第１と第２のキャパシタ
は、ＤＣ信号に対する開路及びＡＣ信号に対する低イン
ピーダンス経路として働く。ＩＣ内、及びＩＣが取り付
けられる回路基板上にそれぞれ配置される第１と第２の
抵抗器は、ＤＣ信号に対する低インピーダンス経路及び
ＡＣ信号に対する高インピーダンス経路として働く。両
方の抵抗器及び両方のキャパシタが、ＩＣの同じ入出力
ピンに結合されているので、１つのピンによってＤＣ及
びＡＣ信号の送受信を同時に実施させることが可能であ
り、従って、ピンが効果的に多重化されることになる。
【０００７】本発明については、以下に列挙し、解説す
る図面を参照しながら説明を行うものとする。
る図面を参照しながら説明を行うものとする。
【０００８】
【実施例】図１は、本発明によって教示される方法をい
かにして実現することができるかを示す一般化した概略
図である。単一ＩＣ入出力ピン１５は、外部抵抗器R
BOARD及び外部キャパシタCBOARDに結合される。さら
に、RBOARDは、ＤＣ信号入出力SignalDC2に結合され
る。CBOARDはさらに、負荷インピーダンスZLOADに結合
される。当該負荷インピーダンスの性質は、単にＡＣ信
号の送信元または送信先を表すだけであるため、本発明
とは関係がない。ＩＣ１０内においてピン１５はＩＣの
一部として製造され、それぞれRIC及びCICと表示された
抵抗器及びキャパシタに結合される。RICはさらにＤＣ
信号入出力SignalDC1に結合され、CICはさらにＩＣイン
ピーダンスZICに結合される。ＩＣインピーダンスの性
質も同様に、単にＡＣ信号の送信元または送信先を表す
だけであるため、本発明とは関係がない。
かにして実現することができるかを示す一般化した概略
図である。単一ＩＣ入出力ピン１５は、外部抵抗器R
BOARD及び外部キャパシタCBOARDに結合される。さら
に、RBOARDは、ＤＣ信号入出力SignalDC2に結合され
る。CBOARDはさらに、負荷インピーダンスZLOADに結合
される。当該負荷インピーダンスの性質は、単にＡＣ信
号の送信元または送信先を表すだけであるため、本発明
とは関係がない。ＩＣ１０内においてピン１５はＩＣの
一部として製造され、それぞれRIC及びCICと表示された
抵抗器及びキャパシタに結合される。RICはさらにＤＣ
信号入出力SignalDC1に結合され、CICはさらにＩＣイン
ピーダンスZICに結合される。ＩＣインピーダンスの性
質も同様に、単にＡＣ信号の送信元または送信先を表す
だけであるため、本発明とは関係がない。
【０００９】動作時において、ＤＣ信号は、ＩＣ１０に
よってSignalDC1で発生すると、RIC及びRBOARDを通って
SignalDC2に進む。CICとCBOARDは両方とも、ＤＣ信号に
対して開路として働き、従って、ZLOADまたはZICに影響
を与える可能性はない。ＡＣ信号は、ＩＣ１０によって
ZICで発生すると、ピン１５を介してZLOADに進む。この
場合、比較的抵抗の大きい抵抗器RIC及びRBOARDは開路
として働き、ＡＣ信号に対する負荷効果を生じないの
で、ＡＣ信号がＤＣ信号の送信元または送信先に生じる
のを阻止する。ＤＣ信号がSignalDC2から生じる場合
と、ＡＣ信号がZLOADから生じる場合における回路動作
は、たった今説明した動作のミラー・イメージをなす。
こうして、ＡＣ及びＤＣ信号経路は互いに有効に独立す
ることになる。
よってSignalDC1で発生すると、RIC及びRBOARDを通って
SignalDC2に進む。CICとCBOARDは両方とも、ＤＣ信号に
対して開路として働き、従って、ZLOADまたはZICに影響
を与える可能性はない。ＡＣ信号は、ＩＣ１０によって
ZICで発生すると、ピン１５を介してZLOADに進む。この
場合、比較的抵抗の大きい抵抗器RIC及びRBOARDは開路
として働き、ＡＣ信号に対する負荷効果を生じないの
で、ＡＣ信号がＤＣ信号の送信元または送信先に生じる
のを阻止する。ＤＣ信号がSignalDC2から生じる場合
と、ＡＣ信号がZLOADから生じる場合における回路動作
は、たった今説明した動作のミラー・イメージをなす。
こうして、ＡＣ及びＤＣ信号経路は互いに有効に独立す
ることになる。
【００１０】図２は、本発明を具現化した第１の回路の
略図である。ＩＣ２０は、６つの入出力線を備えた高周
波増幅器である。各入出力線は、関連する寄生インピー
ダンスを備えているが、その大きさが本発明の働きに影
響することはないので、これらは示されていない。入出
力線２１によって、演算増幅器に電圧が印加され、この
電圧によって増幅器の利得が制御される。入出力線２３
は増幅器に対するＡＣ信号入力である。入出力線３７及
び３９は、それぞれ、増幅器のための第１と第２のアー
ス・ラインである。入出力線２５によって増幅器にＤＣ
電力VCCが供給される。最後に、入出力線３５は、本発
明を利用して多重化され、増幅器からＡＣ信号出力を送
り出すと同時に、増幅器にＤＣパワー・ダウン信号を供
給することができる。
略図である。ＩＣ２０は、６つの入出力線を備えた高周
波増幅器である。各入出力線は、関連する寄生インピー
ダンスを備えているが、その大きさが本発明の働きに影
響することはないので、これらは示されていない。入出
力線２１によって、演算増幅器に電圧が印加され、この
電圧によって増幅器の利得が制御される。入出力線２３
は増幅器に対するＡＣ信号入力である。入出力線３７及
び３９は、それぞれ、増幅器のための第１と第２のアー
ス・ラインである。入出力線２５によって増幅器にＤＣ
電力VCCが供給される。最後に、入出力線３５は、本発
明を利用して多重化され、増幅器からＡＣ信号出力を送
り出すと同時に、増幅器にＤＣパワー・ダウン信号を供
給することができる。
【００１１】この実施例の場合、RIC及びCICは入出力ピ
ン３５に結合され、さらに、それぞれ、増幅器のパワー
・ダウン入力及び増幅器のＡＣ信号出力に結合される。
ＩＣ２０の外部では、入出力ピン３５はRBOARD及びC
BOARDに結合される。RBOARDはさらに、パワー・ダウン
信号入力に結合される。CBOARDはさらに、ＡＣ信号出力
及び負荷インピーダンスZLOADに結合される。
ン３５に結合され、さらに、それぞれ、増幅器のパワー
・ダウン入力及び増幅器のＡＣ信号出力に結合される。
ＩＣ２０の外部では、入出力ピン３５はRBOARD及びC
BOARDに結合される。RBOARDはさらに、パワー・ダウン
信号入力に結合される。CBOARDはさらに、ＡＣ信号出力
及び負荷インピーダンスZLOADに結合される。
【００１２】動作時において、図２に示す回路によって
RBOARD及びRICを通るＤＣ信号経路が形成され、同時
に、CIC及びCBOARDを通るＡＣ信号出力経路が形成さ
れ、ＡＣ及びＤＣ信号経路のそれぞれが同時に入出力ピ
ン３５を共用する。
RBOARD及びRICを通るＤＣ信号経路が形成され、同時
に、CIC及びCBOARDを通るＡＣ信号出力経路が形成さ
れ、ＡＣ及びＤＣ信号経路のそれぞれが同時に入出力ピ
ン３５を共用する。
【００１３】図３は、図２により大まかに示された回路
の詳細な略図である。同じ機能を有するコンポーネント
には、図２の場合と同様の表示が施されている。図２及
び図３の回路は機能的に同一である。バンド・ギャップ
基準回路（「ＢＧＲ」）４５は既知の態様で動作し、増
幅器に関する基準電圧を発生する。動作時において、図
３に示す回路は５００ＭＨｚ以上で動作する。
の詳細な略図である。同じ機能を有するコンポーネント
には、図２の場合と同様の表示が施されている。図２及
び図３の回路は機能的に同一である。バンド・ギャップ
基準回路（「ＢＧＲ」）４５は既知の態様で動作し、増
幅器に関する基準電圧を発生する。動作時において、図
３に示す回路は５００ＭＨｚ以上で動作する。
【００１４】本発明の教示は、もちろん所与のＩＣにお
ける単一の入出力ピンだけの多重化に制限されるもので
はない。この態様で多重化可能なピン数は、必要な抵抗
器及びキャパシタの製造に必要とされるＩＣのダイ・ス
ペースの量といった実際的な懸念によってのみ制限され
るだけである。抵抗器とキャパシタの両方に対して、所
望の周波数をフィルタ効果で除去するのに適した値を決
めることが必要であるが、これらのコンポーネントの値
を決定する方法及び技法は、十分に既知の技術の範囲内
である。ＩＣ製造技法では、一般にCICの容量は１０ピ
コファラッド未満に制限されるが、もっと大きいキャパ
シタを製造するための技法が開発されるのは確実なの
で、この点で本発明がCICのその容量に制限されるもの
と決めてかかるべき根拠は何もない。
ける単一の入出力ピンだけの多重化に制限されるもので
はない。この態様で多重化可能なピン数は、必要な抵抗
器及びキャパシタの製造に必要とされるＩＣのダイ・ス
ペースの量といった実際的な懸念によってのみ制限され
るだけである。抵抗器とキャパシタの両方に対して、所
望の周波数をフィルタ効果で除去するのに適した値を決
めることが必要であるが、これらのコンポーネントの値
を決定する方法及び技法は、十分に既知の技術の範囲内
である。ＩＣ製造技法では、一般にCICの容量は１０ピ
コファラッド未満に制限されるが、もっと大きいキャパ
シタを製造するための技法が開発されるのは確実なの
で、この点で本発明がCICのその容量に制限されるもの
と決めてかかるべき根拠は何もない。
【００１５】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
を以下に示す。
【００１６】〔実施態様１〕複数の入出力装置１５を備
える集積回路１０において、同じ入出力リードを介して
第１のＡＣ信号及び第１のＤＣ信号を同時に伝送するた
めの方法であって、入出力リードを第１の集積回路キャ
パシタCIC及び第１の集積回路抵抗器RICに結合するステ
ップと、前記入出力リードを第１のプリント回路基板キ
ャパシタCBOARD及び第１のプリント回路基板抵抗器R
BOARDに結合するステップと、前記第１の集積回路キャ
パシタCIC及び前記第１のプリント回路基板キャパシタC
BOARDのうちの一方に第１のＡＣ信号を加え、該ＡＣ信
号が入出力リード１５を通って他のキャパシタに送られ
るようにするステップと、前記第１の集積回路抵抗器R
IC及び前記第１のプリント回路基板抵抗器RBOARDのうち
の一方に前記第１のＤＣ信号を加えて、該ＤＣ信号が入
出力リード１５を通って他の抵抗器に送られるようにす
るステップと、を含むことと、前記プリント回路基板キ
ャパシタCBOARD及び前記集積回路基板キャパシタCICが
ＤＣ信号に対する開路として働き、前記プリント回路基
板RBOARD及び前記集積回路基板抵抗器RICがＡＣ信号に
対する開路として働くようにすることを特徴とする方
法。
える集積回路１０において、同じ入出力リードを介して
第１のＡＣ信号及び第１のＤＣ信号を同時に伝送するた
めの方法であって、入出力リードを第１の集積回路キャ
パシタCIC及び第１の集積回路抵抗器RICに結合するステ
ップと、前記入出力リードを第１のプリント回路基板キ
ャパシタCBOARD及び第１のプリント回路基板抵抗器R
BOARDに結合するステップと、前記第１の集積回路キャ
パシタCIC及び前記第１のプリント回路基板キャパシタC
BOARDのうちの一方に第１のＡＣ信号を加え、該ＡＣ信
号が入出力リード１５を通って他のキャパシタに送られ
るようにするステップと、前記第１の集積回路抵抗器R
IC及び前記第１のプリント回路基板抵抗器RBOARDのうち
の一方に前記第１のＤＣ信号を加えて、該ＤＣ信号が入
出力リード１５を通って他の抵抗器に送られるようにす
るステップと、を含むことと、前記プリント回路基板キ
ャパシタCBOARD及び前記集積回路基板キャパシタCICが
ＤＣ信号に対する開路として働き、前記プリント回路基
板RBOARD及び前記集積回路基板抵抗器RICがＡＣ信号に
対する開路として働くようにすることを特徴とする方
法。
【００１７】〔実施態様２〕集積回路１０の同じ入出力
リード１５を介して、少なくとも第１のＡＣ信号と少な
くとも第１のＤＣ信号が同時に伝送されるようになって
いる多重化回路において、集積回路の一部として製造さ
れ、集積回路１０上の第１のＡＣ信号ポート及び入出力
リード１５に結合される第１のキャパシタCICと、集積
回路の一部として製造され、集積回路１０上の第１のＤ
Ｃ信号ポート及び入出力リード１５に結合される第１の
抵抗器RICと、入出力リード１５及び負荷インピーダン
スZLOADに結合される第２のキャパシタCBOARDと、入出
力リード１５及び第２のＤＣ信号ポートに結合される第
２の抵抗器ＲＢＯＡＲＤとを備えていることと、第１の
抵抗器ＲＩＣ及び第２の抵抗器RBOARDと入出力リード１
５によって、第１のＤＣ信号経路が形成されることと、
第１のキャパシタCIC及び第２のキャパシタCBOARDが、
ＤＣ信号に対する開路として働くことと、第１のキャパ
シタCIC及び第２のキャパシタCBOARDと入出力リード１
５によって、第１のＡＣ信号経路が形成されることと、
第１の抵抗器RIC及び第２の抵抗器RBOARDが、ＡＣ信号
に対する開路として働くことを特徴とする多重化回路。
リード１５を介して、少なくとも第１のＡＣ信号と少な
くとも第１のＤＣ信号が同時に伝送されるようになって
いる多重化回路において、集積回路の一部として製造さ
れ、集積回路１０上の第１のＡＣ信号ポート及び入出力
リード１５に結合される第１のキャパシタCICと、集積
回路の一部として製造され、集積回路１０上の第１のＤ
Ｃ信号ポート及び入出力リード１５に結合される第１の
抵抗器RICと、入出力リード１５及び負荷インピーダン
スZLOADに結合される第２のキャパシタCBOARDと、入出
力リード１５及び第２のＤＣ信号ポートに結合される第
２の抵抗器ＲＢＯＡＲＤとを備えていることと、第１の
抵抗器ＲＩＣ及び第２の抵抗器RBOARDと入出力リード１
５によって、第１のＤＣ信号経路が形成されることと、
第１のキャパシタCIC及び第２のキャパシタCBOARDが、
ＤＣ信号に対する開路として働くことと、第１のキャパ
シタCIC及び第２のキャパシタCBOARDと入出力リード１
５によって、第１のＡＣ信号経路が形成されることと、
第１の抵抗器RIC及び第２の抵抗器RBOARDが、ＡＣ信号
に対する開路として働くことを特徴とする多重化回路。
【００１８】〔実施態様３〕集積回路１０は、複数の入
出力リード１５を備え、各入出力リード１５には多重化
回路が結合されていることを特徴とする、実施態様２に
記載の多重化回路。
出力リード１５を備え、各入出力リード１５には多重化
回路が結合されていることを特徴とする、実施態様２に
記載の多重化回路。
【００１９】〔実施態様４〕前記ＡＣ信号が少なくとも
５００ＭＨｚであることを特徴とする、実施態様２に記
載の多重化回路。
５００ＭＨｚであることを特徴とする、実施態様２に記
載の多重化回路。
【００２０】〔実施態様５〕同じ電気的伝送媒体を介し
たＡＣ信号及びＤＣ信号の同時伝送を可能にするための
回路において、それぞれが、伝送媒体１５の第１及び第
２の端部に、また第１及び第２のＤＣ信号ポートに結合
されている、第１の抵抗器RICと第２のRBOARDと、それ
ぞれが、伝送媒体１５の第１及び第２の端部に、また、
第１及び第２のＡＣ信号ポートに結合されている、第１
のキャパシタCICと第２のキャパシタCBOARDを備えてい
ることと、前記キャパシタによって、ＡＣ信号を第１の
ＡＣ信号ポートから第２のＡＣ信号ポートに伝送するこ
とが可能になり、前記抵抗器によって、ＤＣ信号を第１
のＤＣ信号ポートから第２のＤＣ信号ポートに伝送する
ことが可能になり、互いの干渉が生じないということを
特徴とする回路。
たＡＣ信号及びＤＣ信号の同時伝送を可能にするための
回路において、それぞれが、伝送媒体１５の第１及び第
２の端部に、また第１及び第２のＤＣ信号ポートに結合
されている、第１の抵抗器RICと第２のRBOARDと、それ
ぞれが、伝送媒体１５の第１及び第２の端部に、また、
第１及び第２のＡＣ信号ポートに結合されている、第１
のキャパシタCICと第２のキャパシタCBOARDを備えてい
ることと、前記キャパシタによって、ＡＣ信号を第１の
ＡＣ信号ポートから第２のＡＣ信号ポートに伝送するこ
とが可能になり、前記抵抗器によって、ＤＣ信号を第１
のＤＣ信号ポートから第２のＤＣ信号ポートに伝送する
ことが可能になり、互いの干渉が生じないということを
特徴とする回路。
【００２１】〔実施態様６〕ＡＣ信号の周波数が少なく
とも５０ＭＨｚであることを特徴とする、実施態様５に
記載の回路。
とも５０ＭＨｚであることを特徴とする、実施態様５に
記載の回路。
【００２２】〔実施態様７〕第１の抵抗器RICと第１の
キャパシタCICは、集積回路１０の一部として製造され
ることと、第２の抵抗器RBOARD及び第２のキャパシタC
BOARDが、集積回路１０が取り付けられ、集積回路が電
気的に結合されるプリント回路基板上に個別コンポーネ
ントとして形成されることを特徴とする、実施態様５に
記載の回路。
キャパシタCICは、集積回路１０の一部として製造され
ることと、第２の抵抗器RBOARD及び第２のキャパシタC
BOARDが、集積回路１０が取り付けられ、集積回路が電
気的に結合されるプリント回路基板上に個別コンポーネ
ントとして形成されることを特徴とする、実施態様５に
記載の回路。
【００２３】〔実施態様８〕１つの回路が、集積回路１
０に結合された複数のリード１５のそれぞれに結合され
ることを特徴とする、実施態様７に記載の回路。
０に結合された複数のリード１５のそれぞれに結合され
ることを特徴とする、実施態様７に記載の回路。
【００２４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、集積回路におけるＡＣ信号とＤＣ信号の入出力を
同時に単一の入出力ピンで行えるようになる効果があ
る。
れば、集積回路におけるＡＣ信号とＤＣ信号の入出力を
同時に単一の入出力ピンで行えるようになる効果があ
る。
【図１】図１は、本発明の第１の実施例を示す一般化し
た概略図である。
た概略図である。
【図２】本発明を利用した第１の特定の回路のブロック
図である。
図である。
【図３】図２に示す回路の詳細な略図である。
１０：ＩＣ １５：ＩＣ入出力ピン ２０：ＩＣ ２１：入出力線 ２３：入出力線 ３７：入出力線 ３９：入出力線 ３５：入出力ピン ４５：バンド・ギャップ基準回路
Claims (2)
- 【請求項１】複数の入出力装置を備える集積回路におい
て、同じ入出力リードを介して第１のＡＣ信号及び第１
のＤＣ信号を同時に伝送するための方法であって、 入出力リードを第１の集積回路キャパシタ及び第１の集
積回路抵抗器に結合するステップと、 前記入出力リードを第１のプリント回路基板キャパシタ
及び第１のプリント回路基板抵抗器に結合するステップ
と、 前記第１の集積回路キャパシタ及び前記第１のプリント
回路基板キャパシタのうちの一方に第１のＡＣ信号を加
え、該ＡＣ信号が入出力リード１５を通って他のキャパ
シタに送られるようにするステップと、 前記第１の集積回路抵抗器及び前記第１のプリント回路
基板抵抗器のうちの一方に前記第１のＤＣ信号を加え
て、該ＤＣ信号が入出力リードを通って他の抵抗器に送
られるようにするステップと、を含むことと、 前記プリント回路基板キャパシタ及び前記集積回路基板
キャパシタがＤＣ信号に対する開路として働き、前記プ
リント回路基板及び前記集積回路基板抵抗器がＡＣ信号
に対する開路として働くことを特徴とする方法。 - 【請求項２】集積回路の同じ入出力リードを介して、少
なくとも第１のＡＣ信号と少なくとも第１のＤＣ信号が
同時に伝送されるようになっている多重化回路におい
て、 集積回路の一部として製造され、集積回路上の第１のＡ
Ｃ信号ポート及び入出力リードに結合される第１のキャ
パシタと、 集積回路の一部として製造され、集積回路上の第１のＤ
Ｃ信号ポート及び入出力リードに結合される第１の抵抗
器と、 入出力リード及び負荷インピーダンスに結合される第２
のキャパシタと、 入出力リード及び第２のＤＣ信号ポートに結合される第
２の抵抗器とを備えていることと、 第１の抵抗器及び第２の抵抗器と入出力リードによっ
て、第１のＤＣ信号経路が形成されることと、 第１のキャパシタ及び第２のキャパシタが、ＤＣ信号に
対する開路として働くことと、 第１のキャパシタ及び第２のキャパシタと入出力リード
によって、第１のＡＣ信号経路が形成されることと、 第１の抵抗器及び第２の抵抗器が、ＡＣ信号に対する開
路として働くことを特徴とする多重化回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/393,634 US5532655A (en) | 1995-02-24 | 1995-02-24 | Method and apparatus for AC/DC signal multiplexing |
| US393,634 | 1995-02-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917958A true JPH0917958A (ja) | 1997-01-17 |
Family
ID=23555589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8020737A Pending JPH0917958A (ja) | 1995-02-24 | 1996-02-07 | Ａｃ／ｄｃ信号の多重化方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5532655A (ja) |
| JP (1) | JPH0917958A (ja) |
| DE (1) | DE19535357A1 (ja) |
| GB (1) | GB2298328B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136708B2 (en) * | 2011-01-19 | 2015-09-15 | Alliance For Sustainable Energy, Llc | Simultaneous distribution of AC and DC power |
| US9832037B2 (en) | 2014-12-22 | 2017-11-28 | Sierra Wireless, Inc. | Method and apparatus for register setting via multiplexed chip contacts |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3179816A (en) * | 1962-10-29 | 1965-04-20 | Sylvania Electric Prod | Microwave switch |
| DE3937934A1 (de) * | 1989-11-15 | 1991-05-16 | Thomson Brandt Gmbh | Schaltungsanordnung zur durchschaltung von hf-signalen |
| US5272450A (en) * | 1991-06-20 | 1993-12-21 | Microwave Modules & Devices, Inc. | DC feed network for wideband RF power amplifier |
| JPH06276804A (ja) * | 1992-08-11 | 1994-10-04 | Yanmar Agricult Equip Co Ltd | 農作業機におけるセンサ装置 |
| JPH06254457A (ja) * | 1993-03-08 | 1994-09-13 | Toyota Motor Corp | 塗膜塗布装置 |
-
1995
- 1995-02-24 US US08/393,634 patent/US5532655A/en not_active Expired - Lifetime
- 1995-09-22 DE DE19535357A patent/DE19535357A1/de not_active Withdrawn
-
1996
- 1996-02-07 JP JP8020737A patent/JPH0917958A/ja active Pending
- 1996-02-07 GB GB9602508A patent/GB2298328B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2298328B (en) | 1998-09-09 |
| US5532655A (en) | 1996-07-02 |
| DE19535357A1 (de) | 1996-09-05 |
| GB2298328A (en) | 1996-08-28 |
| GB9602508D0 (en) | 1996-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023753A (en) | Printed circuit | |
| JP4545391B2 (ja) | 高周波雑音を減少させるデータバス構造を有する半導体メモリ装置 | |
| US8184447B2 (en) | Multi-layer electronic part built-in board | |
| US6452442B1 (en) | Apparatus for obtaining noise immunity in electrical circuits | |
| KR950007088A (ko) | 소형 고주파 회로용 상호접속 구조 | |
| US5519233A (en) | Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor | |
| JPH0318113A (ja) | ノイズフィルタの取付け構造 | |
| KR20030076346A (ko) | Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치 | |
| JP2013115409A (ja) | 半導体パッケージ | |
| US7719380B2 (en) | AC coupling circuit | |
| US5532655A (en) | Method and apparatus for AC/DC signal multiplexing | |
| JPS631211A (ja) | インタフエイス回路 | |
| JP2637797B2 (ja) | 無線機の多層プリント基板 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP5254596B2 (ja) | 半導体集積回路および電子回路 | |
| JP2630311B2 (ja) | 半導体集積回路装置 | |
| JP3855666B2 (ja) | プリント配線基板装置及び電子機器 | |
| JP2758816B2 (ja) | 多層プリント基板のｅｍｉ対策法 | |
| JP2000164999A (ja) | 印刷回路基板 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| CN112272043A (zh) | 减小干扰的无线通信电路 | |
| JPH0786509A (ja) | 半導体集積回路 | |
| JPH05327264A (ja) | 半導体装置 | |
| JP2608944B2 (ja) | 一体形複数信号処理回路 | |
| JP3111277B2 (ja) | サーマルヘッド駆動用ｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061122 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070405 |