JPH09179669A - インタフェース回路及びそれを用いた情報処理装置 - Google Patents
インタフェース回路及びそれを用いた情報処理装置Info
- Publication number
- JPH09179669A JPH09179669A JP7339714A JP33971495A JPH09179669A JP H09179669 A JPH09179669 A JP H09179669A JP 7339714 A JP7339714 A JP 7339714A JP 33971495 A JP33971495 A JP 33971495A JP H09179669 A JPH09179669 A JP H09179669A
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- serial
- optical
- signal
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
- H04B10/114—Indoor or close-range type systems
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】ＩＲ（Ｉｎｆｒａｒｅｄ；赤外線）インタフェ
ース回路及びシリアルインタフェース回路が搭載された
インタフェース回路及びそれを用いた情報処理装置に関
し、送信信号波形を歪ませることなく連続した直流成分
を除去したインタフェース回路及びそれを用いた情報処
理装置を提供することを目的とする。 【解決手段】 ＩｒＤＡに準拠した信号を出力するＩＲ
インタフェース回路部１３ｂまたはＲＳ２３２Ｃに対応
した信号を出力するシリアルインタフェース回路部１３
ｃ選択するスイッチ１３ｄを切り替えるインタフェース
選択回路部１３ｅを外部制御端子ＴC に供給されるイン
タフェース決定信号により切り替えられるように構成す
る。
ース回路及びシリアルインタフェース回路が搭載された
インタフェース回路及びそれを用いた情報処理装置に関
し、送信信号波形を歪ませることなく連続した直流成分
を除去したインタフェース回路及びそれを用いた情報処
理装置を提供することを目的とする。 【解決手段】 ＩｒＤＡに準拠した信号を出力するＩＲ
インタフェース回路部１３ｂまたはＲＳ２３２Ｃに対応
した信号を出力するシリアルインタフェース回路部１３
ｃ選択するスイッチ１３ｄを切り替えるインタフェース
選択回路部１３ｅを外部制御端子ＴC に供給されるイン
タフェース決定信号により切り替えられるように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明はインタフェース回路
及びそれを用いた情報処理装置に係り、特に、ＩＲ（Ｉ
ｎｆｒａｒｅｄ；赤外線）インタフェース回路及びシリ
アルインタフェース回路が搭載されたインタフェース回
路及びそれを用いた情報処理装置に関する。
及びそれを用いた情報処理装置に係り、特に、ＩＲ（Ｉ
ｎｆｒａｒｅｄ；赤外線）インタフェース回路及びシリ
アルインタフェース回路が搭載されたインタフェース回
路及びそれを用いた情報処理装置に関する。
【０００２】近年、コンピュータシステム及び電子機器
の発展に伴って、複数の装置間でのデータ通信が頻繁に
行われるようになってきており、ケーブル等の接続が不
要な赤外線を使用した通信機能が要求されている。デー
タの通信を行う場合、製造メーカによらず、いろいろな
メーカの機器と通信できることが望ましい。このため、
ＩｒＤＡ（Ｉｎｆｒａｒｅｄ ＤａｔａＡｓｓｏｃｉａ
ｔｉｏｎ）により赤外線を使用した通信機能に関する規
定が制定されている。
の発展に伴って、複数の装置間でのデータ通信が頻繁に
行われるようになってきており、ケーブル等の接続が不
要な赤外線を使用した通信機能が要求されている。デー
タの通信を行う場合、製造メーカによらず、いろいろな
メーカの機器と通信できることが望ましい。このため、
ＩｒＤＡ（Ｉｎｆｒａｒｅｄ ＤａｔａＡｓｓｏｃｉａ
ｔｉｏｎ）により赤外線を使用した通信機能に関する規
定が制定されている。
【０００３】一方、コンピュータシステムや電子機器な
どは各種インタフェースに対応できるようにシリアルイ
ンタフェース回路及びＩｒＤＡインタフェース回路を予
め搭載しておき、切り替えて使用できる構成とされてい
た。
どは各種インタフェースに対応できるようにシリアルイ
ンタフェース回路及びＩｒＤＡインタフェース回路を予
め搭載しておき、切り替えて使用できる構成とされてい
た。
【０００４】
【従来の技術】図１０に従来のパーソナルコンピュータ
のブロック構成図を示す。従来のパーソナルコンピュー
タ１はＩｒＤＡに準拠したインタフェースを有するもの
で、データを処理するＣＰＵ２、ＣＰＵ２と外部機器と
の接続を行うための信号変換を行うＩ／Ｏコントローラ
３、Ｉ／Ｏコントローラ３から出力される送信信号から
直流成分を除去する直流成分除去回路４、直流成分除去
回路４で直流成分が除去された送信信号に応じて赤外線
を発光させるＩＲドライバ５、電源の投入を検出してシ
ステムをリセットするシステムリセット信号を生成し、
ＣＰＵ２に供給するシステムリセット回路６より構成さ
れる。
のブロック構成図を示す。従来のパーソナルコンピュー
タ１はＩｒＤＡに準拠したインタフェースを有するもの
で、データを処理するＣＰＵ２、ＣＰＵ２と外部機器と
の接続を行うための信号変換を行うＩ／Ｏコントローラ
３、Ｉ／Ｏコントローラ３から出力される送信信号から
直流成分を除去する直流成分除去回路４、直流成分除去
回路４で直流成分が除去された送信信号に応じて赤外線
を発光させるＩＲドライバ５、電源の投入を検出してシ
ステムをリセットするシステムリセット信号を生成し、
ＣＰＵ２に供給するシステムリセット回路６より構成さ
れる。
【０００５】Ｉ／Ｏコントローラ３はＣＰＵ２との接続
を行うＣＰＵインタフェース回路部３ａ、ＩＲドライバ
５を駆動するための送信信号を生成するＩＲインタフェ
ース回路部３ｂ、シリアルドライバを駆動するための送
信信号を生成するシリアルインタフェース回路部３ｃ、
ＩＲインタフェース回路３ｂ又はシリアルインタフェー
ス回路３ｃを選択するためスイッチ３ｄ、ＣＰＵインタ
フェース回路３ａからの指示に応じてスイッチ３ｄを切
り替えるインタフェース選択回路部３ｅより構成され
る。
を行うＣＰＵインタフェース回路部３ａ、ＩＲドライバ
５を駆動するための送信信号を生成するＩＲインタフェ
ース回路部３ｂ、シリアルドライバを駆動するための送
信信号を生成するシリアルインタフェース回路部３ｃ、
ＩＲインタフェース回路３ｂ又はシリアルインタフェー
ス回路３ｃを選択するためスイッチ３ｄ、ＣＰＵインタ
フェース回路３ａからの指示に応じてスイッチ３ｄを切
り替えるインタフェース選択回路部３ｅより構成され
る。
【０００６】図１１に従来の一例の動作波形図を示す。
図１１（Ａ）は電源、（Ｂ）はリセット信号、（Ｃ）は
Ｉ／Ｏコントローラ３の出力送信信号ＴｘＤ1 、（Ｄ）
はインタフェース選択回路部３ｅのインタフェース切換
信号、（Ｅ）は直流成分除去回路４の出力送信信号Ｔｘ
Ｄ2 の動作波形図を示す。
図１１（Ａ）は電源、（Ｂ）はリセット信号、（Ｃ）は
Ｉ／Ｏコントローラ３の出力送信信号ＴｘＤ1 、（Ｄ）
はインタフェース選択回路部３ｅのインタフェース切換
信号、（Ｅ）は直流成分除去回路４の出力送信信号Ｔｘ
Ｄ2 の動作波形図を示す。
【０００７】時刻ｔ1 でパーソナルコンピュータ１に電
源が投入されると、システムリセット回路８は所定の時
間Ｔ1 遅延した時刻ｔ2 でリセット信号を出力する。Ｃ
ＰＵ２は時刻ｔ2 でシステムリセット回路８からリセッ
ト信号が供給されると、起動ソフトウェアを実行する。
源が投入されると、システムリセット回路８は所定の時
間Ｔ1 遅延した時刻ｔ2 でリセット信号を出力する。Ｃ
ＰＵ２は時刻ｔ2 でシステムリセット回路８からリセッ
ト信号が供給されると、起動ソフトウェアを実行する。
【０００８】システムリセット回路８からのリセット信
号はＩ／Ｏコントローラ３のインタフェース選択回路部
３ｅにも供給され、シリアルインタフェース回路部３ｃ
を選択させる。インタフェース選択回路部３ｅはインタ
フェース選択回路部３ｅからの選択信号に応じてスイッ
チ３ｄを接点ｂに切換え、シリアルインタフェース回路
部３ｃを選択する。シリアルインタフェース回路部３は
通常ハイレベルを出力するような規格とされているた
め、図１１（Ｃ）に示すように時刻ｔ2 でＩ／Ｏコント
ローラ３の出力駆動信号はハイレベルになる。時刻ｔ3
でＣＰＵ２の起動ソフトウェアが終了すると、ＣＰＵ２
はＣＰＵインタフェース回路３ａにソフトウェアにより
設定されたＩＲインタフェース回路部３ｂを選択する命
令を供給する。
号はＩ／Ｏコントローラ３のインタフェース選択回路部
３ｅにも供給され、シリアルインタフェース回路部３ｃ
を選択させる。インタフェース選択回路部３ｅはインタ
フェース選択回路部３ｅからの選択信号に応じてスイッ
チ３ｄを接点ｂに切換え、シリアルインタフェース回路
部３ｃを選択する。シリアルインタフェース回路部３は
通常ハイレベルを出力するような規格とされているた
め、図１１（Ｃ）に示すように時刻ｔ2 でＩ／Ｏコント
ローラ３の出力駆動信号はハイレベルになる。時刻ｔ3
でＣＰＵ２の起動ソフトウェアが終了すると、ＣＰＵ２
はＣＰＵインタフェース回路３ａにソフトウェアにより
設定されたＩＲインタフェース回路部３ｂを選択する命
令を供給する。
【０００９】ＣＰＵインタフェース回路３ａはＣＰＵ２
からの選択命令に応じてインタフェース選択回路部３ｅ
にＩＲインタフェース回路部３ｂを選択する命令を発行
する。インタフェース選択回路部３ｅはＣＰＵインタフ
ェース回路部３ａからの選択命令に応じてスイッチ３ｄ
を接点ａに切換え、ＩＲインタフェース回路部３ｂを選
択する。
からの選択命令に応じてインタフェース選択回路部３ｅ
にＩＲインタフェース回路部３ｂを選択する命令を発行
する。インタフェース選択回路部３ｅはＣＰＵインタフ
ェース回路部３ａからの選択命令に応じてスイッチ３ｄ
を接点ａに切換え、ＩＲインタフェース回路部３ｂを選
択する。
【００１０】ＩＲインタフェース回路部３ｂはＣＰＵ２
からＣＰＵインタフェース回路３ａを介して供給される
データからＩｒＤＡによる規格によりＩＲドライバ５の
赤外線発光素子を連続して発光状態しない駆動信号を生
成し、直流成分除去回路４を介してＩＲドライバ５に供
給する。
からＣＰＵインタフェース回路３ａを介して供給される
データからＩｒＤＡによる規格によりＩＲドライバ５の
赤外線発光素子を連続して発光状態しない駆動信号を生
成し、直流成分除去回路４を介してＩＲドライバ５に供
給する。
【００１１】ＣＰＵ２はその起動時に起動ソフトウェア
により時刻ｔ2 〜ｔ3 の間の時間Ｔ 2 ではシリアルイン
タフェース回路部３ｃが選択される。シリアルインタフ
ェース回路部３ｃはＲＳ２３２Ｃの規格上通常状態では
ハイレベルを出力する構成とされており、時間Ｔ2 では
送信信号ＴｘＤ2 は連続してハイレベルとされる。
により時刻ｔ2 〜ｔ3 の間の時間Ｔ 2 ではシリアルイン
タフェース回路部３ｃが選択される。シリアルインタフ
ェース回路部３ｃはＲＳ２３２Ｃの規格上通常状態では
ハイレベルを出力する構成とされており、時間Ｔ2 では
送信信号ＴｘＤ2 は連続してハイレベルとされる。
【００１２】一方、ＩＲドライバ５は規格上Ｉ／Ｏコン
トローラ３の出力駆動信号がハイレベルで赤外線発光素
子が発光するように設計されているため、このままで
は、時刻ｔ1 〜時刻ｔ2 ではＩＲドライバ５に内蔵され
た発光素子が発光し続ける。このため、発光素子の寿命
が低下や破損につながるため、発光素子が連続して発光
し続けないようにするため、直流成分除去回路４がＩＲ
ドライバ５の入力側に設けられていた。
トローラ３の出力駆動信号がハイレベルで赤外線発光素
子が発光するように設計されているため、このままで
は、時刻ｔ1 〜時刻ｔ2 ではＩＲドライバ５に内蔵され
た発光素子が発光し続ける。このため、発光素子の寿命
が低下や破損につながるため、発光素子が連続して発光
し続けないようにするため、直流成分除去回路４がＩＲ
ドライバ５の入力側に設けられていた。
【００１３】直流成分除去回路４は微分回路等よりな
り、図１１（Ｃ）に示される送信信号ＴｘＤ1 の立ち上
がり及び立ち下がり応答して直流成分が連続しないよう
にする。
り、図１１（Ｃ）に示される送信信号ＴｘＤ1 の立ち上
がり及び立ち下がり応答して直流成分が連続しないよう
にする。
【００１４】
【発明が解決しようとする課題】しかるに、従来のイン
タフェース回路ではＩＲインタフェース回路部の前に微
分回路等よりなる直流成分除去回路を設けていたため、
図１１（Ｅ）に示すように送信信号が歪んでしまい、Ｉ
Ｒドライバに供給すべき電流値を満足できなくなる等の
問題点があった。
タフェース回路ではＩＲインタフェース回路部の前に微
分回路等よりなる直流成分除去回路を設けていたため、
図１１（Ｅ）に示すように送信信号が歪んでしまい、Ｉ
Ｒドライバに供給すべき電流値を満足できなくなる等の
問題点があった。
【００１５】本発明は上記の点に鑑みてなされたもの
で、送信信号波形を歪ませることなく連続した直流成分
を除去したインタフェース回路及びそれを用いた情報処
理装置を提供することを目的とする。
で、送信信号波形を歪ませることなく連続した直流成分
を除去したインタフェース回路及びそれを用いた情報処
理装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の請求項１は入力
データを光として出力する光ドライバを駆動する光駆動
信号を生成し、出力端子から出力する光インタフェース
回路部と、入力データをシリアルデータとして出力する
シリアル出力ドライバを駆動するシリアル駆動信号を生
成し、前記出力端子から出力するシリアルインタフェー
ス回路部と、前記光インタフェース回路部又は前記シリ
アルインタフェース回路部を選択するインタフェース選
択回路と、外部から選択制御信号が供給され、該選択制
御信号に応じて前記インタフェース選択回路の制御を可
能とする外部制御端子とを有することを特徴とする。
データを光として出力する光ドライバを駆動する光駆動
信号を生成し、出力端子から出力する光インタフェース
回路部と、入力データをシリアルデータとして出力する
シリアル出力ドライバを駆動するシリアル駆動信号を生
成し、前記出力端子から出力するシリアルインタフェー
ス回路部と、前記光インタフェース回路部又は前記シリ
アルインタフェース回路部を選択するインタフェース選
択回路と、外部から選択制御信号が供給され、該選択制
御信号に応じて前記インタフェース選択回路の制御を可
能とする外部制御端子とを有することを特徴とする。
【００１７】請求項１によれば、外部制御端子に供給さ
れる選択信号により光インタフェース回路部又はシリア
ルインタフェース回路部の選択を行うことができるた
め、リセット動作等で光インタフェース回路部とシリア
ルインタフェース回路部とが切り替わり、光インタフェ
ース又はシリアルインタフェースに準拠しない信号が出
力されることがなくなる。
れる選択信号により光インタフェース回路部又はシリア
ルインタフェース回路部の選択を行うことができるた
め、リセット動作等で光インタフェース回路部とシリア
ルインタフェース回路部とが切り替わり、光インタフェ
ース又はシリアルインタフェースに準拠しない信号が出
力されることがなくなる。
【００１８】請求項２は、入力データを光として出力す
る光ドライバを駆動する光駆動信号を生成し、出力端子
から出力する光インタフェース回路部と、入力データを
シリアルデータとして出力するシリアル出力ドライバを
駆動するシリアル駆動信号を生成し、前記出力端子から
出力するシリアルインタフェース回路部と、入力信号を
前記光インタフェース回路部又は前記シリアルインタフ
ェース回路部に選択的に供給する第１のスイッチと、前
記光インタフェース回路部及び前記シリアルインタフェ
ース回路部の出力信号を反転させる第１及び第２の反転
回路と、リセット時に前記第１のスイッチにより前記シ
リアルインタフェース回路部を選択し、前記第２のスイ
ッチにより前記第２の反転回路のみを通過させ、リセッ
ト後の設定時には前記第１のスイッチにより前記光イン
タフェース回路部を選択し、前記第２のスイッチにより
前記第１及び第２の反転回路をともに通過させるように
前記第１及び第２のスイッチを制御する選択制御手段と
を有することを特徴とする。
る光ドライバを駆動する光駆動信号を生成し、出力端子
から出力する光インタフェース回路部と、入力データを
シリアルデータとして出力するシリアル出力ドライバを
駆動するシリアル駆動信号を生成し、前記出力端子から
出力するシリアルインタフェース回路部と、入力信号を
前記光インタフェース回路部又は前記シリアルインタフ
ェース回路部に選択的に供給する第１のスイッチと、前
記光インタフェース回路部及び前記シリアルインタフェ
ース回路部の出力信号を反転させる第１及び第２の反転
回路と、リセット時に前記第１のスイッチにより前記シ
リアルインタフェース回路部を選択し、前記第２のスイ
ッチにより前記第２の反転回路のみを通過させ、リセッ
ト後の設定時には前記第１のスイッチにより前記光イン
タフェース回路部を選択し、前記第２のスイッチにより
前記第１及び第２の反転回路をともに通過させるように
前記第１及び第２のスイッチを制御する選択制御手段と
を有することを特徴とする。
【００１９】請求項２によれば、リセット時はシリアル
インタフェース回路部からの信号は反転して出力され、
リセット終了時は光インタフェース回路部からの信号を
非反転状態で出力できるため、出力信号が連続してハイ
になる信号とすることなく出力できる。
インタフェース回路部からの信号は反転して出力され、
リセット終了時は光インタフェース回路部からの信号を
非反転状態で出力できるため、出力信号が連続してハイ
になる信号とすることなく出力できる。
【００２０】請求項３は、入力データを光として出力す
る光ドライバを駆動する光駆動信号を生成し、出力端子
から出力する光インタフェース回路部と、入力データを
シリアルデータとして出力するシリアル出力ドライバを
駆動するシリアル駆動信号を生成し、前記出力端子から
出力するシリアルインタフェース回路部と、前記光イン
タフェース回路部又は前記シリアルインタフェース回路
部を選択するインタフェース選択回路と、前記光インタ
フェース回路部及び前記シリアルインタフェース回路部
と前記光ドライバとの間に設けられ、リセット時にオフ
となるスイッチ回路とを有することを特徴とする。
る光ドライバを駆動する光駆動信号を生成し、出力端子
から出力する光インタフェース回路部と、入力データを
シリアルデータとして出力するシリアル出力ドライバを
駆動するシリアル駆動信号を生成し、前記出力端子から
出力するシリアルインタフェース回路部と、前記光イン
タフェース回路部又は前記シリアルインタフェース回路
部を選択するインタフェース選択回路と、前記光インタ
フェース回路部及び前記シリアルインタフェース回路部
と前記光ドライバとの間に設けられ、リセット時にオフ
となるスイッチ回路とを有することを特徴とする。
【００２１】請求項３によれば、スイッチ回路によりリ
セット時は光インタフェース回路部及び前記シリアルイ
ンタフェース回路部と前記光ドライバとの間の接続をオ
フにできるため、光ドライバにシリアルインタフェース
回路部からの信号を供給しなくて済む。
セット時は光インタフェース回路部及び前記シリアルイ
ンタフェース回路部と前記光ドライバとの間の接続をオ
フにできるため、光ドライバにシリアルインタフェース
回路部からの信号を供給しなくて済む。
【００２２】請求項４は、入力データを光として出力す
る光ドライバを駆動する光駆動信号を生成し、出力端子
から出力する光インタフェース回路部と、入力データを
シリアルデータとして出力するシリアル出力ドライバを
駆動するシリアル駆動信号を生成し、前記出力端子から
出力するシリアルインタフェース回路部と、前記光イン
タフェース回路部及び前記シリアルインタフェース回路
部と前記光ドライバとの間に設けられ、前記光ドライバ
に前記所定の期間以上ハイレベルになる信号が供給され
たときに該信号をオフするスイッチ手段とを有すること
を特徴とする。
る光ドライバを駆動する光駆動信号を生成し、出力端子
から出力する光インタフェース回路部と、入力データを
シリアルデータとして出力するシリアル出力ドライバを
駆動するシリアル駆動信号を生成し、前記出力端子から
出力するシリアルインタフェース回路部と、前記光イン
タフェース回路部及び前記シリアルインタフェース回路
部と前記光ドライバとの間に設けられ、前記光ドライバ
に前記所定の期間以上ハイレベルになる信号が供給され
たときに該信号をオフするスイッチ手段とを有すること
を特徴とする。
【００２３】請求項４によれば、スイッチ手段により光
ドライバに所定の期間以上ハイレベルになる信号が供給
されたときには信号がオフされ、光ドライバが停止され
るため、光ドライバが所定の期間以上駆動されることが
なくなる。請求項５は、請求項１乃至４のいずれか一項
記載のインタフェース回路を内蔵することを特徴とする
情報処理装置である。
ドライバに所定の期間以上ハイレベルになる信号が供給
されたときには信号がオフされ、光ドライバが停止され
るため、光ドライバが所定の期間以上駆動されることが
なくなる。請求項５は、請求項１乃至４のいずれか一項
記載のインタフェース回路を内蔵することを特徴とする
情報処理装置である。
【００２４】請求項５によれば、請求項１乃至４のいず
れか一項記載のインタフェース回路を内蔵することによ
り光ドライバが所定の期間以上駆動されることがなくな
るため、光ドライバの寿命を延長できる。
れか一項記載のインタフェース回路を内蔵することによ
り光ドライバが所定の期間以上駆動されることがなくな
るため、光ドライバの寿命を延長できる。
【００２５】
【発明の実施の形態】図１に本発明の第１実施例のブロ
ック構成図を示す。本実施例では本発明のインタフェー
ス回路をＩｒＤＡに準拠したインタフェースを有するパ
ーソナルコンピュータに搭載した場合について説明す
る。
ック構成図を示す。本実施例では本発明のインタフェー
ス回路をＩｒＤＡに準拠したインタフェースを有するパ
ーソナルコンピュータに搭載した場合について説明す
る。
【００２６】本実施例のパーソナルコンピュータ１１は
データを処理するＣＰＵ１２、ＣＰＵ１２と外部機器と
の接続を行うための信号変換を行うＩ／Ｏコントローラ
１３、Ｉ／Ｏコントローラ１３と接続され、ＣＰＵ１２
にからの命令により使用するインタフェースを決定する
インタフェース決定回路１４、Ｉ／Ｏコントローラ１３
から出力される送信信号に応じて赤外線を発光させるＩ
Ｒドライバ１５、電源の投入を検出してシステムをリセ
ットするシステムリセット信号を生成し、ＣＰＵ２に供
給するシステムリセット回路１６より構成される。
データを処理するＣＰＵ１２、ＣＰＵ１２と外部機器と
の接続を行うための信号変換を行うＩ／Ｏコントローラ
１３、Ｉ／Ｏコントローラ１３と接続され、ＣＰＵ１２
にからの命令により使用するインタフェースを決定する
インタフェース決定回路１４、Ｉ／Ｏコントローラ１３
から出力される送信信号に応じて赤外線を発光させるＩ
Ｒドライバ１５、電源の投入を検出してシステムをリセ
ットするシステムリセット信号を生成し、ＣＰＵ２に供
給するシステムリセット回路１６より構成される。
【００２７】Ｉ／Ｏコントローラ１３は１チップのＩＣ
であり、ＣＰＵ１２との接続を行うＣＰＵインタフェー
ス回路部１３ａ、ＩＲドライバ１５を駆動するための送
信信号を生成するＩＲインタフェース回路部１３ｂ、シ
リアルドライバを駆動するための送信信号を生成するシ
リアルインタフェース回路部１３ｃ、ＩＲインタフェー
ス回路部１３ｂ又はシリアルインタフェース回路部１３
ｃを選択するためスイッチ１３ｄ、ＣＰＵインタフェー
ス回路部１３ａからの指示に応じてスイッチ１３ｄを切
り替えるインタフェース選択回路部１３ｅより構成され
る。
であり、ＣＰＵ１２との接続を行うＣＰＵインタフェー
ス回路部１３ａ、ＩＲドライバ１５を駆動するための送
信信号を生成するＩＲインタフェース回路部１３ｂ、シ
リアルドライバを駆動するための送信信号を生成するシ
リアルインタフェース回路部１３ｃ、ＩＲインタフェー
ス回路部１３ｂ又はシリアルインタフェース回路部１３
ｃを選択するためスイッチ１３ｄ、ＣＰＵインタフェー
ス回路部１３ａからの指示に応じてスイッチ１３ｄを切
り替えるインタフェース選択回路部１３ｅより構成され
る。
【００２８】Ｉ／Ｏコントローラ１３には新たにインタ
フェース選択回路部１３ｅを制御するための外部制御端
子ＴC を設け、外部制御端子ＴC に供給されるインタフ
ェース決定信号により内部のＩＲインタフェース回路部
１３ｂ又はシリアルインタフェース回路部１３ｃのいず
れかを選択することができる構成とされている。Ｉ／Ｏ
コントローラ１３に新たに設定された外部制御端子ＴC
にはインタフェース決定回路１４の出力信号が供給され
る。
フェース選択回路部１３ｅを制御するための外部制御端
子ＴC を設け、外部制御端子ＴC に供給されるインタフ
ェース決定信号により内部のＩＲインタフェース回路部
１３ｂ又はシリアルインタフェース回路部１３ｃのいず
れかを選択することができる構成とされている。Ｉ／Ｏ
コントローラ１３に新たに設定された外部制御端子ＴC
にはインタフェース決定回路１４の出力信号が供給され
る。
【００２９】インタフェース決定回路１４はＣＰＵ１２
と接続されており、ＣＰＵ１２から供給される選択命令
に応じてＩＲインタフェース回路部１３ｂ又はシリアル
インタフェース回路部１３ｃを選択するための決定信号
を生成し、Ｉ／Ｏコントローラ１３の外部制御端子ＴC
に供給する。
と接続されており、ＣＰＵ１２から供給される選択命令
に応じてＩＲインタフェース回路部１３ｂ又はシリアル
インタフェース回路部１３ｃを選択するための決定信号
を生成し、Ｉ／Ｏコントローラ１３の外部制御端子ＴC
に供給する。
【００３０】図２に本発明の第１実施例の動作フローチ
ャートを示す。電源が投入されると、システムリセット
回路１６がこれを検出し、ＣＰＵ１２及びＩ／Ｏコント
ローラ１３、インタフェース決定回路１４にリセット信
号を供給する。ＣＰＵ１２はシステムリセット回路１６
からリセット信号を受けると、リセットされ、プログラ
ムをスタートする（ステップＳ１−１、Ｓ１−２、Ｓ１
−３）。
ャートを示す。電源が投入されると、システムリセット
回路１６がこれを検出し、ＣＰＵ１２及びＩ／Ｏコント
ローラ１３、インタフェース決定回路１４にリセット信
号を供給する。ＣＰＵ１２はシステムリセット回路１６
からリセット信号を受けると、リセットされ、プログラ
ムをスタートする（ステップＳ１−１、Ｓ１−２、Ｓ１
−３）。
【００３１】インタフェース決定回路１４はシステムリ
セット回路１６から供給されるリセット信号を受ると予
め設定されたインタフェース回路を選択する選択フラグ
をオンして、ＩＲインタフェース回路部１３ｂを選択す
る決定信号をＩ／Ｏコントローラ１３の外部制御端子Ｔ
C に供給する。
セット回路１６から供給されるリセット信号を受ると予
め設定されたインタフェース回路を選択する選択フラグ
をオンして、ＩＲインタフェース回路部１３ｂを選択す
る決定信号をＩ／Ｏコントローラ１３の外部制御端子Ｔ
C に供給する。
【００３２】Ｉ／Ｏコントローラ１３のインタフェース
選択回路部１３ｅはインタフェース決定回路１４から外
部制御端子ＴC を介して供給されたＩＲインタフェース
回路部１３ｂを選択する決定信号に応じてスイッチ１３
ｄを接点ｂに切り替える選択信号を生成し、スイッチ１
３ｄに供給する。スイッチ１３ｄはインタフェース選択
回路部１３ｅから供給される接点ｂに切り替える選択信
号に応じて接点ｂに切り替えられ、ＣＰＵインタフェー
ス回路部１３ａをＩＲインタフェース回路部１３ｂに接
続する（ステップＳ１−４）。
選択回路部１３ｅはインタフェース決定回路１４から外
部制御端子ＴC を介して供給されたＩＲインタフェース
回路部１３ｂを選択する決定信号に応じてスイッチ１３
ｄを接点ｂに切り替える選択信号を生成し、スイッチ１
３ｄに供給する。スイッチ１３ｄはインタフェース選択
回路部１３ｅから供給される接点ｂに切り替える選択信
号に応じて接点ｂに切り替えられ、ＣＰＵインタフェー
ス回路部１３ａをＩＲインタフェース回路部１３ｂに接
続する（ステップＳ１−４）。
【００３３】本実施例によれば、電源投入時等のＩ／Ｏ
コントローラ１３がリセットされても、インタフェース
の選択は外部制御端子ＴC に供給される信号によって決
定さえるため、リセット動作によりシリアルインタフェ
ース回路部１３ｃが選択されることがなくなる。このた
め、ＩＲドライバ１５をインタフェースとして選択した
場合にＩＲドライバ１５に連続的なハイレベル信号を供
給することがなくなり、したがって、ＩＲドライバ１５
に内蔵される発光ダイオード等を必要以上に長く発光さ
せることがなく、発光ダイオードの寿命を延ばすことが
できる。
コントローラ１３がリセットされても、インタフェース
の選択は外部制御端子ＴC に供給される信号によって決
定さえるため、リセット動作によりシリアルインタフェ
ース回路部１３ｃが選択されることがなくなる。このた
め、ＩＲドライバ１５をインタフェースとして選択した
場合にＩＲドライバ１５に連続的なハイレベル信号を供
給することがなくなり、したがって、ＩＲドライバ１５
に内蔵される発光ダイオード等を必要以上に長く発光さ
せることがなく、発光ダイオードの寿命を延ばすことが
できる。
【００３４】図３に本発明の第２実施例のブロック構成
図を示す。本実施例のパーソナルコンピュータ２１はデ
ータを処理するＣＰＵ２２、ＣＰＵ２２と外部機器との
接続を行うための信号変換を行うＩ／Ｏコントローラ２
３、Ｉ／Ｏコントローラ２３の出力端子ＴOUT に接続さ
れ、Ｉ／Ｏコントローラ２３の出力信号を反転させる反
転回路２４、反転回路２４により反転された送信信号に
応じて赤外線を発光させるＩＲドライバ２５、電源の投
入を検出してシステムをリセットするシステムリセット
信号を生成し、ＣＰＵ２に供給するシステムリセット回
路２６より構成される。
図を示す。本実施例のパーソナルコンピュータ２１はデ
ータを処理するＣＰＵ２２、ＣＰＵ２２と外部機器との
接続を行うための信号変換を行うＩ／Ｏコントローラ２
３、Ｉ／Ｏコントローラ２３の出力端子ＴOUT に接続さ
れ、Ｉ／Ｏコントローラ２３の出力信号を反転させる反
転回路２４、反転回路２４により反転された送信信号に
応じて赤外線を発光させるＩＲドライバ２５、電源の投
入を検出してシステムをリセットするシステムリセット
信号を生成し、ＣＰＵ２に供給するシステムリセット回
路２６より構成される。
【００３５】Ｉ／Ｏコントローラ２３は１チップの半導
体装置よりなり、ＣＰＵ２２との接続を行うＣＰＵイン
タフェース回路部２３ａ、ＩＲドライバ２５を駆動する
ための送信信号を生成するＩＲインタフェース回路部２
３ｂ、シリアルドライバを駆動するための送信信号を生
成するシリアルインタフェース回路部２３ｃ、ＣＰＵイ
ンタフェース回路部２３ａとＩＲインタフェース回路部
２３ｂ又はシリアルインタフェース回路部２３ｃとの接
続を切り替えるスイッチ２３ｄ、ＩＲインタフェース回
路部２３ｂ及びシリアルインタフェース回路部２３ｃの
出力信号の経路を切り替えるスイッチ２３ｅ、ＣＰＵイ
ンタフェース回路部１３ａからの指示に応じてスイッチ
２３ｄ、２３ｅを制御するインタフェース選択回路部２
３ｆ、スイッチ２３ｅの一方の経路に設けられ、出力信
号を反転させる反転回路２３ｇより構成される。
体装置よりなり、ＣＰＵ２２との接続を行うＣＰＵイン
タフェース回路部２３ａ、ＩＲドライバ２５を駆動する
ための送信信号を生成するＩＲインタフェース回路部２
３ｂ、シリアルドライバを駆動するための送信信号を生
成するシリアルインタフェース回路部２３ｃ、ＣＰＵイ
ンタフェース回路部２３ａとＩＲインタフェース回路部
２３ｂ又はシリアルインタフェース回路部２３ｃとの接
続を切り替えるスイッチ２３ｄ、ＩＲインタフェース回
路部２３ｂ及びシリアルインタフェース回路部２３ｃの
出力信号の経路を切り替えるスイッチ２３ｅ、ＣＰＵイ
ンタフェース回路部１３ａからの指示に応じてスイッチ
２３ｄ、２３ｅを制御するインタフェース選択回路部２
３ｆ、スイッチ２３ｅの一方の経路に設けられ、出力信
号を反転させる反転回路２３ｇより構成される。
【００３６】Ｉ／Ｏコントローラ２３のインタフェース
選択回路部２３ｆはＣＰＵインタフェース回路部２３ａ
から供給される命令によりスイッチ２３ｄ、２３ｅの接
続接点を切り替える。ＣＰＵインタフェース回路部２３
ａからＩＲインタフェース回路部２３ｂを選択する命令
が供給されたときにはスイッチ２３ｄ、２３ｅの接点を
接点ｂ側に切り替え、シリアルインタフェース回路部２
３ｃを選択する命令が供給されたときにはスイッチ２３
ｄ、２３ｅの接点を接点ａ側に切り替える。
選択回路部２３ｆはＣＰＵインタフェース回路部２３ａ
から供給される命令によりスイッチ２３ｄ、２３ｅの接
続接点を切り替える。ＣＰＵインタフェース回路部２３
ａからＩＲインタフェース回路部２３ｂを選択する命令
が供給されたときにはスイッチ２３ｄ、２３ｅの接点を
接点ｂ側に切り替え、シリアルインタフェース回路部２
３ｃを選択する命令が供給されたときにはスイッチ２３
ｄ、２３ｅの接点を接点ａ側に切り替える。
【００３７】図４に本発明の第２実施例の動作フローチ
ャートを示す。電源が投入されると、システムリセット
回路２６がこれを検出し、ＣＰＵ２２とＩ／Ｏコントロ
ーラ２３にリセット信号を供給する。ＣＰＵ２２はシス
テムリセット回路１６からリセット信号を受けると、リ
セットされ、プログラムをスタートする（ステップＳ２
−１）。
ャートを示す。電源が投入されると、システムリセット
回路２６がこれを検出し、ＣＰＵ２２とＩ／Ｏコントロ
ーラ２３にリセット信号を供給する。ＣＰＵ２２はシス
テムリセット回路１６からリセット信号を受けると、リ
セットされ、プログラムをスタートする（ステップＳ２
−１）。
【００３８】Ｉ／Ｏコントローラ２３もリセット信号を
受け（ステップＳ２−２）、インタフェース選択回路部
２３ｆがシリアルインタフェース回路部２３ｃを選択す
る信号を出力する。インタフェース選択回路部２３ｆは
リセット信号を受けるとスイッチ２３ｄ、２３ｅの接点
を接点ａ側に切り替える。スイッチ２３ｄの接点が接点
ａ側に切り替わるとシリアルインタフェース回路部２３
ｃの出力がスイッチ２３ｅに供給される。このとき、シ
リアルインタフェース回路部２３ｃは出力が通常ハイレ
ベルに固定されるように設定されているため、ハイレベ
ルとされる。
受け（ステップＳ２−２）、インタフェース選択回路部
２３ｆがシリアルインタフェース回路部２３ｃを選択す
る信号を出力する。インタフェース選択回路部２３ｆは
リセット信号を受けるとスイッチ２３ｄ、２３ｅの接点
を接点ａ側に切り替える。スイッチ２３ｄの接点が接点
ａ側に切り替わるとシリアルインタフェース回路部２３
ｃの出力がスイッチ２３ｅに供給される。このとき、シ
リアルインタフェース回路部２３ｃは出力が通常ハイレ
ベルに固定されるように設定されているため、ハイレベ
ルとされる。
【００３９】シリアルインタフェース回路部２３ｃの出
力ハイレベル信号はスイッチ２３ｅに供給され、接点ａ
を介して反転回路２３ｇを出力されることなくＩ／Ｏコ
ントローラ２３から出力される。Ｉ／Ｏコントローラ２
３から出力されたシリアルインタフェース回路部２３ｃ
の出力ハイレベル信号は反転回路２４によりローレベル
に反転されて、ＩＲドライバ２５に供給される。
力ハイレベル信号はスイッチ２３ｅに供給され、接点ａ
を介して反転回路２３ｇを出力されることなくＩ／Ｏコ
ントローラ２３から出力される。Ｉ／Ｏコントローラ２
３から出力されたシリアルインタフェース回路部２３ｃ
の出力ハイレベル信号は反転回路２４によりローレベル
に反転されて、ＩＲドライバ２５に供給される。
【００４０】また、リセットが終了すると、ＣＰＵ２２
は予めプログラムに設定されたインタフェース、本実施
例ではＩＲインタフェース回路部２３ｂを選択する命令
をＩ／Ｏコントローラ２３に供給する（ステップＳ２−
３、Ｓ２−４）。Ｉ／Ｏコントローラ２３のＣＰＵイン
タフェース回路部２３ａはＣＰＵ２２からＩＲインタフ
ェース回路部２３ｂを選択する命令を受信すると、イン
タフェース選択回路部２３ｆにスイッチ２３ｄ、２３ｅ
を接点ｂに切り替える命令を発行する。インタフェース
選択回路部２３ｆはＣＰＵインタフェース回路部２３ａ
からスイッチ２３ｄ、２３ｅの接点を接点ｂに切り替え
る命令を受けると、スイッチ２３ｄ、２３ｅの接点を接
点ｂに切り替える。
は予めプログラムに設定されたインタフェース、本実施
例ではＩＲインタフェース回路部２３ｂを選択する命令
をＩ／Ｏコントローラ２３に供給する（ステップＳ２−
３、Ｓ２−４）。Ｉ／Ｏコントローラ２３のＣＰＵイン
タフェース回路部２３ａはＣＰＵ２２からＩＲインタフ
ェース回路部２３ｂを選択する命令を受信すると、イン
タフェース選択回路部２３ｆにスイッチ２３ｄ、２３ｅ
を接点ｂに切り替える命令を発行する。インタフェース
選択回路部２３ｆはＣＰＵインタフェース回路部２３ａ
からスイッチ２３ｄ、２３ｅの接点を接点ｂに切り替え
る命令を受けると、スイッチ２３ｄ、２３ｅの接点を接
点ｂに切り替える。
【００４１】スイッチ２３ｄの接点が接点ｂに切り替わ
ると、ＣＰＵインタフェース回路部２３ａとＩＲインタ
フェース回路部２３ｂとが接続され、ＩＲインタフェー
ス回路部２３ｂからＩｒＤＡに準拠したハイレベルが連
続しない信号が出力される。ＩＲインタフェース回路部
２３ｂの出力信号はスイッチ２３ｅに供給される。
ると、ＣＰＵインタフェース回路部２３ａとＩＲインタ
フェース回路部２３ｂとが接続され、ＩＲインタフェー
ス回路部２３ｂからＩｒＤＡに準拠したハイレベルが連
続しない信号が出力される。ＩＲインタフェース回路部
２３ｂの出力信号はスイッチ２３ｅに供給される。
【００４２】スイッチ２３ｅは接点が接点ｂに切り替わ
っているため、ＩＲインタフェース回路部２３ｂの出力
信号は反転回路２３ｇに供給され、反転される。反転回
路２３ｇで反転された信号は反転回路２４を介してもと
の状態に戻されて、ＩＲドライバ２５に供給される。こ
のため、ＩＲドライバ２５にはＩＲインタフェース回路
部２３ｂの出力信号が供給される。
っているため、ＩＲインタフェース回路部２３ｂの出力
信号は反転回路２３ｇに供給され、反転される。反転回
路２３ｇで反転された信号は反転回路２４を介してもと
の状態に戻されて、ＩＲドライバ２５に供給される。こ
のため、ＩＲドライバ２５にはＩＲインタフェース回路
部２３ｂの出力信号が供給される。
【００４３】本実施例によれば、電源投入時等のＩ／Ｏ
コントローラ１３がリセットされてたときに、リセット
動作によりシリアルインタフェース回路部２３ｃが選択
されてもシリアルインタフェース回路部２３ｃの出力ハ
イレベル信号はスイッチ２３ｄ、２３ｅにより反転回路
２４を介してＩＲドライバ２５に供給されるため、反転
されローレベル信号として供給され、ＩＲドライバ２５
に連続してハイレベルになる信号を供給することがなく
なる。
コントローラ１３がリセットされてたときに、リセット
動作によりシリアルインタフェース回路部２３ｃが選択
されてもシリアルインタフェース回路部２３ｃの出力ハ
イレベル信号はスイッチ２３ｄ、２３ｅにより反転回路
２４を介してＩＲドライバ２５に供給されるため、反転
されローレベル信号として供給され、ＩＲドライバ２５
に連続してハイレベルになる信号を供給することがなく
なる。
【００４４】また、リセット後はスイッチ２３ｄ、２３
ｅによりＩＲインタフェース回路部２３ｂが選択されＩ
ｒＤＡに準拠したハイレベルが連続しない信号が反転回
路２３ｇ、２４を介してＩＲドライバ２５に供給され
る。反転回路２３ｇ、２４によりＩＲインタフェース回
路部２３ｂのＩｒＤＡに準拠した信号は反転されずにＩ
Ｒドライバ２５に供給される。
ｅによりＩＲインタフェース回路部２３ｂが選択されＩ
ｒＤＡに準拠したハイレベルが連続しない信号が反転回
路２３ｇ、２４を介してＩＲドライバ２５に供給され
る。反転回路２３ｇ、２４によりＩＲインタフェース回
路部２３ｂのＩｒＤＡに準拠した信号は反転されずにＩ
Ｒドライバ２５に供給される。
【００４５】このように、ＩＲドライバ２５をインタフ
ェースとして選択した場合にＩＲドライバ２５に連続的
なハイレベル信号を供給することがなくなり、したがっ
て、ＩＲドライバ２５に内蔵される発光ダイオード等を
必要以上に長く発光させることがなく、発光ダイオード
の寿命を延ばすことができる。
ェースとして選択した場合にＩＲドライバ２５に連続的
なハイレベル信号を供給することがなくなり、したがっ
て、ＩＲドライバ２５に内蔵される発光ダイオード等を
必要以上に長く発光させることがなく、発光ダイオード
の寿命を延ばすことができる。
【００４６】図５に本発明の第３実施例のブロック構成
図を示す。本実施例のパーソナルコンピュータ３１はデ
ータを処理するＣＰＵ３２、ＣＰＵ３２と外部機器との
接続を行うための信号変換を行うＩ／Ｏコントローラ３
３、Ｉ／Ｏコントローラ３３の出力端子ＴOUT に接続さ
れ、Ｉ／Ｏコントローラ３３の出力信号のスイッチング
制御するスイッチ回路３４、ＣＰＵ３２からＩ／Ｏコン
トローラ３３に供給される信号に応じてスイッチ回路３
４のスイッチング制御するインタフェース選択回路３
５、Ｉ／Ｏコントローラ３３からスイッチ回路３４を介
して供給される信号に応じて赤外線を発光させるＩＲド
ライバ３６、電源の投入を検出してシステムをリセット
するシステムリセット信号を生成し、ＣＰＵ２、Ｉ／Ｏ
コントローラ３３、インタフェース選択回路３５に供給
するシステムリセット回路３７より構成される。
図を示す。本実施例のパーソナルコンピュータ３１はデ
ータを処理するＣＰＵ３２、ＣＰＵ３２と外部機器との
接続を行うための信号変換を行うＩ／Ｏコントローラ３
３、Ｉ／Ｏコントローラ３３の出力端子ＴOUT に接続さ
れ、Ｉ／Ｏコントローラ３３の出力信号のスイッチング
制御するスイッチ回路３４、ＣＰＵ３２からＩ／Ｏコン
トローラ３３に供給される信号に応じてスイッチ回路３
４のスイッチング制御するインタフェース選択回路３
５、Ｉ／Ｏコントローラ３３からスイッチ回路３４を介
して供給される信号に応じて赤外線を発光させるＩＲド
ライバ３６、電源の投入を検出してシステムをリセット
するシステムリセット信号を生成し、ＣＰＵ２、Ｉ／Ｏ
コントローラ３３、インタフェース選択回路３５に供給
するシステムリセット回路３７より構成される。
【００４７】ＣＰＵ３２、Ｉ／Ｏコントローラ３３、Ｉ
Ｒドライバ３６、システムリセット回路３７は従来と同
じ構成であるため、その説明は省略する。スイッチ回路
３４はＩ／Ｏコントローラ３３とＩＲドライバ３６との
間に設けられ、Ｉ／Ｏコントローラ３３とＩＲドライバ
３６との接続をインタフェース選択回路３５からの選択
信号に応じてオン／オフする。
Ｒドライバ３６、システムリセット回路３７は従来と同
じ構成であるため、その説明は省略する。スイッチ回路
３４はＩ／Ｏコントローラ３３とＩＲドライバ３６との
間に設けられ、Ｉ／Ｏコントローラ３３とＩＲドライバ
３６との接続をインタフェース選択回路３５からの選択
信号に応じてオン／オフする。
【００４８】インタフェース選択回路３５はＩ／Ｏコン
トローラ３３にリセットがかかったときにスイッチ回路
３４をオフさせ、ＩＲドライバ３６が選択されたときに
はスイッチ回路３４をオンさせる。図６に本発明の第３
実施例のインタフェース選択回路の動作フローチャート
を示す。
トローラ３３にリセットがかかったときにスイッチ回路
３４をオフさせ、ＩＲドライバ３６が選択されたときに
はスイッチ回路３４をオンさせる。図６に本発明の第３
実施例のインタフェース選択回路の動作フローチャート
を示す。
【００４９】電源が投入されると、システムリセット回
路３７がこれを検出し、ＣＰＵ３２、Ｉ／Ｏコントロー
ラ３３、インタフェース選択回路３５にリセット信号を
供給する。ＣＰＵ３２はシステムリセット回路３７から
リセット信号を受けると、リセットされ、プログラムを
スタートする。
路３７がこれを検出し、ＣＰＵ３２、Ｉ／Ｏコントロー
ラ３３、インタフェース選択回路３５にリセット信号を
供給する。ＣＰＵ３２はシステムリセット回路３７から
リセット信号を受けると、リセットされ、プログラムを
スタートする。
【００５０】インタフェース選択回路３５はリセット信
号を検出すると、スイッチ回路３４をオフする（ステッ
プＳ３−１、Ｓ３−２）。このとき、Ｉ／Ｏコントロー
ラ３３のインタフェース選択回路部３３ｅはリセット信
号を受けると、シリアルインタフェース回路部３３ｃを
選択するため、スイッチ３３ｄの接点を接点ａ側に切り
替える。スイッチ３３ｄの接点が接点ａ側に切り替わる
とＩ／Ｏコントローラ３３からはシリアルインタフェー
ス回路部３３ｃの出力される。このとき、シリアルイン
タフェース回路部３３ｃは出力が通常ハイレベルに固定
されるように設定されているため、ハイレベルとされ
る。
号を検出すると、スイッチ回路３４をオフする（ステッ
プＳ３−１、Ｓ３−２）。このとき、Ｉ／Ｏコントロー
ラ３３のインタフェース選択回路部３３ｅはリセット信
号を受けると、シリアルインタフェース回路部３３ｃを
選択するため、スイッチ３３ｄの接点を接点ａ側に切り
替える。スイッチ３３ｄの接点が接点ａ側に切り替わる
とＩ／Ｏコントローラ３３からはシリアルインタフェー
ス回路部３３ｃの出力される。このとき、シリアルイン
タフェース回路部３３ｃは出力が通常ハイレベルに固定
されるように設定されているため、ハイレベルとされ
る。
【００５１】インタフェース選択回路３５はリセット信
号を受けるとスイッチ回路３４をオフし、Ｉ／Ｏコント
ローラ３３のＩＲドライバ３６が選択されると、スイッ
チ回路３４をオンする（ステップＳ３−３、Ｓ３−
４）。このため、Ｉ／Ｏコントローラ３３の出力信号が
ＩＲドライバ３６に供給される。
号を受けるとスイッチ回路３４をオフし、Ｉ／Ｏコント
ローラ３３のＩＲドライバ３６が選択されると、スイッ
チ回路３４をオンする（ステップＳ３−３、Ｓ３−
４）。このため、Ｉ／Ｏコントローラ３３の出力信号が
ＩＲドライバ３６に供給される。
【００５２】本実施例によれば、電源投入時等のＩ／Ｏ
コントローラ３３がリセットされたときには、Ｉ／Ｏコ
ントローラ３３とＩＲドライバ３６との接続が切断さ
れ、シリアルインタフェース回路部３３ｃの出力がＩＲ
ドライバ３６に供給されることがないため、ＩＲドライ
バ３６をインタフェースとして選択した場合にＩＲドラ
イバ３６に連続的なハイレベル信号を供給することがな
くなり、したがって、ＩＲドライバ３６に内蔵される発
光ダイオード等を必要以上に長く発光させることがな
く、発光ダイオードの寿命を延ばすことができる。
コントローラ３３がリセットされたときには、Ｉ／Ｏコ
ントローラ３３とＩＲドライバ３６との接続が切断さ
れ、シリアルインタフェース回路部３３ｃの出力がＩＲ
ドライバ３６に供給されることがないため、ＩＲドライ
バ３６をインタフェースとして選択した場合にＩＲドラ
イバ３６に連続的なハイレベル信号を供給することがな
くなり、したがって、ＩＲドライバ３６に内蔵される発
光ダイオード等を必要以上に長く発光させることがな
く、発光ダイオードの寿命を延ばすことができる。
【００５３】なお、スイッチ回路３４は例えば、一般に
ＨＣ１２５という型番のバッファ回路のＩＣで構成し、
ＩＣの利得制御端子にインタフェース選択回路３５を接
続し、リセット時はローレベルの制御信号を供給し、リ
セットが終了した時点でハイレベルの制御信号を供給す
る構成とすることにより実現することもできる。
ＨＣ１２５という型番のバッファ回路のＩＣで構成し、
ＩＣの利得制御端子にインタフェース選択回路３５を接
続し、リセット時はローレベルの制御信号を供給し、リ
セットが終了した時点でハイレベルの制御信号を供給す
る構成とすることにより実現することもできる。
【００５４】図７に本発明の第４実施例の要部のブロッ
ク図を示す。本実施例のパーソナルコンピュータ４１は
ＩｒＤＡに準拠したインタフェースを有するもので、デ
ータを処理するＣＰＵ４２、ＣＰＵ４２と外部機器との
接続を行うための信号変換を行うＩ／Ｏコントローラ４
３、Ｉ／Ｏコントローラ４３から出力される送信信号に
応じて赤外線を発光させるＩＲドライバ４４、電源の投
入を検出してシステムをリセットするシステムリセット
信号を生成し、ＣＰＵ２に供給するシステムリセット回
路４５、クロック信号を発生するクロック発生回路４６
より構成される。
ク図を示す。本実施例のパーソナルコンピュータ４１は
ＩｒＤＡに準拠したインタフェースを有するもので、デ
ータを処理するＣＰＵ４２、ＣＰＵ４２と外部機器との
接続を行うための信号変換を行うＩ／Ｏコントローラ４
３、Ｉ／Ｏコントローラ４３から出力される送信信号に
応じて赤外線を発光させるＩＲドライバ４４、電源の投
入を検出してシステムをリセットするシステムリセット
信号を生成し、ＣＰＵ２に供給するシステムリセット回
路４５、クロック信号を発生するクロック発生回路４６
より構成される。
【００５５】本実施例はＩＲドライバ４４、クロック発
生回路４６に特徴があり、その他の構成は従来の構成と
同一であるため、その説明は省略する。図８に本発明の
第４実施例のＩＲドライバのブロック構成図を示す。本
実施例のＩＲドライバ４４はＩ／Ｏコントローラ４３か
ら供給される送信信号を増幅するドライバ４７、ドライ
バ４７の出力信号に応じた赤外線を発生する発光ダイオ
ード４８、ドライバ４７と発光ダイオード４８との間に
設けられ、ドライバ４７からの信号の発光ダイオード４
８への供給を制御するスイッチ４９、Ｉ／Ｏコントロー
ラ４３からの送信信号の立ち上がりによりカウントが開
始され、クロック発生回路４６からのクロック信号をカ
ウントし、所定のカウント値になったときにスイッチ４
９をオフさせるカウンタ５０より構成される。
生回路４６に特徴があり、その他の構成は従来の構成と
同一であるため、その説明は省略する。図８に本発明の
第４実施例のＩＲドライバのブロック構成図を示す。本
実施例のＩＲドライバ４４はＩ／Ｏコントローラ４３か
ら供給される送信信号を増幅するドライバ４７、ドライ
バ４７の出力信号に応じた赤外線を発生する発光ダイオ
ード４８、ドライバ４７と発光ダイオード４８との間に
設けられ、ドライバ４７からの信号の発光ダイオード４
８への供給を制御するスイッチ４９、Ｉ／Ｏコントロー
ラ４３からの送信信号の立ち上がりによりカウントが開
始され、クロック発生回路４６からのクロック信号をカ
ウントし、所定のカウント値になったときにスイッチ４
９をオフさせるカウンタ５０より構成される。
【００５６】図９に本発明の第４実施例の動作波形図を
示す。図９（Ａ）はクロック発生回路４６の出力クロッ
ク信号、（Ｂ）はＩ／Ｏコントローラ４３の出力送信信
号、（Ｃ）はカウンタ５０の出力であるスイッチ制御信
号、（Ｄ）は発光ダイオード４８の点灯状態を示す。
示す。図９（Ａ）はクロック発生回路４６の出力クロッ
ク信号、（Ｂ）はＩ／Ｏコントローラ４３の出力送信信
号、（Ｃ）はカウンタ５０の出力であるスイッチ制御信
号、（Ｄ）は発光ダイオード４８の点灯状態を示す。
【００５７】本実施例によれば、Ｉ／Ｏコントローラ４
３にリセットがかかり、シリアルインタフェース回路部
４３ｃからの信号がＩＲドライバ４４に供給されると、
カウンタ５０がクロック発生回路４６から供給されるク
ロックのカウントを開始する。カウンタ５０の所定の桁
をスイッチ制御信号としてスイッチ４９に供給してお
き、所定の値になったところで、スイッチ制御信号がハ
イレベルとなり、スイッチ４９をオフさせる。このた
め、発光ダイオード４８は送信信号のハイレベルの期間
が所定の値となった後は消灯される。
３にリセットがかかり、シリアルインタフェース回路部
４３ｃからの信号がＩＲドライバ４４に供給されると、
カウンタ５０がクロック発生回路４６から供給されるク
ロックのカウントを開始する。カウンタ５０の所定の桁
をスイッチ制御信号としてスイッチ４９に供給してお
き、所定の値になったところで、スイッチ制御信号がハ
イレベルとなり、スイッチ４９をオフさせる。このた
め、発光ダイオード４８は送信信号のハイレベルの期間
が所定の値となった後は消灯される。
【００５８】したがって、本実施例によれば、ハイレベ
ルが所定の時間以上となるとスイッチがオフして、発光
ダイオード４８への駆動信号の供給が停止されるため、
発光ダイオード４８が所定の時間以上発光することはな
い。
ルが所定の時間以上となるとスイッチがオフして、発光
ダイオード４８への駆動信号の供給が停止されるため、
発光ダイオード４８が所定の時間以上発光することはな
い。
【００５９】
【発明の効果】上述の如く、本発明の 請求項１によれ
ば、外部制御端子に供給される選択信号により光インタ
フェース回路部又はシリアルインタフェース回路部の選
択を行うことができるため、リセット動作等で光インタ
フェース回路部とシリアルインタフェース回路部とが切
り替わり、光インタフェース又はシリアルインタフェー
スに準拠しない信号が出力されることがなくなる等の特
長を有する。
ば、外部制御端子に供給される選択信号により光インタ
フェース回路部又はシリアルインタフェース回路部の選
択を行うことができるため、リセット動作等で光インタ
フェース回路部とシリアルインタフェース回路部とが切
り替わり、光インタフェース又はシリアルインタフェー
スに準拠しない信号が出力されることがなくなる等の特
長を有する。
【００６０】請求項２によれば、リセット時はシリアル
インタフェース回路部からの信号は反転して出力され、
リセット終了時は光インタフェース回路部からの信号を
非反転状態で出力できるため、出力信号が連続してハイ
になる信号とすることなく出力できる等の特長を有す
る。
インタフェース回路部からの信号は反転して出力され、
リセット終了時は光インタフェース回路部からの信号を
非反転状態で出力できるため、出力信号が連続してハイ
になる信号とすることなく出力できる等の特長を有す
る。
【００６１】請求項３によれば、スイッチ回路によりリ
セット時は光インタフェース回路部及びシリアルインタ
フェース回路部と光ドライバとの間の接続をオフにでき
るため、光ドライバにシリアルインタフェース回路部か
らの信号を供給しなくて済む等の特長を有する。
セット時は光インタフェース回路部及びシリアルインタ
フェース回路部と光ドライバとの間の接続をオフにでき
るため、光ドライバにシリアルインタフェース回路部か
らの信号を供給しなくて済む等の特長を有する。
【００６２】請求項４によれば、スイッチ手段により光
ドライバに所定の期間以上ハイレベルになる信号が供給
されたときには信号がオフされ、光ドライバが停止され
るため、光ドライバが所定の期間以上駆動されることが
なくなる等の特長を有する。請求項５によれば、請求項
１乃至４のいずれか一項記載のインタフェース回路を内
蔵することにより光ドライバが所定の期間以上駆動され
ることがなくなるため、光ドライバの寿命を延長できる
等の特長を有する。
ドライバに所定の期間以上ハイレベルになる信号が供給
されたときには信号がオフされ、光ドライバが停止され
るため、光ドライバが所定の期間以上駆動されることが
なくなる等の特長を有する。請求項５によれば、請求項
１乃至４のいずれか一項記載のインタフェース回路を内
蔵することにより光ドライバが所定の期間以上駆動され
ることがなくなるため、光ドライバの寿命を延長できる
等の特長を有する。
【図１】本発明の第１実施例のブロック構成図である。
【図２】本発明の第１実施例の動作フローチャートであ
る。
る。
【図３】本発明の第２実施例のブロック構成図である。
【図４】本発明の第２実施例のＩ／Ｏコントローラの動
作フローチャートである。
作フローチャートである。
【図５】本発明の第３実施例のブロック構成図である。
【図６】本発明の第３実施例のインタフェース選択回路
の動作フローチャートである。
の動作フローチャートである。
【図７】本発明の第４実施例のブロック構成図である。
【図８】本発明の第４実施例のＩＲドライバのブロック
構成図である。
構成図である。
【図９】本発明の第４実施例のＩＲドライバの動作波形
図である。
図である。
【図１０】従来の一例のブロック構成図である。
【図１１】従来の一例の動作波形図である。
１１、２１、３１、４１ パーソナルコンピュータ １２、２２、３２、４２ ＣＰＵ １３、２３、３３、４３ Ｉ／Ｏコントローラ １５、２５、３６、４４ ＩＲドライバ １６、２６、３７、４５ システムリセット回路 １４ インタフェース決定回路 ＴC 外部制御端子 ２３ｄ、２３ｅ スイッチ ２３ｇ、２４ 反転回路 ３４ スイッチ回路 ３５ インタフェース選択回路 ４６ クロック発生回路 ４７ ドライバ ４８ 発光ダイオード ４９ スイッチ ５０ カウンタ
Claims (5)
- 【請求項１】 入力データを光として出力する光ドライ
バを駆動する光駆動信号を生成し、出力端子から出力す
る光インタフェース回路部と、 入力データをシリアルデータとして出力するシリアル出
力ドライバを駆動するシリアル駆動信号を生成し、前記
出力端子から出力するシリアルインタフェース回路部
と、 前記光インタフェース回路部又は前記シリアルインタフ
ェース回路部を選択するインタフェース選択回路と、 外部から選択制御信号が供給され、該選択制御信号に応
じて前記インタフェース選択回路の制御を可能とする外
部制御端子とを有することを特徴とするインタフェース
回路。 - 【請求項２】 入力データを光として出力する光ドライ
バを駆動する光駆動信号を生成し、出力端子から出力す
る光インタフェース回路部と、 入力データをシリアルデータとして出力するシリアル出
力ドライバを駆動するシリアル駆動信号を生成し、前記
出力端子から出力するシリアルインタフェース回路部
と、 入力信号を前記光インタフェース回路部又は前記シリア
ルインタフェース回路部に選択的に供給する第１のスイ
ッチと、 前記光インタフェース回路部及び前記シリアルインタフ
ェース回路部の出力信号を反転させる第１及び第２の反
転回路と、 リセット時に前記第１のスイッチにより前記シリアルイ
ンタフェース回路部を選択し、前記第２のスイッチによ
り前記第２の反転回路のみを通過させ、リセット後の設
定時には前記第１のスイッチにより前記光インタフェー
ス回路部を選択し、前記第２のスイッチにより前記第１
及び第２の反転回路をともに通過させるように前記第１
及び第２のスイッチを制御する選択制御手段とを有する
ことを特徴とするインタフェース回路。 - 【請求項３】 入力データを光として出力する光ドライ
バを駆動する光駆動信号を生成し、出力端子から出力す
る光インタフェース回路部と、 入力データをシリアルデータとして出力するシリアル出
力ドライバを駆動するシリアル駆動信号を生成し、前記
出力端子から出力するシリアルインタフェース回路部
と、 前記光インタフェース回路部又は前記シリアルインタフ
ェース回路部を選択するインタフェース選択回路と、 前記光インタフェース回路部及び前記シリアルインタフ
ェース回路部と前記光ドライバとの間に設けられ、リセ
ット時にオフとなるスイッチ回路とを有することを特徴
とするインタフェース回路。 - 【請求項４】 入力データを光として出力する光ドライ
バを駆動する光駆動信号を生成し、出力端子から出力す
る光インタフェース回路部と、 入力データをシリアルデータとして出力するシリアル出
力ドライバを駆動するシリアル駆動信号を生成し、前記
出力端子から出力するシリアルインタフェース回路部
と、 前記光インタフェース回路部及び前記シリアルインタフ
ェース回路部と前記光ドライバとの間に設けられ、前記
光ドライバに前記所定の期間以上ハイレベルになる信号
が供給されたときに該信号をオフするスイッチ手段とを
有することを特徴とするインタフェース回路。 - 【請求項５】 請求項１乃至４のいずれか一項記載のイ
ンタフェース回路を内蔵することを特徴とする情報処理
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7339714A JPH09179669A (ja) | 1995-12-26 | 1995-12-26 | インタフェース回路及びそれを用いた情報処理装置 |
| US08/769,406 US5940199A (en) | 1995-12-26 | 1996-12-19 | Interface unit and information processing apparatus having the interface unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7339714A JPH09179669A (ja) | 1995-12-26 | 1995-12-26 | インタフェース回路及びそれを用いた情報処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005157989A Division JP4160968B2 (ja) | 2005-05-30 | 2005-05-30 | インタフェース回路及びそれを用いた情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09179669A true JPH09179669A (ja) | 1997-07-11 |
Family
ID=18330120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7339714A Pending JPH09179669A (ja) | 1995-12-26 | 1995-12-26 | インタフェース回路及びそれを用いた情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5940199A (ja) |
| JP (1) | JPH09179669A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001927A (ko) * | 1998-06-15 | 2000-01-15 | 윤종용 | 컴퓨터와의 무선 연결을 위한 디지탈오디오기기 |
| KR20000043472A (ko) * | 1998-12-29 | 2000-07-15 | 김영환 | 이동통신 시스템용 제어보드의 다중 시리얼 통신장치 |
| US6335658B1 (en) | 1998-11-18 | 2002-01-01 | Nec Corporation | Demodulation circuit |
| KR100548359B1 (ko) * | 2003-06-26 | 2006-02-02 | 엘지전자 주식회사 | 휴대단말기의 데이터 포트 겸용장치 및 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801966B1 (en) * | 1999-07-06 | 2004-10-05 | Index Systems, Inc. | Combined serial and infrared port for consumer electronic devices |
| US20030135605A1 (en) * | 2002-01-11 | 2003-07-17 | Ramesh Pendakur | User rating feedback loop to modify virtual channel content and/or schedules |
| KR20120137863A (ko) * | 2011-06-13 | 2012-12-24 | (주)유비쿼스 | 광 망 종단장치 |
| US11936424B1 (en) | 2023-04-27 | 2024-03-19 | Frontier Communications Holdings, Llc | Passive optical network adaptor with wireless interface |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387993A (en) * | 1993-06-25 | 1995-02-07 | Precision Tracking Fm, Inc. | Method for receiving and transmitting optical data and control information to and from remotely located receivers and transmitters in an optical locator system |
| US5617236A (en) * | 1994-08-15 | 1997-04-01 | Actisys Corporation | Infrared communication device for multistandard operations |
-
1995
- 1995-12-26 JP JP7339714A patent/JPH09179669A/ja active Pending
-
1996
- 1996-12-19 US US08/769,406 patent/US5940199A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001927A (ko) * | 1998-06-15 | 2000-01-15 | 윤종용 | 컴퓨터와의 무선 연결을 위한 디지탈오디오기기 |
| US6335658B1 (en) | 1998-11-18 | 2002-01-01 | Nec Corporation | Demodulation circuit |
| KR20000043472A (ko) * | 1998-12-29 | 2000-07-15 | 김영환 | 이동통신 시스템용 제어보드의 다중 시리얼 통신장치 |
| KR100548359B1 (ko) * | 2003-06-26 | 2006-02-02 | 엘지전자 주식회사 | 휴대단말기의 데이터 포트 겸용장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5940199A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629694A (en) | Computer keyboard with power control key | |
| EP1920308B1 (en) | Method and apparatus for supplying power, and display device | |
| KR19990042190A (ko) | 디스플레이장치의 핫플러깅 구현방법 | |
| JPH09179669A (ja) | インタフェース回路及びそれを用いた情報処理装置 | |
| US10311001B2 (en) | Electronic device and communication method thereof | |
| EP0430219A2 (en) | Method and system for controlling a resume process in a computer unit capable of connecting an expansion unit | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| JP4160968B2 (ja) | インタフェース回路及びそれを用いた情報処理装置 | |
| US8484492B2 (en) | Electronic device and power control module for controlling a starting process of the electronic device utilizing a delay latch circuit and an inverse logic unit | |
| KR100270621B1 (ko) | 컴퓨터용 온/오프 제어장치 | |
| US12061560B2 (en) | Pointing device and method capable of correcting its USB state by monitoring voltage/state of USB communication interface | |
| KR200203132Y1 (ko) | 피시와 모니터의 전원 공급 제어 회로 | |
| KR200359921Y1 (ko) | 슬레이브 장치 | |
| US20220066304A1 (en) | Projection apparatus, interactive system, and projection method | |
| JP3001075B2 (ja) | 端末入力装置 | |
| US5877628A (en) | Warning device for detecting RTC electrical cell | |
| JP2008262590A (ja) | インタフェース回路及びそれを用いた情報処理装置 | |
| EP2280540A2 (en) | Solid state image pickup device | |
| KR100508596B1 (ko) | 접속된 영상 기기의 전원 온/오프 제어 기능을 갖는디스플레이 장치 및 그 방법 | |
| KR100444799B1 (ko) | 전원양호신호구동장치및그방법 | |
| JP2001053357A (ja) | レーザ制御装置及びレーザ制御方法 | |
| JP2940509B2 (ja) | データ検出回路 | |
| CN111522423A (zh) | 重置信号产生电路及计算机系统 | |
| KR20050073823A (ko) | 마스터 보드용 리셋 회로 | |
| KR950000535B1 (ko) | 모니터 제어장치 및 그의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |