JPH09181114A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09181114A JPH09181114A JP7337146A JP33714695A JPH09181114A JP H09181114 A JPH09181114 A JP H09181114A JP 7337146 A JP7337146 A JP 7337146A JP 33714695 A JP33714695 A JP 33714695A JP H09181114 A JPH09181114 A JP H09181114A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- bonding pads
- opening
- distance
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 隣接するボンディングパッド間の距離が短く
なっても、その間の第２保護膜の剥がれによるボンディ
ング不良をなくす。 【解決手段】 ワイヤボンディングのために第２保護膜
４に形成する開口部において、隣接するボンディングパ
ッド２間の距離が狭い部分に対しては共通開口部６ａと
し、隣接するボンディングパッド２間の距離が広い部分
に対しては個別の開口部６ｂとした。
なっても、その間の第２保護膜の剥がれによるボンディ
ング不良をなくす。 【解決手段】 ワイヤボンディングのために第２保護膜
４に形成する開口部において、隣接するボンディングパ
ッド２間の距離が狭い部分に対しては共通開口部６ａと
し、隣接するボンディングパッド２間の距離が広い部分
に対しては個別の開口部６ｂとした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】半導体装置においては、半導体チップ上
に複数のボンディングパッドが形成され、その表面にボ
ンディングパッドを残してパッシベーション膜としての
第１保護膜（例えば、Ｓｉ3 Ｎ4 ）が形成され、さらに
第１保護膜を被覆する第２保護膜（例えば、ポリミド保
護膜）が形成されている。この第２保護膜には、ボンデ
ィングパッドに対応した部分に開口部が形成されてお
り、その開口部を介してワイヤボンディングが行われ
る。
に複数のボンディングパッドが形成され、その表面にボ
ンディングパッドを残してパッシベーション膜としての
第１保護膜（例えば、Ｓｉ3 Ｎ4 ）が形成され、さらに
第１保護膜を被覆する第２保護膜（例えば、ポリミド保
護膜）が形成されている。この第２保護膜には、ボンデ
ィングパッドに対応した部分に開口部が形成されてお
り、その開口部を介してワイヤボンディングが行われ
る。
【０００３】
【発明が解決しようとする課題】従来のものでは、第２
保護膜に、個々のボンディングパッドに対応して開口部
が形成されている。すなわち、図３の平面図に示すよう
に、ボンディングパッド２に対応して、第２保護膜４
（斜線で示す部分）には個別に開口部６が形成されてい
る。なお、１は半導体チップである。
保護膜に、個々のボンディングパッドに対応して開口部
が形成されている。すなわち、図３の平面図に示すよう
に、ボンディングパッド２に対応して、第２保護膜４
（斜線で示す部分）には個別に開口部６が形成されてい
る。なお、１は半導体チップである。
【０００４】このような構成において、素子の微細化が
進み、図３のＡで示す部分のように、隣接するボンディ
ングパッド間の距離が短くなると、その間に存在する第
２保護膜が細くなり、その後の工程で、その部分の第２
保護膜が剥がれ、ボンディングパッドに付着し、ボンデ
ィング不良を起こすおそれがある。このことを図４に示
す工程図を用いて説明する。
進み、図３のＡで示す部分のように、隣接するボンディ
ングパッド間の距離が短くなると、その間に存在する第
２保護膜が細くなり、その後の工程で、その部分の第２
保護膜が剥がれ、ボンディングパッドに付着し、ボンデ
ィング不良を起こすおそれがある。このことを図４に示
す工程図を用いて説明する。
【０００５】まず、半導体チップ１上にボンディングパ
ッド２を形成し、さらにボンディングパッド２を残して
半導体チップ１の表面に第１保護膜３を形成する（図４
（ａ））。その後、第２保護膜４を全面に形成する（図
４（ｂ））。次に、ボンディングパッド２の上部を開口
するようにホトレジスト５を形成し（図４（ｃ））、等
方性エッチングにて第２保護膜４に開口部６を形成する
（図４（ｄ））。この時、図に示すように、隣接するボ
ンディングパッド２間の距離が短いと、その間の第２保
護膜４が図に示すように細くなり、剥がれやすくなる。
ッド２を形成し、さらにボンディングパッド２を残して
半導体チップ１の表面に第１保護膜３を形成する（図４
（ａ））。その後、第２保護膜４を全面に形成する（図
４（ｂ））。次に、ボンディングパッド２の上部を開口
するようにホトレジスト５を形成し（図４（ｃ））、等
方性エッチングにて第２保護膜４に開口部６を形成する
（図４（ｄ））。この時、図に示すように、隣接するボ
ンディングパッド２間の距離が短いと、その間の第２保
護膜４が図に示すように細くなり、剥がれやすくなる。
【０００６】本発明は上記問題に鑑みたもので、隣接す
るボンディングパッド間の距離が短くなっても、その間
の第２保護膜の剥がれによるボンディング不良をなくす
ことを目的とする。
るボンディングパッド間の距離が短くなっても、その間
の第２保護膜の剥がれによるボンディング不良をなくす
ことを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、少なくとも２つ
の隣接するボンディングパッドを含んで１つの共通開口
部とするように保護膜に開口部を形成したことを特徴と
している。従って、隣接するボンディングパッド間の距
離が短くなっても、その間の第２保護膜をなくし、１つ
の開口部としているため、第２保護膜の剥がれによるボ
ンディング不良をなくすことができる。
め、請求項１に記載の発明においては、少なくとも２つ
の隣接するボンディングパッドを含んで１つの共通開口
部とするように保護膜に開口部を形成したことを特徴と
している。従って、隣接するボンディングパッド間の距
離が短くなっても、その間の第２保護膜をなくし、１つ
の開口部としているため、第２保護膜の剥がれによるボ
ンディング不良をなくすことができる。
【０００８】請求項２に記載の発明においては、隣接す
るボンディングパッド間の距離が狭い部分に対しては共
通開口部とし、隣接するボンディングパッド間の距離が
広い部分に対しては個別の開口部とするようにしたこと
を特徴としている。従って、隣接するボンディングパッ
ド間の距離が狭い部分に対しては共通開口部として上記
した作用効果を奏するようにし、隣接するボンディング
パッド間の距離が広い部分には、その間に第２保護膜を
残してその下部にも素子が形成できるようにし、素子形
成領域を広くすることができる。
るボンディングパッド間の距離が狭い部分に対しては共
通開口部とし、隣接するボンディングパッド間の距離が
広い部分に対しては個別の開口部とするようにしたこと
を特徴としている。従って、隣接するボンディングパッ
ド間の距離が狭い部分に対しては共通開口部として上記
した作用効果を奏するようにし、隣接するボンディング
パッド間の距離が広い部分には、その間に第２保護膜を
残してその下部にも素子が形成できるようにし、素子形
成領域を広くすることができる。
【０００９】また、請求項２に記載の半導体装置は、請
求項３に記載の発明を用いて適正に製造することができ
る。
求項３に記載の発明を用いて適正に製造することができ
る。
【００１０】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は、本発明の一実施形態を示す
平面図である。この図１は、図３に示すものと対応する
ものであり、図３のＡで示す、隣接するボンディングパ
ッド２間の距離が短い部分に対しては、その間の第２保
護膜４を除去し、複数のボンディングパッド２に対して
１つの共通開口部６ａを形成するようにしている。な
お、図中の斜線部分が、第２保護膜４の形成領域を示し
ている。
について説明する。図１は、本発明の一実施形態を示す
平面図である。この図１は、図３に示すものと対応する
ものであり、図３のＡで示す、隣接するボンディングパ
ッド２間の距離が短い部分に対しては、その間の第２保
護膜４を除去し、複数のボンディングパッド２に対して
１つの共通開口部６ａを形成するようにしている。な
お、図中の斜線部分が、第２保護膜４の形成領域を示し
ている。
【００１１】図１に示すものの製造工程を図２に示す。
まず、半導体チップ１上にボンディングパッド２を形成
し、さらにボンディングパッド２を残して半導体チップ
１の表面に第１保護膜３を形成し（図２（ａ））、その
後、第２保護膜４を全面に形成する（図２（ｂ））。次
に、複数のボンディングパッド２のうち隣接するボンデ
ィングパッド間の距離が狭い部分に対しては１つの共通
開口部とし、隣接するボンディングパッド間の距離が広
い部分に対しては個別の開口部とするようにホトレジス
トでマスクパターン５を形成する（図２（ｃ））。な
お、図２においては、ボンディングパッド間の距離が狭
い部分に対して図示している。
まず、半導体チップ１上にボンディングパッド２を形成
し、さらにボンディングパッド２を残して半導体チップ
１の表面に第１保護膜３を形成し（図２（ａ））、その
後、第２保護膜４を全面に形成する（図２（ｂ））。次
に、複数のボンディングパッド２のうち隣接するボンデ
ィングパッド間の距離が狭い部分に対しては１つの共通
開口部とし、隣接するボンディングパッド間の距離が広
い部分に対しては個別の開口部とするようにホトレジス
トでマスクパターン５を形成する（図２（ｃ））。な
お、図２においては、ボンディングパッド間の距離が狭
い部分に対して図示している。
【００１２】この後、等方性エッチングにて第２保護膜
４に開口部を形成する（図２（ｄ）。この場合、隣接す
るボンディングパッド間の距離が狭い部分に対し、その
間の第２保護膜４が除去されて、１つの共通開口部６ａ
となる。従って、上記した工程により、図１に示すよう
に、隣接するボンディングパッド間の距離が狭い部分に
対しては共通開口部６ａが、隣接するボンディングパッ
ド間の距離が広い部分に対しては個別の開口部６ｂが形
成される。
４に開口部を形成する（図２（ｄ）。この場合、隣接す
るボンディングパッド間の距離が狭い部分に対し、その
間の第２保護膜４が除去されて、１つの共通開口部６ａ
となる。従って、上記した工程により、図１に示すよう
に、隣接するボンディングパッド間の距離が狭い部分に
対しては共通開口部６ａが、隣接するボンディングパッ
ド間の距離が広い部分に対しては個別の開口部６ｂが形
成される。
【００１３】この後、従来のものと同様、ワイヤボンデ
ィングを行い、樹脂封止する。上記した実施形態におい
て、具体的には、ボンディングパッド２の一辺の大きさ
は９６μｍであり、隣接するボンディングパッドの間隔
が３６μｍ（その上部のホトレジスト５の幅としては２
８μｍ）を境に、それ以上の時には個別の開口部６ｂを
形成し、それより小さい時には共通開口部６ａを形成す
るようにしている。
ィングを行い、樹脂封止する。上記した実施形態におい
て、具体的には、ボンディングパッド２の一辺の大きさ
は９６μｍであり、隣接するボンディングパッドの間隔
が３６μｍ（その上部のホトレジスト５の幅としては２
８μｍ）を境に、それ以上の時には個別の開口部６ｂを
形成し、それより小さい時には共通開口部６ａを形成す
るようにしている。
【００１４】なお、上記した第２保護膜４としては、ポ
リミド膜等の有機薄膜以外に、Ｐ−ＳｉＮ膜、Ｐ−Ｓｉ
ＯＮ／Ｐ−ＴＥＯＳ酸化膜、ＴＥＯＳ−Ｏ3 膜等を用い
ることができる。また、共通開口部と個別の開口部を設
けずに、半導体チップ１上の周辺領域に形成されるボン
ディングパッドの全てに対し、共通開口部６ａとして形
成することもできる。しかし、上記した実施形態に示す
ように、隣接するボンディングパッド間の距離が広い部
分に対しては個別の開口部を設けた方が、その間の第２
保護膜の下部にも素子が形成できるため、共通開口部と
個別の開口部を混在させるのが好ましい。
リミド膜等の有機薄膜以外に、Ｐ−ＳｉＮ膜、Ｐ−Ｓｉ
ＯＮ／Ｐ−ＴＥＯＳ酸化膜、ＴＥＯＳ−Ｏ3 膜等を用い
ることができる。また、共通開口部と個別の開口部を設
けずに、半導体チップ１上の周辺領域に形成されるボン
ディングパッドの全てに対し、共通開口部６ａとして形
成することもできる。しかし、上記した実施形態に示す
ように、隣接するボンディングパッド間の距離が広い部
分に対しては個別の開口部を設けた方が、その間の第２
保護膜の下部にも素子が形成できるため、共通開口部と
個別の開口部を混在させるのが好ましい。
【００１５】さらに、第２保護膜４のエッチングにおい
ては、等方性エッチングに限らず、異方性エッチングを
用いることもできる。さらに、ホトレジスト膜を露光し
た後、ホトレジストを現像すると同時に第２保護膜４を
エッチングする方法を用いてもよい。
ては、等方性エッチングに限らず、異方性エッチングを
用いることもできる。さらに、ホトレジスト膜を露光し
た後、ホトレジストを現像すると同時に第２保護膜４を
エッチングする方法を用いてもよい。
【図１】本発明の一実施形態を示す平面図である。
【図２】図１に示すものの製造工程を示す図である。
【図３】従来構成を示す平面図である。
【図４】図３に示すものの製造工程を示す図である。
１…半導体チップ、２…ボンディングパッド、３…第１
保護膜、４…第２保護膜、６ａ…共通開口部、６ｂ…個
別開口部。
保護膜、４…第２保護膜、６ａ…共通開口部、６ｂ…個
別開口部。
Claims (3)
- 【請求項１】 半導体チップ（１）と、この半導体チッ
プ上に形成された複数のボンディングパッド（２）と、
この複数のボンディングパッドを残して前記半導体チッ
プの表面に形成された第１保護膜（３）と、前記複数の
ボンディングパッドに対応した部分に開口部が形成され
前記第１保護膜を被覆する第２保護膜（４）を有してな
る半導体装置において、 少なくとも２つの隣接するボンディングパッドを含んで
１つの共通開口部（６ａ）とするように前記保護膜に開
口部が形成されていることを特徴とする半導体装置。 - 【請求項２】 前記複数のボンディングパッド（２）の
うち隣接するボンディングパッド間の距離が狭い部分に
対しては前記共通開口部（６ａ）とし、隣接するボンデ
ィングパッド間の距離が広い部分に対しては個別の開口
部（６ｂ）とするように、前記保護膜に開口部が形成さ
れていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 半導体チップ（１）上に複数のボンディ
ングパッド（２）を形成するとともに、この複数のボン
ディングパッドを残して前記半導体チップの表面に第１
保護膜（３）を形成する工程と、 この後、表面に第２保護膜（４）を形成する工程と、 前記複数のボンディングパッドのうち隣接するボンディ
ングパッド間の距離が狭い部分に対しては１つの共通開
口部（６ａ）とし、隣接するボンディングパッド間の距
離が広い部分に対しては個別の開口部（６ｂ）とするよ
うにマスクパターン（５）を形成して、前記第２保護膜
をエッチングする工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33714695A JP3498459B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33714695A JP3498459B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181114A true JPH09181114A (ja) | 1997-07-11 |
| JP3498459B2 JP3498459B2 (ja) | 2004-02-16 |
Family
ID=18305884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33714695A Expired - Fee Related JP3498459B2 (ja) | 1995-12-25 | 1995-12-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3498459B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100388099C (zh) * | 2004-02-18 | 2008-05-14 | 友达光电股份有限公司 | 显示装置及其封装方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5544918B2 (ja) | 2010-02-16 | 2014-07-09 | 住友電気工業株式会社 | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
-
1995
- 1995-12-25 JP JP33714695A patent/JP3498459B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100388099C (zh) * | 2004-02-18 | 2008-05-14 | 友达光电股份有限公司 | 显示装置及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3498459B2 (ja) | 2004-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| JP4183375B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001326299A (ja) | 半導体装置およびその製造方法 | |
| JPH03129855A (ja) | 半導体装置の製造方法 | |
| JP3498459B2 (ja) | 半導体装置及びその製造方法 | |
| US7112881B2 (en) | Semiconductor device | |
| JP3120848B2 (ja) | 半導体装置の製造方法 | |
| JP3038703B2 (ja) | 半導体装置およびその製造方法並びにその実装方法 | |
| JP2003197850A (ja) | 半導体装置及びその製造方法 | |
| JPH06275715A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| JP3263617B2 (ja) | 半導体装置 | |
| JP2006120978A (ja) | 半導体装置及びその製造方法 | |
| JP3298570B2 (ja) | 半導体装置の製造方法 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| EP0396276A2 (en) | Method of manufacturing semiconductor device | |
| JP2739842B2 (ja) | 半導体装置の製造方法 | |
| JP3877691B2 (ja) | 半導体装置 | |
| JPH09232321A (ja) | バンプ電極及びその製造方法 | |
| JPH0974099A (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| JP2943283B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0520901B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |