JPH09181534A - 電力増幅器保護回路 - Google Patents
電力増幅器保護回路Info
- Publication number
- JPH09181534A JPH09181534A JP7339489A JP33948995A JPH09181534A JP H09181534 A JPH09181534 A JP H09181534A JP 7339489 A JP7339489 A JP 7339489A JP 33948995 A JP33948995 A JP 33948995A JP H09181534 A JPH09181534 A JP H09181534A
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- negative voltage
- protection circuit
- negative
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】負電圧の供給遮断を検出すると同時に正電圧の
供給を停止し電力増幅器の破壊を防止する。 【解決手段】電力増幅器１は正電圧１０および負電圧１
２の両電圧を使用し電力増幅を行なう。正電源５は正電
圧１０を出力する。負電源４は負電圧１２を出力する。
負電圧検出回路２は負電圧１２の有無を検出し負電圧検
出信号９を出力する。スイッチ制御回路６は制御信号８
を出力する。スイッチ回路３は負電圧検出信号９および
制御信号８により正電圧１０の導通遮断を制御する。
供給を停止し電力増幅器の破壊を防止する。 【解決手段】電力増幅器１は正電圧１０および負電圧１
２の両電圧を使用し電力増幅を行なう。正電源５は正電
圧１０を出力する。負電源４は負電圧１２を出力する。
負電圧検出回路２は負電圧１２の有無を検出し負電圧検
出信号９を出力する。スイッチ制御回路６は制御信号８
を出力する。スイッチ回路３は負電圧検出信号９および
制御信号８により正電圧１０の導通遮断を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は電力増幅器保護回路
に関し、特に負電源の遮断を検出すると同時に正電源の
供給を遮断し電力増幅器の破壊を防止する電力増幅器保
護回路に関する。
に関し、特に負電源の遮断を検出すると同時に正電源の
供給を遮断し電力増幅器の破壊を防止する電力増幅器保
護回路に関する。
【０００２】
【従来の技術】一般に、電力増幅器は使用する回路素子
の特性により正負両電源を使用する場合が多く、何らか
の故障により負電源が供給されなくなると、回路素子に
過大な電流を流し続け遂には破壊に至る場合がある。こ
のため電力増幅器を過大電流から保護するための保護回
路が通常設けられている。
の特性により正負両電源を使用する場合が多く、何らか
の故障により負電源が供給されなくなると、回路素子に
過大な電流を流し続け遂には破壊に至る場合がある。こ
のため電力増幅器を過大電流から保護するための保護回
路が通常設けられている。
【０００３】このような電力増幅器保護回路の一例とし
て、特開昭５７−１１３６０４号公報記載の「電力増幅
器の保護装置」が知られている。
て、特開昭５７−１１３６０４号公報記載の「電力増幅
器の保護装置」が知られている。
【０００４】この公報では、増幅器自身の内部故障によ
る異常状態の発生を検出すると、可変電源回路の動作を
停止させ、増幅器への電源電圧供給を完全に遮断し、増
幅器および可変電源回路全体を保護する技術が記載され
ている。
る異常状態の発生を検出すると、可変電源回路の動作を
停止させ、増幅器への電源電圧供給を完全に遮断し、増
幅器および可変電源回路全体を保護する技術が記載され
ている。
【０００５】図３は従来の電力増幅器保護回路を示すブ
ロック図である。
ロック図である。
【０００６】従来の電力増幅器保護回路は、電力増幅器
１と、正電圧１０を出力する正電源５と、負電圧１２を
出力する負電源４と、正電源５の動作を制御する電源制
御回路７とから構成されている。
１と、正電圧１０を出力する正電源５と、負電圧１２を
出力する負電源４と、正電源５の動作を制御する電源制
御回路７とから構成されている。
【０００７】次に動作を説明する。
【０００８】電力増幅器１が動作する場合、電源制御回
路７からの制御信号１３により正電源５が動作を開始し
正電圧１０を電力増幅器１に供給する。これにより電力
増幅器１が正常に動作する。
路７からの制御信号１３により正電源５が動作を開始し
正電圧１０を電力増幅器１に供給する。これにより電力
増幅器１が正常に動作する。
【０００９】また、電力増幅器１が動作を停止する場
合、電源制御回路７からの制御信号１３により正電源５
が動作を停止し、電力増幅器１への正電圧１０の供給を
停止する。これにより電力増幅器１の動作が停止する。
合、電源制御回路７からの制御信号１３により正電源５
が動作を停止し、電力増幅器１への正電圧１０の供給を
停止する。これにより電力増幅器１の動作が停止する。
【００１０】一方、負電源４からは常時負電圧１２が増
幅器に供給されている。
幅器に供給されている。
【００１１】ここで電力増幅器１は、正電圧と負電圧と
の印加を必要とするＧａＡｓ（ガリウム砒素）ＦＥＴ
（電界効果トランジスタ）を用いた電力増幅器であり、
負電圧の印加がない状態で正電圧のみが印加され続ける
と破壊に至るものである。これに反して、正電圧の印加
がない状態で負電圧のみが印加され続けても破壊には至
らない。
の印加を必要とするＧａＡｓ（ガリウム砒素）ＦＥＴ
（電界効果トランジスタ）を用いた電力増幅器であり、
負電圧の印加がない状態で正電圧のみが印加され続ける
と破壊に至るものである。これに反して、正電圧の印加
がない状態で負電圧のみが印加され続けても破壊には至
らない。
【００１２】従って、負電源４に対しては電源制御回路
７による負電圧１２の供給遮断の切換えはリスクが有る
ので常時供給する回路接続としている。
７による負電圧１２の供給遮断の切換えはリスクが有る
ので常時供給する回路接続としている。
【００１３】
【発明が解決しようとする課題】上述した従来の電力増
幅器保護回路は、負電源の故障や負電源から電力増幅器
までの断線等により電力増幅器への負電圧の供給が遮断
された場合、電力増幅器に負電圧が印加されない状態の
まま正電圧のみが印加され続けるため、電力増幅器が破
壊される可能性があるという欠点を有している。
幅器保護回路は、負電源の故障や負電源から電力増幅器
までの断線等により電力増幅器への負電圧の供給が遮断
された場合、電力増幅器に負電圧が印加されない状態の
まま正電圧のみが印加され続けるため、電力増幅器が破
壊される可能性があるという欠点を有している。
【００１４】また、公報記載のように電力増幅器の内部
故障を検出するためには検出回路が複雑になるという欠
点を有している。
故障を検出するためには検出回路が複雑になるという欠
点を有している。
【００１５】本発明の目的は、負電圧の供給が遮断され
た場合にこれを検出し同時に正電圧の供給を停止し電力
増幅器の破壊を防止する電力増幅器保護回路を提供する
ことにある。
た場合にこれを検出し同時に正電圧の供給を停止し電力
増幅器の破壊を防止する電力増幅器保護回路を提供する
ことにある。
【００１６】
【課題を解決するための手段】本発明の電力増幅器保護
回路は、正電圧および負電圧で動作する電力増幅器と、
前記電力増幅器に供給する前記負電圧の有無を検出し検
出信号を出力する検出手段と、前記電力増幅器への前記
正電圧供給停止を指示する制御信号を出力する制御手段
と、前記検出信号と前記制御信号とにより前記電力増幅
器への前記正電圧の供給および停止を行なう切替手段と
を備えたことを特徴としている。
回路は、正電圧および負電圧で動作する電力増幅器と、
前記電力増幅器に供給する前記負電圧の有無を検出し検
出信号を出力する検出手段と、前記電力増幅器への前記
正電圧供給停止を指示する制御信号を出力する制御手段
と、前記検出信号と前記制御信号とにより前記電力増幅
器への前記正電圧の供給および停止を行なう切替手段と
を備えたことを特徴としている。
【００１７】前記検出手段が前記負電圧入力の有無で導
通遮断する第１のスイッチング素子で構成したことを特
徴としている。
通遮断する第１のスイッチング素子で構成したことを特
徴としている。
【００１８】また、前記第１のスイッチング素子が電界
効果トランジスタであることを特徴としている。
効果トランジスタであることを特徴としている。
【００１９】前記切替手段が、前記検出信号が開放出力
の場合前記制御信号の有無により制御され、前記検出信
号が接地出力の場合前記制御信号の有無に関係なく前記
検出信号により制御される第２のスイッチング素子と；
前記第２のスイッチング素子の出力により駆動される第
３のスイッチング素子と；で構成したことを特徴として
いる。
の場合前記制御信号の有無により制御され、前記検出信
号が接地出力の場合前記制御信号の有無に関係なく前記
検出信号により制御される第２のスイッチング素子と；
前記第２のスイッチング素子の出力により駆動される第
３のスイッチング素子と；で構成したことを特徴として
いる。
【００２０】また、前記第２のスイッチング素子がトラ
ンジスタであり、前記第３のスイッチング素子が電界効
果トランジスタであることを特徴としている。
ンジスタであり、前記第３のスイッチング素子が電界効
果トランジスタであることを特徴としている。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２２】図１は本発明の電力増幅器保護回路の一つ
の実施の形態を示すブロック図である。
の実施の形態を示すブロック図である。
【００２３】図１に示す本実施の形態は、正電圧１０お
よび負電圧１２の両電源を使用する電力増幅器１と、正
電圧１０を出力する正電源５と、負電圧１２を出力する
負電源４と、負電圧１２の有無を検出する負電圧検出回
路２と、負電圧検出回路２が出力する負電圧検出信号９
および制御信号８により正電圧１０の導通遮断を制御す
るスイッチ回路３と、制御信号８を出力しスイッチ回路
３を制御するスイッチ制御回路６とから構成されてい
る。
よび負電圧１２の両電源を使用する電力増幅器１と、正
電圧１０を出力する正電源５と、負電圧１２を出力する
負電源４と、負電圧１２の有無を検出する負電圧検出回
路２と、負電圧検出回路２が出力する負電圧検出信号９
および制御信号８により正電圧１０の導通遮断を制御す
るスイッチ回路３と、制御信号８を出力しスイッチ回路
３を制御するスイッチ制御回路６とから構成されてい
る。
【００２４】なお、図１において図３に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【００２５】次に、図１を参照して本実施の形態の動作
を詳細に説明する。
を詳細に説明する。
【００２６】電力増幅器１に負電源４の出力である負電
圧１２が正常に印加されている場合には、負電圧検出回
路２が正常な状態を検出し出力した負電圧検出信号９の
動作により、スイッチ制御回路６が出力する制御信号８
がそのままスイッチ回路３の導通遮断制御信号として使
用される。すなわち、負電圧１２が正常に印加されてい
る場合には、スイッチ制御回路６からの制御信号８のみ
によりスイッチ回路３を制御し、電力増幅器１への正電
圧１０の導通遮断を制御する。
圧１２が正常に印加されている場合には、負電圧検出回
路２が正常な状態を検出し出力した負電圧検出信号９の
動作により、スイッチ制御回路６が出力する制御信号８
がそのままスイッチ回路３の導通遮断制御信号として使
用される。すなわち、負電圧１２が正常に印加されてい
る場合には、スイッチ制御回路６からの制御信号８のみ
によりスイッチ回路３を制御し、電力増幅器１への正電
圧１０の導通遮断を制御する。
【００２７】スイッチ制御回路６は外部からのマニュア
ルスイッチ（図示せず）または外部からの入力命令信号
（図示せず）により、ＨＩＧＨレベルまたはＬＯＷレベ
ルの制御信号８を出力する。
ルスイッチ（図示せず）または外部からの入力命令信号
（図示せず）により、ＨＩＧＨレベルまたはＬＯＷレベ
ルの制御信号８を出力する。
【００２８】ここで電力増幅器１は、正電圧と負電圧と
の印加を必要とするＧａＡｓ（ガリウム砒素）ＦＥＴ
（電界効果トランジスタ）を用いた電力増幅器であり、
負電圧の印加がない状態で正電圧のみが印加され続ける
と破壊に至るものである。
の印加を必要とするＧａＡｓ（ガリウム砒素）ＦＥＴ
（電界効果トランジスタ）を用いた電力増幅器であり、
負電圧の印加がない状態で正電圧のみが印加され続ける
と破壊に至るものである。
【００２９】この負電圧の印加がない状態で破壊に至る
のはＧａＡｓＦＥＴ特有のことであり、必ずしもＦＥＴ
全般に云えることではないが、最近の携帯電話機等に用
いられる電力増幅器には高効率のＧａＡｓＦＥＴが広く
用いられているのが現状である。
のはＧａＡｓＦＥＴ特有のことであり、必ずしもＦＥＴ
全般に云えることではないが、最近の携帯電話機等に用
いられる電力増幅器には高効率のＧａＡｓＦＥＴが広く
用いられているのが現状である。
【００３０】一方、何らかの不具合、例えば負電源４の
故障や電源接続経路での断線により電力増幅器１に負電
圧１２が印加されていない場合には、負電圧検出回路２
がこれを検出し、ＨＩＧＨレベルまたはＬＯＷレベルの
負電圧検出信号９を出力して強制的にスイッチ回路３を
遮断させるため、スイッチ制御回路６からの制御信号８
がスイッチ回路３を導通させようとしても、スイッチ回
路３は負電圧検出信号９を制御信号８よりも優先させる
回路構成を有しているため遮断動作を維持する。
故障や電源接続経路での断線により電力増幅器１に負電
圧１２が印加されていない場合には、負電圧検出回路２
がこれを検出し、ＨＩＧＨレベルまたはＬＯＷレベルの
負電圧検出信号９を出力して強制的にスイッチ回路３を
遮断させるため、スイッチ制御回路６からの制御信号８
がスイッチ回路３を導通させようとしても、スイッチ回
路３は負電圧検出信号９を制御信号８よりも優先させる
回路構成を有しているため遮断動作を維持する。
【００３１】従って、負電圧１２が印加されない状態に
なると同時に正電圧１０が電力増幅器１へ印加されなく
なるので、電力増幅器１への正負電圧供給はＯＦＦされ
ることになり、正電圧１０の片電源印加による破壊を回
避することができる。
なると同時に正電圧１０が電力増幅器１へ印加されなく
なるので、電力増幅器１への正負電圧供給はＯＦＦされ
ることになり、正電圧１０の片電源印加による破壊を回
避することができる。
【００３２】図２は図１に示すスイッチ回路および負電
圧検出回路の詳細を示すブロック図である。
圧検出回路の詳細を示すブロック図である。
【００３３】図２を参照すると、負電圧検出回路２は負
電圧１２を入力するＮチャンネルＦＥＴ１４（以下ＦＥ
Ｔ１４と記す）と、ＦＥＴ１４のゲートを接地する抵抗
１７とから構成されている。
電圧１２を入力するＮチャンネルＦＥＴ１４（以下ＦＥ
Ｔ１４と記す）と、ＦＥＴ１４のゲートを接地する抵抗
１７とから構成されている。
【００３４】また、スイッチ回路３は抵抗１８を介して
入力した制御信号８および負電圧検出信号９によりスイ
ッチング動作を行なうトランジスタ１５と、トランジス
タ１５のコレクタ出力により制御されるＰチャンネルＦ
ＥＴ１６（以下ＦＥＴ１６と記す）と、トランジスタ１
５のベースエミッタ間に接続された抵抗１９と、ＦＥＴ
１６のゲートソース間に接続された抵抗２０とから構成
されている。
入力した制御信号８および負電圧検出信号９によりスイ
ッチング動作を行なうトランジスタ１５と、トランジス
タ１５のコレクタ出力により制御されるＰチャンネルＦ
ＥＴ１６（以下ＦＥＴ１６と記す）と、トランジスタ１
５のベースエミッタ間に接続された抵抗１９と、ＦＥＴ
１６のゲートソース間に接続された抵抗２０とから構成
されている。
【００３５】なお、図２において図１に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【００３６】次に、図２を参照して動作をより詳細に説
明する。
明する。
【００３７】電力増幅器１に負電源４からの負電圧１２
が印加されている場合には、ＦＥＴ１４のゲートにも負
電圧１２が印加されるためＦＥＴ１４がＯＦＦされる。
が印加されている場合には、ＦＥＴ１４のゲートにも負
電圧１２が印加されるためＦＥＴ１４がＯＦＦされる。
【００３８】このためＦＥＴ１４のドレインが開放状態
になるので、スイッチ制御回路６が出力する制御信号８
によりスイッチ回路３が制御されることになる。
になるので、スイッチ制御回路６が出力する制御信号８
によりスイッチ回路３が制御されることになる。
【００３９】ここで制御信号８がＬＯＷレベルの場合、
トランジスタ１５がＯＦＦされるのでトランジスタ１５
のコレクタは開放状態となる。このためＦＥＴ１６のゲ
ートソース間が同電位になるのでＦＥＴ１６はＯＦＦ状
態となりドレインとソース間が遮断されるため、正電源
５からの正電圧１０は電力増幅器１に供給されなくな
る。
トランジスタ１５がＯＦＦされるのでトランジスタ１５
のコレクタは開放状態となる。このためＦＥＴ１６のゲ
ートソース間が同電位になるのでＦＥＴ１６はＯＦＦ状
態となりドレインとソース間が遮断されるため、正電源
５からの正電圧１０は電力増幅器１に供給されなくな
る。
【００４０】制御信号８がＨＩＧＨレベルの場合、トラ
ンジスタ１５がＯＮされるのでトランジスタのコレクタ
とエミッタ間が導通する。このためＦＥＴ１６がＯＮ状
態になりドレインとソース間が導通するので、正電源５
からの正電圧１０が電力増幅器１に供給されることにな
る。
ンジスタ１５がＯＮされるのでトランジスタのコレクタ
とエミッタ間が導通する。このためＦＥＴ１６がＯＮ状
態になりドレインとソース間が導通するので、正電源５
からの正電圧１０が電力増幅器１に供給されることにな
る。
【００４１】一方、電力増幅器１に負電源４からの負電
圧１２が印加されない場合には、ＦＥＴ１４のゲートソ
ース間が同電位となりＦＥＴ１４がＯＮするためドレイ
ンとソース間が導通しドレインがＬＯＷレベル（接地電
位）になる。
圧１２が印加されない場合には、ＦＥＴ１４のゲートソ
ース間が同電位となりＦＥＴ１４がＯＮするためドレイ
ンとソース間が導通しドレインがＬＯＷレベル（接地電
位）になる。
【００４２】スイッチ制御回路６からの制御信号８は抵
抗１８を介して負電圧検出信号９と接続されているの
で、制御信号８がＬＯＷレベル、ＨＩＧＨレベルのいず
れの状態に関係なく、トランジスタ１５がＯＦＦされコ
レクタは開放状態となる。
抗１８を介して負電圧検出信号９と接続されているの
で、制御信号８がＬＯＷレベル、ＨＩＧＨレベルのいず
れの状態に関係なく、トランジスタ１５がＯＦＦされコ
レクタは開放状態となる。
【００４３】ＦＥＴ１６のゲートソース間が同電位のた
めＦＥＴ１６がＯＦＦ状態となりドレインとソース間は
遮断されるので、正電源５からの正電圧１０は電力増幅
器１に供給されなくなる。
めＦＥＴ１６がＯＦＦ状態となりドレインとソース間は
遮断されるので、正電源５からの正電圧１０は電力増幅
器１に供給されなくなる。
【００４４】ここでＦＥＴ１６はＰチャンネルパワーＭ
ＯＳＦＥＴを使用し、ＦＥＴ１４はＮチャンネル接合形
ＦＥＴを使用しているので、各々のＦＥＴのゲートソー
ス間同電位に対する動作はＰチャンネルとＮチャンネル
とでは上述のとうり異なる。
ＯＳＦＥＴを使用し、ＦＥＴ１４はＮチャンネル接合形
ＦＥＴを使用しているので、各々のＦＥＴのゲートソー
ス間同電位に対する動作はＰチャンネルとＮチャンネル
とでは上述のとうり異なる。
【００４５】このように負電源４からの負電圧１２が何
らかの原因により増幅器１に供給されなくなると、増幅
器１に正電源５からの正電圧１０のみが供給され続けた
場合には使用素子によっては破壊されることになる。こ
のため負電圧１２の供給停止を検出すると同時に正電圧
１０の供給停止を行ない、電力増幅器１の破壊を防止し
ている。
らかの原因により増幅器１に供給されなくなると、増幅
器１に正電源５からの正電圧１０のみが供給され続けた
場合には使用素子によっては破壊されることになる。こ
のため負電圧１２の供給停止を検出すると同時に正電圧
１０の供給停止を行ない、電力増幅器１の破壊を防止し
ている。
【００４６】なお、ＦＥＴ１６は正電源５からの電源電
流をスイッチングするためパワーＭＯＳＦＥＴを使用
し、ＦＥＴ１４は制御信号用小出力のため接合形ＦＥＴ
を使用した回路構成としているが、ＦＥＴ１４はＭＯＳ
ＦＥＴを使用した構成でもよい。
流をスイッチングするためパワーＭＯＳＦＥＴを使用
し、ＦＥＴ１４は制御信号用小出力のため接合形ＦＥＴ
を使用した回路構成としているが、ＦＥＴ１４はＭＯＳ
ＦＥＴを使用した構成でもよい。
【００４７】また、上述のスイッチング素子はＦＥＴに
限定されるものではなく、回路構成の変更により、トラ
ンジスタ、サイリスタ等の素子あるいはＦＥＴのＰチャ
ンネル、Ｎチャンネルの区別なく任意の構成が可能であ
る。
限定されるものではなく、回路構成の変更により、トラ
ンジスタ、サイリスタ等の素子あるいはＦＥＴのＰチャ
ンネル、Ｎチャンネルの区別なく任意の構成が可能であ
る。
【００４８】
【発明の効果】以上説明したように、本発明の電力増幅
器保護回路は電力増幅器に印加される負電圧を常時検出
し負電圧が印加されていないことを検出すると同時に電
力増幅器に印加している正電圧の供給を停止するので、
簡易な回路構成で電力増幅器の破壊を防止できるという
効果を有している。
器保護回路は電力増幅器に印加される負電圧を常時検出
し負電圧が印加されていないことを検出すると同時に電
力増幅器に印加している正電圧の供給を停止するので、
簡易な回路構成で電力増幅器の破壊を防止できるという
効果を有している。
【図１】本発明の電力増幅器保護回路の一つの実施の形
態を示すブロック図である。
態を示すブロック図である。
【図２】図１に示すスイッチ回路および負電圧検出回路
の詳細を示すブロック図である。
の詳細を示すブロック図である。
【図３】従来の電力増幅器保護回路を示すブロック図で
ある。
ある。
１ 電力増幅器 ２ 負電圧検出回路 ３ スイッチ回路 ４ 負電源 ５ 正電源 ６ スイッチ制御回路 ７ 電源制御回路 ８ 制御信号 ９ 負電圧検出信号 １０ 正電圧 １２ 負電圧 １４ ＮチャンネルＦＥＴ １５ トランジスタ １６ ＰチャンネルＦＥＴ １７，１８，１９，２０ 抵抗
Claims (5)
- 【請求項１】 正電圧および負電圧で動作する電力増幅
器と、前記電力増幅器に供給する前記負電圧の有無を検
出し検出信号を出力する検出手段と、前記電力増幅器へ
の前記正電圧供給停止を指示する制御信号を出力する制
御手段と、前記検出信号と前記制御信号とにより前記電
力増幅器への前記正電圧の供給および停止を行なう切替
手段とを備えたことを特徴とする電力増幅器保護回路。 - 【請求項２】 前記検出手段が前記負電圧入力の有無で
導通遮断する第１のスイッチング素子で構成したことを
特徴とする請求項１記載の電力増幅器保護回路。 - 【請求項３】 前記第１のスイッチング素子が電界効果
トランジスタであることを特徴とする請求項１および請
求項２記載の電力増幅器保護回路。 - 【請求項４】 前記切替手段が、前記検出信号が開放出
力の場合前記制御信号の有無により制御され、前記検出
信号が接地出力の場合前記制御信号の有無に関係なく前
記検出信号により制御される第２のスイッチング素子
と；前記第２のスイッチング素子の出力により駆動され
る第３のスイッチング素子と；で構成したことを特徴と
する請求項１，２および３記載の電力増幅器保護回路。 - 【請求項５】 前記第２のスイッチング素子がトランジ
スタであり、前記第３のスイッチング素子が電界効果ト
ランジスタであることを特徴とする請求項４記載の電力
増幅器保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7339489A JPH09181534A (ja) | 1995-12-26 | 1995-12-26 | 電力増幅器保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7339489A JPH09181534A (ja) | 1995-12-26 | 1995-12-26 | 電力増幅器保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181534A true JPH09181534A (ja) | 1997-07-11 |
Family
ID=18327957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7339489A Pending JPH09181534A (ja) | 1995-12-26 | 1995-12-26 | 電力増幅器保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181534A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514473A (ja) * | 2005-11-01 | 2009-04-02 | ゼテックス・セミコンダクターズ・パブリック・リミテッド・カンパニー | モノリシックｌｎａサポートｉｃ |
| WO2013088635A1 (ja) * | 2011-12-15 | 2013-06-20 | パナソニック株式会社 | 高出力電力増幅器 |
| CN113839625A (zh) * | 2021-09-29 | 2021-12-24 | 中国电子科技集团公司第三十八研究所 | 一种具有负压保护的大功率功放供电电源调制电路 |
-
1995
- 1995-12-26 JP JP7339489A patent/JPH09181534A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514473A (ja) * | 2005-11-01 | 2009-04-02 | ゼテックス・セミコンダクターズ・パブリック・リミテッド・カンパニー | モノリシックｌｎａサポートｉｃ |
| WO2013088635A1 (ja) * | 2011-12-15 | 2013-06-20 | パナソニック株式会社 | 高出力電力増幅器 |
| US9214905B2 (en) | 2011-12-15 | 2015-12-15 | Panasonic Intellectual Property Management Co., Ltd. | High output power amplifier |
| CN113839625A (zh) * | 2021-09-29 | 2021-12-24 | 中国电子科技集团公司第三十八研究所 | 一种具有负压保护的大功率功放供电电源调制电路 |
| CN113839625B (zh) * | 2021-09-29 | 2023-06-27 | 中国电子科技集团公司第三十八研究所 | 一种具有负压保护的大功率功放供电电源调制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI413228B (zh) | 複合半導體元件與電路之靜電放電保護電路 | |
| EP2071726B1 (en) | Load driving device | |
| US5057715A (en) | CMOS output circuit using a low threshold device | |
| JP3577316B2 (ja) | 高電圧検出を用いる破壊保護回路 | |
| US6169439B1 (en) | Current limited power MOSFET device with improved safe operating area | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| KR0164408B1 (ko) | 파워 앰프 모듈 보호장치 | |
| JPH10341141A (ja) | 出力段回路 | |
| JP3853759B2 (ja) | 移動携帯端末 | |
| JPH09181534A (ja) | 電力増幅器保護回路 | |
| JP2885967B2 (ja) | 電気回路装置 | |
| JP3687451B2 (ja) | 負荷駆動装置 | |
| US5808514A (en) | Three state output method and apparatus for high speed amplifiers | |
| JP4228960B2 (ja) | 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 | |
| US4725912A (en) | Power MOS loss of ground protection | |
| JPH09199950A (ja) | 増幅器の保護回路 | |
| JPH01165211A (ja) | 増幅回路 | |
| US5777502A (en) | Method to protect gate-source elements of external power fETS from large pre-drive capacity | |
| EP2092639A1 (en) | True current limiting (tcl) | |
| JP2611859B2 (ja) | 電源出力遮断装置 | |
| JPH09238030A (ja) | 保護回路付電力増幅器 | |
| TWI902033B (zh) | 自我保護電路、疊接電路、運算放大電路及電流鏡電路 | |
| JP3476903B2 (ja) | 保護機能付き負荷駆動回路 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JPH05136360A (ja) | 静電破壊保護回路、及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981201 |