JPH09181591A - 入力バッファ - Google Patents
入力バッファInfo
- Publication number
- JPH09181591A JPH09181591A JP7318016A JP31801695A JPH09181591A JP H09181591 A JPH09181591 A JP H09181591A JP 7318016 A JP7318016 A JP 7318016A JP 31801695 A JP31801695 A JP 31801695A JP H09181591 A JPH09181591 A JP H09181591A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input buffer
- output
- circuit
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 54
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ５．０ボルトまたは３．３ボルトの電源電圧
に依存して構成可能な入力バッファを提供する。 【解決手段】 この入力バッファは２つの入力バッファ
回路１４と１６とを含む。ＶＣＣが５．０ボルトである
とき、第１の入力バッファ回路１４の出力は有効なデー
タとして出力される。ＶＣＣが３．３ボルトであると
き、第２の入力バッファ回路１６の出力は有効なデータ
として出力される。
に依存して構成可能な入力バッファを提供する。 【解決手段】 この入力バッファは２つの入力バッファ
回路１４と１６とを含む。ＶＣＣが５．０ボルトである
とき、第１の入力バッファ回路１４の出力は有効なデー
タとして出力される。ＶＣＣが３．３ボルトであると
き、第２の入力バッファ回路１６の出力は有効なデータ
として出力される。
Description
【０００１】
【発明の分野】この発明は、電源電圧ＶＣＣのレベルに
依存して構成可能な入力バッファに関する。より特定的
にはこの発明は、約１．４−１．５ボルトのトリップレ
ベルを有する入力バッファに関する。
依存して構成可能な入力バッファに関する。より特定的
にはこの発明は、約１．４−１．５ボルトのトリップレ
ベルを有する入力バッファに関する。
【０００２】
【関連技術の簡単な説明】今日、５．０ボルトの環境
（デスクトップコンピュータおよびワークステーショ
ン）および３．３ボルトのアプリケーション（ラップト
ップコンピュータ）で動作するように、ますます多くの
集積回路装置が必要になってきている。実現費用を減ら
すために、集積回路の設計者は、両方の動作環境に互換
性のある集積回路装置を設計することを試みている。
（デスクトップコンピュータおよびワークステーショ
ン）および３．３ボルトのアプリケーション（ラップト
ップコンピュータ）で動作するように、ますます多くの
集積回路装置が必要になってきている。実現費用を減ら
すために、集積回路の設計者は、両方の動作環境に互換
性のある集積回路装置を設計することを試みている。
【０００３】ＴＴＬレベルバスに接続する入力バッファ
を設計する際、電源電圧レベルに依存して構成可能な入
力バッファ回路が必要となる。
を設計する際、電源電圧レベルに依存して構成可能な入
力バッファ回路が必要となる。
【０００４】
【発明の概要】この発明は、ＴＴＬレベルバスと通信す
るように、Ｉ／Ｏバッファの一部として実現可能である
入力バッファのためのものである。この発明は、３．３
ボルトおよび５．０ボルトの環境で動作する。この発明
において、両方の入力バッファが接続されるＴＴＬレベ
ルバスのＴＴＬ論理「１」または「０」を正しく検出す
るために、２つの入力バッファ回路が利用される。各入
力バッファ回路の出力はマルチプレクサに接続される。
制御信号は、論理「１」または「０」であり、そのシス
テムが５．０ボルトまたは３．３ボルトで動作するかに
依存して、マルチプレクサの正しい入力を選択して有効
なＤＡＴＡＯＵＴとして出力される。
るように、Ｉ／Ｏバッファの一部として実現可能である
入力バッファのためのものである。この発明は、３．３
ボルトおよび５．０ボルトの環境で動作する。この発明
において、両方の入力バッファが接続されるＴＴＬレベ
ルバスのＴＴＬ論理「１」または「０」を正しく検出す
るために、２つの入力バッファ回路が利用される。各入
力バッファ回路の出力はマルチプレクサに接続される。
制御信号は、論理「１」または「０」であり、そのシス
テムが５．０ボルトまたは３．３ボルトで動作するかに
依存して、マルチプレクサの正しい入力を選択して有効
なＤＡＴＡＯＵＴとして出力される。
【０００５】したがって、５．０ボルトのシステムであ
ることを制御信号が示すとき、５．０ボルトの電源電圧
に対して設定されたトリップポイントでＴＴＬレベルを
検出するように構成された入力回路の出力は、マルチプ
レクサから出力される。同様に、３．３ボルトの動作環
境では、制御信号は、３．３ボルトの動作システムに対
して設定されたトリップポイントで正しいＴＴＬレベル
を選択するように構成された入力バッファ回路からマル
チプレクサの出力を選択する。入力バッファ回路のトリ
ップレベルをダイナミックに修正しなくても、そのシス
テムが５．０ボルトまたは３．３ボルトで動作するかに
依存していずれかの入力バッファ回路の出力を選択する
ことにより、ほぼ１．４ボルト〜１．５ボルトのトリッ
プレベルが維持される。
ることを制御信号が示すとき、５．０ボルトの電源電圧
に対して設定されたトリップポイントでＴＴＬレベルを
検出するように構成された入力回路の出力は、マルチプ
レクサから出力される。同様に、３．３ボルトの動作環
境では、制御信号は、３．３ボルトの動作システムに対
して設定されたトリップポイントで正しいＴＴＬレベル
を選択するように構成された入力バッファ回路からマル
チプレクサの出力を選択する。入力バッファ回路のトリ
ップレベルをダイナミックに修正しなくても、そのシス
テムが５．０ボルトまたは３．３ボルトで動作するかに
依存していずれかの入力バッファ回路の出力を選択する
ことにより、ほぼ１．４ボルト〜１．５ボルトのトリッ
プレベルが維持される。
【０００６】
【好ましい実施例の詳細な説明】図１において、この発
明の選択可能な入力バッファ１０が示されている。好ま
しい実施例において、入力バッファ１０は、音声処理の
集積回路装置のためのＩ／Ｏバッファの一部である。入
力バッファ１０は、ＴＴＬレベルバスに接続する集積回
路装置のために、どの入力バッファの入力部としても他
の態様で実現され得ることを理解すべきである。
明の選択可能な入力バッファ１０が示されている。好ま
しい実施例において、入力バッファ１０は、音声処理の
集積回路装置のためのＩ／Ｏバッファの一部である。入
力バッファ１０は、ＴＴＬレベルバスに接続する集積回
路装置のために、どの入力バッファの入力部としても他
の態様で実現され得ることを理解すべきである。
【０００７】好ましい実施例において、入力信号ＢＵＳ
ＩＮ１２はＴＴＬレベルバスに接続される。入力１２は
バスの１本のビット線に接続される。別個の入力バッフ
ァ１０回路は、バスに各ビット線を接続するために利用
される。したがって、もし１６ビットのバスが利用され
るならば、１６個の入力バッファ１０回路が用いられ、
各バスビット線には別個の入力バッファ１０回路が接続
される。図１で示されるように、入力バッファ１０が１
本のビット線に接続されているので、この記述は入力バ
ッファ１０の動作だけを説明することになる。バスの他
のビット線に接続している他の入力バッファ１０回路の
動作は同一であり、ここでは省略する。
ＩＮ１２はＴＴＬレベルバスに接続される。入力１２は
バスの１本のビット線に接続される。別個の入力バッフ
ァ１０回路は、バスに各ビット線を接続するために利用
される。したがって、もし１６ビットのバスが利用され
るならば、１６個の入力バッファ１０回路が用いられ、
各バスビット線には別個の入力バッファ１０回路が接続
される。図１で示されるように、入力バッファ１０が１
本のビット線に接続されているので、この記述は入力バ
ッファ１０の動作だけを説明することになる。バスの他
のビット線に接続している他の入力バッファ１０回路の
動作は同一であり、ここでは省略する。
【０００８】入力バッファ１０は、ＢＵＳＩＮ１２の電
圧レベルを識別して論理が「１」であるかまたは論理が
「０」であるかを決定しなければならない。０．８ボル
ト以下のすべての電圧は論理「０」として入力バッファ
１０により解釈され、２．０ボルト以上のものは論理
「１」と判断される。電源電圧ＶＣＣが５．０ボルトで
あるとき、入力回路１４は、論理が「１」であるかまた
は「０」であるかを検出するのに利用される。図１で示
されるように、入力回路１４は、シュミットトリガイン
バータ構成である。．２８* ＶＣＣでのトリップレベル
を有する単純なインバータのような他の入力回路構成が
利用され得ることを理解すべきである。
圧レベルを識別して論理が「１」であるかまたは論理が
「０」であるかを決定しなければならない。０．８ボル
ト以下のすべての電圧は論理「０」として入力バッファ
１０により解釈され、２．０ボルト以上のものは論理
「１」と判断される。電源電圧ＶＣＣが５．０ボルトで
あるとき、入力回路１４は、論理が「１」であるかまた
は「０」であるかを検出するのに利用される。図１で示
されるように、入力回路１４は、シュミットトリガイン
バータ構成である。．２８* ＶＣＣでのトリップレベル
を有する単純なインバータのような他の入力回路構成が
利用され得ることを理解すべきである。
【０００９】入力回路１４は、入力バッファ１０のトリ
ップレベルを約１．４ボルトに設定する。したがって、
ＢＵＳＩＮ入力１２に入る１．４ボルトより高いどんな
電圧も、論理「１」信号として入力回路１４の出力ノー
ド１８で入力回路１４により出力される。同様に、１．
４ボルト以下であると、入力回路１４により検出される
ＢＵＳＩＮ入力１２のどんな電圧も、入力回路１４の出
力ノード１８での論理「０」の出力となる。
ップレベルを約１．４ボルトに設定する。したがって、
ＢＵＳＩＮ入力１２に入る１．４ボルトより高いどんな
電圧も、論理「１」信号として入力回路１４の出力ノー
ド１８で入力回路１４により出力される。同様に、１．
４ボルト以下であると、入力回路１４により検出される
ＢＵＳＩＮ入力１２のどんな電圧も、入力回路１４の出
力ノード１８での論理「０」の出力となる。
【００１０】しかしながら、３．３ボルトの動作システ
ムのためには入力回路１４は有効ではない。なぜなら電
源電圧が減少するために、約０．８４ボルトまでトリッ
プポイントが低くなるからである。そのようなトリップ
ポイントは、低すぎて論理「１」または「０」を正しく
検出できない。温度および集積回路プロセスの変動のた
めに、０．８ボルトまたはそれ以下の電圧が論理「１」
レベルの入力信号として間違って決定される危険があ
る。したがって、この場合入力回路１６が利用される。
なぜなら、これは３．３ボルトの動作環境でほぼ１．５
ボルトのトリップレベルを有するように設計されている
からである。入力回路１６は、ほぼＶＣＣ／２のトリッ
プポイントを有する反転入力バッファである。
ムのためには入力回路１４は有効ではない。なぜなら電
源電圧が減少するために、約０．８４ボルトまでトリッ
プポイントが低くなるからである。そのようなトリップ
ポイントは、低すぎて論理「１」または「０」を正しく
検出できない。温度および集積回路プロセスの変動のた
めに、０．８ボルトまたはそれ以下の電圧が論理「１」
レベルの入力信号として間違って決定される危険があ
る。したがって、この場合入力回路１６が利用される。
なぜなら、これは３．３ボルトの動作環境でほぼ１．５
ボルトのトリップレベルを有するように設計されている
からである。入力回路１６は、ほぼＶＣＣ／２のトリッ
プポイントを有する反転入力バッファである。
【００１１】ＶＣＣ＝３．３ボルトのときに入力回路１
６を用いて、ＢＵＳＩＮ入力１２の電圧レベルが１．５
ボルトまたはそれ以上であればいつでも、論理「１」
は、入力回路１６の出力ノード２０で出力される。同様
に、ＢＵＳＩＮ入力１２の１．５ボルト以下の電圧レベ
ルでは、入力回路１６は入力回路１６の出力ノード２０
で論理「０」レベルを出力するようになる。
６を用いて、ＢＵＳＩＮ入力１２の電圧レベルが１．５
ボルトまたはそれ以上であればいつでも、論理「１」
は、入力回路１６の出力ノード２０で出力される。同様
に、ＢＵＳＩＮ入力１２の１．５ボルト以下の電圧レベ
ルでは、入力回路１６は入力回路１６の出力ノード２０
で論理「０」レベルを出力するようになる。
【００１２】制御信号ＡＶＣＣＩＳ５は、マルチプレク
サ２２の出力を制御するために用いられる。マルチプレ
クサ２２への入力２４は、入力回路１４の出力である。
マルチプレクサ２２の入力２６は、入力回路１６の出力
に接続されている。図１で示されるように、入力回路１
４および１６は、両方ＢＵＳＩＮ入力１２に接続されて
いる。制御信号ＡＶＣＣＩＳ５はマルチプレクサ２２を
制御し、ＡＶＣＣＩＳ５の論理「１」で５．０ボルトで
動作するとき、マルチプレクサ２２は入力２４を選択
し、これは入力回路１４からの出力信号であり、これ
は、次いで出力ノード２８にＤＡＴＡＯＵＴ信号として
与えられる。制御信号ＡＶＣＣＩＳ５の論理「０」で
３．３ボルトで動作するとき、マルチプレクサ２２の入
力２６が選択され、これは入力回路１６からの出力信号
である。
サ２２の出力を制御するために用いられる。マルチプレ
クサ２２への入力２４は、入力回路１４の出力である。
マルチプレクサ２２の入力２６は、入力回路１６の出力
に接続されている。図１で示されるように、入力回路１
４および１６は、両方ＢＵＳＩＮ入力１２に接続されて
いる。制御信号ＡＶＣＣＩＳ５はマルチプレクサ２２を
制御し、ＡＶＣＣＩＳ５の論理「１」で５．０ボルトで
動作するとき、マルチプレクサ２２は入力２４を選択
し、これは入力回路１４からの出力信号であり、これ
は、次いで出力ノード２８にＤＡＴＡＯＵＴ信号として
与えられる。制御信号ＡＶＣＣＩＳ５の論理「０」で
３．３ボルトで動作するとき、マルチプレクサ２２の入
力２６が選択され、これは入力回路１６からの出力信号
である。
【００１３】２つの入力回路１４および１６を有するこ
とにより、かつ制御信号ＡＶＣＣＩＳ５を用いてＶＣＣ
が５．０ボルトまたは３．３ボルトであるかに依存して
いずれかの出力を選択することにより、電源電圧にかか
わらず、入力バッファ１０のためのトリップレベルは約
１．４〜１．５ボルトに維持される。したがって、電源
電圧が変わるのに応じて変化するトリップレベルの割合
を維持することは難しくなくなる。
とにより、かつ制御信号ＡＶＣＣＩＳ５を用いてＶＣＣ
が５．０ボルトまたは３．３ボルトであるかに依存して
いずれかの出力を選択することにより、電源電圧にかか
わらず、入力バッファ１０のためのトリップレベルは約
１．４〜１．５ボルトに維持される。したがって、電源
電圧が変わるのに応じて変化するトリップレベルの割合
を維持することは難しくなくなる。
【００１４】それゆえ、この発明は目的を実行し、かつ
ここで述べた目的および利点とこの開示から明らかにさ
れた他の目的および利点を達成するように適用される。
この発明の好ましい実施例は開示の目的のために説明さ
れたが、ここで説明されたそれらの実施例の多くの変化
および修正は、当業者には容易に明らかになり、この発
明の精神および前掲の請求項の範囲内に含まれる。
ここで述べた目的および利点とこの開示から明らかにさ
れた他の目的および利点を達成するように適用される。
この発明の好ましい実施例は開示の目的のために説明さ
れたが、ここで説明されたそれらの実施例の多くの変化
および修正は、当業者には容易に明らかになり、この発
明の精神および前掲の請求項の範囲内に含まれる。
【図１】この発明の構成可能な入力バッファ回路を示す
概略図である。
概略図である。
１４ 第１の入力バッファ回路 １６ 第２の入力バッファ回路 ２４ 第１の入力 ２６ 第２の入力 ２２ マルチプレクサ ５ 制御信号ＡＶＣＣＩＳ １０ 入力バッファ
Claims (6)
- 【請求項１】 ＴＴＬレベルバスビット線に接続された
入力および出力を含む第１の入力バッファ回路と、 前記ＴＴＬレベルバス線に接続された入力および出力を
含む第２の入力バッファ回路と、 前記第１の入力バッファ回路の前記出力に接続された第
１の入力と、前記第２の入力バッファ回路の前記出力に
接続された第２の入力と、マルチプレクサへ入力される
制御信号の論理レベルにより制御される出力とを含む前
記マルチプレクサとを含み、前記制御信号の論理レベル
は、５．０ボルトまたは３．３ボルトの電源電圧に対応
する、入力バッファ。 - 【請求項２】 前記制御信号の前記論理レベルは、５．
０ボルトの電源電圧のとき論理「１」であり、３．３ボ
ルトの電源電圧のとき論理「０」である、請求項１に記
載の入力バッファ。 - 【請求項３】 前記第１の入力バッファ回路は、５．０
ボルトの電源電圧のとき約１．４ボルトのトリップレベ
ルを有し、前記第２の入力バッファ回路は、３．３ボル
トの電源電圧のとき約１．５ボルトのトリップレベルを
有する、請求項１に記載の入力バッファ。 - 【請求項４】 前記第１の入力バッファ回路が、シュミ
ットトリガインバータ回路を含む、請求項１に記載の入
力バッファ。 - 【請求項５】 前記第２の入力バッファ回路はインバー
タ回路である、請求項１に記載の入力バッファ。 - 【請求項６】 ＴＴＬレベルバスビット線に接続された
入力およびＴＴＬレベルの出力を含むシュミットトリガ
インバータ入力バッファ回路と、 ＴＴＬレベルバスビット線に接続された入力および出力
を含むインバータ回路入力バッファと、 前記シュミットトリガインバータ入力バッファ回路の出
力の前記出力に接続された第１の入力と前記インバータ
回路入力バッファの前記出力に接続された第２の入力と
を含むマルチプレクサとを含み、ＶＣＣが約５．０ボル
トのとき、制御信号は前記マルチプレクサから出力され
る前記マルチプレクサの第１の入力を選択し、ＶＣＣが
約３．３ボルトのとき、前記制御信号は前記マルチプレ
クサから出力される前記マルチプレクサの第２の入力を
選択する、構成可能な入力バッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318016A JPH09181591A (ja) | 1995-12-06 | 1995-12-06 | 入力バッファ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318016A JPH09181591A (ja) | 1995-12-06 | 1995-12-06 | 入力バッファ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181591A true JPH09181591A (ja) | 1997-07-11 |
Family
ID=18094556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7318016A Withdrawn JPH09181591A (ja) | 1995-12-06 | 1995-12-06 | 入力バッファ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181591A (ja) |
-
1995
- 1995-12-06 JP JP7318016A patent/JPH09181591A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894238A (en) | Output buffer with static and transient pull-up and pull-down drivers | |
| US5469082A (en) | Peripheral component interfacing system with bus voltage/logic supply comparison means | |
| US5477172A (en) | Configurable input buffer dependent on supply voltage | |
| EP0267017A1 (en) | TTL/CMOS compatible input buffer | |
| KR100273619B1 (ko) | 사용 상황 전달 장치 및 사용 상황 전달 방법 | |
| US6559690B2 (en) | Programmable dual drive strength output buffer with a shared boot circuit | |
| JP2005514595A5 (ja) | ||
| EP0632594A2 (en) | Latch controlled output driver | |
| US6714051B2 (en) | Logic circuitry-implemented bus buffer | |
| US7076745B2 (en) | Semiconductor integrated circuit device | |
| US6857040B2 (en) | Bi-directional bus bridge in which multiple devices can assert bus concurrently | |
| US7073078B2 (en) | Power control unit that provides one of a plurality of voltages on a common power rail | |
| US6559675B2 (en) | Data output buffer circuit usable with both PCI and PCI-X buses | |
| JPH09181591A (ja) | 入力バッファ | |
| US6552569B2 (en) | Dual purpose low power input circuit for a memory device interface | |
| KR101265218B1 (ko) | 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치 | |
| US5808485A (en) | Clock clamping circuit that prevents clock glitching and method therefor | |
| US5032743A (en) | Skew clamp | |
| US6111450A (en) | Operating voltage adapting buffer | |
| CN211349047U (zh) | 通用输入输出接口电路 | |
| KR950010943B1 (ko) | 마이크로 콘트롤러의 입출력 제어회로 | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 | |
| JPH03191410A (ja) | 共用ハードウェア割込み回路 | |
| JPH06230866A (ja) | インターフェース回路 | |
| JPH04264933A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |