JPH09181740A - ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム - Google Patents
ネットワークノード内フロー制御方法、並びにパケットスイッチングシステムInfo
- Publication number
- JPH09181740A JPH09181740A JP28086096A JP28086096A JPH09181740A JP H09181740 A JPH09181740 A JP H09181740A JP 28086096 A JP28086096 A JP 28086096A JP 28086096 A JP28086096 A JP 28086096A JP H09181740 A JPH09181740 A JP H09181740A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- buffer
- packet switching
- switching system
- resource management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 バーストデータ等のマルチメディアトラヒッ
クの処理を行うこと。 【解決手段】 バーチャルコネクション毎のキューイン
グ用入力バッファ１１と、リソースマネジメントセルの
発生１３、折り返し１５、終端１４を行うリソースマネ
ジメントセル（ＲＭ）管理手段と、バーチャルコネクシ
ョン毎の送出レート制御用スケジューラ１０と、出側回
線のトラヒックシェーピング手段２４を含むインタフェ
ース部８ａと、出側回線対応出力バッファと、パケット
スイッチを行うコアスイッチ部とが配備され、入出力バ
ッファ間でＲＭセルを介しバーチャルコネクションへの
帯域割り当て、又はバッファ管理を行う。
クの処理を行うこと。 【解決手段】 バーチャルコネクション毎のキューイン
グ用入力バッファ１１と、リソースマネジメントセルの
発生１３、折り返し１５、終端１４を行うリソースマネ
ジメントセル（ＲＭ）管理手段と、バーチャルコネクシ
ョン毎の送出レート制御用スケジューラ１０と、出側回
線のトラヒックシェーピング手段２４を含むインタフェ
ース部８ａと、出側回線対応出力バッファと、パケット
スイッチを行うコアスイッチ部とが配備され、入出力バ
ッファ間でＲＭセルを介しバーチャルコネクションへの
帯域割り当て、又はバッファ管理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、リソースマネジメ
ントセルによるネットワークノード内フロー制御方法、
更には、バーストデータ等の処理を行うパケットスイッ
チングシステムに係わり、特に公衆網と私設網の接続部
に配置されるエッジスイッチングシステムを想定した、
マルチＱoＳ（クオリティ・オブ・サービス）を実現す
る一段型パケットスイッチングシステムに関するもので
ある。
ントセルによるネットワークノード内フロー制御方法、
更には、バーストデータ等の処理を行うパケットスイッ
チングシステムに係わり、特に公衆網と私設網の接続部
に配置されるエッジスイッチングシステムを想定した、
マルチＱoＳ（クオリティ・オブ・サービス）を実現す
る一段型パケットスイッチングシステムに関するもので
ある。
【０００２】
【従来の技術】マルチクオリティ・オブ・サービスを実
現、即ち、ＣＢＲ(Constant Bit Rate：固定ビットレー
ト)、ＶＢＲ(Variable Bit Rate：可変ビットレート)等
のマルチメディアトラヒックを収容するパケット交換方
式が活発に開発されている。例えば特開平７−１０７１
１６号公報には、大容量の低速バッファを実装し、かつ
少量な高速共有バッファを実装したパケット交換方式が
開示されている。また、特開平６−１９７１２８号公報
には、所要バッファ量が小さく、また、バッファへのア
クセス速度が低く、しかもマルチキャストのようなトラ
ヒックに対して簡単に処理し得るパケット交換方式が開
示されている。
現、即ち、ＣＢＲ(Constant Bit Rate：固定ビットレー
ト)、ＶＢＲ(Variable Bit Rate：可変ビットレート)等
のマルチメディアトラヒックを収容するパケット交換方
式が活発に開発されている。例えば特開平７−１０７１
１６号公報には、大容量の低速バッファを実装し、かつ
少量な高速共有バッファを実装したパケット交換方式が
開示されている。また、特開平６−１９７１２８号公報
には、所要バッファ量が小さく、また、バッファへのア
クセス速度が低く、しかもマルチキャストのようなトラ
ヒックに対して簡単に処理し得るパケット交換方式が開
示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、特開平
７−１０７１１６号公報では、Ｎ個の各入力バッファ制
御部は、共有バッファの空きスペースがＮパケット分以
上であれば、Ｎ個の入力バッファからパケットを出力す
るように制御することを特徴としている。しかるに、ト
ラヒックタイプに拘らず、１つの共有バッファにセルを
入力するため、共有バッファの空きスペースがＮパケッ
ト分未満になった時、即ち、共有バッファから入力バッ
ファへバックプレッシャがかけられた時に、ＣＢＲのト
ラヒックも出力を停止させられるため、ＣＢＲセルの遅
延が大きくなってしまうという問題があった。
７−１０７１１６号公報では、Ｎ個の各入力バッファ制
御部は、共有バッファの空きスペースがＮパケット分以
上であれば、Ｎ個の入力バッファからパケットを出力す
るように制御することを特徴としている。しかるに、ト
ラヒックタイプに拘らず、１つの共有バッファにセルを
入力するため、共有バッファの空きスペースがＮパケッ
ト分未満になった時、即ち、共有バッファから入力バッ
ファへバックプレッシャがかけられた時に、ＣＢＲのト
ラヒックも出力を停止させられるため、ＣＢＲセルの遅
延が大きくなってしまうという問題があった。
【０００４】また、実装的観点からは、共有バッファか
ら各入力インタフェースに別線でバックプレッシャ信号
を返すために、そのバックプレッシャ信号を伝送するた
めの専用配線が必要であり、スイッチの大容量化をしに
くいという問題があった。これと同様に、特開平６−１
９７１２８号公報においても、出力側から入力側へ別線
でバックプレッシャ信号を返すために、そのバックプレ
ッシャ信号を伝送するための専用配線が必要であり、ス
イッチの大容量化をしにくいという問題があった。
ら各入力インタフェースに別線でバックプレッシャ信号
を返すために、そのバックプレッシャ信号を伝送するた
めの専用配線が必要であり、スイッチの大容量化をしに
くいという問題があった。これと同様に、特開平６−１
９７１２８号公報においても、出力側から入力側へ別線
でバックプレッシャ信号を返すために、そのバックプレ
ッシャ信号を伝送するための専用配線が必要であり、ス
イッチの大容量化をしにくいという問題があった。
【０００５】何れの場合においても、コアスイッチ部と
入力バッファモジュール間のレート制御、あるいは出力
バッファと入力バッファ間のレート制御をバックプレッ
シャによるセル送信停止制御だけで行うため、セルフロ
ーに時間的偏りが生じて遅延変動特性の劣化が発生する
可能性があったものである。また、バックプレッシャを
受信する側の分離独立した入力バッファモジュールの同
一方路宛のスループットをモジュール間で平滑化してし
まうという弊害が起こる可能性もある。つまり、同一回
線宛コネクション数がモジュール別に片寄っている場
合、スループットの公平性が保てなくなる可能性があっ
たものである。
入力バッファモジュール間のレート制御、あるいは出力
バッファと入力バッファ間のレート制御をバックプレッ
シャによるセル送信停止制御だけで行うため、セルフロ
ーに時間的偏りが生じて遅延変動特性の劣化が発生する
可能性があったものである。また、バックプレッシャを
受信する側の分離独立した入力バッファモジュールの同
一方路宛のスループットをモジュール間で平滑化してし
まうという弊害が起こる可能性もある。つまり、同一回
線宛コネクション数がモジュール別に片寄っている場
合、スループットの公平性が保てなくなる可能性があっ
たものである。
【０００６】よって、本発明は上記各種課題に鑑みてな
されたものである。本発明の第１の目的は、ＣＢＲ、Ｖ
ＢＲ、ＡＢＲ(Available Bit Rate)等の多種多様なトラ
ヒックを効率良く収容する一段型パケットスイッチング
システムを提供することにある。本発明の第２の目的
は、バーストデータに対して、ノード内でセル廃棄の起
こらないパケットスイッチングシステムを提供すること
にある。本発明の第３の目的は、ノード内で別線を張る
ことなく、また、ノード間でフロー制御することなく、
ＡＢＲトラヒックを処理するパケットスイッチングシス
テムを提供することにある。
されたものである。本発明の第１の目的は、ＣＢＲ、Ｖ
ＢＲ、ＡＢＲ(Available Bit Rate)等の多種多様なトラ
ヒックを効率良く収容する一段型パケットスイッチング
システムを提供することにある。本発明の第２の目的
は、バーストデータに対して、ノード内でセル廃棄の起
こらないパケットスイッチングシステムを提供すること
にある。本発明の第３の目的は、ノード内で別線を張る
ことなく、また、ノード間でフロー制御することなく、
ＡＢＲトラヒックを処理するパケットスイッチングシス
テムを提供することにある。
【０００７】
【課題を解決するための手段】上記各種課題を解決する
ために、パケットスイッチの入力側モジュールにてレー
ト制御を行い、入力側モジュールからのセルフローレー
トの和がコアスイッチの出方路の容量を越えないように
フィードバック制御を実施するようにしたものである。
より具体的には以下のようである。即ち、第１の発明の
パケットスイッチングシステムは、バーチャルコネクシ
ョンごとのキューイングを行う入力バッファと、リソー
スマネジメントセルの発生、折り返し、終端を行うリソ
ースマネジメントセル管理手段と、バーチャルコネクシ
ョンごとの送出レートを制御するスケジューラと、出側
回線のトラヒックシェーピング手段とを含むインタフェ
ース部と、出側回線対応に設けられた出力バッファと、
パケットスイッチを行うコアスイッチ部と、が配備さ
れ、入力バッファと出力バッファの間で、リソースマネ
ジメントセルを介して、バーチャルコネクションへの帯
域割り当て、又はバッファ管理を行うことを特徴とす
る。
ために、パケットスイッチの入力側モジュールにてレー
ト制御を行い、入力側モジュールからのセルフローレー
トの和がコアスイッチの出方路の容量を越えないように
フィードバック制御を実施するようにしたものである。
より具体的には以下のようである。即ち、第１の発明の
パケットスイッチングシステムは、バーチャルコネクシ
ョンごとのキューイングを行う入力バッファと、リソー
スマネジメントセルの発生、折り返し、終端を行うリソ
ースマネジメントセル管理手段と、バーチャルコネクシ
ョンごとの送出レートを制御するスケジューラと、出側
回線のトラヒックシェーピング手段とを含むインタフェ
ース部と、出側回線対応に設けられた出力バッファと、
パケットスイッチを行うコアスイッチ部と、が配備さ
れ、入力バッファと出力バッファの間で、リソースマネ
ジメントセルを介して、バーチャルコネクションへの帯
域割り当て、又はバッファ管理を行うことを特徴とす
る。
【０００８】また、第２の発明のパケットスイッチング
システムは、バーチャルコネクションごとのキューイン
グを行う入力バッファと、リソースマネジメントセルの
発生、折り返し、終端を行うリソースマネジメントセル
管理手段と、バーチャルコネクションごとの送出レート
を制御するスケジューラとを含むインタフェース部と、
出側回線対応に設けられた出力バッファと、出側回線の
トラヒックシェーピング、及びパケットスイッチを行う
コアスイッチ部と、が配備され、入力バッファと出力バ
ッファの間で、リソースマネジメントセルを介して、バ
ーチャルコネクションへの帯域割り当て、又はバッファ
管理を行うことを特徴とする。
システムは、バーチャルコネクションごとのキューイン
グを行う入力バッファと、リソースマネジメントセルの
発生、折り返し、終端を行うリソースマネジメントセル
管理手段と、バーチャルコネクションごとの送出レート
を制御するスケジューラとを含むインタフェース部と、
出側回線対応に設けられた出力バッファと、出側回線の
トラヒックシェーピング、及びパケットスイッチを行う
コアスイッチ部と、が配備され、入力バッファと出力バ
ッファの間で、リソースマネジメントセルを介して、バ
ーチャルコネクションへの帯域割り当て、又はバッファ
管理を行うことを特徴とする。
【０００９】更に、第３の発明のパケットスイッチング
システムは、バーチャルコネクションごとのキューイン
グを行う入力バッファと、リソースマネジメントセルの
発生、折り返し、終端を行うリソースマネジメントセル
管理手段と、バーチャルコネクションごとの送出レート
を制御するスケジューラと、出側回線のトラヒックシェ
ーピング手段、を含むインタフェース部と、出側回線対
応に設けられた出力バッファと、パケットスイッチを行
うコアスイッチ部と、が配備され、該入力バッファ、又
は該コアスイッチのバッファがトラヒッククラス毎に別
れており、入力バッファと出力バッファの間でリソース
マネジメントセルを介して、バーチャルコネクションへ
の帯域割り当て、又はバッファ管理を行うことを特徴と
する。
システムは、バーチャルコネクションごとのキューイン
グを行う入力バッファと、リソースマネジメントセルの
発生、折り返し、終端を行うリソースマネジメントセル
管理手段と、バーチャルコネクションごとの送出レート
を制御するスケジューラと、出側回線のトラヒックシェ
ーピング手段、を含むインタフェース部と、出側回線対
応に設けられた出力バッファと、パケットスイッチを行
うコアスイッチ部と、が配備され、該入力バッファ、又
は該コアスイッチのバッファがトラヒッククラス毎に別
れており、入力バッファと出力バッファの間でリソース
マネジメントセルを介して、バーチャルコネクションへ
の帯域割り当て、又はバッファ管理を行うことを特徴と
する。
【００１０】
【発明の実施の形態】以下、本発明のパケットスイッチ
ングシステムの実施形態を図１から図１２により詳細に
説明する。先ず図１に本発明によるパケットスイッチン
グシステムが適用された通信網の一例での網構成を示
す。同図の通信網において、パケットスイッチングシス
テム２，３はそれぞれ公衆網（ＷＡＮ）１と私設網（Ｌ
ＡＮ）４，５の接続部に配置された上、パケットスイッ
チングシステム２，３各々のノード内にてＡＢＲトラヒ
ッククラスサービス（例えばコンピュータ間通信等のバ
ーストデータ向け）を提供する。また、本通信網はＣＢ
Ｒサービス（例えば音声向け）やＶＢＲサービス（例え
ば映像向け）も同時に提供し得るのである。図１０には
従来技術に係るパケットスイッチングシステムでのＡＢ
Ｒフロー制御方法が示されているが、このＡＴＭフォー
ラム等で提案されている従来方法との大きな差違は、図
１に示すように、ＡＢＲのフィードバック制御をノード
内のみで実施することによって、フィードバック遅延が
小さくされた、実効的なＡＢＲフロー制御方法を提供し
得ることである（なお、ＡＢＲのフィードバック制御の
一実施形態については、その詳細が図３の関連説明とし
て記載されているところである）。
ングシステムの実施形態を図１から図１２により詳細に
説明する。先ず図１に本発明によるパケットスイッチン
グシステムが適用された通信網の一例での網構成を示
す。同図の通信網において、パケットスイッチングシス
テム２，３はそれぞれ公衆網（ＷＡＮ）１と私設網（Ｌ
ＡＮ）４，５の接続部に配置された上、パケットスイッ
チングシステム２，３各々のノード内にてＡＢＲトラヒ
ッククラスサービス（例えばコンピュータ間通信等のバ
ーストデータ向け）を提供する。また、本通信網はＣＢ
Ｒサービス（例えば音声向け）やＶＢＲサービス（例え
ば映像向け）も同時に提供し得るのである。図１０には
従来技術に係るパケットスイッチングシステムでのＡＢ
Ｒフロー制御方法が示されているが、このＡＴＭフォー
ラム等で提案されている従来方法との大きな差違は、図
１に示すように、ＡＢＲのフィードバック制御をノード
内のみで実施することによって、フィードバック遅延が
小さくされた、実効的なＡＢＲフロー制御方法を提供し
得ることである（なお、ＡＢＲのフィードバック制御の
一実施形態については、その詳細が図３の関連説明とし
て記載されているところである）。
【００１１】より具体的に説明すれば、公衆網のエッジ
ツーエッジ、即ち、図１０に示すパケットスイッチング
システム２，３間では、その距離が一般に数百ｋｍから
数千ｋｍであるから、ＡＢＲ閉ループフィードバック制
御上での制御遅延時間は数ミリ秒から数十ミリ秒にも達
し、バースト性の強いコンピュータデータをスイッチン
グして伝送する際でのレート制御性に難があったもので
ある。それに対して、本発明では、図１に示す如く、Ａ
ＢＲのフィードバック制御をノード内のみで実施するこ
とによって、制御遅延時間は数十マイクロ秒から数百マ
イクロ秒に低減され、２桁から３桁のオーダでＡＢＲフ
ィードバック制御性を向上し得たものである。
ツーエッジ、即ち、図１０に示すパケットスイッチング
システム２，３間では、その距離が一般に数百ｋｍから
数千ｋｍであるから、ＡＢＲ閉ループフィードバック制
御上での制御遅延時間は数ミリ秒から数十ミリ秒にも達
し、バースト性の強いコンピュータデータをスイッチン
グして伝送する際でのレート制御性に難があったもので
ある。それに対して、本発明では、図１に示す如く、Ａ
ＢＲのフィードバック制御をノード内のみで実施するこ
とによって、制御遅延時間は数十マイクロ秒から数百マ
イクロ秒に低減され、２桁から３桁のオーダでＡＢＲフ
ィードバック制御性を向上し得たものである。
【００１２】また、第２の差違は、従来方法では、端末
６とパケットスイッチングシステム２間、パケットスイ
ッチングシステム２，３間、およびパケットスイッチン
グシステム３と端末７間でそれぞれＡＢＲフィードバッ
ク制御が行われていたが、それに対し、本発明では、Ａ
ＢＲフィードバック制御の実施区間がパケットスイッチ
ングシステム２，３各々のノード内のみに局在化される
ことによって、ＡＢＲ動作をしない端末、即ち、非ＡＢ
Ｒ端末からのトラヒックを収容することが可能となった
ことである。ＡＢＲフィードバック制御のノード内局在
化により、パケットスイッチングシステム２，３各々は
ＬＡＮ側からの不正なバーストトラヒックが公衆網（Ｗ
ＡＮ）１へ流入することを防止するためのトラヒックフ
ァイアウォールとしての機能も果たしているものであ
る。
６とパケットスイッチングシステム２間、パケットスイ
ッチングシステム２，３間、およびパケットスイッチン
グシステム３と端末７間でそれぞれＡＢＲフィードバッ
ク制御が行われていたが、それに対し、本発明では、Ａ
ＢＲフィードバック制御の実施区間がパケットスイッチ
ングシステム２，３各々のノード内のみに局在化される
ことによって、ＡＢＲ動作をしない端末、即ち、非ＡＢ
Ｒ端末からのトラヒックを収容することが可能となった
ことである。ＡＢＲフィードバック制御のノード内局在
化により、パケットスイッチングシステム２，３各々は
ＬＡＮ側からの不正なバーストトラヒックが公衆網（Ｗ
ＡＮ）１へ流入することを防止するためのトラヒックフ
ァイアウォールとしての機能も果たしているものであ
る。
【００１３】図２はまた、本発明によるパケットスイッ
チングシステム２，３各々の一例での概要構成を示した
ものである。代表として、パケットスイッチングシステ
ム２について説明すれば、パケットスイッチングシステ
ム２は、コアスイッチ部３０、ＬＡＮ４側のインタフェ
ース（ＩＮＦ）８ａ〜８ｎ、およびＷＡＮ１側のインタ
フェース（ＩＮＦ）８ａ′〜８ｎ′で構成されたものと
なっている。ＬＡＮ４側からのデータはインタフェース
８ａ〜８ｎへ入力された後、コアスイッチ部３０でスイ
ッチングされた上、ＷＡＮ１側のインタフェース８ａ′
〜８ｎ′を介しＷＡＮ１側へ伝送されているが、このよ
うな事情は、ＷＡＮ１側からＬＡＮ４側にデータが伝送
される際でも同様である。
チングシステム２，３各々の一例での概要構成を示した
ものである。代表として、パケットスイッチングシステ
ム２について説明すれば、パケットスイッチングシステ
ム２は、コアスイッチ部３０、ＬＡＮ４側のインタフェ
ース（ＩＮＦ）８ａ〜８ｎ、およびＷＡＮ１側のインタ
フェース（ＩＮＦ）８ａ′〜８ｎ′で構成されたものと
なっている。ＬＡＮ４側からのデータはインタフェース
８ａ〜８ｎへ入力された後、コアスイッチ部３０でスイ
ッチングされた上、ＷＡＮ１側のインタフェース８ａ′
〜８ｎ′を介しＷＡＮ１側へ伝送されているが、このよ
うな事情は、ＷＡＮ１側からＬＡＮ４側にデータが伝送
される際でも同様である。
【００１４】さて、インタフェース８ａ〜８ｎとインタ
フェース８ａ′〜８ｎ′との間では、以下に説明するＡ
ＢＲ制御が行われているが、ＡＢＲ制御を送信側（バー
チャルソース）と受信側（バーチャルデスティネーショ
ン）間で相互に行うために、各インタフェース８ａ〜８
ｎ，８ａ′〜８ｎ′はバーチャルソースとバーチャルデ
スティネーションの両機能を備え、複数のサービスクラ
スの、複数の仮想チャネル（Virtual Cannel：ＶＣ）を
収容するものである。
フェース８ａ′〜８ｎ′との間では、以下に説明するＡ
ＢＲ制御が行われているが、ＡＢＲ制御を送信側（バー
チャルソース）と受信側（バーチャルデスティネーショ
ン）間で相互に行うために、各インタフェース８ａ〜８
ｎ，８ａ′〜８ｎ′はバーチャルソースとバーチャルデ
スティネーションの両機能を備え、複数のサービスクラ
スの、複数の仮想チャネル（Virtual Cannel：ＶＣ）を
収容するものである。
【００１５】図３は本発明によるパケットスイッチング
システムにおけるインタフェース部８の一例での構成を
示したものである。同図を用いＡＢＲサービスを提供す
るための上記バーチャルソースとバーチャルデスティネ
ーションの機能と構成について説明すれば以下のようで
ある。即ち、インタフェース８のバーチャルソースの機
能としては、１）ＲＭ（リソースマネジメント）セルの
発生、２）対向するインタフェース８（後述するバーチ
ャルデスティネーション）から折り返されてきたＲＭセ
ルの終端と輻輳表示の確認、３）前記輻輳表示に従った
ＡＣＲの計算、４）セルバッファから前記計算されたＡ
ＣＲに応じたセルの出力とがある。このうち、上記１）
のＲＭセルの発生はＲＭセル発生部１３で行い、その出
力はスケジューラ１０内の出力管理部１９で管理する。
また、２）のＲＭセルの終端と輻輳表示の確認はＲＭセ
ル終端部１４で行う。具体的には、折り返されてきたＲ
Ｍセルの輻輳表示ビット（Congestion Indication bi
t：ＣＩ bit）を検出し、これをスケジューラ１０に転
送する。更に、３）のＡＣＲの計算と４）のセル出力は
スケジューラ１０で行う。具体的には、ＡＣＲ計算部１
７が、ＲＭセル終端部１４から与えられたＣＩbitが輻
輳有（ＣＩ＝1）を示す場合にＡＣＲの値を下げ、そう
でない場合には、ＡＣＲの値を上げるよう計算する。セ
ルタイムスロット割当部１８では、この計算されたＡＣ
ＲをもとにＬＣＲ／ＡＣＲを量子化してセルタイムスロ
ットにセルを割当て送出できるようにする。出力管理部
１９では、このセルタイムスロット割当部１８の出力２
２を用いセルバッファ１１からの各種セル（ＡＢＲ（Ｒ
Ｍセルを含む)、ＣＢＲ、ＶＢＲのセル)をセルタイムス
ロットに割当て、コアスイッチ３０に出力するよう管理
する。ＬＡＮ側には回線処理部１６が配備される。
システムにおけるインタフェース部８の一例での構成を
示したものである。同図を用いＡＢＲサービスを提供す
るための上記バーチャルソースとバーチャルデスティネ
ーションの機能と構成について説明すれば以下のようで
ある。即ち、インタフェース８のバーチャルソースの機
能としては、１）ＲＭ（リソースマネジメント）セルの
発生、２）対向するインタフェース８（後述するバーチ
ャルデスティネーション）から折り返されてきたＲＭセ
ルの終端と輻輳表示の確認、３）前記輻輳表示に従った
ＡＣＲの計算、４）セルバッファから前記計算されたＡ
ＣＲに応じたセルの出力とがある。このうち、上記１）
のＲＭセルの発生はＲＭセル発生部１３で行い、その出
力はスケジューラ１０内の出力管理部１９で管理する。
また、２）のＲＭセルの終端と輻輳表示の確認はＲＭセ
ル終端部１４で行う。具体的には、折り返されてきたＲ
Ｍセルの輻輳表示ビット（Congestion Indication bi
t：ＣＩ bit）を検出し、これをスケジューラ１０に転
送する。更に、３）のＡＣＲの計算と４）のセル出力は
スケジューラ１０で行う。具体的には、ＡＣＲ計算部１
７が、ＲＭセル終端部１４から与えられたＣＩbitが輻
輳有（ＣＩ＝1）を示す場合にＡＣＲの値を下げ、そう
でない場合には、ＡＣＲの値を上げるよう計算する。セ
ルタイムスロット割当部１８では、この計算されたＡＣ
ＲをもとにＬＣＲ／ＡＣＲを量子化してセルタイムスロ
ットにセルを割当て送出できるようにする。出力管理部
１９では、このセルタイムスロット割当部１８の出力２
２を用いセルバッファ１１からの各種セル（ＡＢＲ（Ｒ
Ｍセルを含む)、ＣＢＲ、ＶＢＲのセル)をセルタイムス
ロットに割当て、コアスイッチ３０に出力するよう管理
する。ＬＡＮ側には回線処理部１６が配備される。
【００１６】一方、バーチャルデスティネーションの機
能としては、１）対向するインタフェース８（前出のバ
ーチャルソース）から送出されたＲＭセルを折り返し、
２）折り返し時にＲＭセルに輻輳表示を付与することが
有る。これらは、何れももＲＭセル抽出・折り返し部１
５で行われる。具体的には、対向するバーチャルソース
から送出されたＲＭセルがバーチャルデスティネーショ
ンに到着したとき、ＡＴＭフォーラム（ATM-Forum）で
規定されているように、その直前のデータセルの後段装
置への輻輳表示ビット（Explicit Forword Congestion
Indication bit：ＥＦＣＩ bit）が輻輳を示す“1”で
ある場合、ＲＭセルのＣＩビットを”1”とし、そうで
ない場合には、ＲＭセルのＣＩビットを”0”としてバ
ーチャルソースへ転送するものである。なお、転送され
るＲＭセルは一旦セルバッファ１１に格納され、出力管
理部１９の制御に従い出力される。
能としては、１）対向するインタフェース８（前出のバ
ーチャルソース）から送出されたＲＭセルを折り返し、
２）折り返し時にＲＭセルに輻輳表示を付与することが
有る。これらは、何れももＲＭセル抽出・折り返し部１
５で行われる。具体的には、対向するバーチャルソース
から送出されたＲＭセルがバーチャルデスティネーショ
ンに到着したとき、ＡＴＭフォーラム（ATM-Forum）で
規定されているように、その直前のデータセルの後段装
置への輻輳表示ビット（Explicit Forword Congestion
Indication bit：ＥＦＣＩ bit）が輻輳を示す“1”で
ある場合、ＲＭセルのＣＩビットを”1”とし、そうで
ない場合には、ＲＭセルのＣＩビットを”0”としてバ
ーチャルソースへ転送するものである。なお、転送され
るＲＭセルは一旦セルバッファ１１に格納され、出力管
理部１９の制御に従い出力される。
【００１７】図４に本発明によるパケットスイッチング
システムにおけるコアスイッチ部３０の一例での構成を
示す。ＬＡＮ側からのデータはインタフェース部８-iを
介しコアスイッチ部３０へ入力される。コアスイッチ部
３０は共通バッファ３１、多重部３２および分離部３３
を含むようにして構成されているが、以上の構成は、例
えば特開平４−２７６９４３号公報（スイッチングシス
テム）にて開示されている共通バッファスイッチの公知
技術である。つまり、バッファ３１は、到来するＮ個
（Ｎ：入力ポート数）のパケットの高速書込み、出力ポ
ートの要求に応じてＮ個のパケットの高速読出しが可能
とされたランダムイン・ランダムアウトのメモリとして
機能している。因みに、共通バッファ３１は、例えばオ
ンチップＲＡＭ（Random Access Memory）を持つＣＭＯ
Ｓ−ＬＳＩを用いて構成されており、そのバッファ深さ
は方路当り換算で数百セル程度である。
システムにおけるコアスイッチ部３０の一例での構成を
示す。ＬＡＮ側からのデータはインタフェース部８-iを
介しコアスイッチ部３０へ入力される。コアスイッチ部
３０は共通バッファ３１、多重部３２および分離部３３
を含むようにして構成されているが、以上の構成は、例
えば特開平４−２７６９４３号公報（スイッチングシス
テム）にて開示されている共通バッファスイッチの公知
技術である。つまり、バッファ３１は、到来するＮ個
（Ｎ：入力ポート数）のパケットの高速書込み、出力ポ
ートの要求に応じてＮ個のパケットの高速読出しが可能
とされたランダムイン・ランダムアウトのメモリとして
機能している。因みに、共通バッファ３１は、例えばオ
ンチップＲＡＭ（Random Access Memory）を持つＣＭＯ
Ｓ−ＬＳＩを用いて構成されており、そのバッファ深さ
は方路当り換算で数百セル程度である。
【００１８】本発明では、更に、バッファ３１上に論理
的に設けられたキューのキュー長をモニタする機能、あ
るいはキューを通過するセル数をカウントする機能など
を備えたバッファ制御部３４と、出側回線対応に設けら
れた輻輳情報付加部３５とが配備されていることを特徴
する。バッファ制御部３４によるモニタの結果、予め定
められたキュー長、あるいは通過セル数を越えた場合に
は、輻輳情報付加部３５にてデータセルに輻輳表示を行
うが、装置内データセルのセルフォーマット例を図７
（ａ）に示す。この実施例では、付加ヘッダに輻輳情報
をマーキングする場合を記述しているが、ＵＮＩ ｏｒ
ＮＮＩセルフォーマットのヘッダ部にマーキングしても
よい。つまり、例えばＡＴＭの標準セルフォーマット
（５３バイト）では、ＥＦＣＩビットやＣＬＰ（Cell L
oss Priority）ビットにマーキングしてもよい。データ
セルに輻輳表示することによって、各インタフェース８
は上流側で輻輳発生のあったことを知れるものである。
ＷＡＮ側からＬＡＮ側にデータが伝送される際も同様で
ある。なお、インタフェース部での処理については、次
の図５にて示されている通りである。
的に設けられたキューのキュー長をモニタする機能、あ
るいはキューを通過するセル数をカウントする機能など
を備えたバッファ制御部３４と、出側回線対応に設けら
れた輻輳情報付加部３５とが配備されていることを特徴
する。バッファ制御部３４によるモニタの結果、予め定
められたキュー長、あるいは通過セル数を越えた場合に
は、輻輳情報付加部３５にてデータセルに輻輳表示を行
うが、装置内データセルのセルフォーマット例を図７
（ａ）に示す。この実施例では、付加ヘッダに輻輳情報
をマーキングする場合を記述しているが、ＵＮＩ ｏｒ
ＮＮＩセルフォーマットのヘッダ部にマーキングしても
よい。つまり、例えばＡＴＭの標準セルフォーマット
（５３バイト）では、ＥＦＣＩビットやＣＬＰ（Cell L
oss Priority）ビットにマーキングしてもよい。データ
セルに輻輳表示することによって、各インタフェース８
は上流側で輻輳発生のあったことを知れるものである。
ＷＡＮ側からＬＡＮ側にデータが伝送される際も同様で
ある。なお、インタフェース部での処理については、次
の図５にて示されている通りである。
【００１９】図５に本発明によるパケットスイッチング
システムにおけるインタフェース部の一例での構成を示
す。ネットワーク４０からのデータセルは、ＳＤＨ終
端、セル同期などを行う回線処理部１６を介しセルバッ
ファ１１に入力される。入力されたセルは、図８に示す
ように、ＣＢＲ、ＶＢＲ、ＶＢＲ／ＡＢＲ、ＡＢＲとい
ったトラヒッククラスに分けてキューイングされる。特
に、ＡＢＲクラスに関しては、バッファ制御部１０２に
よって、バーチャルコネクション単位のキューイングを
行う。このセルバッファ１１において、バッファ３１と
同じく共通バッファの技術を適用し、セルバッファ１１
上に論理的にキューイング部１０１を設ける。因みに、
セルバッファ１１は、例えば低速で安価なＳＲＡＭ（St
atic Random Access Memory）を用いて構成されてお
り、そのバッファ深さは数キロセルから数十キロセル程
度である。
システムにおけるインタフェース部の一例での構成を示
す。ネットワーク４０からのデータセルは、ＳＤＨ終
端、セル同期などを行う回線処理部１６を介しセルバッ
ファ１１に入力される。入力されたセルは、図８に示す
ように、ＣＢＲ、ＶＢＲ、ＶＢＲ／ＡＢＲ、ＡＢＲとい
ったトラヒッククラスに分けてキューイングされる。特
に、ＡＢＲクラスに関しては、バッファ制御部１０２に
よって、バーチャルコネクション単位のキューイングを
行う。このセルバッファ１１において、バッファ３１と
同じく共通バッファの技術を適用し、セルバッファ１１
上に論理的にキューイング部１０１を設ける。因みに、
セルバッファ１１は、例えば低速で安価なＳＲＡＭ（St
atic Random Access Memory）を用いて構成されてお
り、そのバッファ深さは数キロセルから数十キロセル程
度である。
【００２０】さて、セルバッファ１１からのセルはセレ
クタ１２を介し出力されるが、その出力に際しての優先
順位は、スケジューラ１０とバッファ制御部１０２によ
って、ＣＢＲセル、ＶＢＲセル、ＶＢＲ／ＡＢＲセル、
ＲＭセル、ＡＢＲセルの順とされる。なお、論理キュー
のクラス設定は、特開平４−２７６９４３号公報と同じ
ように、バッファ制御部１０２の帯域制御テーブルで行
う。なお、ＶＢＲ／ＡＢＲキューとは、ＶＢＲセルがあ
ればそれを出力し、ＶＢＲセルがない場合にはＡＢＲセ
ルを出力するキューのことをいう。また、帯域制御テー
ブルとは、何れの時刻に何れの共通バッファ上のキュー
からパケットを読み出すかを指定するテーブルのことで
あり、このテーブルがバッファ制御部１０２に設定され
ている。
クタ１２を介し出力されるが、その出力に際しての優先
順位は、スケジューラ１０とバッファ制御部１０２によ
って、ＣＢＲセル、ＶＢＲセル、ＶＢＲ／ＡＢＲセル、
ＲＭセル、ＡＢＲセルの順とされる。なお、論理キュー
のクラス設定は、特開平４−２７６９４３号公報と同じ
ように、バッファ制御部１０２の帯域制御テーブルで行
う。なお、ＶＢＲ／ＡＢＲキューとは、ＶＢＲセルがあ
ればそれを出力し、ＶＢＲセルがない場合にはＡＢＲセ
ルを出力するキューのことをいう。また、帯域制御テー
ブルとは、何れの時刻に何れの共通バッファ上のキュー
からパケットを読み出すかを指定するテーブルのことで
あり、このテーブルがバッファ制御部１０２に設定され
ている。
【００２１】図９に帯域制御テーブルの構成例を示す。
図示のように、タイムスロットに応じてセル種別とキュ
ー番号が対として指定されている。「セル種別とキュー
番号」の組が如何なる程度の頻度で帯域制御テーブル上
のタイムスロットを占めているかによって、セル種別ご
との出力頻度を可変とし得るものである。例えば図８に
示すように、ＣＢＲトラヒックを最優先で出力すること
によって、ＣＢＲセルの遅延を小さくし得るものであ
る。
図示のように、タイムスロットに応じてセル種別とキュ
ー番号が対として指定されている。「セル種別とキュー
番号」の組が如何なる程度の頻度で帯域制御テーブル上
のタイムスロットを占めているかによって、セル種別ご
との出力頻度を可変とし得るものである。例えば図８に
示すように、ＣＢＲトラヒックを最優先で出力すること
によって、ＣＢＲセルの遅延を小さくし得るものであ
る。
【００２２】一方、図５に示すコアスイッチ部３０にて
スイッチングされたデータセルは、共通バッファ３１上
に出側回線対応に論理的に設けられた出力バッファ２０
０を通過して、ＲＭセル抽出・折り返し部１５、シェー
ピング部２４と回線処理部１６を経てネットワーク４０
に伝達されるが、出力バッファ２００では、バッファ制
御部３４によるモニタの結果、予め定められたキュー
長、あるいは通過セル数を越えた場合には、図３の説明
で述べたように、輻輳情報付加部３５にてデータセルに
輻輳表示を行う。出側回線対応に設けられた出力バッフ
ァ２００の配備位置としては、ＲＭセル抽出・折り返し
部１５でもよい。
スイッチングされたデータセルは、共通バッファ３１上
に出側回線対応に論理的に設けられた出力バッファ２０
０を通過して、ＲＭセル抽出・折り返し部１５、シェー
ピング部２４と回線処理部１６を経てネットワーク４０
に伝達されるが、出力バッファ２００では、バッファ制
御部３４によるモニタの結果、予め定められたキュー
長、あるいは通過セル数を越えた場合には、図３の説明
で述べたように、輻輳情報付加部３５にてデータセルに
輻輳表示を行う。出側回線対応に設けられた出力バッフ
ァ２００の配備位置としては、ＲＭセル抽出・折り返し
部１５でもよい。
【００２３】さて、図６に、データセルがＬＡＮからイ
ンタフェース部８-iを経て、コアスイッチ部３０にてス
イッチングされた上、インタフェース部８-jを経てＷＡ
Ｎへ伝達される場合でのノード内ＲＭセルフローを示す
が、これと図５を用いノード内フィードバック動作を説
明すれば以下のようである。即ち、インタフェース部８
-iにて配備されているスケジューラ１０-iによって、Ｒ
Ｍセル発生部１３-iからＡＢＲトラヒックのバーチャル
コネクションごとにＲＭセルが発生され、セレクタ１２
-iによってデータセル流に埋め込まれる。ＲＭセルの挿
入頻度は、例えばコネクション当り３２セルに１セルと
か、２５６セルに１セル程度である。そのＲＭセルは、
図６のコアスイッチ部３０にてデータセル流と同じ方路
へスイッチングされ、インタフェース部８-jに到達す
る。ＲＭセル抽出・折り返し部１５-jにてそのＲＭセル
が抜き取られ、そのＲＭセルは、ＲＭセル終端部１４-
j、セルバッファ１１-j、セレクタ１２-jを経て、逆経
路を辿ってインタフェース部８-iにループバックされ
る。そのＲＭセルは、ＲＭセル抽出・折り返し部１５-i
にて抜き取られ、ＲＭセル終端部１４-iにて終端され
る。RMセルは、RMセル抽出・折り返し部１５-jにて、例
えば、以下のような方法により輻輳情報が収集されてい
るものである。
ンタフェース部８-iを経て、コアスイッチ部３０にてス
イッチングされた上、インタフェース部８-jを経てＷＡ
Ｎへ伝達される場合でのノード内ＲＭセルフローを示す
が、これと図５を用いノード内フィードバック動作を説
明すれば以下のようである。即ち、インタフェース部８
-iにて配備されているスケジューラ１０-iによって、Ｒ
Ｍセル発生部１３-iからＡＢＲトラヒックのバーチャル
コネクションごとにＲＭセルが発生され、セレクタ１２
-iによってデータセル流に埋め込まれる。ＲＭセルの挿
入頻度は、例えばコネクション当り３２セルに１セルと
か、２５６セルに１セル程度である。そのＲＭセルは、
図６のコアスイッチ部３０にてデータセル流と同じ方路
へスイッチングされ、インタフェース部８-jに到達す
る。ＲＭセル抽出・折り返し部１５-jにてそのＲＭセル
が抜き取られ、そのＲＭセルは、ＲＭセル終端部１４-
j、セルバッファ１１-j、セレクタ１２-jを経て、逆経
路を辿ってインタフェース部８-iにループバックされ
る。そのＲＭセルは、ＲＭセル抽出・折り返し部１５-i
にて抜き取られ、ＲＭセル終端部１４-iにて終端され
る。RMセルは、RMセル抽出・折り返し部１５-jにて、例
えば、以下のような方法により輻輳情報が収集されてい
るものである。
【００２４】即ち、第１の方法としては、ＲＭセルの直
前のデータセルの輻輳表示を読み取って、もしも、輻輳
が有りならば、そのＲＭセルの制御情報領域（図７の
（ｂ））に輻輳表示ビットを立てて、インタフェース部
８-iにループバックをかける。ＲＭセル終端部１４-iが
その情報を読取り輻輳表示があったならば、スケジュー
ラ１０に指令を出してそのコネクションの送出レートを
下げる。また、第２の方法としては、シェーピング部２
４-jで実測される使用帯域、あるいはは計算されたレー
トを基に、制御線２３を介しＲＭセル抽出・折り返し部
１５に従うべきセル速度情報を明示的に伝える。そし
て、ＲＭセルはこのセル速度情報を制御情報エリアに乗
せてインタフェース部８-iにループバックされる。ＲＭ
セル終端部１４-iがその情報を読取って、そのセル速度
情報を基に、スケジューラ１０に指令を出してそのコネ
クションの送出レートを調整する。装置内ＲＭセルフォ
ーマット例を図７（ｂ）に示すが、制御情報領域上に輻
輳表示ビットを立ててもよいし、また、スケジューラ１
０が従うべき送出レートを明示的に表示してもよいもの
である。
前のデータセルの輻輳表示を読み取って、もしも、輻輳
が有りならば、そのＲＭセルの制御情報領域（図７の
（ｂ））に輻輳表示ビットを立てて、インタフェース部
８-iにループバックをかける。ＲＭセル終端部１４-iが
その情報を読取り輻輳表示があったならば、スケジュー
ラ１０に指令を出してそのコネクションの送出レートを
下げる。また、第２の方法としては、シェーピング部２
４-jで実測される使用帯域、あるいはは計算されたレー
トを基に、制御線２３を介しＲＭセル抽出・折り返し部
１５に従うべきセル速度情報を明示的に伝える。そし
て、ＲＭセルはこのセル速度情報を制御情報エリアに乗
せてインタフェース部８-iにループバックされる。ＲＭ
セル終端部１４-iがその情報を読取って、そのセル速度
情報を基に、スケジューラ１０に指令を出してそのコネ
クションの送出レートを調整する。装置内ＲＭセルフォ
ーマット例を図７（ｂ）に示すが、制御情報領域上に輻
輳表示ビットを立ててもよいし、また、スケジューラ１
０が従うべき送出レートを明示的に表示してもよいもの
である。
【００２５】以上、シェーピング機能をインタフェース
部８のシェーピング部２４に持たせる例を述べたが、コ
アスイッチ部のバッファ制御部３４にて帯域制御テーブ
ルを用いてシェーピングしてもよい。更に、シェーピン
グ部２４を、図８に示したように、トラヒッククラス別
の論理キューで構成してもよい。
部８のシェーピング部２４に持たせる例を述べたが、コ
アスイッチ部のバッファ制御部３４にて帯域制御テーブ
ルを用いてシェーピングしてもよい。更に、シェーピン
グ部２４を、図８に示したように、トラヒッククラス別
の論理キューで構成してもよい。
【００２６】以上のようにして、出力方路対応にキュー
イングを行う入力バッファと、パケットスイッチを行う
コアスイッチ部と、出力方路ごとに設けられた出力バッ
ファが配備され、ノード内でインチャネルフロー制御を
行うことによって、制御ループ遅延の影響を会費し得、
実効的なＡＢＲ、即ち、フロー制御によるパケットスイ
ッチングシステム内トラヒック管理を実現し得る。つま
り、パケットスイッチの入力側モジュールにてレート制
御を行い、入力側モジュールからのセルフローレートの
和がコアスイッチの出方路の容量を越えないように、フ
ィードバック制御を実施することによって、マルチＱo
Ｓ対応の一段型パケットスイッチングシステムが構成さ
れ得る。
イングを行う入力バッファと、パケットスイッチを行う
コアスイッチ部と、出力方路ごとに設けられた出力バッ
ファが配備され、ノード内でインチャネルフロー制御を
行うことによって、制御ループ遅延の影響を会費し得、
実効的なＡＢＲ、即ち、フロー制御によるパケットスイ
ッチングシステム内トラヒック管理を実現し得る。つま
り、パケットスイッチの入力側モジュールにてレート制
御を行い、入力側モジュールからのセルフローレートの
和がコアスイッチの出方路の容量を越えないように、フ
ィードバック制御を実施することによって、マルチＱo
Ｓ対応の一段型パケットスイッチングシステムが構成さ
れ得る。
【００２７】何れにせよ、周期的にＲＭセルを挿入して
ノード内フィードバック制御を行うことにより、出線側
帯域の割り当てやバッファ管理をインチャネルで効率よ
く行えるため、制御専用の配線を不要とし得る。また、
バッファをトラヒッククラス別に論理的に分けることに
より、ＣＢＲ、 ＶＢＲ、ＡＢＲトラヒックの混在した
状況の下で、効果的なパケットスイッチングを実施し得
るものである。また、ノード内でレートベースのフロー
制御を行うことにより、ＡＢＲ閉ループフィードバック
制御特有の制御遅延時間を小さくし得るため、実効的な
ＡＢＲをコンパクトに実現できる。
ノード内フィードバック制御を行うことにより、出線側
帯域の割り当てやバッファ管理をインチャネルで効率よ
く行えるため、制御専用の配線を不要とし得る。また、
バッファをトラヒッククラス別に論理的に分けることに
より、ＣＢＲ、 ＶＢＲ、ＡＢＲトラヒックの混在した
状況の下で、効果的なパケットスイッチングを実施し得
るものである。また、ノード内でレートベースのフロー
制御を行うことにより、ＡＢＲ閉ループフィードバック
制御特有の制御遅延時間を小さくし得るため、実効的な
ＡＢＲをコンパクトに実現できる。
【００２８】
【発明の効果】以上、説明したように、本発明により、
多種多様なトラヒックを扱うパケットスイッチングシス
テムを提供し得、特にＡＢＲクラスのトラヒックについ
てノード内でのセル衝突に伴うセル廃棄を防止し得、ま
た、ノード内でレートベースのフロー制御を行うことに
より、ＡＢＲ閉ループフィードバック制御特有の制御遅
延時間を小さくし得るため、実効的なＡＢＲをコンパク
トに実現し得る。
多種多様なトラヒックを扱うパケットスイッチングシス
テムを提供し得、特にＡＢＲクラスのトラヒックについ
てノード内でのセル衝突に伴うセル廃棄を防止し得、ま
た、ノード内でレートベースのフロー制御を行うことに
より、ＡＢＲ閉ループフィードバック制御特有の制御遅
延時間を小さくし得るため、実効的なＡＢＲをコンパク
トに実現し得る。
【図１】図１は、本発明によるパケットスイッチングシ
ステムが適用された通信網の一例での構成を示す図
ステムが適用された通信網の一例での構成を示す図
【図２】図２は、本発明によるパケットスイッチングシ
ステムの一例での概要構成を示す図
ステムの一例での概要構成を示す図
【図３】図３は、本発明によるパケットスイッチングシ
ステムにおけるインタフェース部の一例での構成を示す
図
ステムにおけるインタフェース部の一例での構成を示す
図
【図４】図４は、同じくそのパケットスイッチングシス
テムにおけるコアスイッチ部の一例での構成を示す図
テムにおけるコアスイッチ部の一例での構成を示す図
【図５】図５は、本発明によるパケットスイッチングシ
ステムにおけるインタフェース部の一例での構成を示す
図
ステムにおけるインタフェース部の一例での構成を示す
図
【図６】図６は、本発明によるパケットスイッチングシ
ステムにおけるＲＭセルフローを示す図
ステムにおけるＲＭセルフローを示す図
【図７】図７（ａ），（ｂ）は、本発明によるパケット
スイッチングシステムにおけるデータセル、ＲＭセルそ
れぞれのフォーマット例を示す図
スイッチングシステムにおけるデータセル、ＲＭセルそ
れぞれのフォーマット例を示す図
【図８】図８は、本発明によるパケットスイッチングシ
ステムにおけるインタフェース部でのセルバッファ上キ
ュー構成の一例を示す図
ステムにおけるインタフェース部でのセルバッファ上キ
ュー構成の一例を示す図
【図９】図９は、本発明によるパケットスイッチングシ
ステムにおける帯域制御テーブルの一例での構成を示す
図
ステムにおける帯域制御テーブルの一例での構成を示す
図
【図１０】図１０は、従来技術に係るパケットスイッチ
ングシステムでのＡＢＲフロー制御方法を示す図
ングシステムでのＡＢＲフロー制御方法を示す図
１…公衆網（ＷＡＮ）、２，３…パケットスイッチング
システム、４，５…私設網（ＬＡＮ）、６，７…端末、
８（８ａ〜８ｎ，８ａ′〜８ｎ′，８-i,８-j）…イン
タフェース部、９…スイッチ、１０…スケジューラ、１
１…セルバッファ、１２…セレクタ、１３…ＲＭセル発
生部、１４…ＲＭセル終端部、１５…ＲＭセル抽出・折
り返し部、１６…回線処理部、１７…ＡＣＲ計算部、１
８…セルタイムスロット割当部、１９…出力管理部、２
４…シェーピング部、３０…コアスイッチ部、３１…バ
ッファ、３２…多重部、３３…分離部、３４…バッファ
制御部、３５-i, ３５-j…輻輳情報付加部、１０１…キ
ューイング部、１０２…バッファ制御部、２００…出力
バッファ
システム、４，５…私設網（ＬＡＮ）、６，７…端末、
８（８ａ〜８ｎ，８ａ′〜８ｎ′，８-i,８-j）…イン
タフェース部、９…スイッチ、１０…スケジューラ、１
１…セルバッファ、１２…セレクタ、１３…ＲＭセル発
生部、１４…ＲＭセル終端部、１５…ＲＭセル抽出・折
り返し部、１６…回線処理部、１７…ＡＣＲ計算部、１
８…セルタイムスロット割当部、１９…出力管理部、２
４…シェーピング部、３０…コアスイッチ部、３１…バ
ッファ、３２…多重部、３３…分離部、３４…バッファ
制御部、３５-i, ３５-j…輻輳情報付加部、１０１…キ
ューイング部、１０２…バッファ制御部、２００…出力
バッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 Ｈ０４Ｑ 11/04 Ｚ (72)発明者 高瀬 晶彦 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内
Claims (12)
- 【請求項１】 リソースマネジメントセルを用いて、バ
ーチャルコネクションへの帯域割り当て、又はバッファ
管理等を行うことを特徴とするネットワークノード内フ
ロー制御方法。 - 【請求項２】 バーチャルコネクションごとのキューイ
ングを行う入力バッファと、リソースマネジメントセル
の発生、折り返し、終端を行うリソースマネジメントセ
ル管理手段と、バーチャルコネクションごとの送出レー
トを制御するスケジューラと、出側回線のトラヒックシ
ェーピング手段とを含むインタフェース部と、出側回線
対応に設けられた出力バッファと、パケットスイッチを
行うコアスイッチ部と、が配備され、入力バッファと出
力バッファの間で、リソースマネジメントセルを介し
て、バーチャルコネクションへの帯域割り当て、又はバ
ッファ管理を行うことを特徴とするパケットスイッチン
グシステム。 - 【請求項３】 出力バッファがインタフェース部に配備
されていることを特徴とする請求項２記載のパケットス
イッチングシステム。 - 【請求項４】 出力バッファがコアスイッチ部に配備さ
れていることを特徴とする請求項２記載のパケットスイ
ッチングシステム。 - 【請求項５】 バーチャルコネクションごとのキューイ
ングを行う入力バッファと、リソースマネジメントセル
の発生、折り返し、終端を行うリソースマネジメントセ
ル管理手段と、バーチャルコネクションごとの送出レー
トを制御するスケジューラと、を含むインタフェース部
と、出側回線対応に設けられた出力バッファと、出側回
線のトラヒックシェーピング、及びパケットスイッチを
行うコアスイッチ部と、が配備され、入力バッファと出
力バッファの間で、リソースマネジメントセルを介し
て、バーチャルコネクションへの帯域割り当て、又はバ
ッファ管理を行うことを特徴とするパケットスイッチン
グシステム。 - 【請求項６】 入力バッファ、又はコアスイッチ部の少
なくとも一方が、共通バッファで構成されていることを
特徴とする請求項２〜５の何れかに記載のパケットスイ
ッチングシステム。 - 【請求項７】 入力バッファ、又はコアスイッチ部のキ
ュー長が所定値を越えた時に、該入力バッファから出力
されるデータセルへ輻輳表示する手段を、更に備えてい
ることを特徴とする請求項２，５の何れかに記載のパケ
ットスイッチングシステム。 - 【請求項８】 データセルに輻輳表示がある場合には、
リソースマネジメントセルに輻輳表示して入側インタフ
ェース部に返送し、送出レートを下げることを特徴とす
る請求項７記載のパケットスイッチングシステム。 - 【請求項９】 出側回線のセル速度が所定値を越えた時
に、リソースマネジメントセルに輻輳表示して入側イン
タフェースに返送し、送出レートを調整することを特徴
とする請求項２，５の何れかに記載のパケットスイッチ
ングシステム。 - 【請求項１０】 入力バッファ、又はコアスイッチのバ
ッファが、トラヒッククラス毎に別れていることを特徴
とする請求項２〜９の何れかに記載のパケットスイッチ
ングシステム。 - 【請求項１１】 トラヒッククラスのうち、ＣＢＲトラ
ヒックを最優先に出力することを特徴とする請求項１０
記載のパケットスイッチングシステム。 - 【請求項１２】 出力方路対応にキューイングを行う入
力バッファと、パケットスイッチを行うコアスイッチ部
と、出力方路ごとに設けられた出力バッファと、が配備
され、ノード内でインチャネルフロー制御を行うことに
よってリソース管理を行うことを特徴とするパケットス
イッチングシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28086096A JPH09181740A (ja) | 1995-10-26 | 1996-10-23 | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-278623 | 1995-10-26 | ||
| JP27862395 | 1995-10-26 | ||
| JP28086096A JPH09181740A (ja) | 1995-10-26 | 1996-10-23 | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181740A true JPH09181740A (ja) | 1997-07-11 |
Family
ID=26552951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28086096A Pending JPH09181740A (ja) | 1995-10-26 | 1996-10-23 | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181740A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002668A (en) * | 1996-03-08 | 1999-12-14 | Hitachi, Ltd. | Cell output control apparatus and method |
| US6046999A (en) * | 1996-09-03 | 2000-04-04 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6108304A (en) * | 1996-03-08 | 2000-08-22 | Abe; Hajime | Packet switching network, packet switching equipment, and network management equipment |
| US6304555B1 (en) | 1996-12-25 | 2001-10-16 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| JP2006512662A (ja) * | 2002-12-31 | 2006-04-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ｉＳＣＳＩのためのサービスの質 |
-
1996
- 1996-10-23 JP JP28086096A patent/JPH09181740A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002668A (en) * | 1996-03-08 | 1999-12-14 | Hitachi, Ltd. | Cell output control apparatus and method |
| US6108304A (en) * | 1996-03-08 | 2000-08-22 | Abe; Hajime | Packet switching network, packet switching equipment, and network management equipment |
| US6330227B1 (en) | 1996-03-08 | 2001-12-11 | Hitachi, Ltd. | Cell output control apparatus and method |
| US7046630B2 (en) | 1996-03-08 | 2006-05-16 | Hitachi, Ltd. | Packet switching network, packet switching equipment and network management equipment |
| US6046999A (en) * | 1996-09-03 | 2000-04-04 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6424662B1 (en) | 1996-09-03 | 2002-07-23 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6980553B2 (en) | 1996-09-03 | 2005-12-27 | Hitachi, Ltd. | Router apparatus using ATM switch |
| US6304555B1 (en) | 1996-12-25 | 2001-10-16 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| US6526045B2 (en) | 1996-12-25 | 2003-02-25 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| US6993029B2 (en) | 1996-12-25 | 2006-01-31 | Hitachi, Ltd. | IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system |
| JP2006512662A (ja) * | 2002-12-31 | 2006-04-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ｉＳＣＳＩのためのサービスの質 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Newman | Traffic management for ATM local area networks | |
| US5719865A (en) | Traffic shaping method and apparatus for ATM switching unit | |
| US6967924B1 (en) | Packet switching device and cell transfer control method | |
| US6587437B1 (en) | ER information acceleration in ABR traffic | |
| US7787468B2 (en) | Switch with function for assigning queue based on a declared rate transfer | |
| CA2239133C (en) | Multicast methodology and apparatus for backpressure - based switching fabric | |
| JP4652494B2 (ja) | 分散構成のａｔｍスイッチでのフロー制御方法 | |
| EP0498407B1 (en) | Congestion relieving system in a communication system | |
| US6032272A (en) | Method and apparatus for performing packet based policing | |
| US6169727B1 (en) | Device and method of notifying and controlling congestion in asynchronous transfer mode network | |
| EP0818098B1 (en) | Method for rejecting cells at an overloaded node buffer | |
| Blau et al. | AXD 301: A new generation ATM switching system | |
| JPH09181740A (ja) | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム | |
| US6404767B1 (en) | Architecture for ABR processing within an ATM switch | |
| JP3231226B2 (ja) | 警報セル挿入方法および警報セル発生装置 | |
| GB2305576A (en) | ATM network having a plurality of input buffers for congestion avoidance | |
| JP3100034B2 (ja) | Ａｔｍ通信網 | |
| JP3047891B2 (ja) | Ａｔｍスイッチ | |
| JP3454230B2 (ja) | Ａｔｍ交換機のスイッチ制御回路 | |
| JP3203610B2 (ja) | セル流制御装置 | |
| JP2899609B2 (ja) | セル送出装置 | |
| KR100372524B1 (ko) | 에이티엠 교환 시스템의 트래픽 폭주 제어 방법 | |
| JP3143339B2 (ja) | Ａｔｍセル中継交換方法とその装置 | |
| SHIMOKOSHI et al. | A simulation study on LAN/MAN interconnection with an ATM network | |
| Dinesh | Traffic management methodologies for ATM networks: a new approach |