JPH09181750A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH09181750A JPH09181750A JP33457895A JP33457895A JPH09181750A JP H09181750 A JPH09181750 A JP H09181750A JP 33457895 A JP33457895 A JP 33457895A JP 33457895 A JP33457895 A JP 33457895A JP H09181750 A JPH09181750 A JP H09181750A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- read
- data processing
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 シリアル伝送バスを介しデータ伝送する場合
でも伝送遅れを小さくする。 【解決手段】 ＣＰＵ１１とＩ／Ｏユニット１２〜１４
との間をディジーチェイン方式で接続、すなわちＣＰＵ
１１とＩ／Ｏユニット１２との間をリード／ライト信号
線１７ａ，１８ａで接続し、Ｉ／Ｏユニット１２とＩ／
Ｏユニット１３との間をリード／ライト信号線１７ｂ，
１８ｂで接続し、Ｉ／Ｏユニット１３とＩ／Ｏユニット
１４との間をリード／ライト信号線１７ｃ，１８ｃで接
続している。ＣＰＵ１１は、各Ｉ／Ｏユニット１２〜１
４との間で、送信用（ＴＸＤ）および受信用（ＲＸＤ）
のシリアル伝送バス１５，１６を介しデータ部の送受信
を行うと共に、ディジーチェイン方式のリード／ライト
信号線１７ａ〜１７ｃ，１８ａ〜１８ｃを介しリード／
ライト信号のコマンドを送信する。
でも伝送遅れを小さくする。 【解決手段】 ＣＰＵ１１とＩ／Ｏユニット１２〜１４
との間をディジーチェイン方式で接続、すなわちＣＰＵ
１１とＩ／Ｏユニット１２との間をリード／ライト信号
線１７ａ，１８ａで接続し、Ｉ／Ｏユニット１２とＩ／
Ｏユニット１３との間をリード／ライト信号線１７ｂ，
１８ｂで接続し、Ｉ／Ｏユニット１３とＩ／Ｏユニット
１４との間をリード／ライト信号線１７ｃ，１８ｃで接
続している。ＣＰＵ１１は、各Ｉ／Ｏユニット１２〜１
４との間で、送信用（ＴＸＤ）および受信用（ＲＸＤ）
のシリアル伝送バス１５，１６を介しデータ部の送受信
を行うと共に、ディジーチェイン方式のリード／ライト
信号線１７ａ〜１７ｃ，１８ａ〜１８ｃを介しリード／
ライト信号のコマンドを送信する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理部とデ
ータ入出力部とがシリアル伝送バスを介し接続されたデ
ータ処理システムに関する。
ータ入出力部とがシリアル伝送バスを介し接続されたデ
ータ処理システムに関する。
【０００２】
【従来の技術】従来、図３に示すように、ＣＰＵ１等の
データ処理部と、Ｉ／Ｏユニット２〜４等のデータ入出
力部とが送信用（ＴＸＤ）および受信用（ＲＸＤ）のシ
リアル伝送バス５，６を介し接続されたデータ処理シス
テムでは、ＣＰＵ１がシリアル伝送バス５，６を介し複
数のＩ／Ｏユニット２〜４とデータ送受信する場合、図
４に示すように「どのＩ／Ｏユニットに」、および「受
信してほしいか、送信してほしいか。」を表すコマンド
部Ｃ１〜Ｃ３と、「送受信データ」のデータ部Ｄ１〜Ｄ
３との両方をシリアル伝送バス５，６を介して送受信す
ることにより行っていた。
データ処理部と、Ｉ／Ｏユニット２〜４等のデータ入出
力部とが送信用（ＴＸＤ）および受信用（ＲＸＤ）のシ
リアル伝送バス５，６を介し接続されたデータ処理シス
テムでは、ＣＰＵ１がシリアル伝送バス５，６を介し複
数のＩ／Ｏユニット２〜４とデータ送受信する場合、図
４に示すように「どのＩ／Ｏユニットに」、および「受
信してほしいか、送信してほしいか。」を表すコマンド
部Ｃ１〜Ｃ３と、「送受信データ」のデータ部Ｄ１〜Ｄ
３との両方をシリアル伝送バス５，６を介して送受信す
ることにより行っていた。
【０００３】
【発明が解決しようとする課題】しかし、このようなデ
ータ処理システムでは、データの送受信を行う場合、
「どのＩ／Ｏユニットに」と、「受信してほしいか、送
信してほしいか。」を表すコマンド部と、「送受信デー
タ」のデータ部との両方を、シリアル伝送バスを介して
送受する必要があったため、伝送遅れが大きくなる、と
いう問題があった。
ータ処理システムでは、データの送受信を行う場合、
「どのＩ／Ｏユニットに」と、「受信してほしいか、送
信してほしいか。」を表すコマンド部と、「送受信デー
タ」のデータ部との両方を、シリアル伝送バスを介して
送受する必要があったため、伝送遅れが大きくなる、と
いう問題があった。
【０００４】つまり、図３に示すように、例えばＣＰＵ
ユニット１が各々１バイトからなるコマンド部およびデ
ータ部を、シリアル伝送バス５，６を介し３台のＩ／Ｏ
ユニット２〜４にそれぞれ伝送しようとする場合、合計
６バイトのシリアルデータが必要になり、伝送時間が増
え、伝送遅れが大きくなっていた。
ユニット１が各々１バイトからなるコマンド部およびデ
ータ部を、シリアル伝送バス５，６を介し３台のＩ／Ｏ
ユニット２〜４にそれぞれ伝送しようとする場合、合計
６バイトのシリアルデータが必要になり、伝送時間が増
え、伝送遅れが大きくなっていた。
【０００５】そこで、本発明は、このような問題に着目
してなされたもので、シリアル伝送バスを介しデータ伝
送する場合でも伝送遅れの小さいデータ処理システムを
提供することを目的とする。
してなされたもので、シリアル伝送バスを介しデータ伝
送する場合でも伝送遅れの小さいデータ処理システムを
提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、データ処理部と、複数の
データ入出力部とがシリアル伝送バスを介し接続された
データ処理システムであって、上記データ処理部と上記
複数のデータ入出力部との間をディジーチェイン方式の
コマンド信号線により接続し、上記データ処理部は、上
記コマンド信号線を介しコマンド信号を送信して、上記
シリアル伝送バスを介し上記複数のデータ入出力部との
間でデータの送受信を行う、ことを特徴とする。
め、請求項１記載の発明では、データ処理部と、複数の
データ入出力部とがシリアル伝送バスを介し接続された
データ処理システムであって、上記データ処理部と上記
複数のデータ入出力部との間をディジーチェイン方式の
コマンド信号線により接続し、上記データ処理部は、上
記コマンド信号線を介しコマンド信号を送信して、上記
シリアル伝送バスを介し上記複数のデータ入出力部との
間でデータの送受信を行う、ことを特徴とする。
【０００７】また、請求項２記載の発明では、請求項１
記載のデータ処理システムにおいて、複数のデータ入出
力部は、コマンド信号線を介しコマンド信号を受信した
場合には、シリアル伝送バスを介しデータの送受信を行
う一方、データの送受信が終了した場合には、次のデー
タ入出力部へコマンド信号線を介しコマンド信号を送信
する、ことを特徴とする。
記載のデータ処理システムにおいて、複数のデータ入出
力部は、コマンド信号線を介しコマンド信号を受信した
場合には、シリアル伝送バスを介しデータの送受信を行
う一方、データの送受信が終了した場合には、次のデー
タ入出力部へコマンド信号線を介しコマンド信号を送信
する、ことを特徴とする。
【０００８】また、請求項３記載の発明では、請求項１
または請求項２記載のデータ処理システムにおいて、デ
ータ処理部は、コマンド信号としてリード／ライト信号
を送信し、コマンド信号線は、リード／ライト信号が送
信されるリード／ライト信号線である、ことを特徴とす
る。
または請求項２記載のデータ処理システムにおいて、デ
ータ処理部は、コマンド信号としてリード／ライト信号
を送信し、コマンド信号線は、リード／ライト信号が送
信されるリード／ライト信号線である、ことを特徴とす
る。
【０００９】このため、本発明では、シリアル伝送バス
上へは、データのみしか送受信されず、リード／ライト
信号等のコマンドは、データ処理部と複数のデータ入出
力部との間を結ぶディジーチェイン方式のコマンド信号
線により送信され、シリアル伝送バス上の伝送量は、そ
のコマンドの分だけ減少する。
上へは、データのみしか送受信されず、リード／ライト
信号等のコマンドは、データ処理部と複数のデータ入出
力部との間を結ぶディジーチェイン方式のコマンド信号
線により送信され、シリアル伝送バス上の伝送量は、そ
のコマンドの分だけ減少する。
【００１０】
【発明の実施の形態】以下、本発明に係るデータ処理シ
ステムの実施形態を図面に基づいて説明する。
ステムの実施形態を図面に基づいて説明する。
【００１１】図１は、本発明に係るデータ処理システム
の実施形態を示している。
の実施形態を示している。
【００１２】このデータ処理システムの実施形態では、
図に示すように１台のＣＰＵ１１と、複数台（本実施形
態では、便宜上３台とする。）のＩ／Ｏユニット１２〜
１４とから構成されており、ＣＰＵ１１とＩ／Ｏユニッ
ト１２〜１４との間は送信用（ＴＸＤ）および受信用
（ＲＸＤ）のシリアル伝送バス１５，１６を介し接続さ
れており、ここまでは図３に示す従来技術の構成と同様
である。
図に示すように１台のＣＰＵ１１と、複数台（本実施形
態では、便宜上３台とする。）のＩ／Ｏユニット１２〜
１４とから構成されており、ＣＰＵ１１とＩ／Ｏユニッ
ト１２〜１４との間は送信用（ＴＸＤ）および受信用
（ＲＸＤ）のシリアル伝送バス１５，１６を介し接続さ
れており、ここまでは図３に示す従来技術の構成と同様
である。
【００１３】そして、本実施形態のデータ処理システム
では、コマンドとしてリード／ライト信号のみを取り扱
うので、さらに、ＣＰＵ１１とＩ／Ｏユニット１２〜１
４との間をディジーチェイン方式のコマンド信号線であ
るリード／ライト信号線１７ａ〜１７ｃ，１８ａ〜１８
ｃで接続したことを特徴としている。
では、コマンドとしてリード／ライト信号のみを取り扱
うので、さらに、ＣＰＵ１１とＩ／Ｏユニット１２〜１
４との間をディジーチェイン方式のコマンド信号線であ
るリード／ライト信号線１７ａ〜１７ｃ，１８ａ〜１８
ｃで接続したことを特徴としている。
【００１４】つまり、具体的には、図に示すように、Ｃ
ＰＵ１１とＩ／Ｏユニット１２との間をリード信号線１
７ａおよびライト信号線１８ａで接続し、Ｉ／Ｏユニッ
ト１２とＩ／Ｏユニット１３との間をリード信号線１７
ｂおよびライト信号線１８ｂで接続し、Ｉ／Ｏユニット
１３とＩ／Ｏユニット１４との間をリード信号線１７ｃ
およびライト信号線１８ｃで接続している。
ＰＵ１１とＩ／Ｏユニット１２との間をリード信号線１
７ａおよびライト信号線１８ａで接続し、Ｉ／Ｏユニッ
ト１２とＩ／Ｏユニット１３との間をリード信号線１７
ｂおよびライト信号線１８ｂで接続し、Ｉ／Ｏユニット
１３とＩ／Ｏユニット１４との間をリード信号線１７ｃ
およびライト信号線１８ｃで接続している。
【００１５】そして、本実施形態では、ＣＰＵ１１は、
各Ｉ／Ｏユニット１２〜１４との間で、送信用（ＴＸ
Ｄ）および受信用（ＲＸＤ）のシリアル伝送バス１５，
１６を介しデータの送受信を行うと共に、ディジーチェ
イン方式のリード／ライト信号線１７ａ〜１７ｃ，１８
ａ〜１８ｃを介しリード／ライト信号のコマンドを送信
するように構成されている。
各Ｉ／Ｏユニット１２〜１４との間で、送信用（ＴＸ
Ｄ）および受信用（ＲＸＤ）のシリアル伝送バス１５，
１６を介しデータの送受信を行うと共に、ディジーチェ
イン方式のリード／ライト信号線１７ａ〜１７ｃ，１８
ａ〜１８ｃを介しリード／ライト信号のコマンドを送信
するように構成されている。
【００１６】また、各Ｉ／Ｏユニット１２〜１４は、リ
ード／ライト信号線１７ａ〜１７ｃ，１８ａ〜１８ｃを
介し、図上左隣のユニットからリード／ライト信号のコ
マンドを受信した場合には、シリアル伝送バスを介しＣ
ＰＵ１１との間でデータの送受信を行う一方、データの
送受信が終了した場合には、図上右隣の次のＩ／Ｏユニ
ットへリード／ライト信号線１７ａ〜１７ｃ，１８ａ〜
１８ｃを介しリード／ライト信号を送信するように構成
されている。
ード／ライト信号線１７ａ〜１７ｃ，１８ａ〜１８ｃを
介し、図上左隣のユニットからリード／ライト信号のコ
マンドを受信した場合には、シリアル伝送バスを介しＣ
ＰＵ１１との間でデータの送受信を行う一方、データの
送受信が終了した場合には、図上右隣の次のＩ／Ｏユニ
ットへリード／ライト信号線１７ａ〜１７ｃ，１８ａ〜
１８ｃを介しリード／ライト信号を送信するように構成
されている。
【００１７】次に、以上のように構成された本実施形態
のデータ処理システムの動作を、図面を参照して説明す
る。
のデータ処理システムの動作を、図面を参照して説明す
る。
【００１８】図２（ａ）〜（ｄ）に、ＣＰＵ１１が各Ｉ
／Ｏユニット１２〜１４へデータを送信する場合の各シ
リアル伝送バスや信号線の状態を示す。
／Ｏユニット１２〜１４へデータを送信する場合の各シ
リアル伝送バスや信号線の状態を示す。
【００１９】図２（ａ）は、ＣＰＵ１１が各Ｉ／Ｏユニ
ット１２〜１４へデータを送信する場合の送信用（ＴＸ
Ｄ）のシリアル伝送バス１５の状態を示しており、本実
施形態では、このシリアル伝送バス１５上にはコマンド
が送信されず、Ｉ／Ｏユニット１２〜１４へ送信すべき
データのみが送信されることを示している。
ット１２〜１４へデータを送信する場合の送信用（ＴＸ
Ｄ）のシリアル伝送バス１５の状態を示しており、本実
施形態では、このシリアル伝送バス１５上にはコマンド
が送信されず、Ｉ／Ｏユニット１２〜１４へ送信すべき
データのみが送信されることを示している。
【００２０】このため、本実施形態では、この図２
（ａ）に示すように、Ｉ／Ｏユニット１２〜１４への各
データを１バイトとすると、シリアル伝送バス１５上の
データ伝送量は、データのみの合計３バイトで済むこと
になる。
（ａ）に示すように、Ｉ／Ｏユニット１２〜１４への各
データを１バイトとすると、シリアル伝送バス１５上の
データ伝送量は、データのみの合計３バイトで済むこと
になる。
【００２１】図２（ｂ）は、ＣＰＵ１１からＩ／Ｏユニ
ット１２へライト信号のコマンドを送信する際のライト
信号線１８ａの状態を示している。
ット１２へライト信号のコマンドを送信する際のライト
信号線１８ａの状態を示している。
【００２２】つまり、ＣＰＵ１１は、のタイミングで
Ｉ／Ｏユニット１２との間のライト信号線１８ｂを“Ｈ
ＩＧＨ”にして、ライト命令、すなわちＩ／Ｏユニット
１２へデータを送信することを知らせる。
Ｉ／Ｏユニット１２との間のライト信号線１８ｂを“Ｈ
ＩＧＨ”にして、ライト命令、すなわちＩ／Ｏユニット
１２へデータを送信することを知らせる。
【００２３】このため、Ｉ／Ｏユニット１２は、図２
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１２へ
のデータＤ１を、のタイミングで受信することができ
る。
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１２へ
のデータＤ１を、のタイミングで受信することができ
る。
【００２４】図２（ｃ）は、Ｉ／Ｏユニット１２からＩ
／Ｏユニット１３へライト信号のコマンドを送信するラ
イト信号線１８ｂの状態を示している。
／Ｏユニット１３へライト信号のコマンドを送信するラ
イト信号線１８ｂの状態を示している。
【００２５】つまり、Ｉ／Ｏユニット１２は、のタイ
ミングでＣＰＵ１１からデータＤ２を受信して、このデ
ータＤ１の受信が完了すると、直ちにのタイミングで
Ｉ／Ｏユニット１３との間のライト信号線１８ｂを“Ｈ
ＩＧＨ”にして、Ｉ／Ｏユニット１３へデータを送信す
ることを知らせる。
ミングでＣＰＵ１１からデータＤ２を受信して、このデ
ータＤ１の受信が完了すると、直ちにのタイミングで
Ｉ／Ｏユニット１３との間のライト信号線１８ｂを“Ｈ
ＩＧＨ”にして、Ｉ／Ｏユニット１３へデータを送信す
ることを知らせる。
【００２６】このため、Ｉ／Ｏユニット１３は、図２
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１３へ
のデータＤ２を、のタイミングで受信することができ
る。
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１３へ
のデータＤ２を、のタイミングで受信することができ
る。
【００２７】図２（ｄ）は、Ｉ／Ｏユニット１３からＩ
／Ｏユニット１３へライト信号のコマンドを送信するラ
イト信号線１８ｃの状態を示している。
／Ｏユニット１３へライト信号のコマンドを送信するラ
イト信号線１８ｃの状態を示している。
【００２８】つまり、Ｉ／Ｏユニット１３は、のタイ
ミングでＣＰＵ１１からデータＤ２を受信して、このデ
ータＤ２の受信が完了すると、直ちにのタイミングで
Ｉ／Ｏユニット１４との間のライト信号線１８ｃを“Ｈ
ＩＧＨ”にして、Ｉ／Ｏユニット１４へデータを送信す
ることを知らせる。
ミングでＣＰＵ１１からデータＤ２を受信して、このデ
ータＤ２の受信が完了すると、直ちにのタイミングで
Ｉ／Ｏユニット１４との間のライト信号線１８ｃを“Ｈ
ＩＧＨ”にして、Ｉ／Ｏユニット１４へデータを送信す
ることを知らせる。
【００２９】このため、Ｉ／Ｏユニット１４は、図２
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１４へ
のデータＤ３を、のタイミングで受信することができ
る。
（ａ）に示すようにＣＰＵ１１が送信用（ＴＸＤ）のシ
リアル通信バス１５上に送信したＩ／Ｏユニット１４へ
のデータＤ３を、のタイミングで受信することができ
る。
【００３０】よって、本実施形態では、図２（ａ）に示
すように、ＣＰＵ１１が各Ｉ／Ｏユニット１２〜１４へ
データを伝送する場合でも、送信用シリアル伝送バス１
５上には送信すべきデータのみしか搬送されず、そのコ
マンドであるライト命令はは、図２（ｂ）〜（ｄ）に示
すように、伝方式のライト信号線１８ａ〜１８ｃを介し
て各Ｉ／Ｏユニット１２〜１４へ順次送信されるので、
送信用シリアル伝送バス１５上の伝送量は、図４に示す
従来技術の６バイトの場合と比べて、その半分の３バイ
トとなり、伝送量が半減することになる。
すように、ＣＰＵ１１が各Ｉ／Ｏユニット１２〜１４へ
データを伝送する場合でも、送信用シリアル伝送バス１
５上には送信すべきデータのみしか搬送されず、そのコ
マンドであるライト命令はは、図２（ｂ）〜（ｄ）に示
すように、伝方式のライト信号線１８ａ〜１８ｃを介し
て各Ｉ／Ｏユニット１２〜１４へ順次送信されるので、
送信用シリアル伝送バス１５上の伝送量は、図４に示す
従来技術の６バイトの場合と比べて、その半分の３バイ
トとなり、伝送量が半減することになる。
【００３１】なお、以上と同様のことが、受信用（ＲＸ
Ｄ）シリアル伝送バス１６を用いた各Ｉ／Ｏユニット１
２〜１４からＣＰＵ１１へのデータ送信の場合にも説明
でき、この場合には、ＣＰＵ１１からリード信号線１７
ａを介してＩ／Ｏユニット１２へリード命令を送り、Ｉ
／Ｏユニット１２ではそのリード命令を受信して、自ユ
ニットのデータを受信用（ＲＸＤ）シリアル伝送バス１
６を介しＣＰＵ１１へ送り、その送信が完了した場合に
は、リード信号線１７ｂを介してＩ／Ｏユニット１３へ
リード命令を送り、Ｉ／Ｏユニット１３ではそのリード
命令を受信して、自ユニットのデータをシリアル伝送バ
ス１６を介しＣＰＵ１１へ送り、その送信が完了した場
合には、リード信号線１７ｃを介してＩ／Ｏユニット１
４へリード命令を送る、という処理を繰り返すことによ
り行われる。
Ｄ）シリアル伝送バス１６を用いた各Ｉ／Ｏユニット１
２〜１４からＣＰＵ１１へのデータ送信の場合にも説明
でき、この場合には、ＣＰＵ１１からリード信号線１７
ａを介してＩ／Ｏユニット１２へリード命令を送り、Ｉ
／Ｏユニット１２ではそのリード命令を受信して、自ユ
ニットのデータを受信用（ＲＸＤ）シリアル伝送バス１
６を介しＣＰＵ１１へ送り、その送信が完了した場合に
は、リード信号線１７ｂを介してＩ／Ｏユニット１３へ
リード命令を送り、Ｉ／Ｏユニット１３ではそのリード
命令を受信して、自ユニットのデータをシリアル伝送バ
ス１６を介しＣＰＵ１１へ送り、その送信が完了した場
合には、リード信号線１７ｃを介してＩ／Ｏユニット１
４へリード命令を送る、という処理を繰り返すことによ
り行われる。
【００３２】従って、本実施形態によれば、ＣＰＵ１１
と各Ｉ／Ｏユニット１２〜１４との間に、ディジーチェ
イン方式のリード／ライト信号線１７ａ〜１７ｃ，１８
ａ〜１８ｃを設け、このリード／ライト信号線１７ａ〜
１７ｃ，１８ａ〜１８ｃにより、リード／ライトのコマ
ンド信号を送信するように構成したので、シリアル伝送
バス１５，１６上にはリード／ライトのコマンド信号を
伝送する必要がなく、送信すべきデータのみを伝送する
ことになるので、シリアル伝送バス上の伝送量が減少
し、伝送遅れのない、高速なシリアル伝送バスを達成す
ることが可能になる。
と各Ｉ／Ｏユニット１２〜１４との間に、ディジーチェ
イン方式のリード／ライト信号線１７ａ〜１７ｃ，１８
ａ〜１８ｃを設け、このリード／ライト信号線１７ａ〜
１７ｃ，１８ａ〜１８ｃにより、リード／ライトのコマ
ンド信号を送信するように構成したので、シリアル伝送
バス１５，１６上にはリード／ライトのコマンド信号を
伝送する必要がなく、送信すべきデータのみを伝送する
ことになるので、シリアル伝送バス上の伝送量が減少
し、伝送遅れのない、高速なシリアル伝送バスを達成す
ることが可能になる。
【００３３】
【発明の効果】以上説明したように、本発明では、ＣＰ
Ｕ等のデータ処理部と、Ｉ／Ｏユニット等のデータ入出
力部との間に、ディジーチェイン方式のコマンド信号線
を設け、このコマンド信号線により、コマンドを送信す
るように構成したので、シリアル伝送バス上にはコマン
ドを伝送する必要がなく、送信すべきデータのみを伝送
することになるので、シリアル伝送バス上の伝送量が減
少し、伝送遅れのない、高速なシリアル伝送バスを達成
することが可能になる。
Ｕ等のデータ処理部と、Ｉ／Ｏユニット等のデータ入出
力部との間に、ディジーチェイン方式のコマンド信号線
を設け、このコマンド信号線により、コマンドを送信す
るように構成したので、シリアル伝送バス上にはコマン
ドを伝送する必要がなく、送信すべきデータのみを伝送
することになるので、シリアル伝送バス上の伝送量が減
少し、伝送遅れのない、高速なシリアル伝送バスを達成
することが可能になる。
【図１】本発明に係るデータ処理システムの実施形態を
示す構成図。
示す構成図。
【図２】（ａ）〜（ｄ）、それぞれ、ＣＰＵが各Ｉ／Ｏ
ユニットへデータを送信する場合のシリアル伝送バスや
コマンド信号線の状態を示すタイミングチャート。
ユニットへデータを送信する場合のシリアル伝送バスや
コマンド信号線の状態を示すタイミングチャート。
【図３】従来のデータ処理システムの構成を示す構成
図。
図。
【図４】従来のデータ処理システムにおけるシリアル伝
送バス上の送信データを示す説明図。
送バス上の送信データを示す説明図。
１１ ＣＰＵ（データ処理部） １２ Ｉ／Ｏユニット（データ入出力部） １３ Ｉ／Ｏユニット（データ入出力部） １４ Ｉ／Ｏユニット（データ入出力部） １５ 送信用シリアル伝送バス（ＴＸＤ） １６ 受信用シリアル伝送バス（ＲＸＤ） １７ａ〜１７ｂ リード信号線（コマンド信号線） １８ａ〜１８ｂ ライト信号線（コマンド信号線）
Claims (3)
- 【請求項１】 データ処理部と、複数のデータ入出力部
とがシリアル伝送バスを介し接続されたデータ処理シス
テムであって、 上記データ処理部と上記複数のデータ入出力部との間を
ディジーチェイン方式のコマンド信号線により接続し、 上記データ処理部は、 上記コマンド信号線を介しコマンド信号を送信して、上
記シリアル伝送バスを介し上記複数のデータ入出力部と
の間でデータの送受信を行う、 ことを特徴とするデータ処理システム。 - 【請求項２】 複数のデータ入出力部は、 コマンド信号線を介しコマンド信号を受信した場合に
は、シリアル伝送バスを介しデータの送受信を行う一
方、データの送受信が終了した場合には、次のデータ入
出力部へコマンド信号線を介しコマンド信号を送信す
る、 ことを特徴とする請求項１記載のデータ処理システム。 - 【請求項３】 データ処理部は、 コマンド信号としてリード／ライト信号を送信し、 コマンド信号線は、 リード／ライト信号が送信されるリード／ライト信号線
である、 ことを特徴とする請求項１または請求項２記載のデータ
処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33457895A JP3248666B2 (ja) | 1995-12-22 | 1995-12-22 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33457895A JP3248666B2 (ja) | 1995-12-22 | 1995-12-22 | データ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181750A true JPH09181750A (ja) | 1997-07-11 |
| JP3248666B2 JP3248666B2 (ja) | 2002-01-21 |
Family
ID=18278972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33457895A Expired - Lifetime JP3248666B2 (ja) | 1995-12-22 | 1995-12-22 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248666B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1988435A1 (en) | 2007-03-09 | 2008-11-05 | Omron Corporation | Modular Programmable Logic Controller |
| US7668985B2 (en) | 2006-03-03 | 2010-02-23 | Nec Corporation | Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5655306B2 (ja) | 2007-07-06 | 2015-01-21 | 住友金属鉱山株式会社 | 酸化物焼結体とその製造方法、ターゲット、及びそれを用いて得られる透明導電膜ならびに透明導電性基材 |
| JP5387118B2 (ja) | 2008-06-10 | 2014-01-15 | 東ソー株式会社 | 円筒形スパッタリングターゲット及びその製造方法 |
| JP5941337B2 (ja) | 2012-05-17 | 2016-06-29 | 株式会社古川製作所 | ロータリー包装装置 |
| JP5725097B2 (ja) | 2013-07-31 | 2015-05-27 | 大日本印刷株式会社 | 飲料充填装置 |
| JP5725098B2 (ja) | 2013-08-02 | 2015-05-27 | 日本軽金属株式会社 | 液冷ジャケットの製造方法 |
| JP6329463B2 (ja) | 2014-08-26 | 2018-05-23 | 株式会社Ｓｕｂａｒｕ | 車両用制御装置 |
-
1995
- 1995-12-22 JP JP33457895A patent/JP3248666B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7668985B2 (en) | 2006-03-03 | 2010-02-23 | Nec Corporation | Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives |
| EP1988435A1 (en) | 2007-03-09 | 2008-11-05 | Omron Corporation | Modular Programmable Logic Controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3248666B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0679275B1 (en) | A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US5748684A (en) | Resynchronization of a synchronous serial interface | |
| US7231473B2 (en) | Dual channel universal serial bus structure | |
| US4212080A (en) | Data transmission control system | |
| CN113242168B (zh) | 一种单总线通讯方法 | |
| JP3248666B2 (ja) | データ処理システム | |
| US5303261A (en) | High-throughput pipelined communication channel for interruptible data transmission | |
| JP2001265716A (ja) | 情報伝達装置及び情報伝達方法 | |
| CN114356816B (zh) | 一种异步传输装置 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| JPH0916517A (ja) | バスインタフェース | |
| JPS6295654A (ja) | 非同期デ−タ伝送方式 | |
| JP2623816B2 (ja) | 信号伝送方式 | |
| JP2000132506A (ja) | 通信装置 | |
| JP4164990B2 (ja) | データ通信システム | |
| JP2581694B2 (ja) | 非同期デ−タ転送方式 | |
| JP2739789B2 (ja) | データ送受信システム | |
| JPH0795734B2 (ja) | ポ−リング通信用回路 | |
| JPH0741231Y2 (ja) | データ伝送システム | |
| CN119226005A (zh) | 双cpu数据同步系统及方法 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPS60230743A (ja) | バス接続方式 | |
| JPH0658655B2 (ja) | シリアルｉ／ｏ方式 | |
| KR100427764B1 (ko) | 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |