JPH0918466A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH0918466A JPH0918466A JP7166128A JP16612895A JPH0918466A JP H0918466 A JPH0918466 A JP H0918466A JP 7166128 A JP7166128 A JP 7166128A JP 16612895 A JP16612895 A JP 16612895A JP H0918466 A JPH0918466 A JP H0918466A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- sequence
- unit
- signal
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 簡単な構成で回線誤り率劣化の下でも安定な
フレーム同期が得られるようにする。 【構成】 送信装置と受信装置とが１又は２ビット以上
のフレーム同期用信号を使用するフレーム同期方式にお
いて、送信装置１００は、フレーム同期用信号ＦＰＤを
誤り訂正符号部３により符号化して送信する。受信装置
２００は、受信系列ＲＤ１を誤り訂正復号部７により復
号Ｖ、得られた復号データＦＤ１に基づいてフレーム同
期を得る。
フレーム同期が得られるようにする。 【構成】 送信装置と受信装置とが１又は２ビット以上
のフレーム同期用信号を使用するフレーム同期方式にお
いて、送信装置１００は、フレーム同期用信号ＦＰＤを
誤り訂正符号部３により符号化して送信する。受信装置
２００は、受信系列ＲＤ１を誤り訂正復号部７により復
号Ｖ、得られた復号データＦＤ１に基づいてフレーム同
期を得る。
Description
【０００１】
【産業上の利用分野】本発明はフレーム同期方式に関
し、更に詳しくは送信装置と受信装置とが１又は２ビッ
ト以上のフレーム同期用信号を使用してデータ通信のた
めのフレーム同期を得るフレーム同期方式に関する。こ
の種のデータ通信システムでは様々なデータ誤り訂正符
号方式が採用されており、回線誤り率劣化の下でも正し
いデータ通信が行える。しかし、その前提となるフレー
ム同期検出が不安定であると、正しいデータ通信は行え
ない。そこで、回線誤り率劣化の下でも安定なフレーム
同期が得られるフレーム同期方式の提供が望まれる。
し、更に詳しくは送信装置と受信装置とが１又は２ビッ
ト以上のフレーム同期用信号を使用してデータ通信のた
めのフレーム同期を得るフレーム同期方式に関する。こ
の種のデータ通信システムでは様々なデータ誤り訂正符
号方式が採用されており、回線誤り率劣化の下でも正し
いデータ通信が行える。しかし、その前提となるフレー
ム同期検出が不安定であると、正しいデータ通信は行え
ない。そこで、回線誤り率劣化の下でも安定なフレーム
同期が得られるフレーム同期方式の提供が望まれる。
【０００２】
【従来の技術】図４は従来のフレーム同期方式を説明す
る図で、図４（Ａ）は従来のフレーム同期方式の構成を
示している。図において、１００は送信局、１はその主
信号処理部、２はフレーム同期信号発生部（ＦＰＧ）、
３は符号化レートｒ＝１／２，拘束長ｋ＝３の畳み込み
符号部、４は送信部、３００は有線又は無線による伝送
路、２００は受信局、５はその受信部、７はビタビ復号
部、８は同期検出部、１１は主信号処理部である。
る図で、図４（Ａ）は従来のフレーム同期方式の構成を
示している。図において、１００は送信局、１はその主
信号処理部、２はフレーム同期信号発生部（ＦＰＧ）、
３は符号化レートｒ＝１／２，拘束長ｋ＝３の畳み込み
符号部、４は送信部、３００は有線又は無線による伝送
路、２００は受信局、５はその受信部、７はビタビ復号
部、８は同期検出部、１１は主信号処理部である。
【０００３】送信局１００において、主信号処理部１
は、まずフレーム同期信号発生部２を付勢し、フレーム
同期用信号ＦＰＤを送信する。次いで畳み込み符号部３
に主信号データＴＤを入力し、得られた符号系列Ｘ０Ｘ
１，…を上記フレーム同期用信号ＦＰＤに続けて送信す
る。図４（Ｂ）に送信フレームの構成を示す。同期転送
モードのデータ伝送装置や交換機等いおいては該フレー
ムは所定周期で繰り返し送信される。
は、まずフレーム同期信号発生部２を付勢し、フレーム
同期用信号ＦＰＤを送信する。次いで畳み込み符号部３
に主信号データＴＤを入力し、得られた符号系列Ｘ０Ｘ
１，…を上記フレーム同期用信号ＦＰＤに続けて送信す
る。図４（Ｂ）に送信フレームの構成を示す。同期転送
モードのデータ伝送装置や交換機等いおいては該フレー
ムは所定周期で繰り返し送信される。
【０００４】受信局２００において、同期検出部８は受
信系列ＲＤに含まれるフレーム同期用信号ＦＰＤを検出
しており、該信号ＦＰＤを検出すると、所定の同期保護
制御の下でフレームパルス信号ＦＰを出力する。ビタビ
復号部７はフレームパルス信号ＦＰの入力により受信系
列ＲＤの復号動作を開始し、主信号系列Ｘ０Ｘ１，…の
部分を正しく復号する。
信系列ＲＤに含まれるフレーム同期用信号ＦＰＤを検出
しており、該信号ＦＰＤを検出すると、所定の同期保護
制御の下でフレームパルス信号ＦＰを出力する。ビタビ
復号部７はフレームパルス信号ＦＰの入力により受信系
列ＲＤの復号動作を開始し、主信号系列Ｘ０Ｘ１，…の
部分を正しく復号する。
【０００５】
【発明が解決しようとする課題】ところで、この種の通
信システムにおいては伝送路の障害等により回線誤り率
（ＢＥＲ等）が劣化し、これが主信号系列Ｘ０Ｘ１，…
のみならずフレーム同期用信号ＦＰＤにも平等に悪影響
を及ぼす。この場合に、上記従来方式によると、主信号
系列の部分はビタビ復号部７により正しく復号できるの
であるが、その前提となるフレーム同期が得られないた
め、結果として主信号系列も復号できないと言う不都合
が生じていた。
信システムにおいては伝送路の障害等により回線誤り率
（ＢＥＲ等）が劣化し、これが主信号系列Ｘ０Ｘ１，…
のみならずフレーム同期用信号ＦＰＤにも平等に悪影響
を及ぼす。この場合に、上記従来方式によると、主信号
系列の部分はビタビ復号部７により正しく復号できるの
であるが、その前提となるフレーム同期が得られないた
め、結果として主信号系列も復号できないと言う不都合
が生じていた。
【０００６】なお、この点に関してはトレランスと呼ば
れる手法が提案されており、この手法によればフレーム
同期用信号ＦＰＤ中の数ビットの誤りまではフレームパ
ターンの一致検出とすることが可能となっている。しか
し、このためにはフレーム同期用信号ＦＰＤのビット数
を増す必要があり、データ伝送効率の低下を招く。
れる手法が提案されており、この手法によればフレーム
同期用信号ＦＰＤ中の数ビットの誤りまではフレームパ
ターンの一致検出とすることが可能となっている。しか
し、このためにはフレーム同期用信号ＦＰＤのビット数
を増す必要があり、データ伝送効率の低下を招く。
【０００７】本発明の目的は、簡単な構成で回線誤り率
劣化の下でも安定なフレーム同期が得られるフレーム同
期方式を提供することにある。
劣化の下でも安定なフレーム同期が得られるフレーム同
期方式を提供することにある。
【０００８】
【課題を解決するための手段】上記の課題は図１（Ａ）
の構成により解決される。即ち、本発明（１）のフレー
ム同期方式は、送信装置と受信装置とが１又は２ビット
以上のフレーム同期用信号を使用してデータ通信のため
のフレーム同期を得るフレーム同期方式において、送信
装置１００はフレーム同期用信号ＦＰＤを誤り訂正符号
部３により符号化して送信すると共に、受信装置２００
はその受信系列ＲＤ１を誤り訂正復号部７により復号
し、得られた復号データＦＤ１に基づいてフレーム同期
を得るものである。
の構成により解決される。即ち、本発明（１）のフレー
ム同期方式は、送信装置と受信装置とが１又は２ビット
以上のフレーム同期用信号を使用してデータ通信のため
のフレーム同期を得るフレーム同期方式において、送信
装置１００はフレーム同期用信号ＦＰＤを誤り訂正符号
部３により符号化して送信すると共に、受信装置２００
はその受信系列ＲＤ１を誤り訂正復号部７により復号
し、得られた復号データＦＤ１に基づいてフレーム同期
を得るものである。
【０００９】
【作用】本発明（１）によれば、フレーム同期用信号Ｆ
ＰＤについての誤り訂正の符号化及び復号を行うと共
に、該復号後のデータ信号についてフレーム同期の検出
を行うので、回線誤り率劣化の下でも安定なフレーム同
期が得られる。しかも、フレーム同期用信号ＦＰＤに対
する誤り訂正符号部３及び誤り訂正復号部７は主信号デ
ータＴＤに対する既存のものをそのまま利用できるの
で、本発明（１）は簡単な構成により実現できる。そし
て、この場合におけるフレーム同期化能力はデータ誤り
に対する訂正能力と同等であり、効率が良い。
ＰＤについての誤り訂正の符号化及び復号を行うと共
に、該復号後のデータ信号についてフレーム同期の検出
を行うので、回線誤り率劣化の下でも安定なフレーム同
期が得られる。しかも、フレーム同期用信号ＦＰＤに対
する誤り訂正符号部３及び誤り訂正復号部７は主信号デ
ータＴＤに対する既存のものをそのまま利用できるの
で、本発明（１）は簡単な構成により実現できる。そし
て、この場合におけるフレーム同期化能力はデータ誤り
に対する訂正能力と同等であり、効率が良い。
【００１０】好ましくは、本発明（２）においては、誤
り訂正符号部３は畳み込み符号部３であり、かつ誤り訂
正復号部７はビタビ復号部７である。従って、誤り訂正
能力が高い。ところで、上記誤り訂正符号部３として畳
み込み符号部３を使用した場合は、一般にその入力ビッ
ト数ｍ当たりの出力ビット数はｎとなる。
り訂正符号部３は畳み込み符号部３であり、かつ誤り訂
正復号部７はビタビ復号部７である。従って、誤り訂正
能力が高い。ところで、上記誤り訂正符号部３として畳
み込み符号部３を使用した場合は、一般にその入力ビッ
ト数ｍ当たりの出力ビット数はｎとなる。
【００１１】例えば、これを符号化レートｒ＝１／２，
拘束長ｋ＝３の畳み込み符号部３について言うと、入力
ビット数ｍ＝１に対して出力ビット数ｎ＝２（例えば、
系列「Ｘ０，Ｘ１」）となる。この場合に、ビタビ復号
部７が受信系列ＲＤ１を「Ｘ０，Ｘ１」を単位として復
号している場合は、その復号データＦＤ１は正しい。し
かし、本発明（２）の如くフレーム同期確立前の受信系
列ＲＤ１について復号を行う構成では、ビタビ復号部７
が「Ｘ０，Ｘ１」を単位として復号を行う保証はない。
即ち、１ビット系列ずれた「Ｘ１，Ｘ０」を単位として
復号を行う場合もあり、この場合はフレーム同期が得ら
れない。
拘束長ｋ＝３の畳み込み符号部３について言うと、入力
ビット数ｍ＝１に対して出力ビット数ｎ＝２（例えば、
系列「Ｘ０，Ｘ１」）となる。この場合に、ビタビ復号
部７が受信系列ＲＤ１を「Ｘ０，Ｘ１」を単位として復
号している場合は、その復号データＦＤ１は正しい。し
かし、本発明（２）の如くフレーム同期確立前の受信系
列ＲＤ１について復号を行う構成では、ビタビ復号部７
が「Ｘ０，Ｘ１」を単位として復号を行う保証はない。
即ち、１ビット系列ずれた「Ｘ１，Ｘ０」を単位として
復号を行う場合もあり、この場合はフレーム同期が得ら
れない。
【００１２】そこで、好ましくは本発明（３）において
は、畳み込み符号部３における入力ビット数ｍ当たりの
出力ビット数をｎとする場合に、受信装置２００は、受
信系列ＲＤ１及びこれを１ビットづつ遅延させたｎ−１
個の各遅延系列ＲＤ２〜ＲＤｎについて夫々に誤り訂正
復号及び同期検出を行うｎ個の受信系２０1 〜２０
nと、各受信系の内の何れか１の系の復号データＦＤを
選択する系選択部１０と、各受信系２０1 〜２０n にお
ける同期検出の有無をモニタすると共に、前記系選択部
１０をして同期の得られた系の復号データＦＤを選択す
るように制御を行う系選択制御部９とを備える。
は、畳み込み符号部３における入力ビット数ｍ当たりの
出力ビット数をｎとする場合に、受信装置２００は、受
信系列ＲＤ１及びこれを１ビットづつ遅延させたｎ−１
個の各遅延系列ＲＤ２〜ＲＤｎについて夫々に誤り訂正
復号及び同期検出を行うｎ個の受信系２０1 〜２０
nと、各受信系の内の何れか１の系の復号データＦＤを
選択する系選択部１０と、各受信系２０1 〜２０n にお
ける同期検出の有無をモニタすると共に、前記系選択部
１０をして同期の得られた系の復号データＦＤを選択す
るように制御を行う系選択制御部９とを備える。
【００１３】あるいは、本発明（４）においては、図１
（Ｂ）に示す如く、畳み込み符号部３における入力ビッ
ト数ｍ当たりの出力ビット数をｎとする場合に、受信装
置２００は、受信系列ＲＤ１及びこれを１ビットづつ遅
延させたｎ−１個の各遅延系列ＲＤ２〜ＲＤｎの内の何
れか１の信号系列を選択する系列選択部３０と、系列選
択部３０の出力系列について誤り訂正復号及び同期検出
を行う単一の受信系２０と、受信系２０における同期検
出の有無をモニタすると共に、該同期検出が得られない
場合は系列選択部３０における選択を変更する制御を行
う系列選択制御部１３とを備える。従って、回路規模が
削減される。
（Ｂ）に示す如く、畳み込み符号部３における入力ビッ
ト数ｍ当たりの出力ビット数をｎとする場合に、受信装
置２００は、受信系列ＲＤ１及びこれを１ビットづつ遅
延させたｎ−１個の各遅延系列ＲＤ２〜ＲＤｎの内の何
れか１の信号系列を選択する系列選択部３０と、系列選
択部３０の出力系列について誤り訂正復号及び同期検出
を行う単一の受信系２０と、受信系２０における同期検
出の有無をモニタすると共に、該同期検出が得られない
場合は系列選択部３０における選択を変更する制御を行
う系列選択制御部１３とを備える。従って、回路規模が
削減される。
【００１４】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は第１実施例のフ
レーム同期方式の構成を示す図で、図において１００は
送信局、１はその主信号処理部、２はフレーム同期信号
発生部（ＦＰＧ）、３は畳み込み符号部、３１，３２は
フリップフロップ（ＦＦ）、３３，３４はｍｏｄ２の加
算器（＋）、３５はパラレルシリアル変換部（Ｐ／
Ｓ）、４は送信部、３００は有線又は無線による伝送
路、２００は受信局、５はその受信部、６はビット遅延
回路（ＤＬ）、７1 ，７2 はビタビ復号部、７１は枝
（ブランチ）メトリック演算部（ＢＭＰ）、７２はパス
メトリックメモリ（ＰＭＭ）、７３は加算比較選択部
（ＡＣＳ）、７４はパスメモリ（ＰＭ）、８は同期検出
部、８１はフレームパターン検出部（ＦＰＤ）、８２は
同期検出の保護部、９は同期検出の調停部（系選択制御
部）、１０はセレクタ（ＳＥＬ）、１１は主信号処理部
である。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は第１実施例のフ
レーム同期方式の構成を示す図で、図において１００は
送信局、１はその主信号処理部、２はフレーム同期信号
発生部（ＦＰＧ）、３は畳み込み符号部、３１，３２は
フリップフロップ（ＦＦ）、３３，３４はｍｏｄ２の加
算器（＋）、３５はパラレルシリアル変換部（Ｐ／
Ｓ）、４は送信部、３００は有線又は無線による伝送
路、２００は受信局、５はその受信部、６はビット遅延
回路（ＤＬ）、７1 ，７2 はビタビ復号部、７１は枝
（ブランチ）メトリック演算部（ＢＭＰ）、７２はパス
メトリックメモリ（ＰＭＭ）、７３は加算比較選択部
（ＡＣＳ）、７４はパスメモリ（ＰＭ）、８は同期検出
部、８１はフレームパターン検出部（ＦＰＤ）、８２は
同期検出の保護部、９は同期検出の調停部（系選択制御
部）、１０はセレクタ（ＳＥＬ）、１１は主信号処理部
である。
【００１５】送信局１００において、畳み込み符号部３
は、例えば生成多項式＝「１１１，１０１」、符号化レ
ートｒ＝１／２、高速長ｋ＝３であり、入力のｍ＝１ビ
ット当たりｎ＝２ビットの符号系列「Ｘ０，Ｘ１」を生
成する。主信号処理部１は、まずフレーム同期信号発生
部２を付勢してフレーム同期用信号ＦＰＤを生成し、こ
れに続けて主信号データＴＤを送出する。畳み込み符号
部３はまず入力のフレーム同期用信号ＦＰＤを符号化
し、引き続き主信号データＴＤを符号化する。得られた
全符号系列のフレーム信号は送信部４より送信され、伝
送路３００を介して受信局２００に至る。
は、例えば生成多項式＝「１１１，１０１」、符号化レ
ートｒ＝１／２、高速長ｋ＝３であり、入力のｍ＝１ビ
ット当たりｎ＝２ビットの符号系列「Ｘ０，Ｘ１」を生
成する。主信号処理部１は、まずフレーム同期信号発生
部２を付勢してフレーム同期用信号ＦＰＤを生成し、こ
れに続けて主信号データＴＤを送出する。畳み込み符号
部３はまず入力のフレーム同期用信号ＦＰＤを符号化
し、引き続き主信号データＴＤを符号化する。得られた
全符号系列のフレーム信号は送信部４より送信され、伝
送路３００を介して受信局２００に至る。
【００１６】受信局２００において、受信部５は受信し
たフレーム信号を復調して受信系列ＲＤ１を出力する。
ビタビ復号部７1 は受信系列ＲＤ１をビタビ復号し、復
号データＦＤ１を出力する。具体的に言うと、枝メトリ
ック演算部７１は受信系列Ｘ０，Ｘ１についての枝メト
リックを演算する。加算比較選択部７３は枝メトリック
とパスメトリックメモリ７２からのパスメトリック（過
去の枝メトリックの累積加算値）とを加算すると共に、
トレリス線図上で取り得る各状態ｓについての尤度の比
較及び生き残りパスの選択を行う。生き残りパスの選択
情報はパス選択信号としてパスメモリ７４に記憶され、
こうして打ち切りパス長分の処理が行われると、その時
点のパスメトリックに基づきパスメモリ７４から最尤パ
スの主信号データ列ＦＤ１が復号される。
たフレーム信号を復調して受信系列ＲＤ１を出力する。
ビタビ復号部７1 は受信系列ＲＤ１をビタビ復号し、復
号データＦＤ１を出力する。具体的に言うと、枝メトリ
ック演算部７１は受信系列Ｘ０，Ｘ１についての枝メト
リックを演算する。加算比較選択部７３は枝メトリック
とパスメトリックメモリ７２からのパスメトリック（過
去の枝メトリックの累積加算値）とを加算すると共に、
トレリス線図上で取り得る各状態ｓについての尤度の比
較及び生き残りパスの選択を行う。生き残りパスの選択
情報はパス選択信号としてパスメモリ７４に記憶され、
こうして打ち切りパス長分の処理が行われると、その時
点のパスメトリックに基づきパスメモリ７４から最尤パ
スの主信号データ列ＦＤ１が復号される。
【００１７】この処理は受信系列ＲＤ１の全てについて
行われるので、フレーム同期用信号ＦＰＤの部分に誤り
が含まれていても正しく復号される。同期検出部８
1 は、復号データＦＤ1 に含まれるフレーム同期用信号
ＦＰＤを検出しており、保護部８２の制御下で各所定の
タイミングＴＳにフレーム同期信号ＦＰＤが複数回連続
して検出されると、フレーム同期を確立し、フレームパ
ルス信号ＦＰ１を出力する。以後は、フレーム同期信号
ＦＰＤが複数回連続して検出されない場合に、フレーム
同期は解除される。
行われるので、フレーム同期用信号ＦＰＤの部分に誤り
が含まれていても正しく復号される。同期検出部８
1 は、復号データＦＤ1 に含まれるフレーム同期用信号
ＦＰＤを検出しており、保護部８２の制御下で各所定の
タイミングＴＳにフレーム同期信号ＦＰＤが複数回連続
して検出されると、フレーム同期を確立し、フレームパ
ルス信号ＦＰ１を出力する。以後は、フレーム同期信号
ＦＰＤが複数回連続して検出されない場合に、フレーム
同期は解除される。
【００１８】一方、ビタビ復号部７2 は、受信系列ＲＤ
１を１ビット遅延させた受信系列ＲＤ２についてのビタ
ビ復号を行い、復号データＦＤ２を出力する。同期検出
部８ 2 は復号データＦＤ2 に含まれるフレーム同期用信
号ＦＰＤを検出しており、フレーム同期が確立するとフ
レームパルス信号ＦＰ２を出力する。調停部９はフレー
ムパルス信号ＦＰ１，ＦＰ２をモニタしており、該信号
ＦＰ１又はＦＰ２が発生している側の受信系を選択する
ような系選択信号ＳＬを出力する。一般に、フレームパ
ルス信号ＦＰ１とＦＰ２とが同時期に発生することは無
いから、この場合の調停部９は例えばＲＳタイプのフリ
ップフロップ回路により簡単に構成できる。
１を１ビット遅延させた受信系列ＲＤ２についてのビタ
ビ復号を行い、復号データＦＤ２を出力する。同期検出
部８ 2 は復号データＦＤ2 に含まれるフレーム同期用信
号ＦＰＤを検出しており、フレーム同期が確立するとフ
レームパルス信号ＦＰ２を出力する。調停部９はフレー
ムパルス信号ＦＰ１，ＦＰ２をモニタしており、該信号
ＦＰ１又はＦＰ２が発生している側の受信系を選択する
ような系選択信号ＳＬを出力する。一般に、フレームパ
ルス信号ＦＰ１とＦＰ２とが同時期に発生することは無
いから、この場合の調停部９は例えばＲＳタイプのフリ
ップフロップ回路により簡単に構成できる。
【００１９】セレクタ１０は系選択信号ＳＬにより選択
された側のフレームパルス信号ＦＰ及びこれに続く主信
号データＤＴを主信号処理部１１に入力する。かくし
て、本実施例によれば回線誤り率劣化の下でも安定なフ
レーム同期が得られ、正しいデータ通信を行える。図３
は第２実施例のフレーム同期方式の構成を示す図で、上
記ｎ＝２ビットの符号系列「Ｘ０，Ｘ１」を単一のビタ
ビ復号部で処理する場合を示している。
された側のフレームパルス信号ＦＰ及びこれに続く主信
号データＤＴを主信号処理部１１に入力する。かくし
て、本実施例によれば回線誤り率劣化の下でも安定なフ
レーム同期が得られ、正しいデータ通信を行える。図３
は第２実施例のフレーム同期方式の構成を示す図で、上
記ｎ＝２ビットの符号系列「Ｘ０，Ｘ１」を単一のビタ
ビ復号部で処理する場合を示している。
【００２０】図において、１２は受信系列ＲＤ１，ＲＤ
２の選択を行うセレクタ（ＳＥＬ）、１３は制御部（系
列選択制御部）である。制御部１３は例えば最初に受信
系列ＲＤ１の側を選択し、この状態でビタビ復号及び同
期検出を行う。所定時間を経過しても同期検出部８にお
いてフレーム同期の確立が得られないと、今度は受信系
列ＲＤ２の側を選択する。そして、フレーム同期の確立
が得られると、以後はこの状態でデータ通信を継続す
る。
２の選択を行うセレクタ（ＳＥＬ）、１３は制御部（系
列選択制御部）である。制御部１３は例えば最初に受信
系列ＲＤ１の側を選択し、この状態でビタビ復号及び同
期検出を行う。所定時間を経過しても同期検出部８にお
いてフレーム同期の確立が得られないと、今度は受信系
列ＲＤ２の側を選択する。そして、フレーム同期の確立
が得られると、以後はこの状態でデータ通信を継続す
る。
【００２１】なお、上記実施例は畳み込み符号部３とビ
タビ復号部７との組合せについて述べたが、他の種類
（ハミング符号，ＢＣＨ符号等）の誤り訂正符号部と誤
り訂正復号部との組合せによっても本発明を実現でき
る。また、上記本発明に好適なる複数の実施例を述べた
が、本発明思想を逸脱しない範囲内で、構成及び制御の
様々な変更が行えることは言うまでも無い。
タビ復号部７との組合せについて述べたが、他の種類
（ハミング符号，ＢＣＨ符号等）の誤り訂正符号部と誤
り訂正復号部との組合せによっても本発明を実現でき
る。また、上記本発明に好適なる複数の実施例を述べた
が、本発明思想を逸脱しない範囲内で、構成及び制御の
様々な変更が行えることは言うまでも無い。
【００２２】
【発明の効果】以上述べた如く本発明によれば、回線誤
り率劣化の下でもフレーム同期用ビット数を増やすこと
なく、システムの誤り訂正能力に応じた安定なフレーム
同期が得られる。
り率劣化の下でもフレーム同期用ビット数を増やすこと
なく、システムの誤り訂正能力に応じた安定なフレーム
同期が得られる。
【図１】図１は本発明の原理を説明する図である。
【図２】図２は第１実施例のフレーム同期方式の構成を
示す図である。
示す図である。
【図３】図３は第２実施例のフレーム同期方式の構成を
示す図である。
示す図である。
【図４】図４は従来のフレーム同期方式を説明する図で
ある。
ある。
１００ 送信装置 ２００ 受信装置 ３００ 伝送路 ３ 誤り訂正符号部 ７ 誤り訂正復号部 ８ 同期検出部 １０ 系選択部 ３０ 系列選択部
Claims (4)
- 【請求項１】 送信装置と受信装置とが１又は２ビット
以上のフレーム同期用信号を使用してデータ通信のため
のフレーム同期を得るフレーム同期方式において、 送信装置はフレーム同期用信号を誤り訂正符号部により
符号化して送信すると共に、受信装置はその受信系列を
誤り訂正復号部により復号し、得られた復号データに基
づいてフレーム同期を得ることを特徴とするフレーム同
期方式。 - 【請求項２】 誤り訂正符号部は畳み込み符号部であ
り、かつ誤り訂正復号部はビタビ復号部であることを特
徴とする請求項１のフレーム同期方式。 - 【請求項３】 畳み込み符号部における入力ビット数ｍ
当たりの出力ビット数をｎとする場合に、受信装置は、 受信系列及びこれを１ビットづつ遅延させたｎ−１個の
各遅延系列について夫々に誤り訂正復号及び同期検出を
行うｎ個の受信系と、 各受信系の内の何れか１の系の復号データを選択する系
選択部と、 各受信系における同期検出の有無をモニタすると共に、
前記系選択部をして同期の得られた系の復号データを選
択するように制御を行う系選択制御部とを備えることを
特徴とする請求項２のフレーム同期方式。 - 【請求項４】 畳み込み符号部における入力ビット数ｍ
当たりの出力ビット数をｎとする場合に、受信装置は、 受信系列及びこれを１ビットづつ遅延させたｎ−１個の
各遅延系列の内の何れか１の信号系列を選択する系列選
択部と、 系列選択部の出力系列について誤り訂正復号及び同期検
出を行う単一の受信系と、 受信系における同期検出の有無をモニタすると共に、該
同期検出が得られない場合は系列選択部における選択を
変更する制御を行う系列選択制御部とを備えることを特
徴とする請求項２のフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166128A JPH0918466A (ja) | 1995-06-30 | 1995-06-30 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166128A JPH0918466A (ja) | 1995-06-30 | 1995-06-30 | フレーム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918466A true JPH0918466A (ja) | 1997-01-17 |
Family
ID=15825561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7166128A Withdrawn JPH0918466A (ja) | 1995-06-30 | 1995-06-30 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918466A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2367310A2 (en) | 2010-03-05 | 2011-09-21 | Hitachi, Ltd. | Sending apparatus, receiving apparatus, and transmission system |
| JP2014093633A (ja) * | 2012-11-02 | 2014-05-19 | Mitsubishi Electric Corp | 受信機 |
| JP2014120837A (ja) * | 2012-12-14 | 2014-06-30 | Mitsubishi Electric Corp | 受信装置および復号方法 |
| JP2015070603A (ja) * | 2013-10-01 | 2015-04-13 | 三菱電機株式会社 | 無線受信装置 |
-
1995
- 1995-06-30 JP JP7166128A patent/JPH0918466A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2367310A2 (en) | 2010-03-05 | 2011-09-21 | Hitachi, Ltd. | Sending apparatus, receiving apparatus, and transmission system |
| JP2011188062A (ja) * | 2010-03-05 | 2011-09-22 | Hitachi Ltd | 送信装置、受信装置、および伝送システム |
| US8638823B2 (en) | 2010-03-05 | 2014-01-28 | Hitachi, Ltd. | Sending apparatus, receiving apparatus, and transmission system |
| JP2014093633A (ja) * | 2012-11-02 | 2014-05-19 | Mitsubishi Electric Corp | 受信機 |
| JP2014120837A (ja) * | 2012-12-14 | 2014-06-30 | Mitsubishi Electric Corp | 受信装置および復号方法 |
| JP2015070603A (ja) * | 2013-10-01 | 2015-04-13 | 三菱電機株式会社 | 無線受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0720797B1 (en) | Multirate serial viterbi decoder for code division multiple access system applications | |
| KR100292309B1 (ko) | 데이터 전송 방법, 데이터 전송 시스템과 송신기및 수신기 | |
| JP6586222B2 (ja) | 簡素な受信機のための無線送信方法 | |
| US20050091568A1 (en) | Iterative decoding process | |
| JP2003318745A (ja) | 無線通信システムの制御チャネル内のエラーを検出する方法 | |
| US6504882B1 (en) | Add-compare-select circuit for viterbi decoder | |
| KR0157546B1 (ko) | 디지탈 전송신호의 복원 장치 | |
| US6665832B1 (en) | Slotted mode decoder state metric initialization | |
| US5729559A (en) | Method and apparatus for correcting errors using multiple estimates | |
| US7810019B2 (en) | Dynamic power adjusting device for viterbi decoder | |
| US7289569B2 (en) | HDTV trellis decoder architecture | |
| JP2522142B2 (ja) | ビタビ復号器の同期検出方式 | |
| JPH0918466A (ja) | フレーム同期方式 | |
| KR100387089B1 (ko) | 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더 | |
| KR100249046B1 (ko) | 격자복호기의 역추적장치 | |
| GB2315000A (en) | Detecting sync./async. states of Viterbi decoded data using trace-back | |
| JP2817638B2 (ja) | 誤り訂正符号復号器の再同期化装置 | |
| Lai et al. | Modified Viterbi decoders for joint data detection and timing recovery of convolutionally encoded PPM and OPPM optical signals | |
| JP2803627B2 (ja) | 畳込み復号化回路 | |
| US8503585B2 (en) | Decoding method and associated apparatus | |
| JPH10190485A (ja) | ビタビ同期判定回路のメトリック値スレッショルドの決定法およびメトリック値スレッショルド決定装置 | |
| JP2002217744A (ja) | データ復号装置 | |
| JPH06101750B2 (ja) | デ−タ符号復号装置 | |
| HK1015213B (en) | Multirate serial viterbi decoder for code division multiple access system applications | |
| JP2006262394A (ja) | 復号回路及び復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |