JPH09186290A - 加圧接触形半導体素子のスタック構造 - Google Patents
加圧接触形半導体素子のスタック構造Info
- Publication number
- JPH09186290A JPH09186290A JP7342029A JP34202995A JPH09186290A JP H09186290 A JPH09186290 A JP H09186290A JP 7342029 A JP7342029 A JP 7342029A JP 34202995 A JP34202995 A JP 34202995A JP H09186290 A JPH09186290 A JP H09186290A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- conductor
- terminal
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】複数の加圧接触形半導体素子としての半導体チ
ップを並列接続する際に、各半導体チップに流れる電流
が不平衡になるのを排除することで、温度の異常上昇や
半導体チップの破損を回避することにある。 【解決手段】加圧接触形半導体素子としての半導体チッ
プの複数を内蔵した半導体パッケージ２をアノード導体
２１とカソード導体２２で両側から挟んで各半導体チッ
プを並列に接続する構成の半導体スタックで、アノード
導体２１からのアノード端子２３とカソード導体２２か
らのカソード端子２４の引き出しを逆方向にする。前記
と同じ構成の第１半導体スタックと第２半導体スタック
とを積み重ねてインバータの一相分を構成する際は、両
半導体スタックの間に絶縁体４０を挿入し、電源の正極
側と負極側を接続するアノード端子３５とカソード端子
３８とは同方向に引き出し、交流負荷を接続する交流端
子３９はこれらと逆方向に引き出す。これにより各半導
体チップに同じ値の導体インピーダンスが挿入され、各
半導体チップの通流電流が平衡する。
ップを並列接続する際に、各半導体チップに流れる電流
が不平衡になるのを排除することで、温度の異常上昇や
半導体チップの破損を回避することにある。 【解決手段】加圧接触形半導体素子としての半導体チッ
プの複数を内蔵した半導体パッケージ２をアノード導体
２１とカソード導体２２で両側から挟んで各半導体チッ
プを並列に接続する構成の半導体スタックで、アノード
導体２１からのアノード端子２３とカソード導体２２か
らのカソード端子２４の引き出しを逆方向にする。前記
と同じ構成の第１半導体スタックと第２半導体スタック
とを積み重ねてインバータの一相分を構成する際は、両
半導体スタックの間に絶縁体４０を挿入し、電源の正極
側と負極側を接続するアノード端子３５とカソード端子
３８とは同方向に引き出し、交流負荷を接続する交流端
子３９はこれらと逆方向に引き出す。これにより各半導
体チップに同じ値の導体インピーダンスが挿入され、各
半導体チップの通流電流が平衡する。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の半導体チ
ップを内蔵している加圧接触形半導体素子で電力変換装
置を構成する際のスタック構造に関する。
ップを内蔵している加圧接触形半導体素子で電力変換装
置を構成する際のスタック構造に関する。
【０００２】
【従来の技術】図５は複数の加圧接触形半導体素子を共
通のパッケージに内蔵した構成を示した構造図である。
図５の構造図では加圧接触形半導体素子としての第１半
導体チップ２Ａと、同じく加圧接触形半導体素子として
の第２半導体チップ２Ｂとを共通のパッケージ２Ｃに収
納した構成の半導体パッケージを示しているが、この半
導体パッケージを構成している各半導体チップ２Ａ，２
Ｂは、例えば絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）とフリーホイールダイオードとの逆並列接続でな
るものとする。この図５では、２つの半導体チップ２
Ａ，２Ｂを収納した場合を示しているが、更に多くの半
導体チップをパッケージ２Ｃに収納することもあるのは
勿論である。
通のパッケージに内蔵した構成を示した構造図である。
図５の構造図では加圧接触形半導体素子としての第１半
導体チップ２Ａと、同じく加圧接触形半導体素子として
の第２半導体チップ２Ｂとを共通のパッケージ２Ｃに収
納した構成の半導体パッケージを示しているが、この半
導体パッケージを構成している各半導体チップ２Ａ，２
Ｂは、例えば絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）とフリーホイールダイオードとの逆並列接続でな
るものとする。この図５では、２つの半導体チップ２
Ａ，２Ｂを収納した場合を示しているが、更に多くの半
導体チップをパッケージ２Ｃに収納することもあるのは
勿論である。
【０００３】図６は図５に図示の半導体パッケージを用
いて構成した電力変換装置の構造の一般的な例を示した
構造図であって、２つの半導体パッケージ２と、３つの
接触導体６とを交互に積み重ね、これらを上下から締め
つけるように加圧することで電力変換装置を構成してい
る。ここで各接触導体６のそれぞれには、電源や負荷を
接続するために端子７を設ける。ところで、インバータ
やチョッパなどの電力変換装置は、大容量化と制御性能
の向上のために、半導体スイッチ素子の動作周波数をよ
り一層高くし、且つその容量もますます増大させつつあ
る。そこで図６に図示のように、加圧接触形半導体素子
としての半導体チップ２Ａ，２Ｂは高速動作が可能なＩ
ＧＢＴなどで構成し、これらを内蔵した半導体パッケー
ジ２の両面に板状の接触導体６を接触させて加圧すれ
ば、両半導体チップ２Ａ，２Ｂは相互に並列接続となる
ので、大容量化と高速動作の要求とを満足できる電力変
換装置が得られることになる。更に、半導体パッケージ
２の両面に接触導体６を接触させているので、半導体チ
ップ２Ａ，２Ｂの動作中に発生する熱は、これら接触導
体６を介して除去することができるので、大きな冷却効
果が得られて電力変換装置の容量を更に向上できる。
いて構成した電力変換装置の構造の一般的な例を示した
構造図であって、２つの半導体パッケージ２と、３つの
接触導体６とを交互に積み重ね、これらを上下から締め
つけるように加圧することで電力変換装置を構成してい
る。ここで各接触導体６のそれぞれには、電源や負荷を
接続するために端子７を設ける。ところで、インバータ
やチョッパなどの電力変換装置は、大容量化と制御性能
の向上のために、半導体スイッチ素子の動作周波数をよ
り一層高くし、且つその容量もますます増大させつつあ
る。そこで図６に図示のように、加圧接触形半導体素子
としての半導体チップ２Ａ，２Ｂは高速動作が可能なＩ
ＧＢＴなどで構成し、これらを内蔵した半導体パッケー
ジ２の両面に板状の接触導体６を接触させて加圧すれ
ば、両半導体チップ２Ａ，２Ｂは相互に並列接続となる
ので、大容量化と高速動作の要求とを満足できる電力変
換装置が得られることになる。更に、半導体パッケージ
２の両面に接触導体６を接触させているので、半導体チ
ップ２Ａ，２Ｂの動作中に発生する熱は、これら接触導
体６を介して除去することができるので、大きな冷却効
果が得られて電力変換装置の容量を更に向上できる。
【０００４】図７は図５に図示の半導体パッケージを用
いてインバータの一相分を構成するときの従来例を示し
た構造図である。この図７において、上アーム側半導体
パッケージ３のアノード側にはアノード導体１１を接触
させ、これのカソード側には交流導体１２を接触させ
る。更にこの交流導体１２の反対面には下アーム側半導
体パッケージ４のアノード側を接触させ、下アーム側半
導体パッケージ４のカソード側にはカソード導体１３を
接触させる。このアノード導体１１とカソード導体１３
とを上下から加圧すれば、インバータの一相分が得られ
る。アノード導体１１にはＰなる符号を付したアノード
端子１４を、交流導体１２にはＡＣなる符号を付した交
流端子１５を、且つカソード導体１３にはＮなる符号を
付したカソード端子１６をそれぞれ設けるが、これら各
端子は一般に同じ方向に揃えて引き出される。
いてインバータの一相分を構成するときの従来例を示し
た構造図である。この図７において、上アーム側半導体
パッケージ３のアノード側にはアノード導体１１を接触
させ、これのカソード側には交流導体１２を接触させ
る。更にこの交流導体１２の反対面には下アーム側半導
体パッケージ４のアノード側を接触させ、下アーム側半
導体パッケージ４のカソード側にはカソード導体１３を
接触させる。このアノード導体１１とカソード導体１３
とを上下から加圧すれば、インバータの一相分が得られ
る。アノード導体１１にはＰなる符号を付したアノード
端子１４を、交流導体１２にはＡＣなる符号を付した交
流端子１５を、且つカソード導体１３にはＮなる符号を
付したカソード端子１６をそれぞれ設けるが、これら各
端子は一般に同じ方向に揃えて引き出される。
【０００５】
【発明が解決しようとする課題】図８は図７に図示の従
来例構造の等価回路を示した回路図であって、前述した
図５の構造図と同様に、上アーム側半導体パッケージ３
は加圧接触形半導体素子としての第１半導体チップ３Ａ
と第２半導体チップ３Ｂとを内蔵し、両半導体チップ３
Ａと３Ｂとはアノード導体１１と交流導体１２とで並列
接続されている。下アーム側半導体パッケージ４も加圧
接触形半導体素子としての第１半導体チップ４Ａと第２
半導体チップ４Ｂとを内蔵し、両半導体チップ４Ａと４
Ｂとは交流導体１２とカソード導体１３とにより並列接
続されている。更に上アーム側半導体パッケージ３と下
アーム側半導体パッケージ４とは直列になってインバー
タの一相分を形成し、この一相分が図示していない直流
電源に接続される。
来例構造の等価回路を示した回路図であって、前述した
図５の構造図と同様に、上アーム側半導体パッケージ３
は加圧接触形半導体素子としての第１半導体チップ３Ａ
と第２半導体チップ３Ｂとを内蔵し、両半導体チップ３
Ａと３Ｂとはアノード導体１１と交流導体１２とで並列
接続されている。下アーム側半導体パッケージ４も加圧
接触形半導体素子としての第１半導体チップ４Ａと第２
半導体チップ４Ｂとを内蔵し、両半導体チップ４Ａと４
Ｂとは交流導体１２とカソード導体１３とにより並列接
続されている。更に上アーム側半導体パッケージ３と下
アーム側半導体パッケージ４とは直列になってインバー
タの一相分を形成し、この一相分が図示していない直流
電源に接続される。
【０００６】上アーム側半導体パッケージ３がオン状態
にあるときに、当該上アーム側半導体パッケージ３に流
れる電流は、で示している経路，即ちＰ→第１半導体
チップ３Ａ→ＡＣと、で示している経路，即ちＰ→導
体インピーダンス５７→第２半導体チップ３Ｂ→導体イ
ンピーダンス５８→ＡＣとに分かれて流れる。このとき
アノード端子１４や交流端子１５から遠い位置にある第
２半導体チップ３Ｂを流れる電流の経路には、で示さ
れるように導体インピーダンス５７と５８が挿入され
る。ここで導体インピーダンス５７は第１半導体チップ
３Ａと第２半導体チップ３Ｂとの設置間隔に比例して現
れるアノード導体１１のインピーダンスであり、導体イ
ンピーダンス５８は同じく両半導体チップ３Ａと３Ｂと
の設置間隔に比例して現れる交流導体１２のインピーダ
ンスである。
にあるときに、当該上アーム側半導体パッケージ３に流
れる電流は、で示している経路，即ちＰ→第１半導体
チップ３Ａ→ＡＣと、で示している経路，即ちＰ→導
体インピーダンス５７→第２半導体チップ３Ｂ→導体イ
ンピーダンス５８→ＡＣとに分かれて流れる。このとき
アノード端子１４や交流端子１５から遠い位置にある第
２半導体チップ３Ｂを流れる電流の経路には、で示さ
れるように導体インピーダンス５７と５８が挿入され
る。ここで導体インピーダンス５７は第１半導体チップ
３Ａと第２半導体チップ３Ｂとの設置間隔に比例して現
れるアノード導体１１のインピーダンスであり、導体イ
ンピーダンス５８は同じく両半導体チップ３Ａと３Ｂと
の設置間隔に比例して現れる交流導体１２のインピーダ
ンスである。
【０００７】第２半導体チップ３Ｂに流れる電流の経路
にはこれら導体インピーダンス５７，５８が挿入される
ので、第２半導体チップ３Ｂの通流電流の値は第１半導
体チップ３Ａの通流電流よりも小さくなる。即ち並列に
接続されている第１半導体チップ３Ａと第２半導体チッ
プ３Ｂは、同じ容量であるにもかかわらず、流れる電流
に不平衡を生じる。下アーム側半導体パッケージ４がオ
ン状態のときは、下アーム側半導体パッケージ４に同様
の電流不平衡が発生する。
にはこれら導体インピーダンス５７，５８が挿入される
ので、第２半導体チップ３Ｂの通流電流の値は第１半導
体チップ３Ａの通流電流よりも小さくなる。即ち並列に
接続されている第１半導体チップ３Ａと第２半導体チッ
プ３Ｂは、同じ容量であるにもかかわらず、流れる電流
に不平衡を生じる。下アーム側半導体パッケージ４がオ
ン状態のときは、下アーム側半導体パッケージ４に同様
の電流不平衡が発生する。
【０００８】また、上下いずれかのアームの半導体パッ
ケージがターンオンする際は、これに対抗するアームの
半導体パッケージを構成している半導体チップのフリー
ホイールダイオードが逆回復することで、直流電源の正
極側Ｐと負極側Ｎとが短絡状態になるが、この短絡状態
のときの電流は、で示しているＰ→第１半導体チップ
３Ａ→第１半導体チップ４Ａ→Ｎの経路と、で示して
いるＰ→導体インピーダンス５７→第２半導体チップ３
Ｂ→第２半導体チップ４Ｂ→導体インピーダンス５９→
Ｎの経路とに分かれて流れる。このときもアノード端子
１４やカソード端子１６から遠い位置にある第２半導体
チップ３Ｂと第２半導体チップ４Ｂとに流れる電流は、
その通流経路に導体インピーダンス５７と５９が挿入さ
れるために減少し、電流の不平衡を生じる。
ケージがターンオンする際は、これに対抗するアームの
半導体パッケージを構成している半導体チップのフリー
ホイールダイオードが逆回復することで、直流電源の正
極側Ｐと負極側Ｎとが短絡状態になるが、この短絡状態
のときの電流は、で示しているＰ→第１半導体チップ
３Ａ→第１半導体チップ４Ａ→Ｎの経路と、で示して
いるＰ→導体インピーダンス５７→第２半導体チップ３
Ｂ→第２半導体チップ４Ｂ→導体インピーダンス５９→
Ｎの経路とに分かれて流れる。このときもアノード端子
１４やカソード端子１６から遠い位置にある第２半導体
チップ３Ｂと第２半導体チップ４Ｂとに流れる電流は、
その通流経路に導体インピーダンス５７と５９が挿入さ
れるために減少し、電流の不平衡を生じる。
【０００９】即ち、複数の加圧接触形半導体素子として
の半導体チップを内蔵してこれらを並列接続している半
導体パッケージで電力変換装置を構成すると、特定の半
導体チップの電流が他のチップよりも多くなる電流集中
現象が生じる。この電流集中現象により特定チップの温
度が異常に上昇したり、更に当該特定チップが破損した
りする不都合を生じる恐れがある。
の半導体チップを内蔵してこれらを並列接続している半
導体パッケージで電力変換装置を構成すると、特定の半
導体チップの電流が他のチップよりも多くなる電流集中
現象が生じる。この電流集中現象により特定チップの温
度が異常に上昇したり、更に当該特定チップが破損した
りする不都合を生じる恐れがある。
【００１０】そこでこの発明の目的は、複数の加圧接触
形半導体素子としての半導体チップを並列接続する際
に、各半導体チップに流れる電流が不平衡になるのを排
除することで、温度の異常上昇や半導体チップの破損を
回避することにある。
形半導体素子としての半導体チップを並列接続する際
に、各半導体チップに流れる電流が不平衡になるのを排
除することで、温度の異常上昇や半導体チップの破損を
回避することにある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めにこの発明の加圧接触形半導体素子のスタック構造
は、第１の発明では、板状のアノード導体と板状のカソ
ード導体との間に複数の加圧接触形半導体素子を相互に
並列接続となるように挿入し、これらアノード導体とカ
ソード導体との間に圧力を加えると共に、前記アノード
導体にはアノード端子を設け、前記カソード導体にはカ
ソード端子を設けるが、これらアノード端子とカソード
端子の引き出し方向を逆にすることで、各加圧接触形半
導体素子を流れる電流の経路に挿入される導体インピー
ダンスの値を等しくして、各素子を流れる電流の不平衡
を回避する。
めにこの発明の加圧接触形半導体素子のスタック構造
は、第１の発明では、板状のアノード導体と板状のカソ
ード導体との間に複数の加圧接触形半導体素子を相互に
並列接続となるように挿入し、これらアノード導体とカ
ソード導体との間に圧力を加えると共に、前記アノード
導体にはアノード端子を設け、前記カソード導体にはカ
ソード端子を設けるが、これらアノード端子とカソード
端子の引き出し方向を逆にすることで、各加圧接触形半
導体素子を流れる電流の経路に挿入される導体インピー
ダンスの値を等しくして、各素子を流れる電流の不平衡
を回避する。
【００１２】第２の発明では、板状のアノード導体と板
状のカソード導体との間に複数の加圧接触形半導体素子
を相互に並列接続となるように挿入した構成の第１半導
体スタックと、この第１半導体スタックと同じ構成の第
２半導体スタックとを積み重ねる際に、前記第１半導体
スタックのカソード導体と前記第２半導体スタックのア
ノード導体との間に絶縁体を挿入し、前記第１半導体ス
タックのアノード導体と第２半導体スタックのカソード
導体との間に圧力を加え、前記第１半導体スタックのア
ノード導体に設けるアノード端子と前記第２半導体スタ
ックのカソード導体に設けるカソード端子とは同じ方向
に引き出し、前記第１半導体スタックのカソード導体に
設ける第１交流端子と前記第２半導体スタックのアノー
ド導体に設ける第２交流端子とは同じ方向へ引き出して
両者を接続するが、これら両交流端子は前記アノード端
子及びカソード端子の引き出し方向とは逆方向への引き
出しとする。よって第１半導体スタックのみを流れる電
流と第２半導体スタックのみを流れる電流は、いずれも
各加圧接触形半導体素子を流れる電流の経路に挿入され
る導体インピーダンスの値が等しくなるので、各加圧接
触形半導体素子を流れる電流の不平衡を回避できる。更
に、第１半導体スタックと第２半導体スタックとの間に
絶縁体を挿入することで、これら第１半導体スタックと
第２半導体スタックとを短絡して流れる電流の経路に挿
入される導体インピーダンスの値も等しくなるので、各
素子を流れる電流の不平衡を回避できる。
状のカソード導体との間に複数の加圧接触形半導体素子
を相互に並列接続となるように挿入した構成の第１半導
体スタックと、この第１半導体スタックと同じ構成の第
２半導体スタックとを積み重ねる際に、前記第１半導体
スタックのカソード導体と前記第２半導体スタックのア
ノード導体との間に絶縁体を挿入し、前記第１半導体ス
タックのアノード導体と第２半導体スタックのカソード
導体との間に圧力を加え、前記第１半導体スタックのア
ノード導体に設けるアノード端子と前記第２半導体スタ
ックのカソード導体に設けるカソード端子とは同じ方向
に引き出し、前記第１半導体スタックのカソード導体に
設ける第１交流端子と前記第２半導体スタックのアノー
ド導体に設ける第２交流端子とは同じ方向へ引き出して
両者を接続するが、これら両交流端子は前記アノード端
子及びカソード端子の引き出し方向とは逆方向への引き
出しとする。よって第１半導体スタックのみを流れる電
流と第２半導体スタックのみを流れる電流は、いずれも
各加圧接触形半導体素子を流れる電流の経路に挿入され
る導体インピーダンスの値が等しくなるので、各加圧接
触形半導体素子を流れる電流の不平衡を回避できる。更
に、第１半導体スタックと第２半導体スタックとの間に
絶縁体を挿入することで、これら第１半導体スタックと
第２半導体スタックとを短絡して流れる電流の経路に挿
入される導体インピーダンスの値も等しくなるので、各
素子を流れる電流の不平衡を回避できる。
【００１３】
【発明の実施の形態】図１は本発明の第１実施例を表し
た構造図であって請求項１に対応する。この第１実施例
では、アノード導体２１とカソード導体２２とで半導体
パッケージ２を挟んで加圧により締めつけることによ
り、加圧接触形半導体素子としての第１半導体チップ２
Ａと第２半導体チップ２Ｂとが並列接続となる。ここで
アノード導体２１に設けているアノード端子２３の引き
出し方向と、カソード導体２２に設けているカソード端
子２４の引き出し方向とを逆にすることで、各半導体チ
ップ２Ａ，２Ｂを経てアノード端子２３とカソード端子
２４との間を流れる電流を均等にしている。
た構造図であって請求項１に対応する。この第１実施例
では、アノード導体２１とカソード導体２２とで半導体
パッケージ２を挟んで加圧により締めつけることによ
り、加圧接触形半導体素子としての第１半導体チップ２
Ａと第２半導体チップ２Ｂとが並列接続となる。ここで
アノード導体２１に設けているアノード端子２３の引き
出し方向と、カソード導体２２に設けているカソード端
子２４の引き出し方向とを逆にすることで、各半導体チ
ップ２Ａ，２Ｂを経てアノード端子２３とカソード端子
２４との間を流れる電流を均等にしている。
【００１４】図２は図１に図示の第１実施例を応用して
得られるチョッパ装置を表した回路図である。図２の応
用例回路において、直流電源２５の正極側にはアノード
端子２３を接続し、カソード端子２４にはリアクトル２
７を介して負荷２８を接続するが、半導体パッケージ２
を構成している第１半導体チップ２Ａと第２半導体チッ
プ２Ｂとの通流率を変えることで、負荷２８へ供給する
直流電力を制御することができる。
得られるチョッパ装置を表した回路図である。図２の応
用例回路において、直流電源２５の正極側にはアノード
端子２３を接続し、カソード端子２４にはリアクトル２
７を介して負荷２８を接続するが、半導体パッケージ２
を構成している第１半導体チップ２Ａと第２半導体チッ
プ２Ｂとの通流率を変えることで、負荷２８へ供給する
直流電力を制御することができる。
【００１５】アノード端子２３からカソード端子２４へ
流れる電流は、で示している第１半導体チップ２Ａ→
導体インピーダンス５２→リアクトル２７の経路と、
で示している導体インピーダンス５１→第２半導体チッ
プ２Ｂ→リアクトル２７の経路とに分かれて流れるが、
導体インピーダンス５１は両半導体チップ２Ａ，２Ｂの
間隔に比例したアノード導体２１のインピーダンスであ
り、導体インピーダンス５２も両半導体チップ２Ａ，２
Ｂの間隔に比例したカソード導体２２のインピーダンス
であって、両者は同じ値である。従って経路の電流と
経路の電流とは同じ値となり、電流の不平衡を回避す
ることができる。
流れる電流は、で示している第１半導体チップ２Ａ→
導体インピーダンス５２→リアクトル２７の経路と、
で示している導体インピーダンス５１→第２半導体チッ
プ２Ｂ→リアクトル２７の経路とに分かれて流れるが、
導体インピーダンス５１は両半導体チップ２Ａ，２Ｂの
間隔に比例したアノード導体２１のインピーダンスであ
り、導体インピーダンス５２も両半導体チップ２Ａ，２
Ｂの間隔に比例したカソード導体２２のインピーダンス
であって、両者は同じ値である。従って経路の電流と
経路の電流とは同じ値となり、電流の不平衡を回避す
ることができる。
【００１６】図３は本発明の第２実施例を表した構造図
であって、第１アノード導体３１と第１カソード導体３
２とで上アーム側半導体パッケージ３を挟み、加圧によ
り締めつけることにより第１半導体スタックを構成する
が、このとき上アーム側半導体パッケージ３を構成して
いる加圧接触形半導体素子としての第１半導体チップ３
Ａと第２半導体チップ３Ｂとは並列接続になる。ここで
第１アノード導体３１に設けているアノード端子３５の
引き出し方向と、第１カソード導体３２に設けている第
１交流端子３６の引き出し方向とを逆にすることで、各
半導体チップ３Ａ，３Ｂを経由して流れる電流を平衡さ
せるのは、前述した第１実施例の場合と同じである。
であって、第１アノード導体３１と第１カソード導体３
２とで上アーム側半導体パッケージ３を挟み、加圧によ
り締めつけることにより第１半導体スタックを構成する
が、このとき上アーム側半導体パッケージ３を構成して
いる加圧接触形半導体素子としての第１半導体チップ３
Ａと第２半導体チップ３Ｂとは並列接続になる。ここで
第１アノード導体３１に設けているアノード端子３５の
引き出し方向と、第１カソード導体３２に設けている第
１交流端子３６の引き出し方向とを逆にすることで、各
半導体チップ３Ａ，３Ｂを経由して流れる電流を平衡さ
せるのは、前述した第１実施例の場合と同じである。
【００１７】また第２半導体スタックは、第２アノード
導体３３と第２カソード導体３４との間に下アーム側半
導体パッケージ４を挟んで加圧により締めつけることに
より構成し、第２アノード導体３３に設けている第２交
流端子３７の引き出し方向と、第２カソード導体３４に
設けているカソード端子３８の引き出し方向とを逆にす
ることで、加圧接触形半導体素子としての各半導体チッ
プ４Ａ，４Ｂを経て流れる電流を平衡させるのも、前述
と同じである。
導体３３と第２カソード導体３４との間に下アーム側半
導体パッケージ４を挟んで加圧により締めつけることに
より構成し、第２アノード導体３３に設けている第２交
流端子３７の引き出し方向と、第２カソード導体３４に
設けているカソード端子３８の引き出し方向とを逆にす
ることで、加圧接触形半導体素子としての各半導体チッ
プ４Ａ，４Ｂを経て流れる電流を平衡させるのも、前述
と同じである。
【００１８】更に、これら第１半導体スタックと第２半
導体スタックとを積み重ねてインバータの一相分を形成
させる場合に、両スタックの間に絶縁体４０を挿入する
と共に、第１半導体スタックの第１交流端子３６と第２
半導体スタックの第２交流端子３７とを同方向に揃え、
両者を交流端子３９で共通に接続する。これにより、ア
ノード端子３５とカソード端子３８の引き出し方向は前
述した交流端子３９の引き出し方向とは逆になる。
導体スタックとを積み重ねてインバータの一相分を形成
させる場合に、両スタックの間に絶縁体４０を挿入する
と共に、第１半導体スタックの第１交流端子３６と第２
半導体スタックの第２交流端子３７とを同方向に揃え、
両者を交流端子３９で共通に接続する。これにより、ア
ノード端子３５とカソード端子３８の引き出し方向は前
述した交流端子３９の引き出し方向とは逆になる。
【００１９】図４は図３に図示の第２実施例の等価回路
を表した回路図である。図４の等価回路において、上ア
ーム側半導体パッケージ３がオン状態のときには、正極
側Ｐ→第１半導体チップ３Ａ→導体インピーダンス５４
→交流端子ＡＣへの経路で流れる電流と、正極側Ｐ→
導体インピーダンス５３→第２半導体チップ３Ｂ→交流
端子ＡＣへの経路で流れる電流とに分かれるが、導体
インピーダンス５３は両半導体チップ３Ａ，３Ｂの間隔
に比例した第１アノード導体３１のインピーダンスであ
り、導体インピーダンス５４も両半導体チップ３Ａ，３
Ｂの間隔に比例した第１カソード導体３２のインピーダ
ンスであって、両者は同じ値である。従って経路の電
流と経路の電流とは同じ値となり、電流の不平衡を回
避することができる。
を表した回路図である。図４の等価回路において、上ア
ーム側半導体パッケージ３がオン状態のときには、正極
側Ｐ→第１半導体チップ３Ａ→導体インピーダンス５４
→交流端子ＡＣへの経路で流れる電流と、正極側Ｐ→
導体インピーダンス５３→第２半導体チップ３Ｂ→交流
端子ＡＣへの経路で流れる電流とに分かれるが、導体
インピーダンス５３は両半導体チップ３Ａ，３Ｂの間隔
に比例した第１アノード導体３１のインピーダンスであ
り、導体インピーダンス５４も両半導体チップ３Ａ，３
Ｂの間隔に比例した第１カソード導体３２のインピーダ
ンスであって、両者は同じ値である。従って経路の電
流と経路の電流とは同じ値となり、電流の不平衡を回
避することができる。
【００２０】下アーム側半導体パッケージ４がオン状態
のときに、交流端子ＡＣ→導体インピーダンス５５→第
１半導体チップ４Ａ→負極側Ｎへの経路で流れる電流
と、交流端子ＡＣ→第２半導体チップ４Ｂ→導体インピ
ーダンス５６→負極側Ｎへの経路で流れる電流も、前
述したのと同じ理由で等しくなる。更に、第１半導体ス
タックと第２半導体スタックとの間には絶縁体４０が挿
入されているので、正極側Ｐと負極側Ｎとを短絡して流
れる電流は必ず交流端子ＡＣを通過しなければならない
ので、上アーム側半導体パッケージ３の内部で分流する
電流も、下アーム側半導体パッケージ４の内部で分流す
る電流も同じ値となる。
のときに、交流端子ＡＣ→導体インピーダンス５５→第
１半導体チップ４Ａ→負極側Ｎへの経路で流れる電流
と、交流端子ＡＣ→第２半導体チップ４Ｂ→導体インピ
ーダンス５６→負極側Ｎへの経路で流れる電流も、前
述したのと同じ理由で等しくなる。更に、第１半導体ス
タックと第２半導体スタックとの間には絶縁体４０が挿
入されているので、正極側Ｐと負極側Ｎとを短絡して流
れる電流は必ず交流端子ＡＣを通過しなければならない
ので、上アーム側半導体パッケージ３の内部で分流する
電流も、下アーム側半導体パッケージ４の内部で分流す
る電流も同じ値となる。
【００２１】
【発明の効果】第１の発明によれば、加圧接触形半導体
素子としの半導体チップの複数を内蔵している半導体パ
ッケージの両面を導体で挟んで加圧する構成の半導体ス
タックでは、各半導体チップは相互に並列接続となる
が、半導体スタックの一方の面の導体から引き出す端子
の方向と、他方の面の導体から引き出す端子の方向とを
逆にすることで、各半導体チップの回路にはそれぞれ同
じ値の導体インピーダンスが挿入されるので、各半導体
チップの通流電流は平衡し、特定半導体チップの温度が
上昇したり破損したりする不具合を回避できる効果が得
られる。
素子としの半導体チップの複数を内蔵している半導体パ
ッケージの両面を導体で挟んで加圧する構成の半導体ス
タックでは、各半導体チップは相互に並列接続となる
が、半導体スタックの一方の面の導体から引き出す端子
の方向と、他方の面の導体から引き出す端子の方向とを
逆にすることで、各半導体チップの回路にはそれぞれ同
じ値の導体インピーダンスが挿入されるので、各半導体
チップの通流電流は平衡し、特定半導体チップの温度が
上昇したり破損したりする不具合を回避できる効果が得
られる。
【００２２】第２の発明によれば、２つの半導体スタッ
クを重ね合わせてインバータの一相分を形成させるにあ
たって、両半導体スタックの間に絶縁体を挿入し、且つ
正極側と負極側との端子の引き出し方向は同方向にする
と共に、交流端子の引き出し方向はこれらと逆の方向に
することで、一方の半導体スタックのみがオン状態のと
きも、ターンオン時に両半導体スタックで電源が短絡状
態になるときも、各半導体チップの回路にはそれぞれ同
じ値の導体インピーダンスが挿入されるので、各半導体
チップの通流電流は平衡し、特定半導体チップの温度が
上昇したり破損したりする不具合を回避できる効果が得
られる。
クを重ね合わせてインバータの一相分を形成させるにあ
たって、両半導体スタックの間に絶縁体を挿入し、且つ
正極側と負極側との端子の引き出し方向は同方向にする
と共に、交流端子の引き出し方向はこれらと逆の方向に
することで、一方の半導体スタックのみがオン状態のと
きも、ターンオン時に両半導体スタックで電源が短絡状
態になるときも、各半導体チップの回路にはそれぞれ同
じ値の導体インピーダンスが挿入されるので、各半導体
チップの通流電流は平衡し、特定半導体チップの温度が
上昇したり破損したりする不具合を回避できる効果が得
られる。
【図１】本発明の第１実施例を表した構造図
【図２】図１に図示の第１実施例を応用して得られるチ
ョッパ装置を表した回路図
ョッパ装置を表した回路図
【図３】本発明の第２実施例を表した構造図
【図４】図３に図示の第２実施例の等価回路を表した回
路図
路図
【図５】複数の加圧接触形半導体素子を共通のパッケー
ジに内蔵した構成を示した構造図
ジに内蔵した構成を示した構造図
【図６】図５に図示の半導体パッケージを用いて構成し
た電力変換装置の構造の一般的な例を示した構造図
た電力変換装置の構造の一般的な例を示した構造図
【図７】図５に図示の半導体パッケージを用いてインバ
ータの一相分を構成するときの従来例を示した構造図
ータの一相分を構成するときの従来例を示した構造図
【図８】図７に図示の従来例構造の等価回路を示した回
路図
路図
２ 半導体パッケージ ２Ａ，３Ａ，４Ａ 第１半導体チップ ２Ｂ，３Ｂ，４Ｂ 第２半導体チップ ３ 上アーム側半導体パッケージ ４ 下アーム側半導体パッケージ ６ 接触導体 ７ 端子 １１，２１ アノード導体 １２ 交流導体 １３，２２ カソード導体 １４，２３，３５ アノード端子 １５，３９ 交流端子 １６，２４，３８ カソード端子 ３１ 第１アノード導体 ３２ 第１カソード導体 ３３ 第２アノード導体 ３４ 第２カソード導体 ３６ 第１交流端子 ３７ 第２交流端子 ４０ 絶縁体 ５１〜５９ 導体インピーダンス
Claims (2)
- 【請求項１】板状のアノード導体と板状のカソード導体
との間に複数の加圧接触形半導体素子を相互に並列接続
となるように挿入し、前記アノード導体の一端から引き
出されるアノード端子と、前記カソード導体からこのア
ノード端子の引き出し方向とは逆の方向へ引き出される
カソード端子とを備え、前記アノード導体とカソード導
体との間に圧力を加えることを特徴とする加圧接触形半
導体素子のスタック構造。 - 【請求項２】板状のアノード導体と板状のカソード導体
との間に複数の加圧接触形半導体素子を相互に並列接続
となるように挿入した構成の第１半導体スタックと、こ
の第１半導体スタックと同じ構成の第２半導体スタック
と、これら第１半導体スタックと第２半導体スタックと
を積み重ねる際に前記第１半導体スタックのカソード導
体と前記第２半導体スタックのアノード導体との間に挿
入する絶縁体と、前記第１半導体スタックのアノード導
体の一端から引き出されるアノード端子と、前記第２半
導体スタックのカソード導体から前記アノード端子の引
き出し方向と同じ方向へ引き出されるカソード端子と、
前記第１半導体スタックのカソード導体から前記アノー
ド端子の引き出し方向とは逆の方向へ引き出される第１
交流端子と、前記第２半導体スタックのアノード導体か
ら前記第１交流端子の引き出し方向と同じ方向へ引き出
される第２交流端子とを備え、これら両交流端子同士を
接続し、前記第１半導体スタックのアノード導体と第２
半導体スタックのカソード導体との間に圧力を加えるこ
とを特徴とする加圧接触形半導体素子のスタック構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342029A JPH09186290A (ja) | 1995-12-28 | 1995-12-28 | 加圧接触形半導体素子のスタック構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342029A JPH09186290A (ja) | 1995-12-28 | 1995-12-28 | 加圧接触形半導体素子のスタック構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186290A true JPH09186290A (ja) | 1997-07-15 |
Family
ID=18350631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7342029A Pending JPH09186290A (ja) | 1995-12-28 | 1995-12-28 | 加圧接触形半導体素子のスタック構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186290A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303018A (ja) * | 2004-04-13 | 2005-10-27 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| US6963394B2 (en) | 2002-11-29 | 2005-11-08 | Nidek Co., Ltd. | Inspecting device for semiconductor wafer |
| CN110379740A (zh) * | 2019-07-19 | 2019-10-25 | 常州博瑞电力自动化设备有限公司 | 一种用于大功率半导体器件模块的压装装置及方法 |
-
1995
- 1995-12-28 JP JP7342029A patent/JPH09186290A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963394B2 (en) | 2002-11-29 | 2005-11-08 | Nidek Co., Ltd. | Inspecting device for semiconductor wafer |
| JP2005303018A (ja) * | 2004-04-13 | 2005-10-27 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| CN110379740A (zh) * | 2019-07-19 | 2019-10-25 | 常州博瑞电力自动化设备有限公司 | 一种用于大功率半导体器件模块的压装装置及方法 |
| CN110379740B (zh) * | 2019-07-19 | 2022-02-15 | 常州博瑞电力自动化设备有限公司 | 一种用于大功率半导体器件模块的压装装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10153708B2 (en) | Three-level power converter | |
| US4492975A (en) | Gate turn-off thyristor stack | |
| JP2001286158A (ja) | 半導体装置及び電力変換装置 | |
| JPH11155286A (ja) | 電力変換装置 | |
| JP4220731B2 (ja) | 電力用半導体装置 | |
| JP5851267B2 (ja) | インバータ及び車両制御装置 | |
| JP3677519B2 (ja) | 電力用半導体モジュール | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| CN109768694A (zh) | 一种具有熔断器的功率模块 | |
| JPH0671063B2 (ja) | 大電力半導体装置 | |
| JPH01194344A (ja) | パワートランジスタの並列接続方法 | |
| JPH09186290A (ja) | 加圧接触形半導体素子のスタック構造 | |
| CN109560067A (zh) | 一种分边连接功率电极组合及功率模块 | |
| JPWO2019043886A1 (ja) | 電力変換装置 | |
| CN118712189A (zh) | 一种能够承载超大电流的igbt模块 | |
| JPH1093085A (ja) | 半導体デバイスのパッケージ及びそれを用いた電力変換装置 | |
| JP3646044B2 (ja) | 電力変換装置 | |
| CN109560066A (zh) | 一种具有过桥导电层的功率模块 | |
| JP4697025B2 (ja) | 電力用半導体モジュール | |
| JPH09135155A (ja) | 半導体装置 | |
| JP7827400B2 (ja) | 電力変換装置 | |
| JPH0583954A (ja) | 半導体スイツチ及びコンデンサの並列接続方法、並びにスイツチ回路及びインバータ装置 | |
| JP3777755B2 (ja) | インバータ装置 | |
| JP4287134B2 (ja) | モジュールハウジング及び電力半導体モジュール |