JPH09186536A

JPH09186536A - 電力増幅回路

Info

Publication number: JPH09186536A
Application number: JP34274395A
Authority: JP
Inventors: Osahisa Furuya; 長久古谷; Hiroki Tsuchiya; 寛城土屋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-12-28
Filing date: 1995-12-28
Publication date: 1997-07-15

Abstract

(57)【要約】【課題】整合回路を意識せずに高効率の電力増幅回路
を設計でき、設計の容易化および開発コストの低減に寄
与する技術を提供する。【解決手段】増幅素子の出力電極と出力側整合回路の
入力端との間に第１の直列共振回路を接続すると共に、
前記出力側整合回路の入力端とグランドとの間に第２の
直列共振回路を接続し、かつ、前記第１および第２の直
列共振回路の共振周波数を、前記増幅素子の出力電極に
現れる高周波信号の第２高調波に一致させる。第２高調
波に対する増幅素子の出力電極のインピーダンス（短
絡）を、第２の直列共振回路の共振作用によってのみ得
ることができる。出力側整合回路のインピーダンスの影
響をまったく受けないから、設計を簡素化して開発コス
トを低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力増幅回路に関
し、特に、高周波信号を高効率で増幅する電力増幅回路
に関する。一般に、バッテリを電源とする携帯電話機な
どの小型通信機器にあっては、機器全体の電力消費の７
０％〜８０％を電力増幅回路で占めており、バッテリ寿
命の観点から、より電力消費の少ない（言い換えれば高
効率の）電力増幅回路が求められている。

【０００２】

【従来の技術】電力増幅の効率を極限（理論上は１００
％）まで高める回路技術として、Ｆ級増幅が知られてい
る（例えば、米国特許第４７１７８８４号参照）。“理
想的”なＦ級動作は、増幅素子の出力電極に接続される
負荷を基本波に対して整合させる一方、すべての偶数次
高調波に対して短絡させ、かつすべての奇数次高調波に
対して開放させることによって得られるが、高調波の次
数は無限に存在するため、実際には、要求効率を勘案し
て、基本波と第２高調波又は基本波と第２、第３高調波
程度の合理的な回路設計が行われる。

【０００３】図７は従来のＦ級電力増幅回路の構成図で
あり、基本波と第２、第３高調波を対象とするものであ
る。すなわち、基本波に対して整合、第２高調波に対し
て短絡、第３高調波に対して開放させるというものであ
る。この図において、１は高周波信号を発生する信号発
生源、２は増幅素子である。増幅素子２は、特に限定し
ないが、この例ではＧａＡｓＦＥＴを用いており、高周
波信号を印加するゲート電極を符号Ｇで、外部制御可能
な一定の直流バイアス電圧Ｖｂ（以下、単にバイアス電
圧と言う）を印加するドレイン電極を符号Ｄで、また、
グランド電位を印加するソース電極を符号Ｓで表すとと
もに、Ｄ−Ｓ間の寄生容量を符号２ａで、さらに、Ｄの
主としてボンディングワイヤによる接続インダクタンス
を符号２ｂで模式的に表している。

【０００４】出力電極としてのドレイン電極Ｄは、接続
インダクタンス２ｂおよび高周波阻止用のチョークコイ
ル３を通してバイアス回路（図示略）に接続されるとと
もに、さらに、外部インダクタンス４と整合回路５を通
して負荷６に接続されている。なお、整合回路５は、基
本波を最大電力で負荷６に供給するためのものであり、
ストリップ線路５ａ、コンデンサ５ｂ、５ｃおよびコイ
ル５ｄによって構成されている。

【０００５】外部インダクタンス４とストリップ線路５
ａの間のノードＮ₁ には、終端開放のストリップ線路７
の一端が接続されており、このストリップ線路７は、第
３高調波の波長の１／４の長さに設定されている。この
ような構成において、ストリップ線路７は、第３高調波
に対して終端開放の１／４波長スタブとして機能するか
ら、その一端側のノードＮ₁ のインピーダンスは第３高
調波に対して零となる。

【０００６】今、ノードＮ₁ のインピーダンスが零にな
ると、増幅素子２のＤ−Ｓ間に、接続インダクタンス２
ｂおよび外部インダクタンス４をＬ、寄生容量２ａをＣ
とするＬＣ並列回路（図８（ａ）参照）が形成される
が、このＬＣ並列回路の共振周波数を第３高調波に一致
させておけば、第３高調波に対して増幅素子２のドレイ
ン電極ＤのインピーダンスＺを理論上、無限大（∞）に
することができ、Ｆ級動作に必要な条件の一つ（第３高
調波に対して開放）を得ることができる。

【０００７】一方、第３高調波以外のときは、ノードＮ
₁ のインピーダンスが零を越える値となり、上述のＬＣ
並列回路は形成されないが、ノードＮ₁ に、ストリップ
線路７の容量分（模式的に符号７ａで示す）がつくた
め、増幅素子２のＤ−Ｓ間に、接続インダクタンス２ｂ
および外部インダクタンス４をＬ、ストリップ線路７の
容量分７ａをＣとするＬＣ直列回路（図８（ｂ）参照）
が形成される。

【０００８】したがって、このＬＣ直列回路の共振周波
数を第２高調波に一致させておけば、第２高調波に対し
て増幅素子２のドレイン電極ＤのインピーダンスＺを理
論上、零にすることができ、Ｆ級動作に必要な条件の他
の一つ（第２高調波に対して短絡）を得ることができ
る。

【０００９】

【発明が解決しようとする課題】しかしながら、かかる
従来の電力増幅回路にあっては、第３高調波に対してイ
ンピーダンスを零にするノード（ノードＮ₁ ）が整合回
路の直前に位置しているため、整合回路の構成条件によ
っては、上記ノードのインピーダンスを零にできないこ
とがあり、これを回避するために、整合回路を含めたト
ータル的な設計を行わなければならないから、設計が面
倒になるうえ、開発コストがかさむという問題点があっ
た。

【００１０】そこで、本発明は、整合回路を意識せずに
高効率の電力増幅回路を設計でき、設計の容易化および
開発コストの低減に寄与する技術の提供を目的とする。

【００１１】

【課題を解決するための手段】

（構成）請求項１記載の発明は、増幅素子の出力電極と
出力側整合回路の入力端との間に第１の直列共振回路を
接続すると共に、前記出力側整合回路の入力端とグラン
ドとの間に第２の直列共振回路を接続し、かつ、前記第
１および第２の直列共振回路の共振周波数を、前記増幅
素子の出力電極に現れる高周波信号の第２高調波に一致
させたことを特徴とする。

【００１２】請求項２記載の発明は、請求項１記載の発
明において、前記第１の直列共振回路中の、前記増幅素
子の出力電極に直流的につながる任意位置に、所定のバ
イアス供給回路を接続し、該所定のバイアス供給回路
は、前記増幅素子の出力電極に現れる高周波信号の第２
高調波の１／４波長に相当する長さを持つ終端短絡スタ
ブを有し、該スタブによって前記任意位置のインピーダ
ンスを操作することを特徴とする。

【００１３】請求項３記載の発明は、請求項１記載の発
明において、前記第１の直列共振回路中のインダクタン
ス成分を二つに分割し、その分割位置に、所定のバイア
ス供給回路を接続し、該所定のバイアス供給回路は、前
記増幅素子の出力電極に現れる高周波信号の第３高調波
の１／２波長に相当する長さを持つ終端短絡スタブと、
前記増幅素子の出力電極に現れる高周波信号の第２高調
波の周波数を共振周波数とする並列共振回路とを有し、
該スタブおよび並列共振回路によって前記分割位置のイ
ンピーダンスを操作することを特徴とする。（作用）請求項１又は請求項２記載の発明では、第２の
直列共振回路の共振作用によって、出力側整合回路の入
力端におけるインピーダンスを最小にし、さらに、この
入力端のインピーダンスと第１の直列共振回路の共振作
用とによって、増幅素子の出力電極のインピーダンスを
最小にすることができ、Ｆ級動作に必要な条件を整える
ことができるうえ、第２高調波に対する出力電極のイン
ピーダンス（短絡）を、第２の直列共振回路の共振作用
によってのみ得ることができる。したがって、出力側整
合回路のインピーダンスの影響をまったく受けないよう
にでき、設計を簡素化して開発コストを低減できるとい
う格別有利な効果が得られる。

【００１４】請求項３記載の発明では、請求項１又は請
求項２記載の発明の作用に加えて、第３高調波にも対応
するので、より一層の高効率化を達成できる。

【００１５】

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。＜第１実施例＞図１は本発明に係る電力増幅回路の第１
実施例を示す図であり、基本波と第２高調波を対象とす
るものである。すなわち、基本波に対して整合、第２高
調波に対して短絡させるというものである。

【００１６】図１において、図示を略した信号発生源か
らの高周波信号は、直流阻止コンデンサ１０および入力
整合回路１１を通して増幅素子１２のゲート電極Ｇに印
加されている。ゲート電極Ｇには、さらに、ゲートバイ
アス供給回路１３を通して所定のゲートバイアス電圧Ｖ
ｇが印加されており、このゲートバイアス回路１３は、
バイアス供給線路１３ａと、基本波の１／４波長の長さ
に設定されたストリップ線路１３ｂと、ストリップ線路
１３ｂのバイアス電圧供給端側を高周波的に接地するコ
ンデンサ１３ｃとを有している。

【００１７】基本波に対しては、ストリップ線路１３ｂ
が終端短絡の１／４波長スタブとして機能するため、ゲ
ート電極Ｄのインピーダンスが最大（すなわちゲート電
圧が最大）となるが、基本波以外に対しては、ゲート電
極Ｄのインピーダンスが低下し、それだけゲート電圧も
低下するから、増幅素子１２の入力側において、ある程
度の高調波阻止機能を実現できる。

【００１８】増幅素子１２は、従来例と同様のＧａＡｓ
ＦＥＴであるが、他の増幅素子、例えば、通常のＦＥＴ
やバイポーラトランジスタであってもよい。従来例と同
様に、増幅素子１２のドレイン電極Ｄの接続インダクタ
ンス（主としてボンディングワイヤによるもの）は符号
１２ａで、さらに、Ｄ−Ｓ間の寄生容量は符号１２ｂで
それぞれ模式的に表している。

【００１９】出力電極としてのドレイン電極Ｄは、接続
インダクタンス１２ａ、第１のストリップ線路１３、第
１のコンデンサ１４を介して出力側整合回路１５に接続
されており、第１のコンデンサ１４と出力側整合回路１
５との間のノードＮ₂ は、第２のストリップ線路１６お
よび第２のコンデンサ１７を介してグランドに接続され
ている。

【００２０】ここで、ドレイン電極ＤとノードＮ₂ との
間の、接続インダクタンス１２ａ、第１のストリップ線
路１３および第１のコンデンサ１４は、第２高調波の周
波数に共振した第１の直列共振回路１８を形成し、さら
に、ノードＮ₂ とグランドとの間の、第２のストリップ
線路１６と第２のコンデンサは、同じく、第２高調波の
周波数に共振した第２の直列共振回路１９を形成する。

【００２１】第１のストリップ線路１３の任意の位置
（便宜的にノードＮ₃ で表す）には、ドレインバイアス
供給回路２０が接続されており、ドレインバイアス供給
回路２０は、バイアス供給線路２０ａと、第２高調波の
１／４波長の長さに設定された第３のストリップ線路２
０ｂと、この第３のストリップ線路２０ｂのバイアス電
圧供給側を高周波的に接地する第３のコンデンサ２０ｃ
とを有している。

【００２２】このような構成において、増幅素子１２に
よって増幅された高周波信号に第２高調波が含まれてい
る場合、第２の直列共振回路１９の共振周波数がその第
２高調波の周波数に一致しているため、ノードＮ₂ のイ
ンピーダンスは最小（抵抗分を無視すれば零）になる。
このノードＮ₂ は、第１の直列共振回路１８の一端でも
あるため、第１の直列共振回路１８の共振作用により、
増幅素子１２のドレイン電極Ｄのインピーダンスも最小
（抵抗分を無視すれば零）となり、結局、Ｆ級動作に必
要な条件（第２高調波に対して短絡）を得ることができ
る。

【００２３】次に、第２高調波に対するドレインバイア
ス回路２０の働きを見ると、第３のストリップ線路２０
ｂの長さが第２高調波の１／４波長に設定されているた
め、しかも、その一端が第３のコンデンサ２０ｃによっ
て高周波的に接地されているため、第３のストリップ線
路２０ｂは、第２高調波に対して終端短絡の１／４波長
スタブとして機能することになる。したがって、この場
合のノードＮ₃ のインピーダンスは最大になるから、ド
レインバイアス回路２０を切離したのと同等の作用が得
られる。

【００２４】このように、本実施例では、第２高調波に
対してドレインバイアス供給回路２０を切離すととも
に、第２の直列共振回路１９の共振作用によってノード
Ｎ₂ のインピーダンスを最小にし、さらに、このノード
Ｎ₂ のインピーダンスと第１の直列共振回路１８の共振
作用とによってドレイン電極Ｄのインピーダンスを最小
にすることができ、Ｆ級動作に必要な条件を整えること
ができるうえ、第２高調波に対するノードＮ₂ のインピ
ーダンス（短絡）を、第２の直列共振回路１９の共振作
用によってのみ得ることができる。したがって、出力側
整合回路１５のインピーダンスの影響をまったく受けな
いようにできるから、例えば、この出力側整合回路１５
を別個に設計したり既存の整合回路を組み合わたりして
も構わないし、あるいは、整合効果だけを考慮して最適
設計しても構わない。この結果、出力側整合回路１５を
含めたトータル設計を必要としなくなるため、設計を簡
素化して開発コストを低減できるという格別有利な効果
が得られる。

【００２５】なお、本実施例では、ドレインバイアス供
給回路２０を第１のストリップ線路１３の任意の位置
（ノードＮ₃ ）に接続しているが、これに限らない。第
１の直列共振回路１８の任意の位置であればよい。但
し、ドレイン電極Ｄに直流のバイアス電圧Ｖｂを供給す
るには、その供給経路中にコンデンサが含まれてはなら
ないから、任意の位置の選択範囲は、ドレイン電極Ｄか
ら第１のコンデンサ１４（の左電極）までになる。

【００２６】図１における各部主要要素の望ましい値
は、以下の各基本式で求めることができる。Ｄ_20b ＝λ₂ ／４ ………（１）Ｌ₁₃ ＝〔｛１／（１６π² ・ｆ₁ ²・Ｃ₁₄）｝−Ｌ_12a 〕ｖ／Ｚ₁₃ ………（２）Ｌ₁₆＝ｖ／（１６π² ・ｆ₁ ²・Ｚ₁₆・Ｃ₁₇） ………（３）但し、Ｃ₁₄は第１のコンデンサの容量、Ｃ₁₇は第２のコ
ンデンサの容量、Ｄ_20b は第３のストリップ線路の長
さ、ｆ₁ は基本波の周波数、Ｌ_12a はボンディングワイ
ヤ等によるインダクタンス、Ｌ₁₃は第１のストリップ線
路のインダクタンス、Ｌ₁₆は第２のストリップ線路のイ
ンダクタンス、ｖは（光速／√ε_r ）、Ｚ₁₃は第１のス
トリップ線路の特性インピーダンス、Ｚ₁₆は第２のスト
リップ線路の特性インピーダンス、λ₁ は基本波の波
長、λ₂ は第２高調波の波長、である。＜第２実施例＞図２は本発明に係る電力増幅回路の第２
実施例を示す図であり、第１実施例の変形例である。な
お、第１実施例と共通の構成要素には、同一の符号を付
すとともにその説明を省略する。

【００２７】図２において、図１との相違は、ドレイン
バイアス供給回路２０′の第３のコンデンサ２０ｃと並
列に、抵抗要素２０ｄおよび第４のコンデンサ２０ｅか
らなる回路を接続した点にある。これによれば、低周波
数域において、抵抗要素２０ｄの抵抗分が見えてくるか
ら、特に、第３のストリップ線路２０ｂのインダクタン
ス分を大きくできない場合、抵抗要素２０ｄの抵抗分に
よって、第３のストリップ線路２０ｂのインダクタンス
分不足に伴うインピーダンス低下を補うことができ、低
周波数域における発振等の不安定要因を排除できるとい
う有利な効果が得られる。＜第３実施例＞図３は本発明に係る電力増幅回路の第３
実施例を示す図であり、基本波と第２、第３高調波を対
象とするものである。すなわち、基本波に対して整合、
第２高調波に対して短絡、第３高調波に対して開放させ
るというものである。なお、本実施例においても、第１
実施例と共通の構成要素には、同一の符号を付すととも
にその説明を省略する。

【００２８】図３において、図１との相違は、図１の第
１のストリップ線路１３を二つに分けて、第１Ａのスト
リップ線路１３ａおよび第１Ｂのストリップ線路１３ｂ
としている点（したがって、第１Ａのストリップ線路１
３、第１Ｂのストリップ線路１３ｂおよび第１のコンデ
ンサ１４は、図１の第１の直列共振回路１８に相当す
る）、さらに、第１Ａのストリップ線路１３と第１Ｂの
ストリップ線路１３ｂとの間のノードＮ₄ に接続するド
レインバイアス供給回路３０を、バイアス供給線路３０
ａと、第３のストリップ線路３０ｂと、第３のコンデン
サ３０ｃと、第４のストリップ線路３０ｄと、第４のコ
ンデンサ３０ｅと、により構成した点にある。

【００２９】ここに、第３のストリップ線路３０ｂの一
端はノードＮ₄ に接続され、他端はバイアス供給線３０
ａに接続されているとともに、第３のコンデンサ３０ｃ
を介してグランドにも接続されている。また、第４のス
トリップ線路３０ｄの一端はノードＮ₄ に接続され、他
端は第４のコンデンサ３０ｅを介してグランドに接続さ
れている。すなわち、第３のストリップ線路３０ｂおよ
び第３のコンデンサ３０ｃと、第４のストリップ線路３
０ｄおよび第４のコンデンサ３０ｅとは、ノードＮ₄ と
グランドとの間に並列に接続されている。

【００３０】この並列回路３１（第３のストリップ線路
３０ｂおよび第３のコンデンサ３０ｃと、第４のストリ
ップ線路３０ｄおよび第４のコンデンサ３０ｅとからな
る並列回路）は、ノードＮ₄ のインピーダンスを、第２
高調波に対して最大、第３高調波に対して最小となるよ
うに制御するための手段である。同手段の一の条件（ノ
ードＮ₄ のインピーダンスを第３高調波に対して最小に
する）を実現するため、この並列回路３１の第３のスト
リップ線路３０ｂの長さ（便宜的にＤ_30b ）は、第３高
調波の１／２波長に設定してある。第３のストリップ線
路３０ｂの一端が第３のコンデンサ３０ｃによって高周
波的に接地されているから、Ｄ_30b を第３高調波の１／
２波長に設定しておけば、第３のストリップ線路３０ｂ
の他端（すなわちノードＮ₄ ）のインピーダンスが一端
側のインピーダンス（高周波的に接地されているので最
小）と略等しくなり、「第３高調波に対して最小」とい
う一の条件を満たすことができ、第３高調波をカットで
きる。

【００３１】また、同手段の他の一の条件（ノードＮ₄
のインピーダンスを第２高調波に対して最大にする）を
実現するため、この並列回路３１は、第２高調波の周波
数に対して並列共振回路を構成するように回路定数を設
定してある。例えば、第３のストリップ線路３０ｂの長
さＤ_30b と、第４のストリップ線路３０ｄの長さ（便宜
的にＤ_30d ）との加算値（Ｄ_30b ＋Ｄ_30d ）を、第２高
調波の１／４波長に相当させることによって、第２高調
波の周波数に対する並列共振回路を構成できる。並列回
路３１が共振（並列共振）状態にあるとき、ノードＮ₄
のインピーダンスは最大（抵抗分を無視すれば無限大）
となるから、「第２高調波に対して最大」という他の一
の条件を満たすことができる。なお、この条件を満たし
たときの回路構成は、前述の第１実施例と等価になる。

【００３２】したがって、本実施例によれば、基本波と
第２高調波に加えて第３高調波も対象とした高効率のＦ
級増幅を実現できるうえ、前述の第１実施例と同様に、
出力側整合回路１５を含めたトータル設計を必要とせ
ず、設計を簡素化して開発コストを低減できるという格
別有利な効果が得られる。因みに、図３における各部主
要要素の望ましい値は、以下の各基本式で求めることが
できる。

【００３３】Ｌ₁₆＝１／（１６π² ・ｆ₁ ²・Ｚ₁₆・Ｃ₁₇） ………（４）Ｄ_30b ＝λ₃ ／２ ………（５）Ｌ_30d ＝１．７３２ｖ／４π・ｆ₁ ………（６）Ｌ_13ab＝（α＋Ｌ_P ）ｖ／Ｚ₁₃ ………（７） α＝１／４π² ・ｆ₂ ²・Ｃ₁₄＝１／１６π² ・ｆ₁ ²・Ｃ₁₄ ………（８）Ｌ_13a ＝（β−Ｌ_P ）ｖ／Ｚ₁₃ ………（９） β＝１／（３６π² ・ｆ₁ ²・Ｃ_P ） ………（１０）Ｌ_13b ＝Ｌ_13ab−Ｌ_13a ………（１１）但し、Ｃ₁₄は第１のコンデンサ１４の容量、Ｃ₁₇は第２
のコンデンサ１７の容量、Ｃ_P は寄生容量１２ｂの容
量、Ｄ_30b は第３のストリップ線路の長さ、ｆ₁ は基本
波の周波数、ｆ₂ は第２高調波の周波数、ｆ₃ は第３高
調波の周波数、Ｌ₁₆は第２のストリップ線路のインダク
タンス、Ｌ_30d は第４のストリップ線路のインダクタン
ス、Ｌ_13a は第１Ａのストリップ線路のインダクタン
ス、Ｌ_13abは第１Ａおよび第１Ｂのストリップ線路の合
計インダクタンス、Ｌ_P はボンディングワイヤ等による
インダクタンス、ｖは（光速／√ε_r ）、Ｚ₁₃は第１の
ストリップ線路の特性インピーダンス、Ｚ₁₆は第２のス
トリップ線路の特性インピーダンス、λ₁ は基本波の波
長、λ₃ は第３高調波の波長、である。＜第４実施例＞図４は本発明に係る電力増幅回路の第４
実施例を示す図であり、第３実施例の変形例である。な
お、第３実施例と共通の構成要素には、同一の符号を付
すとともにその説明を省略する。

【００３４】図４において、図３との相違は、並列回路
３１の第３のコンデンサ３０ｃと並列に、抵抗要素３０
ｆおよび第５のコンデンサ３０ｇからなる回路を接続し
た点にある。これによれば、低周波数域において、抵抗
要素３０ｆの抵抗分が見えてくるから、特に、第３のス
トリップ線路３０ｂのインダクタンス分を大きくできな
い場合、抵抗要素３０ｆの抵抗分によって、第３のスト
リップ線路３０ｂのインダクタンス分不足に伴うインピ
ーダンス低下を補うことができ、低周波数域における発
振等の不安定要因を排除できるという有利な効果が得ら
れる。＜第５実施例＞図５は本発明に係る電力増幅回路の第５
実施例を示す図であり、第３実施例の変形例である。な
お、第３実施例と共通の構成要素には、同一の符号を付
すとともにその説明を省略する。

【００３５】図５において、図３との相違は、並列回路
３１の第４のコンデンサ３０ｅと並列に、抵抗要素３０
ｈおよび第６のコンデンサ３０ｉからなる回路を接続し
た点にある。これによれば、低周波数域において、抵抗
要素３０ｈの抵抗分が見えてくるから、特に、第４のス
トリップ線路３０ｄのインダクタンス分を大きくできな
い場合、抵抗要素３０ｈの抵抗分によって、第４のスト
リップ線路３０ｄのインダクタンス分不足に伴うインピ
ーダンス低下を補うことができ、低周波数域における発
振等の不安定要因を排除できるという有利な効果が得ら
れる。＜第６実施例＞図６は本発明に係る電力増幅回路の第６
実施例を示す図であり、第３実施例、第４実施例および
第５実施例を組み合わせたものである。なお、第３実施
例、第４実施例および第５実施例と共通の構成要素に
は、同一の符号を付すとともにその説明を省略する。

【００３６】本実施例によれば、第３のストリップ線路
３０ｂのインダクタンス分不足に伴うインピーダンス低
下と、第４のストリップ線路３０ｄのインダクタンス分
不足に伴うインピーダンス低下とを共に補うことがで
き、低周波数域における発振等の不安定要因をより完璧
に排除できるという有利な効果が得られる。

【００３７】

【発明の効果】本発明によれば、Ｆ級動作に必要な条件
を整えることができるうえ、出力側整合回路のインピー
ダンスの影響をまったく受けないようにでき、設計を簡
素化して開発コストを低減できるという、従来技術には
ない格別有利な効果が得られる。

【図面の簡単な説明】

【図１】第１実施例の構成図である。

【図２】第２実施例の構成図である。

【図３】第３実施例の構成図である。

【図４】第４実施例の構成図である。

【図５】第５実施例の構成図である。

【図６】第６実施例の構成図である。

【図７】従来例の構成図である。

【図８】並列共振と直列共振の等価回路図である。

【符号の説明】

Ｎ₃ ：ノード（任意位置）１２：増幅素子１５：出力側整合回路１８：第１の直列共振回路１９：第２の直列共振回路２０：ドレインバイアス供給回路（バイアス供給回路）２０ｂ：第３のストリップ線路（終端短絡スタブ）２０ｃ：第３のコンデンサ（終端短絡スタブ）Ｎ₄ ：ノード（分割位置）３０：ドレインバイアス供給回路（バイアス供給回路）３０ｂ：第３のストリップ線路（終端短絡スタブ）３０ｃ：第３のコンデンサ（終端短絡スタブ）３１：並列回路（並列共振回路）

Claims

【特許請求の範囲】

【請求項１】増幅素子の出力電極と出力側整合回路の入
力端との間に第１の直列共振回路を接続すると共に、前
記出力側整合回路の入力端とグランドとの間に第２の直
列共振回路を接続し、かつ、前記第１および第２の直列
共振回路の共振周波数を、前記増幅素子の出力電極に現
れる高周波信号の第２高調波に一致させたことを特徴と
する電力増幅回路。
【請求項２】前記第１の直列共振回路中の、前記増幅素
子の出力電極に直流的につながる任意位置に、所定のバ
イアス供給回路を接続し、該所定のバイアス供給回路
は、前記増幅素子の出力電極に現れる高周波信号の第２
高調波の１／４波長に相当する長さを持つ終端短絡スタ
ブを有し、該スタブによって前記任意位置のインピーダ
ンスを操作することを特徴とする請求項１記載の電力増
幅回路。
【請求項３】前記第１の直列共振回路中のインダクタン
ス成分を二つに分割し、その分割位置に、所定のバイア
ス供給回路を接続し、該所定のバイアス供給回路は、前
記増幅素子の出力電極に現れる高周波信号の第３高調波
の１／２波長に相当する長さを持つ終端短絡スタブと、
前記増幅素子の出力電極に現れる高周波信号の第２高調
波の周波数を共振周波数とする並列共振回路とを有し、
該スタブおよび並列共振回路によって前記分割位置のイ
ンピーダンスを操作することを特徴とする請求項１記載
の電力増幅回路。