JPH09186573A - 半導体リレー回路 - Google Patents
半導体リレー回路Info
- Publication number
- JPH09186573A JPH09186573A JP7342857A JP34285795A JPH09186573A JP H09186573 A JPH09186573 A JP H09186573A JP 7342857 A JP7342857 A JP 7342857A JP 34285795 A JP34285795 A JP 34285795A JP H09186573 A JPH09186573 A JP H09186573A
- Authority
- JP
- Japan
- Prior art keywords
- mosfets
- relay circuit
- light emitting
- optical signal
- photodiode array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000003287 optical effect Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 負荷側に過電流が流れ続けるのを防止する半
導体リレー回路を提供する。 【解決手段】 負荷電流を制限している場合は、ＭＯＳ
ＦＥＴ３ａ，３ｂは高インピーダンス状態となるので、
出力端子Ｏ１，Ｏ２間に発生する電圧は上昇する。この
出力端子Ｏ１，Ｏ２間に発生する電圧により、ツェナー
ダイオード８ａ，８ｂに電流が流れ、過電流表示用のＬ
ＥＤ１０ａ，１０ｂのいずれか一方を光らせて、過電流
が流れていることを表示する。このとき、フォトトラン
ジスタ９ａ，９ｂは発光素子１から光信号を受光してい
るため電流を流すことは可能となっている。それに対し
て、発光素子１への入力信号がなく、フォトトランジス
タ９ａ，９ｂが発光素子１から光信号を受光していない
ときは電流を流すことはできず、リレー回路としては遮
断状態となる。
導体リレー回路を提供する。 【解決手段】 負荷電流を制限している場合は、ＭＯＳ
ＦＥＴ３ａ，３ｂは高インピーダンス状態となるので、
出力端子Ｏ１，Ｏ２間に発生する電圧は上昇する。この
出力端子Ｏ１，Ｏ２間に発生する電圧により、ツェナー
ダイオード８ａ，８ｂに電流が流れ、過電流表示用のＬ
ＥＤ１０ａ，１０ｂのいずれか一方を光らせて、過電流
が流れていることを表示する。このとき、フォトトラン
ジスタ９ａ，９ｂは発光素子１から光信号を受光してい
るため電流を流すことは可能となっている。それに対し
て、発光素子１への入力信号がなく、フォトトランジス
タ９ａ，９ｂが発光素子１から光信号を受光していない
ときは電流を流すことはできず、リレー回路としては遮
断状態となる。
Description
【０００１】
【発明の属する技術分野】本発明は、光結合方式を用い
て入出力間を絶縁した半導体リレー回路に関するもので
ある。
て入出力間を絶縁した半導体リレー回路に関するもので
ある。
【０００２】
【従来の技術】図２は、従来例に係る半導体リレー回路
の全体構成を示す回路図である。この半導体リレー回路
にあっては、入力端子Ｉ１，Ｉ２間に接続されたＬＥＤ
等の発光素子１が発生する光信号を、フォトダイオード
アレイ２が受光して光起電力を発生し、フォトダイオー
ドアレイ２の両端に発生した光起電力を出力用のＭＯＳ
ＦＥＴ３ａ，３ｂのゲート（Ｇ）・ソース（Ｓ）間に印
加するものである。ＭＯＳＦＥＴ３ａ，３ｂの一例とし
ては、Ｎチャンネルのエンハンスメント型のＭＯＳＦＥ
Ｔがあり、ＭＯＳＦＥＴ３ａ，３ｂのソース（Ｓ）同士
は抵抗７ａ，７ｂを介して接続されており、ＭＯＳＦＥ
Ｔ３ａ，３ｂのドレイン（Ｄ）は出力端子Ｏ１，Ｏ２に
それぞれ接続されている。このように、２個のＭＯＳＦ
ＥＴ３ａ，３ｂを出力端子Ｏ１，Ｏ２間に逆直列に接続
することにより、ＡＣ／ＤＣ兼用の半導体リレー回路を
実現できる。
の全体構成を示す回路図である。この半導体リレー回路
にあっては、入力端子Ｉ１，Ｉ２間に接続されたＬＥＤ
等の発光素子１が発生する光信号を、フォトダイオード
アレイ２が受光して光起電力を発生し、フォトダイオー
ドアレイ２の両端に発生した光起電力を出力用のＭＯＳ
ＦＥＴ３ａ，３ｂのゲート（Ｇ）・ソース（Ｓ）間に印
加するものである。ＭＯＳＦＥＴ３ａ，３ｂの一例とし
ては、Ｎチャンネルのエンハンスメント型のＭＯＳＦＥ
Ｔがあり、ＭＯＳＦＥＴ３ａ，３ｂのソース（Ｓ）同士
は抵抗７ａ，７ｂを介して接続されており、ＭＯＳＦＥ
Ｔ３ａ，３ｂのドレイン（Ｄ）は出力端子Ｏ１，Ｏ２に
それぞれ接続されている。このように、２個のＭＯＳＦ
ＥＴ３ａ，３ｂを出力端子Ｏ１，Ｏ２間に逆直列に接続
することにより、ＡＣ／ＤＣ兼用の半導体リレー回路を
実現できる。
【０００３】フォトダイオードアレイ２の両端に発生し
た光起電力は、インピーダンス素子としての抵抗５及び
抵抗７ａを介してＭＯＳＦＥＴ３ａのゲート（Ｇ）・ソ
ース（Ｓ）間に印加され、抵抗５及び抵抗７ｂを介して
ＭＯＳＦＥＴ３ｂのゲート（Ｇ）・ソース（Ｓ）間に印
加される。ＭＯＳＦＥＴ３ａ，３ｂのゲート（Ｇ）に
は、デプレッション型のＭＯＳＦＥＴ（あるいはＪＦＥ
ＴまたはＳＩＴ）より成る制御トランジスタ４のドレイ
ン（Ｄ）が接続され、ＭＯＳＦＥＴ３ａのソース（Ｓ）
には、抵抗７ａを介して制御トランジスタ４のソース
（Ｓ）が接続され、ＭＯＳＦＥＴ３ｂのソース（Ｓ）に
は、抵抗７ｂを介して制御トランジスタ４のソース
（Ｓ）が接続されている。また、制御トランジスタ４の
ゲート（Ｇ）及びソース（Ｓ）は、図２に示すようにバ
イアス用の抵抗５の両端に接続されている。
た光起電力は、インピーダンス素子としての抵抗５及び
抵抗７ａを介してＭＯＳＦＥＴ３ａのゲート（Ｇ）・ソ
ース（Ｓ）間に印加され、抵抗５及び抵抗７ｂを介して
ＭＯＳＦＥＴ３ｂのゲート（Ｇ）・ソース（Ｓ）間に印
加される。ＭＯＳＦＥＴ３ａ，３ｂのゲート（Ｇ）に
は、デプレッション型のＭＯＳＦＥＴ（あるいはＪＦＥ
ＴまたはＳＩＴ）より成る制御トランジスタ４のドレイ
ン（Ｄ）が接続され、ＭＯＳＦＥＴ３ａのソース（Ｓ）
には、抵抗７ａを介して制御トランジスタ４のソース
（Ｓ）が接続され、ＭＯＳＦＥＴ３ｂのソース（Ｓ）に
は、抵抗７ｂを介して制御トランジスタ４のソース
（Ｓ）が接続されている。また、制御トランジスタ４の
ゲート（Ｇ）及びソース（Ｓ）は、図２に示すようにバ
イアス用の抵抗５の両端に接続されている。
【０００４】発光素子１に入力信号が印加されて、フォ
トダイオードアレイ２の両端に光起電力が発生すると、
制御トランジスタ４のドレイン（Ｄ）・ソース（Ｓ）間
と抵抗５を介して光電流が流れ、抵抗５の両端に電圧が
発生する。この電圧により、制御用トランジスタ４が高
インピーダンス状態にバイアスされるので、ＭＯＳＦＥ
Ｔ３ａ，３ｂのゲート（Ｇ）・ソース（Ｓ）間に光起電
力が印加されて、ＭＯＳＦＥＴ３ａ，３ｂがオン状態と
なる。
トダイオードアレイ２の両端に光起電力が発生すると、
制御トランジスタ４のドレイン（Ｄ）・ソース（Ｓ）間
と抵抗５を介して光電流が流れ、抵抗５の両端に電圧が
発生する。この電圧により、制御用トランジスタ４が高
インピーダンス状態にバイアスされるので、ＭＯＳＦＥ
Ｔ３ａ，３ｂのゲート（Ｇ）・ソース（Ｓ）間に光起電
力が印加されて、ＭＯＳＦＥＴ３ａ，３ｂがオン状態と
なる。
【０００５】なお、フォトダイオードアレイ２の直列個
数は、ＭＯＳＦＥＴ３ａ，３ｂのスレッショルド電圧を
越える電圧を発生するに足る個数に選定されている。
数は、ＭＯＳＦＥＴ３ａ，３ｂのスレッショルド電圧を
越える電圧を発生するに足る個数に選定されている。
【０００６】発光素子１への入力信号が遮断されると、
フォトダイオードアレイ２の両端の光起電力が消失して
抵抗５の両端の電圧が消失するので、デプレッション型
の制御用トランジスタ４は低インピーダンス状態に戻
り、ＭＯＳＦＥＴ３ａ，３ｂのゲート（Ｇ）・ソース
（Ｓ）間の蓄積電荷を放電させることにより、ＭＯＳＦ
ＥＴ３ａ，３ｂはオフ状態となる。
フォトダイオードアレイ２の両端の光起電力が消失して
抵抗５の両端の電圧が消失するので、デプレッション型
の制御用トランジスタ４は低インピーダンス状態に戻
り、ＭＯＳＦＥＴ３ａ，３ｂのゲート（Ｇ）・ソース
（Ｓ）間の蓄積電荷を放電させることにより、ＭＯＳＦ
ＥＴ３ａ，３ｂはオフ状態となる。
【０００７】なお、バイアス用の抵抗５と並列に定電圧
素子を接続し、抵抗５の両端に生じる電位差が所定電圧
以上に上昇しないようにしている。ここでは、定電圧素
子として、ゲート（Ｇ）とドレイン（Ｄ）を共通接続し
たエンハンスメント型のＭＯＳＦＥＴ６を用いており、
抵抗５の両端に生じる電位差はＭＯＳＦＥＴ６のスレッ
ショルド電圧以上に上昇しないようになっている。
素子を接続し、抵抗５の両端に生じる電位差が所定電圧
以上に上昇しないようにしている。ここでは、定電圧素
子として、ゲート（Ｇ）とドレイン（Ｄ）を共通接続し
たエンハンスメント型のＭＯＳＦＥＴ６を用いており、
抵抗５の両端に生じる電位差はＭＯＳＦＥＴ６のスレッ
ショルド電圧以上に上昇しないようになっている。
【０００８】また、ＭＯＳＦＥＴ３ａ，３ｂがオン状態
のとき、出力端子Ｏ１，Ｏ２間に流れる負荷電流によっ
て抵抗７ａ，７ｂの両端に電圧が発生し、その電圧があ
る値を超えると、ＮＰＮトランジスタ１１ａ，１１ｂの
ベース（Ｂ）に電流が流れ、ＮＰＮトランジスタ１１
ａ，１１ｂが動作してＭＯＳＦＥＴ３ａ，３ｂのゲート
（Ｇ）・ソース（Ｓ）間の蓄積電荷を放電させ、ＭＯＳ
ＦＥＴ３ａ，３ｂを高インピーダンス状態として、出力
端子Ｏ１，Ｏ２間に流れる負荷電流を制限するようにな
っている。
のとき、出力端子Ｏ１，Ｏ２間に流れる負荷電流によっ
て抵抗７ａ，７ｂの両端に電圧が発生し、その電圧があ
る値を超えると、ＮＰＮトランジスタ１１ａ，１１ｂの
ベース（Ｂ）に電流が流れ、ＮＰＮトランジスタ１１
ａ，１１ｂが動作してＭＯＳＦＥＴ３ａ，３ｂのゲート
（Ｇ）・ソース（Ｓ）間の蓄積電荷を放電させ、ＭＯＳ
ＦＥＴ３ａ，３ｂを高インピーダンス状態として、出力
端子Ｏ１，Ｏ２間に流れる負荷電流を制限するようにな
っている。
【０００９】
【発明が解決しようとする課題】ところが、上述のよう
な構成の半導体リレー回路においては、負荷電流の上限
値は抵抗７ａ，７ｂの値によって決まってしまい、サー
ジ等の瞬時過電流に対しては有効であるが、結線ミス等
による負荷電流の過電流に関しては上限の電流が流れ続
け、負荷側の回路を破壊するという問題があった。
な構成の半導体リレー回路においては、負荷電流の上限
値は抵抗７ａ，７ｂの値によって決まってしまい、サー
ジ等の瞬時過電流に対しては有効であるが、結線ミス等
による負荷電流の過電流に関しては上限の電流が流れ続
け、負荷側の回路を破壊するという問題があった。
【００１０】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、負荷側に過電流が流
れ続けるのを防止する半導体リレー回路を提供すること
にある。
であり、その目的とするところは、負荷側に過電流が流
れ続けるのを防止する半導体リレー回路を提供すること
にある。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
入力信号に応答して光信号を発生する発光素子と、前記
光信号を受光して光起電力を発生するフォトダイオード
アレイと、該フォトダイオードアレイと直列的に接続さ
れたインピーダンス素子と、前記光起電力を前記インピ
ーダンス素子を介してゲート・ソース間に印加されて第
１のインピーダンス状態から第２のインピーダンス状態
に変化する２つの出力用のＭＯＳＦＥＴと、２つの該Ｍ
ＯＳＦＥＴのゲート・ソース間にそれぞれ通電電極が接
続され、前記インピーダンス素子と前記フォトダイオー
ドアレイとの接続点に制御電極が接続されて、前記フォ
トダイオードアレイによる光起電力の発生時に前記イン
ピーダンス素子の両端に生じる電圧にて高インピーダン
ス状態にバイアスされるデプレッション型の制御トラン
ジスタと、２つの前記ＭＯＳＦＥＴのソース間に直列的
に挿入された負荷電流検出用の抵抗と、該抵抗の両端に
生じる電圧が所定値以上になるとオン状態になるトラン
ジスタとを有して成り、該トランジスタがオン状態にな
ることにより２つのの前記ＭＯＳＦＥＴのゲート・ソー
ス間の蓄積電荷を放電させて負荷電流を制限するように
した半導体リレー回路において、前記ＭＯＳＦＥＴに並
列に、ツェナーダイオードと前記発光素子からの光信号
を受光するフォトトランジスタと過電流表示用のＬＥＤ
とを直列的に設けたことを特徴とするものである。
入力信号に応答して光信号を発生する発光素子と、前記
光信号を受光して光起電力を発生するフォトダイオード
アレイと、該フォトダイオードアレイと直列的に接続さ
れたインピーダンス素子と、前記光起電力を前記インピ
ーダンス素子を介してゲート・ソース間に印加されて第
１のインピーダンス状態から第２のインピーダンス状態
に変化する２つの出力用のＭＯＳＦＥＴと、２つの該Ｍ
ＯＳＦＥＴのゲート・ソース間にそれぞれ通電電極が接
続され、前記インピーダンス素子と前記フォトダイオー
ドアレイとの接続点に制御電極が接続されて、前記フォ
トダイオードアレイによる光起電力の発生時に前記イン
ピーダンス素子の両端に生じる電圧にて高インピーダン
ス状態にバイアスされるデプレッション型の制御トラン
ジスタと、２つの前記ＭＯＳＦＥＴのソース間に直列的
に挿入された負荷電流検出用の抵抗と、該抵抗の両端に
生じる電圧が所定値以上になるとオン状態になるトラン
ジスタとを有して成り、該トランジスタがオン状態にな
ることにより２つのの前記ＭＯＳＦＥＴのゲート・ソー
ス間の蓄積電荷を放電させて負荷電流を制限するように
した半導体リレー回路において、前記ＭＯＳＦＥＴに並
列に、ツェナーダイオードと前記発光素子からの光信号
を受光するフォトトランジスタと過電流表示用のＬＥＤ
とを直列的に設けたことを特徴とするものである。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る半導体リレー回路の全体構成を示す回路図であ
る。本実施形態に係る半導体リレー回路は、図２に示す
半導体リレー回路において、出力端子Ｏ１，Ｏ２間のＭ
ＯＳＦＥＴ３ａ，３ｂに並列に、ツェナーダイオード８
ａ，８ｂと、発光素子１からの光信号を受光するフォト
トランジスタ９ａ，９ｂと、逆並列に接続した過電流表
示用のＬＥＤ１０ａ，１０ｂを直列的に設けた構成であ
る。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る半導体リレー回路の全体構成を示す回路図であ
る。本実施形態に係る半導体リレー回路は、図２に示す
半導体リレー回路において、出力端子Ｏ１，Ｏ２間のＭ
ＯＳＦＥＴ３ａ，３ｂに並列に、ツェナーダイオード８
ａ，８ｂと、発光素子１からの光信号を受光するフォト
トランジスタ９ａ，９ｂと、逆並列に接続した過電流表
示用のＬＥＤ１０ａ，１０ｂを直列的に設けた構成であ
る。
【００１３】以下、本実施形態の動作について説明す
る。先ず、負荷電流が小さいときには、従来例に示した
ように、ＮＰＮトランジスタ１１ａ，１１ｂは遮断状態
であるので、出力端子Ｏ１，Ｏ２間は導通し、負荷電流
が大きいときには、負荷電流検出用の抵抗７ａ，７ｂの
両端に生じる電圧が増大し、ＮＰＮトランジスタ１１
ａ，１１ｂのベース（Ｂ）に電流が流れ、ＮＰＮトラン
ジスタ１１ａ，１１ｂが動作して出力用のＭＯＳＦＥＴ
３ａ，３ｂのゲート（Ｇ）の蓄積電荷を放電させ、ＭＯ
ＳＦＥＴ３ａ，３ｂを高インピーダンス状態として、出
力端子Ｏ１，Ｏ２間に流れる負荷電流を制限するように
なっている。
る。先ず、負荷電流が小さいときには、従来例に示した
ように、ＮＰＮトランジスタ１１ａ，１１ｂは遮断状態
であるので、出力端子Ｏ１，Ｏ２間は導通し、負荷電流
が大きいときには、負荷電流検出用の抵抗７ａ，７ｂの
両端に生じる電圧が増大し、ＮＰＮトランジスタ１１
ａ，１１ｂのベース（Ｂ）に電流が流れ、ＮＰＮトラン
ジスタ１１ａ，１１ｂが動作して出力用のＭＯＳＦＥＴ
３ａ，３ｂのゲート（Ｇ）の蓄積電荷を放電させ、ＭＯ
ＳＦＥＴ３ａ，３ｂを高インピーダンス状態として、出
力端子Ｏ１，Ｏ２間に流れる負荷電流を制限するように
なっている。
【００１４】そして、負荷電流を制限している場合は、
ＭＯＳＦＥＴ３ａ，３ｂは高インピーダンス状態となる
ので、出力端子Ｏ１，Ｏ２間に発生する電圧は上昇す
る。この出力端子Ｏ１，Ｏ２間に発生する電圧により、
ツェナーダイオード８ａ，８ｂに電流が流れ、過電流表
示用のＬＥＤ１０ａ，１０ｂのいずれか一方を光らせ
て、過電流が流れていることを表示する。
ＭＯＳＦＥＴ３ａ，３ｂは高インピーダンス状態となる
ので、出力端子Ｏ１，Ｏ２間に発生する電圧は上昇す
る。この出力端子Ｏ１，Ｏ２間に発生する電圧により、
ツェナーダイオード８ａ，８ｂに電流が流れ、過電流表
示用のＬＥＤ１０ａ，１０ｂのいずれか一方を光らせ
て、過電流が流れていることを表示する。
【００１５】このとき、フォトトランジスタ９ａ，９ｂ
は発光素子１から光信号を受光しているため電流を流す
ことは可能となっている。それに対して、発光素子１へ
の入力信号がなく、フォトトランジスタ９ａ，９ｂが発
光素子１から光信号を受光していないときは電流を流す
ことはできず、リレー回路としては遮断状態となる。
は発光素子１から光信号を受光しているため電流を流す
ことは可能となっている。それに対して、発光素子１へ
の入力信号がなく、フォトトランジスタ９ａ，９ｂが発
光素子１から光信号を受光していないときは電流を流す
ことはできず、リレー回路としては遮断状態となる。
【００１６】従って、本実施形態においては、過電流が
流れたときにＬＥＤにより使用者が容易に知ることがで
き、これにより負荷電流を切ることによって負荷側の回
路の破壊を防止することができる。
流れたときにＬＥＤにより使用者が容易に知ることがで
き、これにより負荷電流を切ることによって負荷側の回
路の破壊を防止することができる。
【００１７】なお、本実施形態においては、瞬時の過電
流が流れたときに負荷側の回路が破壊されるのを防止す
るためにＮＰＮトランジスタ１１ａ，１１ｂを設けた
が、これに限定される必要はなく、ＰＮＰトランジスタ
を用いても良い。
流が流れたときに負荷側の回路が破壊されるのを防止す
るためにＮＰＮトランジスタ１１ａ，１１ｂを設けた
が、これに限定される必要はなく、ＰＮＰトランジスタ
を用いても良い。
【００１８】
【発明の効果】請求項１記載の発明は、入力信号に応答
して光信号を発生する発光素子と、光信号を受光して光
起電力を発生するフォトダイオードアレイと、フォトダ
イオードアレイと直列的に接続されたインピーダンス素
子と、光起電力をインピーダンス素子を介してゲート・
ソース間に印加されて第１のインピーダンス状態から第
２のインピーダンス状態に変化する２つの出力用のＭＯ
ＳＦＥＴと、２つのＭＯＳＦＥＴのゲート・ソース間に
それぞれ通電電極が接続され、インピーダンス素子とフ
ォトダイオードアレイとの接続点に制御電極が接続され
て、フォトダイオードアレイによる光起電力の発生時に
インピーダンス素子の両端に生じる電圧にて高インピー
ダンス状態にバイアスされるデプレッション型の制御ト
ランジスタと、２つのＭＯＳＦＥＴのソース間に直列的
に挿入された負荷電流検出用の抵抗と、抵抗の両端に生
じる電圧が所定値以上になるとオン状態になるトランジ
スタとを有して成り、トランジスタがオン状態になるこ
とにより２つののＭＯＳＦＥＴのゲート・ソース間の蓄
積電荷を放電させて負荷電流を制限するようにした半導
体リレー回路において、ＭＯＳＦＥＴに並列に、ツェナ
ーダイオードと発光素子からの光信号を受光するフォト
トランジスタと過電流表示用のＬＥＤとを直列的に設け
たので、過電流が流れたときにＬＥＤにより使用者に知
らせ、これにより負荷電流を切ることができ、負荷側に
過電流が流れ続けるのを防止する半導体リレー回路を提
供することができた。
して光信号を発生する発光素子と、光信号を受光して光
起電力を発生するフォトダイオードアレイと、フォトダ
イオードアレイと直列的に接続されたインピーダンス素
子と、光起電力をインピーダンス素子を介してゲート・
ソース間に印加されて第１のインピーダンス状態から第
２のインピーダンス状態に変化する２つの出力用のＭＯ
ＳＦＥＴと、２つのＭＯＳＦＥＴのゲート・ソース間に
それぞれ通電電極が接続され、インピーダンス素子とフ
ォトダイオードアレイとの接続点に制御電極が接続され
て、フォトダイオードアレイによる光起電力の発生時に
インピーダンス素子の両端に生じる電圧にて高インピー
ダンス状態にバイアスされるデプレッション型の制御ト
ランジスタと、２つのＭＯＳＦＥＴのソース間に直列的
に挿入された負荷電流検出用の抵抗と、抵抗の両端に生
じる電圧が所定値以上になるとオン状態になるトランジ
スタとを有して成り、トランジスタがオン状態になるこ
とにより２つののＭＯＳＦＥＴのゲート・ソース間の蓄
積電荷を放電させて負荷電流を制限するようにした半導
体リレー回路において、ＭＯＳＦＥＴに並列に、ツェナ
ーダイオードと発光素子からの光信号を受光するフォト
トランジスタと過電流表示用のＬＥＤとを直列的に設け
たので、過電流が流れたときにＬＥＤにより使用者に知
らせ、これにより負荷電流を切ることができ、負荷側に
過電流が流れ続けるのを防止する半導体リレー回路を提
供することができた。
【図１】本発明の一実施形態に係る半導体リレー回路の
全体構成を示す回路図である。
全体構成を示す回路図である。
【図２】従来例に係る半導体リレー回路の全体構成を示
す回路図である。
す回路図である。
【符号の説明】 １ 発光素子 ２ フォトダイオードアレイ ３ａ，３ｂ，６ ＭＯＳＦＥＴ ４ 制御トランジスタ ５，７ａ，７ｂ 抵抗 ８ａ，８ｂ ツェナーダイオード ９ａ，９ｂ フォトトランジスタ １０ａ，１０ｂ ＬＥＤ １１ａ，１１ｂ ＮＰＮトランジスタ Ｉ１，Ｉ２ 入力端子 Ｏ１，Ｏ２ 出力端子
Claims (1)
- 【請求項１】 入力信号に応答して光信号を発生する発
光素子と、前記光信号を受光して光起電力を発生するフ
ォトダイオードアレイと、該フォトダイオードアレイと
直列的に接続されたインピーダンス素子と、前記光起電
力を前記インピーダンス素子を介してゲート・ソース間
に印加されて第１のインピーダンス状態から第２のイン
ピーダンス状態に変化する２つの出力用のＭＯＳＦＥＴ
と、２つの該ＭＯＳＦＥＴのゲート・ソース間にそれぞ
れ通電電極が接続され、前記インピーダンス素子と前記
フォトダイオードアレイとの接続点に制御電極が接続さ
れて、前記フォトダイオードアレイによる光起電力の発
生時に前記インピーダンス素子の両端に生じる電圧にて
高インピーダンス状態にバイアスされるデプレッション
型の制御トランジスタと、２つの前記ＭＯＳＦＥＴのソ
ース間に直列的に挿入された負荷電流検出用の抵抗と、
該抵抗の両端に生じる電圧が所定値以上になるとオン状
態になるトランジスタとを有して成り、該トランジスタ
がオン状態になることにより２つのの前記ＭＯＳＦＥＴ
のゲート・ソース間の蓄積電荷を放電させて負荷電流を
制限するようにした半導体リレー回路において、前記Ｍ
ＯＳＦＥＴに並列に、ツェナーダイオードと前記発光素
子からの光信号を受光するフォトトランジスタと過電流
表示用のＬＥＤとを直列的に設けたことを特徴とする半
導体リレー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342857A JPH09186573A (ja) | 1995-12-28 | 1995-12-28 | 半導体リレー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342857A JPH09186573A (ja) | 1995-12-28 | 1995-12-28 | 半導体リレー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186573A true JPH09186573A (ja) | 1997-07-15 |
Family
ID=18357035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7342857A Withdrawn JPH09186573A (ja) | 1995-12-28 | 1995-12-28 | 半導体リレー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186573A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100614693B1 (ko) * | 2004-07-21 | 2006-08-22 | 진옥상 | 출력보호회로 및 이 회로가 내장된 반도체소자 |
| US8274450B2 (en) | 2003-05-30 | 2012-09-25 | International Rectifier Corporation | Current sensing bi-directional switch and plasma display driver circuit |
| CN111313363A (zh) * | 2020-03-11 | 2020-06-19 | 贵州航天电器股份有限公司 | 一种过流保护继电器 |
-
1995
- 1995-12-28 JP JP7342857A patent/JPH09186573A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8274450B2 (en) | 2003-05-30 | 2012-09-25 | International Rectifier Corporation | Current sensing bi-directional switch and plasma display driver circuit |
| KR100614693B1 (ko) * | 2004-07-21 | 2006-08-22 | 진옥상 | 출력보호회로 및 이 회로가 내장된 반도체소자 |
| CN111313363A (zh) * | 2020-03-11 | 2020-06-19 | 贵州航天电器股份有限公司 | 一种过流保护继电器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339236B1 (en) | Light responsive semiconductor switch with shorted load protection | |
| US4931778A (en) | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits | |
| JPS6126321A (ja) | 入出力端子を有する電子制御回路 | |
| US6545515B2 (en) | Semiconductor switch having a voltage detection function | |
| JP4256476B2 (ja) | 短絡検出器を有するパワーデバイス | |
| KR940022929A (ko) | 광 결합기 장치 | |
| JPH09186573A (ja) | 半導体リレー回路 | |
| JP3498694B2 (ja) | 光応答型半導体スイッチ | |
| US4916572A (en) | Circuitry for protecting against load voltage transients in solid state relay circuits | |
| US6680641B1 (en) | Bidirectional bipolar transistor switch arrangement | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JP3837372B2 (ja) | 半導体リレー | |
| JP3637749B2 (ja) | 半導体リレー | |
| JP2710678B2 (ja) | 半導体リレー回路 | |
| JP2003133925A (ja) | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー | |
| JP3008484B2 (ja) | 保護回路 | |
| JP3564235B2 (ja) | 半導体リレー回路 | |
| JPH10233669A (ja) | 半導体リレー | |
| JPH09181585A (ja) | 半導体リレー回路 | |
| JP2000138574A (ja) | 光結合リレー | |
| KR970031137A (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| JP2000252514A (ja) | 半導体リレー | |
| EP1410506B1 (en) | A bidirectional bipolar transistor switch arrangement | |
| KR900004646Y1 (ko) | 국선 감지회로 | |
| RU2121161C1 (ru) | Стабилизированный двухполярный источник электропитания |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |