JPH09190165A - 液晶表示装置の制御回路および駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】フリッカの発生しない中間調表示を可能とした
液晶表示装置を提供することにある。 【構成】順次表示アドレスを出力する表示アドレス発生
回路３と、表示データを記憶する表示メモリ５、７と、
表示タイミング信号を発生する表示タイミング信号発生
回路９を備え、表示アドレス発生回路３から供給される
表示アドレスにしたがって表示メモリから読み出された
表示データを表示信号として出力する液晶表示制御回路
において、表示タイミング信号に応じて、液晶表示装置
における表示フレーム数に応じて、連続する表示ドット
に対して少なくとも１以上のビットのオンタイミングが
異なる複数ビットの中間調信号を出力する中間調制御手
段１４を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に係り、特
にフレーム間引きによる階調表示に好適な間引きタイミ
ング制御に関する。

【０００２】

【従来の技術】液晶表示装置での中間調表示方式として
は、たとえば特開昭５８−５７１９２号公報に開示され
るように、高速ブリンク表示を用いて実現する方法が知
られている。

【０００３】以下、かかる従来技術を図２，図３を用い
て説明する。

【０００４】図２は従来の液晶表示装置を示すブロック
図であって、１は８ドット単位の基準クロックを発生す
る発振器，２は発振器１より出力される基準クロックの
キャラクタクロック，３はキャラクタクロック２に従っ
て１画面分の表示マドレスを順次繰り返し生成する表示
アドレス発生回路，４は表示アドレス発生回路３より出
力される表示アドレスであるメモリアドレス，５は表示
情報を格納する表示メモリ，６は８ビット幅の表示デー
タ，７は表示メモリ５に記憶された表示情報を中間表示
するか否かを指示する属性情報を格納する属性メモリ，
８は８ビット幅の属性データである。表示メモリ５に格
納される表示情報と属性メモリ７に格納される属性デー
タは１対１に対応している。従って、各メモリより読み
出される８ビット幅の表示データ６，属性データ８もビ
ット単位に１対１で対応しており、表示データ６が表示
ＯＮを示す“ハイ”に対して、属性データ８が“ハイ”
の時は通常表示、“ロー”の時は中間調表示を示すもの
とする。又、表示データ６が“ロー”の時は属性データ
８の“ハイ”，“ロー”に関らず表示ＯＦＦを示すもの
である。９はタイミング信号発生回路，１０はフレーム
信号，１１はライン信号，１２はデータシフト信号であ
り、タイミング信号発生回路９はキャラクタクロック２
に従い、フレーム信号１０，ライン信号１１，データシ
フト信号１２，交流駆動信号１３を生成する。１４は中
間調制御回路，１５はフレーム信号１０をクロックとし
“０”，“１”，２をくり返しカウントする３進のフレ
ームカウンタ，１６はフレームカウンタ１５のカウント
値であるフレームカウント値，２４は中間調信号発生回
路，２５は中間調信号で、中間調信号発生回路２４は、
フレームカウント値１６が“０”の時は中間調信号２５
を“ハイ”にし、それ以外の時は、“ロー”にする。２
１は表示制御回路，２２は８ビット幅の液晶表示データ
で、表示制御回路２１は、表示データ６，属性データ８
の情報より、通常表示に対しては“ハイ”表示ＯＦＦに
対しては“ロー”，中間調表示に対しては中間調信号２
５の状態を液晶表示データ２２に出力する。２３は液晶
表示データ２２を可視情報として表示する６４０ドット
×２００ラインの液晶表示パネルである。

【０００５】図３は、０〜３フレームの液晶表示データ
２２と液晶表示パネル２３の表示の様子を表す図であ
る。

【０００６】図２において、表示アドレス発生回路３よ
り出力されるメモリアドレス４の示す番地に格納されて
いる表示情報，属性情報が各々表示メモリ６，属性メモ
リ７より読み出される。読み出された各々の情報は８ビ
ットであり表示データ６，属性データ８として表示制御
回路２１に与えられる。表示制御回路２１は表示データ
６，属性データ８の各ビットの状態に応じて、通常表示
には“ハイ”を、中間調表示には３フレームに１回“ハ
イ”になる中間調信号２５の状態，表示ＯＦＦには“ロ
ー”の各々の状態を８ビットの液晶表示データ２２とし
て液晶表示パネル２３に出力する。従って、表示アドレ
ス発生回路３は１画面分の表示アドレスを順次発生する
ため、液晶表示パネル２３へは、順次８ビットずつ１画
面分の表示データが液晶表示データ２２として与えられ
ることになる。液晶表示パネル２３は、データシフトク
ロック１２に従って、この液晶表示データ２２を順にラ
ッチし、１ライン分のデータ６４０ドットをラッチした
後に１ラインに１クロック出力するラインクロック１１
により可視情報として表示する。この動作を２００ライ
ン分くり返し、１フレーム分の表示を行なう。又、フレ
ームの先頭はフレーム信号１０により示され、液晶表示
パネル２３はフレーム信号１０が“ハイ”の時に、先頭
ラインからの表示を行なう。

【０００７】以上説明した動作を繰り返すことで液晶表
示パネル２３上に、表示メモリ５に格納した表示情報を
表示するが、今、表示メモリ５にが、“Ａ”、“Ｂ”の
文字を表す情報が、属性メモリ７には、“Ａ”の文字情
報に対しては通常表示を示す“１”が、“Ｂ”の文字に
対しては中間調表示を示す“０”が格納されているとす
る。この場合、表示制御回路21は“Ａ”に対しては毎フ
レーム“ハイ”を“Ｂ”に対しては中間調信号２５の状
態を出力するため、図３に示すように、０フレームでは
フレームカウンタ１５が“０”のため中間調信号２５も
“ハイ”で、“Ａ”，“Ｂ”共“ハイ”となり液晶表示
パネルに与えられるが、１、２フレームでは、中間調信
号２５は“ロー”となるため“Ｂ”の文字は液晶表示パ
ネル２３には与えられない。このため、液晶表示パネル
２３へは、“Ｂ”の文字は３フレームに１回しか与えら
れないため、毎フレーム与えられている“Ａ”に比べ、
液晶表示パネル２３上の実効電圧が下がり、図３に示す
ように、中間調表示となる。

【０００８】

【発明が解決しようとする課題】上記従来技術では、比
較的広い面積を中間調表示する場合について配慮されて
おらず、この場合中間調表示はするもののフレーム単位
での表示のＯＮ，ＯＦＦがフリッカとして見えてしまう
問題があった。

【０００９】本発明の目的は、かかる従来技術の問題を
解消し、フリッカの発生しない中間調表示を可能とした
液晶表示装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的は、中間調表示
すべき表示内容に対して、ドット単位に、フレーム間引
きのタイミングを異ならせる手段を設けることにより達
成される。

【００１１】また、上記手段により、ドット単位に異な
らせたフレーム間引きのタイミングを、ライン数により
異ならせることにより達成される。

【００１２】すなわち、本発明の特徴とするところは、
順次表示アドレスを出力する表示アドレス発生回路と、
表示データを記憶する表示メモリと、表示タイミング信
号を発生する表示タイミング信号発生回路を備え、前記
表示アドレス発生回路から供給される表示アドレスにし
たがって前記表示メモリから読み出された表示データを
表示信号として出力する液晶表示制御回路において、前
記表示タイミング信号に応じて、液晶表示装置における
表示フレーム数に応じて、連続する表示ドットに対して
少なくとも１以上のビットのオンタイミングが異なる複
数ビットの中間調信号を出力する中間調制御手段を備え
たことを特徴とする液晶表示装置の制御回路にある。

【００１３】また、本発明の特徴とするところは、水平
方向に配置されたＮ個（Ｎは１以上の整数）の表示ドッ
トからなる表示ブロックが多数配列された液晶表示装置
の駆動方法において、（１）連続する複数のフレームに
おいて、表示ドットを表示、非表示とし、（２）前記表
示ブロック内を一様な中間調表示を行うために、前記連
続するフレームにおいて、同じ表示ブロック内のそれぞ
れの表示ドットが表示となるフレーム数と非表示となる
フレーム数の割合αを等しくし、かつ前記複数のフレー
ムのそれぞれのフレームにおいて、前記表示ブロック内
の表示ドットの表示となる表示ドットと、非表示となる
表示ドットがほぼ均等に存在することを特徴とする液晶
表示装置の駆動方法にある。

【００１４】この場合において、割合αを可変とすれ
ば、複数の異なる中間調表示を実現可能なる。

【００１５】

【作用】上記のように構成すれば、各ドットの表示デー
タの表示回数に応じた中間調表示が得られ、表示ＯＮ、
表示ＯＦＦのタイミングが、ドット及びライン単位で異
なるため表示内容のフリッカが目立たない。

【００１６】

【実施例】以下、本発明の一実施例を図１、図４から図
６を用いて説明する。

【００１７】図１は本発明による液晶表示装置の一実施
例を示すブロック図であって、１９はビット中間調信号
発生回路、２０は８ビット幅のビット中間調信号であ
り、図２に対応する部分には同一の符号をつけている。
図４は、ビット中間調信号発生回路１９がフレームカウ
ント値１６により発生するビット中間調信号２０の状態
を表す図で、斜線部分が表示ＯＮの“ハイ”の状態を表
す。又、各フレームカウント値１６の状態図の上に付け
た数字は８ビット幅のビット中間調信号のビットを表し
ている。図５は表示制御回路２１の動作を説明する図
で、表示データ６、属性データ８、ビット中間調信号２
０、液晶表示データ２２の各ビットの“ハイ”、“ロ
ー”の状態を“１”、“０”で表し、又、対応するビッ
トをその上に記してある。図６は、横１６ドット縦６ド
ットを中間調表示した場合の各フレームでの表示の様子
を表す図である。

【００１８】図１において、ビット中間調信号発生回路
は、各フレームにおいて、“０”〜“２”の値を繰り返
し発生するフレームカウンタ１５の出力であるフレーム
カウント値１６の値により図４に示すビット中間調信号
２０を発生する。すなわち、図４に示すように、３フレ
ーム期間において、８ビット幅のビット中間調信号の
“０”、“３”、“６”ビットは、フレームカウント値
１６が“０”の時に“ハイ”状態を、“１”、“４”、
“７”のビットはフレームカウント値１６が“１”の時
“ハイ”状態を、“２”、“５”のビットはフレームカ
ウント値１６が“２”の時“ハイ”状態をとる。したが
って各ビットは“ハイ”の状態をとるフレームカウント
値１６の値は異なるものの、３フレームに１回“ハイ”
となる。

【００１９】今、表示メモリ５、属性メモリ７より読み
出された表示データ“６”が全ビット表示ＯＮの
“１”、属性データ８が全ビット中間調信号を示す
“０”であるとし、叉、ビット中間調信号２０は“０”
フレーム目でその８ビットが（１、０、０、１、０、
０、１、０）であるとすると表示制御回路２１は図５に
示すように中間調表示の場合は、中間調表示信号２０を
液晶表示データ２２として出力するが、この際、液晶表
示データ２０の８ビットは各々中間調信号２０のビット
と対応している。したがって、表示制御回路２１は表示
データ６、属性データ８が（０、１）のビットに対して
は、そのビットに対応する中間調表示信号２０のビット
の値を液晶表示データ２２として出力する。したがっ
て、横１６ドット、縦６ドットを中間調表示する場合、
液晶表示パネル２３に与えられる液晶表示データ２２の
“０”、“１”、“２”の各フレームでの値は図６に示
すように、約ビット単位に異なっている。このため、各
ドットの縦方向単位に表示ＯＮとなるタイミングが異な
るために広い面積で中間調表示してもフリッカが見える
ことはない。

【００２０】以上説明した実施例では、３フレームに１
回表示ＯＮとして説明したが、これに限る訳ではなく、
フレームカウンタ１５をＮ進数とし、ビット中間調信号
発生回路１９を変えることで容易にＮ（Ｎは２以上の整
数）フレームに１回の表示ＯＮも同様に実現できる。ま
た、逆に、Ｎフレームに１回の表示ＯＦＦも同様に実現
できる。叉、ＮフレームにＭ（ＭはＮ以下の整数）回表
示ＯＮ，ＯＦＦする場合も同様に実現できる。図７に、
５フレームに１回の表示ＯＮ、図８に８フレームに３回
表示ＯＮの場合において、ビット中間調信号発生回路１
９の発生するビット中間調信号２０を示す。図１の実施
例で示した図４の３フレームに１回表示ＯＮの場合は、
“０”〜“２”の各フレームでの８ビットの８ビットの
中間調信号２０を横に並べ３ドットの単位に先頭をＯＮ
とした３Ｘ８＝２４ドットを８ドットずつ０フレーム、
１フレーム、２フレームに割り当てたものであり、図７
の５フレームに１回表示ＯＮの例は、“０”〜“４”の
各フレームでの中間調信号２０を横に並べ５ドット単位
に先頭をＯＮとした５Ｘ８＝４０ドットを８ドットず
つ、“０”、“４”、“３”、“２”、“１”のフレー
ムに割り当てたものである。又、図８の８フレームに３
回表示ＯＮとする例では、“０”フレームで決めたパタ
ーンを８ビットをトグルとして、１ビットずつシフトし
て、順次“１”、“２”、…“７”フレームに割り当て
たものである。これらのパターンを発生する中間調信号
発生回路１９は、３フレームに１回表示ＯＮの場合は図
９に示すように、論理積、論理和で構成されるデコーダ
の組み合わせで実現できる。又、フレームカウント値１
６をアドレスとするパターン記憶装置でも実現できる。
図９では、デコーダＡ２６はフレームカウント値１６が
“０”の時“ハイ”、デコーダＢ２７はフレームカウン
ト値１６が“１”の時“ハイ”、デコーダＣ２８はフレ
ームカウント値１６が“２”の時“ハイ”となり各々の
出力が８ビットの中間調信号２０となっている。

【００２１】したがって、デコーダ回路、又はパターン
記憶装置での記憶パターンを変更することで各ドットの
間引きタイミングを変え、容易に多種の組み合わせを実
現できる。

【００２２】次に、図１の中間調制御回路１４の第２の
実施例を図１０、図１１を用いて説明する。図１０にお
いて、フレームカウンタ１５はフレーム信号１０により
フレーム数をカウントアップする３進カウンタである。
キャラクタカウンタ１７は、データシフト信号１２でカ
ウントアップする３進のカウンタであり、ライン信号１
１によりフレームカウンタ１５の出力であるフレームカ
ウント値１６をロードしカウント初期値とする。キャラ
クタカウンタ１７はキャラクタカウント値１８を出力す
る。ビット中間調信号発生回路１９は、キャラクタカウ
ント値１８より中間調信号２０を発生する。その関係は
図４で示した図でフレームカウント値１６をキャラクタ
カウント値１８に変えただけで、他は同じである。した
がって図１０の中間調制御回路１４の発生する中間調信
号２０は、最初のタイミングではキャラクタカウンタ１
７がフレームカウント値１６にリセットされているた
め、キャラクタカウント値１８がフレームカウント値１
６と等しくなり、フレームカウント値１６の示すパター
ンの中間調信号となり、次のタイミングではキャラクタ
カウンタ１７がデータシフト信号１２によって“１”カ
ウントアップするため（フレームカウント値１６＋１）
の示すパターンの信号となる。

【００２３】さらに次のタイミングでは（フレームカウ
ント値１６＋２）の示すパターンの信号となる。このた
め、各フレームでの中間調信号２０は図１１に示すよう
に最初のタイミングで出力される８ビットのパターンは
異なるが、その後は３ビットおきに“ＯＮ”となるパタ
ーンとなる。又、図１０でのキャラクタカウンタ１７は
ライン信号１７で、毎ライン先頭でフレームカウント値
１６をロードするため、同一フレームでは毎ライン図１
１のパターンとなる。又、キャラクタカウンタ１７は
“０”、“１”、“２”を繰り返す３進のカウンタであ
るから、図１１で示した２４ビット以降は、第１１で示
した２４ビットのくり返しとなることも容易に推測でき
る。

【００２４】次に第３の実施例を図１２、図１３を用い
て説明する。図１２は、図１の中間調制御回路１４と表
示制御回路２１と間にいれ、中間調信号２０をライン方
向の制御を行うライン制御回路の実施例である。ビット
セレクタ３１は、フレーム信号１０が“ハイ”の時ライ
ン信号１１でリセットされ、その後ライン信号１１によ
り、ライン数をカウントする２進カウンタであるライン
カウンタ３３の出力（ライン偶奇信号３４）の“ロ
ー”、“ハイ”によりＡ側に接続されたデータとＢ側に
接続されたデータを選択し、新中間調信号３２として出
力する。図１２において、ビットセレクタ３１のＡ側デ
ータ入力には中間調信号２０を、そのままのビット対応
で接続し、Ｂ側データ入力には中間調信号２０のビット
を１ビットシフトして接続し、Ｂ側データ入力の“０”
ビット入力には中間調信号２０の“７”ビットを接続し
ている。したがって、ライン偶奇信号３４が偶数ライン
を示す“ロー”の場合は、ビットセレクタ３１の出力で
ある新中間調信号３２はＡ側データ入力である中間調信
号２０そのものとなり、ライン偶奇信号３４が奇数ライ
ンを示す“ハイ”の時はＢ側データ入力である中間調信
号２０をトグルシフトした値となる。したがって、新中
間調信号３２により発生する中間調表示での液晶表示デ
ータは、図１４に示すように、奇数ラインでのパターン
が、偶数ラインのパターンを右に１ビットシフトしたパ
ターンとなる。図１２では、ライン数をカウントするラ
インカウンタを２進とし、その出力であるライン偶奇信
号３４の値により中間調信号２０をそのままのパターン
と１ビットトグルシフトしたパターンを切り換え、新中
間調信号としたが、ラインカウンタ３３を３進とし、そ
の値により、そのままのパターン、１ビットトグルシフ
トしたパターン、２ビットトグルシフトしたパターンを
選択し、新中間調信号３２とすることも可能である。
又、Ｎフレームに１回“ＯＮ”又は“ＯＦＦ”する中間
調表示では、シフトしないパターンと１〜Ｎ―１ビット
トグルシフトしたパターンノンこのパターンをＮ進以下
のラインカウンタ３３の出力により、切換新中間調信号
３２とすることも同様に実現できる。

【００２５】これまで述べてきた、中間調表示では、あ
るビットに注目するとＮ（Ｎは２以上の整数）フレーム
にＭ（ＭはＮ以下の整数）回表示ＯＮ又はＯＦＦで中間
調表示を行っている。そのため、液晶駆動では、フレー
ムごとに、＋、−の電圧による交流駆動を行っているた
め、Ｎが偶数の時、例えば、４フレームに１回の表示Ｏ
Ｎでは、フレームで（ＯＮ、ＯＦＦ、ＯＦＦ、ＯＦＦ）
とした場合で、もし交流駆動が（＋、−、＋、−）とし
た場合、＋のみの電圧の駆動となり、液晶が直流駆動と
なる。そこで、Ｎが偶数の時は、Ｎ×Ｌ（Ｌは整数）フ
レームごとにカウントしないフレームを設け、すなわ
ち、フレームカウント値１６を、例えば、上記４フレー
ム制御ではＬ＝１とし（０、１、２、３、３、０、１、
２、３）とし、最初の表示ＯＮでは＋電圧、次の表示Ｏ
Ｎでは−電圧での駆動とすることで交流駆動が実現でき
る。

【００２６】以上これまで述べてきた中間調表示回路を
Ｘ−２種類（例えば１／８、１／５、１／３表示ＯＦＦ
の６種類）用意し、全フレーム表示ＯＮ、全フレーム表
示ＯＦＦを含めＸ種（８種類）の階調表示が行えるよう
にする。表示メモリを各カラーデータを記憶するカラー
メモリとし、カラーデータの示す色に従い、Ｘ種のうち
１つの中間調信号を選択して液晶表示データとすること
でＸ階調（８階調）表示が可能となる。

【００２７】又、これらの中間調表示回路、階調表示回
路を液晶表示パネルに設け、液晶表示パネルを中間調階
調パネルとすることができる。以下、そのデータインタ
ーフェイスの１実施例を図１４を用いて説明する。

【００２８】モノクロ液晶パネルは現在、上／下２分割
方式を採用しているのが主流であり、又各々のデータは
上４ビット下用４ビットである。そのため階調表示回路
を液晶パネルに設けると、そのデータインターフェイス
は入力がカラーデータとなり、例えば、８回調表示で
は、Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅの色データが必要と
なり、上、下画面用各４×３＝１２ビット合計２４ビッ
トになる。

【００２９】そこで、図１４に示すように上側データと
下側データとマルチプレクスし、液晶表示データ２２と
し、データシフト信号１２の立ち下がりエッジで上側デ
ータを、立ち上がりエッジで下側データをラッチするこ
とで、カラーデータインターフェイスのビット幅を１／
２にすることができる。

【００３０】又図１５に示すように、上側、下側のデー
タ共立ち下がりエッジとし、ライン信号１１後のデータ
シフト信号１２の１、３、５…の奇数番目のクロックで
上側データ、２、４、６…の偶数番目のクロックで下側
データをラッチすることも、図１４と同様、カラーデー
タインターフェイスのビット幅を１／２にすることが可
能である。

【００３１】これまで述べた中間調表示回路を複数個設
ける事により多階調表示を行う事ができる。多階調表示
を行う事により、カラー表示用の信号がモノクロ液晶表
示装置に入力された場合にも擬似的にカラー表示ができ
る。この場合カラー表示の各色を多階調の各階調に割り
当てる。

【００３２】

【発明の効果】本発明によれば、ビット、ラインごとに
フレーム間引きのタイミングが異なるため、広い面積で
の中間調表示においても、フレームごとの表示ＯＮ、Ｏ
ＦＦのちらつきが目立たないという効果がある。

【００３３】又、ライン方向においてもフレーム間引き
のタイミングを異ならせるため、クロストークが発生し
にくくなるという効果がある。

【００３４】フレーム間引き方式において、Ｎ（Ｎは２
以上の整数）フレームに１回の表示ＯＮ、又は表示ＯＦ
Ｆを用いて、中間調表示するため表示ＯＮ、ＯＦＦのタ
イミングが均一となり、液晶に加わる実効電圧が均一と
なり、フリッカが目立たないという効果がある。

【００３５】階調制御回路を液晶表示パネルに設けるこ
とにより、液晶表示パネルの特性が変わる毎に、システ
ム内の表示装置を変える必要がないという効果がある。
又、この時、液晶表示パネルが上／下２分割方式の場
合、表示データを上画面、下画面交互とすることによ
り、表示データのインターフェイスを１／２にできると
いう効果がある。

【００３６】又、表示データをラッチするタイミングを
データシフト信号のクロックで交互ラッチ、又は立ち上
がり、立ち下がりエッジとすることで、上画面、下画面
のラッチクロックを１信号で可能となる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す液晶表示装置のブロッ
ク図である。

【図２】従来の液晶表示装置を示すブロック図である。

【図３】中間調表示の時の液晶表示データと液晶表示パ
ネルでの表示の関係を表す図である。

【図４】フレーム数とビット中間調信号の関係を表す図
である。

【図５】表示制御回路の動作を表す図である。

【図６】中間調表示の各フレームでの表示の様子を表す
図である。

【図７】５フレームに１回表示ＯＮのフレーム数とビッ
ト中間調信号の関係を表す図である。

【図８】８フレームに３回表示ＯＮのフレーム数とビッ
ト中間調信号の関係を表す図である。

【図９】３フレームに１回表示ＯＮとするビット中間調
信号発生回路の構成を表す図である。

【図１０】中間調制御回路の第２の実施例を表す図であ
る。

【図１１】図１０の中間調制御回路の発生するビット中
間調信号の様子を表す図である。

【図１２】ライン制御回路の構成を表す図である。

【図１３】図１２のライン制御回路を中間調制御回路に
加えた時のフレーム数と新中間調信号の様子を表す図で
ある。

【図１４】中間調制御回路を液晶表示パネルに設け、さ
らに、液晶表示パネルが上下、２分割方式時の液晶表示
データとデータシフト信号のインターフェイスの１例を
表す図である。

【図１５】中間調制御回路を液晶表示パネルに設け、さ
らに、液晶表示パネルが上下、２分割方式時の液晶表示
データとデータシフト信号のインターフェイスの１例を
表す図である。

【符号の説明】

１…発振器 ２…キャラクタクロック ３…表示アドレ
ス発生回路 ４…表示アドレス ５…表示メモリ ６…
表示データ ７…属性メモリ ８…属性データ９…タイ
ミング信号発生回路 １０…フレーム信号 １１…ライ
ン信号 １２…データシフト信号 １４…中間調制御信
号 １５…フレームカウンタ １６…フレームカウント
値 １７…キャラクタカウンタ １８…キャラクタカウ
ント値１９…ビット中間調信号発生回路 ２０…ビット
中間調信号 ２１…表示制御回路 ２２…液晶表示デー
タ ２３…液晶表示パネル ２４…中間調信号発生回路
２５…中間調信号 ２６…デコーダＡ ２７…デコー
ダＢ ２８…デコーダＣ ２９…ＮＯＴ回路 ３０…論
理積回路 ３１…ビットセレクタ ３２…新中間調信号
３３…ラインカウンタ ３４…ライン偶奇信号

フロントページの続き (72)発明者 衣川 清重 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 恒川 悟 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内

Claims (3)

【特許請求の範囲】
1. 【請求項１】順次表示アドレスを出力する表示アドレス
   発生回路と、 表示データを記憶する表示メモリと、 表示タイミング信号を発生する表示タイミング信号発生
   回路を備え、 前記表示アドレス発生回路から供給される表示アドレス
   にしたがって該表示メモリから読み出された表示データ
   を表示信号として出力する液晶表示装置の制御回路にお
   いて、 前記表示タイミング信号に応じて、液晶表示装置におけ
   る表示フレーム数に応じて、連続する表示ドットに対し
   て少なくとも１以上のビットのオンタイミングが異なる
   複数ビットの中間調信号を出力する中間調制御手段を備
   えたことを特徴とする液晶表示制御回路。
2. 【請求項２】水平方向に配置されたＮ個（Ｎは１以上の
   整数）の表示ドットからなる表示ブロックが多数配列さ
   れた液晶表示装置の駆動方法において、 （１）連続する複数のフレームにおいて、表示ドットを
   表示、非表示とし、 （２）前記表示ブロック内を一様な中間調表示を行うた
   めに、 前記連続するフレームにおいて、同じ表示ブロック内の
   それぞれの表示ドットが表示となるフレーム数と非表示
   となるフレーム数の割合αを等しくし、かつ前記複数の
   フレームのそれぞれのフレームにおいて、前記表示ブロ
   ック内の表示ドットの表示となる表示ドットと、非表示
   となる表示ドットがほぼ均等に存在することを特徴とす
   る液晶表示装置の駆動方法。
3. 【請求項３】特許請求の範囲請求項２項に記載の駆動方
   法において、 前記割合αを可変とし、複数の異なる中間調表示を実現
   可能としたことを特徴とする液晶表示装置の駆動方法。