JPH09191120A - Method for forming non-single crystal semiconductor thin film - Google Patents

Method for forming non-single crystal semiconductor thin film

Info

Publication number
JPH09191120A
JPH09191120A JP8018286A JP1828696A JPH09191120A JP H09191120 A JPH09191120 A JP H09191120A JP 8018286 A JP8018286 A JP 8018286A JP 1828696 A JP1828696 A JP 1828696A JP H09191120 A JPH09191120 A JP H09191120A
Authority
JP
Japan
Prior art keywords
semiconductor layer
type semiconductor
photovoltaic element
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8018286A
Other languages
Japanese (ja)
Inventor
Sunao Yoshisato
直 芳里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8018286A priority Critical patent/JPH09191120A/en
Publication of JPH09191120A publication Critical patent/JPH09191120A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【目的】 pin型光起電力素子の出力特性、特にVo
c,FFを向上させ、結果として出力特性の向上した光
起電力素子を提供し、かつ、劣化を低減し信頼性の向上
した光起電力素子を提供する。 【構成】 pin型光起電力素子のp型半導体層を多層
化し、独立した複数の電極、電源を用い、かつ、グロー
放電生起時において、放電空間内に設置された該複数の
カソードの電位(自己バイアス)極性の少なくとも2つ
のどちらか一方の自己バイアスが0Vであることもしく
は、自己バイアス極性が異なるようにして作製すること
で、イオンボンバートメントの効果を必要な界面側で作
製できるため、光起電力素子の初期特性と実使用状態で
の信頼性が向上する。
(57) [Abstract] [Purpose] The output characteristics of pin type photovoltaic elements, especially Vo
(EN) Provided are a photovoltaic device having improved c and FF, resulting in improved output characteristics, and a photovoltaic device having reduced deterioration and improved reliability. [Structure] The p-type semiconductor layer of a pin-type photovoltaic element is multi-layered, a plurality of independent electrodes and a power source are used, and the potentials of the plurality of cathodes (in the discharge space) when a glow discharge occurs ( Self-bias) At least one of the two polarities of the polarities is 0 V or the self-bias polarity is different so that the effect of ion bombardment can be produced on the necessary interface side. The initial characteristics of the electromotive force element and the reliability in actual use are improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は光起電力素子などの光起
電力素子を連続的に作製する方法に関する。より詳細に
は、本発明は、アモルファスシリコンやアモルファスシ
リコン合金を用いた光起電力素子などの光起電力素子を
大量生産する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for continuously producing photovoltaic devices such as photovoltaic devices. More specifically, the present invention relates to a method for mass-producing photovoltaic devices such as photovoltaic devices using amorphous silicon or amorphous silicon alloy.

【0002】[0002]

【従来技術】従来、光起電力素子の作製方法としては、
次のような技術が知られている。即ち、例えば、非単結
晶半導体膜などを用いた光起電力素子の作製には、一般
的には、プラズマCVD法が広く用いられており、企業
化されている。しかしながら、光起電力素子が、光電変
換効率が十分に高く、特性安定に優れたものであり、か
つ大量生産し得るものであることが基本的に要求され
る。そのためには、非単結晶半導体膜などを用いた光起
電力素子の作製においては、電気的、光学的、光導電的
あるいは、機械的特性および繰り返し使用での疲労特性
あるいは使用環境特性の向上を図るとともに、大面積
化、膜厚および膜質の均一化を図りながら、しかも高速
成膜によって再現性のある量産化を図らなければならな
いため、これらのことが、今後改善すべき問題点として
指摘されている。
2. Description of the Related Art Conventionally, as a method for producing a photovoltaic element,
The following technologies are known. That is, for example, the plasma CVD method is generally widely used for manufacturing a photovoltaic element using a non-single-crystal semiconductor film or the like, and has been commercialized. However, it is basically required that the photovoltaic element has sufficiently high photoelectric conversion efficiency, excellent stability of characteristics, and can be mass-produced. For that purpose, in the production of a photovoltaic element using a non-single crystal semiconductor film, it is necessary to improve electrical, optical, photoconductive or mechanical characteristics and fatigue characteristics or repeated use environment characteristics. At the same time, it is necessary to achieve reproducible mass production by high-speed film formation while increasing the area and making the film thickness and film quality uniform. ing.

【0003】ところで、光起電力素子を用いる発電方式
にあっては、単位モジュールを直列または並列に接続
し、ユニット化して所望の電流、電圧を得る形式が採用
されることが多く、各モジュールにおいては断線はショ
ートが生起しないことが要求される。加えて、各モジュ
ール間の出力電圧や出力電流のバラツキのないことが重
要である。こうしたことから、少なくとも単位モジュー
ルを作製する段階でその最大の特性決定要素である半導
体層そのものの特性均一性が確保されていることが要求
される。そして、モジュール設計をし易くし、かつモジ
ュール組み立て工程の簡略化できるようにする観点か
ら、大面積にわたって特性均一性の優れた半導体堆積膜
が提供されることが光起電力素子の量産性を高め、生産
コストの大幅な低減を達成せしめるについて要求され
る。
By the way, in a power generation method using a photovoltaic element, a form in which unit modules are connected in series or in parallel and unitized to obtain a desired current and voltage is often adopted. The disconnection is required not to cause a short circuit. In addition, it is important that there is no variation in output voltage or output current between the modules. For this reason, it is required that the uniformity of the characteristics of the semiconductor layer itself, which is the largest characteristic determining factor, is secured at least at the stage of manufacturing the unit module. Further, from the viewpoint of facilitating the module design and simplifying the module assembling process, the provision of a semiconductor deposited film having excellent property uniformity over a large area enhances the mass productivity of photovoltaic devices. , Is required to achieve a significant reduction in production costs.

【0004】光起電力素子については、その重要構成要
素たる半導体層は、いわゆるpn接合、pin接合など
の半導体接合がなされている。a−Siなどの薄膜半導
体を用いる場合、ホスフィン(PH3)、ジボラン(B2
6)などのドーパントとなる元素を含む原料ガスであ
るシラン(SiH4)などを混合してグロー放電分解す
ることにより所望の導電型を有する半導体膜が得られ、
所望の基板上にこれらの半導体膜を順次積層作製するこ
とによって容易に前述の半導体接合が達成できることが
知られている。そしてこのことから、非単結晶半導体系
の光起電力素子を作製するについて、その各々の半導体
層作製用の独立した成膜室を設け、該成膜室にて各々の
半導体層の作製を行う方法が提案されている。因に米国
特許4,400,409号明細書には、ロール・ツー・
ロール(Roll to Roll)方式を採用した連
続プラズマCVD装置が開示されている。この装置によ
れば、複数のグロー放電領域を設け、所望の幅の十分に
長い可撓性の基板を、該基板が前記各グロー放電領域に
おいて必要とされる導電型の半導体層を堆積しつつ、前
記基板をその長手方向に連続的に搬送せしめることによ
って、半導体接合を有するデバイスを連続作製すること
ができるとされている。なお、該明細書においては、各
半導体層作製時に用いるドーパントガスが他のグロー放
電領域へ拡散、混入することを防止するためにガスゲー
トが用いられている。具体的には、前記各グロー放電領
域同士を、スリット状の分離通路によって相互に分離
し、さらに該分離通路に例えばAr,H2などの掃気用
ガスの流れを作用させる手段が採用されている。こうし
たことから、この方法は、半導体デバイスの量産に適す
る方法ではあるものの、前述したように、光起電力素子
を大量に普及させるためには、さらなる光電変換効率、
特性安定性や特性均一性の向上、および製造コストの低
減が望まれる。
In the photovoltaic element, the semiconductor layer which is an important component thereof has a semiconductor junction such as a so-called pn junction or pin junction. When a thin film semiconductor such as a-Si is used, phosphine (PH 3 ) and diborane (B 2
A semiconductor film having a desired conductivity type obtained by H 6) source gas at a silane (SiH 4 containing an element as a dopant, etc.) are mixed and glow discharge decomposition,
It is known that the above semiconductor junction can be easily achieved by sequentially laminating and manufacturing these semiconductor films on a desired substrate. From this fact, when manufacturing a non-single-crystal semiconductor-based photovoltaic element, an independent film forming chamber for manufacturing each semiconductor layer is provided, and each semiconductor layer is manufactured in the film forming chamber. A method has been proposed. Incidentally, US Pat. No. 4,400,409 discloses roll-to-roll
A continuous plasma CVD apparatus adopting a roll (roll to roll) method is disclosed. According to this device, a plurality of glow discharge regions are provided, and a sufficiently long flexible substrate having a desired width is formed on the substrate while depositing a conductive semiconductor layer required in each of the glow discharge regions. By continuously transporting the substrate in the longitudinal direction, a device having a semiconductor junction can be continuously manufactured. Note that, in this specification, a gas gate is used to prevent a dopant gas used in manufacturing each semiconductor layer from diffusing or mixing into another glow discharge region. Specifically, a means for separating each of the glow discharge regions from each other by a slit-shaped separation passage and causing a flow of a scavenging gas such as Ar or H 2 to act on the separation passage is adopted. . Therefore, although this method is a method suitable for mass production of semiconductor devices, as described above, in order to popularize a large number of photovoltaic elements, further photoelectric conversion efficiency,
It is desired to improve the property stability and property uniformity and reduce the manufacturing cost.

【0005】特に、光電変換効率や特性安定性の向上の
ためには、各単位モジュールごとの光電変換効率は高い
ほどよく、特性劣化率は低いほど好ましい。さらには、
単位モジュールを直列または並列に接続し、ユニット化
した際には、ユニットを構成する各単位モジュールの内
の最小の電流または電圧特性の単位モジュールが律速し
てユニットの特性が決まるため、各単位モジュールの平
均特性を向上させるだけでなく、特性バラツキも小さく
することが非常に重要となる。そのために単位モジュー
ルを作製する段階でその最大の特性決定要素である半導
体層そのものの特性均一性を確保することが望まれてい
る。また、製造コスト低減のために、各モジュールにお
いては断線やショートが生起しないように、半導体層の
欠陥を減らすことにより、歩留りを向上させることが強
く望まれている。さらに、光起電力素子のp型半導体層
は、素子特性の観点からの層厚がたかだか数百オングス
トロームと非常に薄く設定される場合が多く、とりわけ
積層型光起電力素子の形成時にはその層厚の均一性、膜
の密着性、ドーパントのドーピング効率、特性の均一
性、再現性が光起電力素子の特性に影響するだけではな
く、光起電力素子の歩留りにも大きく影響するものであ
る。
Particularly, in order to improve the photoelectric conversion efficiency and the characteristic stability, the higher the photoelectric conversion efficiency of each unit module is, the better, and the lower the characteristic deterioration rate is, the more preferable. Moreover,
When the unit modules are connected in series or in parallel to make a unit, the unit module with the minimum current or voltage characteristic among the unit modules constituting the unit is rate-determining and the characteristics of the unit are determined. It is very important not only to improve the average characteristics of the above, but also to reduce the variation in characteristics. Therefore, it is desired to ensure the uniformity of the characteristics of the semiconductor layer itself, which is the largest characteristic determining factor, at the stage of manufacturing the unit module. Further, in order to reduce the manufacturing cost, it is strongly desired to improve the yield by reducing the defects of the semiconductor layer so that the disconnection or short circuit does not occur in each module. Further, the p-type semiconductor layer of the photovoltaic element is often set to a very thin layer thickness of at most several hundred angstroms from the viewpoint of element characteristics. Uniformity, film adhesion, dopant doping efficiency, characteristic uniformity, and reproducibility not only affect the characteristics of the photovoltaic element, but also significantly affect the yield of the photovoltaic element.

【0006】さらに、従来技術において、例えば平行平
板型にカソード電極、アノード電極を配置した典型的な
放電容器構造で単一に作製したp型半導体層の場合、投
入される電力のほとんどはカソード電極近傍で消費され
てしまう結果、カソード電極近傍というある限られた部
分のみにおいて材料ガスの励起、分解反応が活発とな
り、薄膜形成速度は電力投入側すなわちカソード電極近
傍でのみ大きくなってしまい、生産性の高い堆積速度を
得ることが困難であった。一方、高い堆積速度を得るた
めに電力投入パワーを大きくすると、成膜時間の経過と
ともに成膜容器などの温度上昇を引き起こしp型半導体
層の膜質を劣化させたり、下地であるi型半導体層ある
いは下地電極へダメージを与え生産性を著しく低下させ
ていた。したがって、空間的にも、時間的にも均一でか
つ再現性よくp型非単結晶半導体層を得るためには、長
時間にわたってなお一層の放電安定性を向上させ、再現
性を向上させた形成方法が要求される。さらに、装置の
スループットを向上させ、コストダウンを図ろうとする
場合、半導体薄膜の品質を維持したまま形成する方法が
要求される。さらにp型半導体層の基本特性は、電気
的、光学的に光起電力素子の特性を大きく左右し、特に
積層型光起電力素子においては、極めて良好なpn接合
が必要とされるため、ドーピング効率がよく、より高品
位なp型半導体層を再現よく均一に形成し得る方法が要
求されている。
Further, in the prior art, for example, in the case of a p-type semiconductor layer which is made in a single structure with a typical discharge vessel structure in which a cathode electrode and an anode electrode are arranged in a parallel plate type, most of the electric power supplied is the cathode electrode. As a result of being consumed in the vicinity, the excitation and decomposition reactions of the material gas become active only in a limited part near the cathode electrode, and the thin film formation rate increases only on the power input side, that is, in the vicinity of the cathode electrode. It was difficult to obtain a high deposition rate of. On the other hand, when the power input power is increased in order to obtain a high deposition rate, the temperature of the film forming container or the like rises with the lapse of the film forming time, deteriorating the film quality of the p-type semiconductor layer, The base electrode was damaged and the productivity was remarkably reduced. Therefore, in order to obtain a p-type non-single-crystal semiconductor layer that is spatially and temporally uniform and has good reproducibility, the discharge stability is further improved over a long period of time, and the reproducibility is improved. A method is required. Further, in order to improve the throughput of the device and reduce the cost, a method of forming a semiconductor thin film while maintaining the quality is required. Further, the basic characteristics of the p-type semiconductor layer have a great influence on the characteristics of the photovoltaic element electrically and optically. Particularly, in the laminated photovoltaic element, an extremely good pn junction is required, so that doping There is a demand for a method capable of forming a high-quality p-type semiconductor layer with good efficiency and reproducibly and uniformly.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、上述
のごとき従来の光起電力素子の作製方法における諸問題
を克服して、基板上に、大面積にわたって、高い光電変
換効率を有し、高品質で優れた均一性を有し、より再現
性高く欠陥の少ない光起電力素子を大量に作製するため
の形成方法および装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to overcome the problems in the conventional method for producing a photovoltaic device as described above and to provide a high photoelectric conversion efficiency on a substrate over a large area. Another object of the present invention is to provide a forming method and apparatus for producing a large number of photovoltaic elements having high quality, excellent uniformity, high reproducibility and few defects.

【0008】[0008]

【課題を解決するための手段】本発明は上記目的を達成
するものであり、材料ガスを反応容器の放電空間内へ導
入し、電力を印加して該材料ガスをプラズマ放電によっ
て分解し、比較的大きな堆積速度でもってp型半導体層
を形成する薄膜形成方法において、該p型半導体層を複
数の独立した電力印加電極(カソード)のそれぞれに対
応した電源を用いて形成し、かつ、グロー放電生起時に
おいて、放電空間内に設置された該複数のカソードの電
位(自己バイアス)極性の少なくとも2つのどちらか一
方の自己バイアスが0Vであることもしくは、自己バイ
アス極性が異なるようにして前記p型半導体層を形成す
ることを特徴とする。前記複数のカソードの電位極性を
変化させる手段としては、交流電源に直流電圧を重畳さ
せてもよく、また、放電空間内におけるカソード電極の
表面積を、アノード電極の表面積に対して大きく、ある
いは小さくすることによりカソードの電極極性を制御す
ることが可能である。
Means for Solving the Problems The present invention achieves the above-mentioned object, and introduces a material gas into the discharge space of a reaction vessel, applies electric power to decompose the material gas by plasma discharge, and In a thin film forming method for forming a p-type semiconductor layer at a relatively high deposition rate, the p-type semiconductor layer is formed using a power source corresponding to each of a plurality of independent power application electrodes (cathodes), and glow discharge is performed. At the time of occurrence, at least one of the potential (self-bias) polarities of the plurality of cathodes installed in the discharge space has a self-bias of 0 V, or the self-bias polarities are different so that the p-type A feature is that a semiconductor layer is formed. As means for changing the potential polarities of the plurality of cathodes, a direct current voltage may be superimposed on an alternating current power source, and the surface area of the cathode electrode in the discharge space is made larger or smaller than the surface area of the anode electrode. This makes it possible to control the electrode polarity of the cathode.

【0009】[0009]

【作用】本発明では、基板上にp型半導体層を、グロー
放電生起時における放電空間内に設置された該複数のカ
ソードの電位(自己バイアス)極性の少なくとも2つの
どちらか一方の自己バイアスが0Vもしくは、自己バイ
アス極性が異なるようにして形成するために、プラズマ
放電内に存在するイオンが基板上の堆積膜に対する効
果、つまりイオンボンバートメントによる堆積膜表面に
与えるエネルギーの効果を、i型半導体層との界面側の
p型半導体層、あるいは、下地電極もしくは上部電極側
のp型半導体層として多層型のp型半導体層を積層する
ことにより前記界面に適合したp型半導体層が形成で
き、光起電力素子の出力特性とりわけ開放電圧、フィル
ファクターを向上させ、結果として出力特性の向上した
光起電力素子を提供することができる。さらに本発明に
よれば、特に積層型光起電力素子において、極めて良好
なpn接合を実現させることができ、より高品質な光起
電力素子を再現性よく均一に形成し得ることが可能とな
る。
According to the present invention, the p-type semiconductor layer is formed on the substrate by applying at least one of the potential (self-bias) polarities of the plurality of cathodes installed in the discharge space when the glow discharge occurs. In order to form 0V or different self-bias polarities, the effect of the ions present in the plasma discharge on the deposited film on the substrate, that is, the effect of the energy given to the surface of the deposited film by the ion bombardment is determined by the i-type semiconductor. A p-type semiconductor layer suitable for the interface can be formed by stacking a p-type semiconductor layer on the interface side with the layer, or by stacking a multilayer p-type semiconductor layer as a p-type semiconductor layer on the base electrode or upper electrode side, (EN) Provided is a photovoltaic element having improved output characteristics, particularly open-circuit voltage and fill factor, resulting in improved output characteristics. It is possible. Further, according to the present invention, an extremely good pn junction can be realized particularly in a stacked photovoltaic element, and a photovoltaic element of higher quality can be uniformly formed with good reproducibility. .

【0010】[0010]

【実施態様例】以下、図面を参照しながら、本発明の光
起電力素子の構成とその製造方法を詳しく説明する。図
1は、本発明の概念を詳しく説明するための、光起電力
素子の断面図の一例である。ただし、本発明は図1の構
成の光起電力素子に限られるものではない。図1におい
て、101は基板、102は裏面電極、103はn型半
導体層、104はi型半導体層、105は前記第1のp
型半導体層、106は前記第2のp型半導体層、107
は透明電極、108は集電電極である。また、図1はp
型半導体層側から光入射する構成であるが、n型半導体
層側から光入射する構成の光起電力素子の場合は、10
3が前記第1のp型半導体層、104が前記第2のp型
半導体層、105が前記i型半導体層、106が前記n
型半導体層となる。さらに、図1は基板と逆側から光を
入射する構成であるが、基板側から光を入射する構成の
光起電力素子では、透明電極と集電電極の位置が逆にな
り102が透明電極、103が前記第1のp型半導体
層、104が前記第2のp型半導体層、105が前記i
型半導体層、106が前記n型半導体層、107が裏面
電極となることもある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The construction of a photovoltaic element according to the present invention and a method for manufacturing the same will be described below in detail with reference to the drawings. FIG. 1 is an example of a cross-sectional view of a photovoltaic element for explaining the concept of the present invention in detail. However, the present invention is not limited to the photovoltaic device having the configuration of FIG. In FIG. 1, 101 is a substrate, 102 is a back electrode, 103 is an n-type semiconductor layer, 104 is an i-type semiconductor layer, and 105 is the first p-type.
Type semiconductor layer, 106 is the second p-type semiconductor layer, 107
Is a transparent electrode, and 108 is a current collecting electrode. Also, in FIG.
The light is incident from the side of the n-type semiconductor layer, but in the case of the photovoltaic element of the structure in which the light is incident from the side of the n-type semiconductor layer, 10
3 is the first p-type semiconductor layer, 104 is the second p-type semiconductor layer, 105 is the i-type semiconductor layer, and 106 is the n-type.
Type semiconductor layer. Further, although FIG. 1 shows a structure in which light is incident from the side opposite to the substrate side, in a photovoltaic element having a structure in which light is incident from the substrate side, the positions of the transparent electrode and the collecting electrode are reversed and 102 is the transparent electrode. , 103 is the first p-type semiconductor layer, 104 is the second p-type semiconductor layer, and 105 is the i
The type semiconductor layer, 106 may be the n-type semiconductor layer, and 107 may be the back electrode.

【0011】図2は、本発明の概念を詳しく説明するた
めの、積層型の光起電力素子の断面図の一例である。図
2の本発明の積層型の光起電力素子は、3つのpin接
合が積層された構造をしており、219は光入射側から
数えて第一のpin接合、218は第二のpin接合、
217は第三のpin接合である。これら3つのpin
接合は、基板201上に形成された、裏面電極202上
に積層されたものであり、3つのpin接合の最上部
に、透明電極215と集電電極216が形成されて、積
層型の光起電力素子を形成している。そして、それぞれ
のpin接合は、n型半導体層203,207,21
1、i型半導体層204,208,212、第1のp型
半導体層205,209,213、第2のp型半導体層
206,210,214からなる。また、図1の光起電
力素子と同様に光の入射方向によって、ドーピング層や
電極の配置が入れ替わることもある。
FIG. 2 is an example of a cross-sectional view of a stacked photovoltaic element for explaining the concept of the present invention in detail. The stacked photovoltaic element of the present invention shown in FIG. 2 has a structure in which three pin junctions are stacked. 219 is a first pin junction counted from the light incident side and 218 is a second pin junction. ,
217 is the third pin junction. These three pins
The junction is formed by stacking on the back surface electrode 202 formed on the substrate 201, and the transparent electrode 215 and the collector electrode 216 are formed on the uppermost part of the three pin junctions to form a stacked photovoltaic. It forms a power element. The respective pin junctions have n-type semiconductor layers 203, 207, and 21.
1, i-type semiconductor layers 204, 208 and 212, first p-type semiconductor layers 205, 209 and 213, and second p-type semiconductor layers 206, 210 and 214. Further, as in the case of the photovoltaic element of FIG. 1, the arrangement of the doping layers and electrodes may be switched depending on the incident direction of light.

【0012】以下に、本発明の光起電力素子についてそ
の構成要素と製造方法を説明する。
The components and manufacturing method of the photovoltaic element of the present invention will be described below.

【基板】半導体層(103〜106、203〜214)
はたかだか1μm程度の薄膜であるため適当な基板上に
堆積される。このような基板(101,201)として
は、単結晶質もしくは非単結晶質のものであってもよ
く、さらにそれらは導電性のものであっても、また電気
絶縁性のものであってもよい。さらには、それらは透光
性のものであっても、また非透光性のものであってもよ
いが、変形、歪みが少なく、所望の強度を有するもので
あることが好ましい。具体的には、Fe,Ni,Cr,
Al,Mo,Au,Nb,Ta,V,Ti,Pt,Pb
などの金属またはこれらの合金、例えば真鍮、ステンレ
ス鋼などの薄板およびその複合体、およびポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシなどの耐熱性合成樹脂のフィルムまたはシートま
たはこれらとガラスファイバー、カーボンファイバー、
ホウ素ファイバー、金属繊維などとの複合体、およびこ
れらの金属の薄板、樹脂シートなどの表面に異種材質の
金属薄膜及び/またはSiO2,Si34,Al23
AlNなどの絶縁性薄膜をスパッタ法、蒸着法、鍍金法
などにより表面コーティング処理を行ったものおよび、
ガラス、セラミックスなどが挙げられる。
[Substrate] Semiconductor layers (103 to 106, 203 to 214)
Since it is a thin film of about 1 μm at most, it is deposited on an appropriate substrate. Such substrates (101, 201) may be monocrystalline or non-monocrystalline, and they may be electrically conductive or electrically insulative. Good. Further, they may be light-transmitting or non-light-transmitting, but preferably have a small amount of deformation and distortion and a desired strength. Specifically, Fe, Ni, Cr,
Al, Mo, Au, Nb, Ta, V, Ti, Pt, Pb
Such as metal or alloys thereof, such as brass, thin plates of stainless steel and their composites, and polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy, etc. Film or sheet of heat resistant synthetic resin or glass fiber, carbon fiber,
Boron fibers, composites with metal fibers, etc., and thin films of these metals, metal thin films of different materials and / or SiO 2 , Si 3 N 4 , Al 2 O 3 , on the surface of resin sheets, etc.
An insulating thin film such as AlN that has been surface-coated by a sputtering method, a vapor deposition method, a plating method, or the like, and
Examples thereof include glass and ceramics.

【0013】基板が金属などの電気導電性である場合に
は直接電流取り出し用の電極としてもよいし、合成樹脂
などの電気絶縁性である場合には堆積膜の形成される側
の表面にAl,Ag,Pt,Au,Ni,Ti,Mo,
W,Fe,V,Cr,Cu,ステンレス,真鍮,ニクロ
ム,SnO2,In23,ZnO,ITOなどのいわゆ
る金属単体または合金、および透明導電性酸化物(TC
O)を鍍金、蒸着、スパッタなどの方法であらかじめ表
面処理を行って電流取り出し用の電極を形成しておくこ
とが望ましい。もちろん、基板が金属などの電気導電性
のものであっても、長波長光の基板表面上での反射率を
向上させたり、基板材質と堆積膜との間での構成元素の
相互拡散を防止するなどの目的で異種の金属層などを前
記基板上の堆積膜が形成される側に設けてもよい。ま
た、前記基板が比較的透明であって、該基板の側から光
入射を行う層構成の光起電力素子とする場合には前記透
明導電性酸化物や金属薄膜などの導電性薄膜をあらかじ
め堆積形成しておくことが望ましい。
When the substrate is electrically conductive such as metal, it may be used as an electrode for direct current extraction, and when it is electrically insulating such as synthetic resin, Al is formed on the surface on which the deposited film is formed. , Ag, Pt, Au, Ni, Ti, Mo,
So-called simple metals or alloys such as W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O 3 , ZnO and ITO, and transparent conductive oxides (TC)
O) is preferably surface-treated in advance by a method such as plating, vapor deposition, and sputtering to form an electrode for extracting electric current. Of course, even if the substrate is electrically conductive such as metal, it improves the reflectance of long wavelength light on the substrate surface and prevents mutual diffusion of constituent elements between the substrate material and the deposited film. For the purpose of, for example, a different kind of metal layer or the like may be provided on the side where the deposited film is formed on the substrate. Further, when the substrate is relatively transparent and a photovoltaic device having a layer structure in which light is incident from the substrate side is used, a conductive thin film such as the transparent conductive oxide or a metal thin film is previously deposited. It is desirable to form it.

【0014】また、基板の表面性としてはいわゆる平滑
面であっても、微小の凹凸面であってもよい。微小の凹
凸面とする場合には、その凹凸形状は球状、円錐状、角
錐状などであって、かつその最大高さ(Rmax)が好
ましくは0.05μm乃至2μmとすることにより、該
表面での光反射が乱反射となり、該表面での反射光の光
路長の増大をもたらす。基板の形状は、用途により平滑
表面あるいは凸凹表面の板状、長尺ベルト状、円筒状な
どであることができ、その厚さは、所望通りの光起電力
素子を形成し得るように適宜決定するが、光起電力素子
として可撓性が要求される場合、または基板の側より光
入射がなされる場合には、基板としての機能が十分発揮
される範囲内で可能な限り薄くすることができる。しか
しながら、基板の製造上および取り扱い上、機械的強度
などの点から、通常は10μm以上とされる。
The surface property of the substrate may be a so-called smooth surface or a minute uneven surface. In the case of forming a minute uneven surface, the uneven shape is spherical, conical, pyramidal, or the like, and its maximum height (Rmax) is preferably 0.05 μm to 2 μm, The irregular reflection of light causes an increase in the optical path length of the reflected light on the surface. The shape of the substrate can be a plate shape with a smooth surface or an uneven surface, a long belt shape, a cylindrical shape, etc. depending on the application, and its thickness is appropriately determined so that a photovoltaic element as desired can be formed. However, when flexibility is required for the photovoltaic element, or when light is incident from the substrate side, it should be as thin as possible within the range in which the function as a substrate is sufficiently exhibited. it can. However, it is usually 10 μm or more in terms of mechanical strength in terms of manufacturing and handling of the substrate.

【0015】[0015]

【裏面電極、光反射層】本発明に用いられる裏面電極
(102,202)は光入射方向に対し半導体層の裏面
に配される電極である。したがって、図1の102の位
置かあるいは、基板が透光性で、基板の方向から光を入
射させる場合には、107の位置に配置される。裏面電
極の材料としては、金、銀、銅、アルミニウム、ニッケ
ル、鉄、クロム、モリブテン、タングステン、チタン、
コバルト、タンタル、ニオブ、ジルコニウムなどの金属
またはステンレスなどの合金が挙げられる。なかでもア
ルミニウム、銅、銀、金などの反射率の高い金属が特に
好ましい。反射率の高い金属を用いる場合には、裏面電
極に半導体層で吸収しきれなかった光を再び半導体層に
反射する光反射層の役割を兼ねさせることができる。ま
た裏面電極の形状は平坦であってもよいが、光を散乱す
る凹凸形状を有することがより好ましい。光を散乱する
凹凸形状を有することによって、半導体層で吸収しきれ
なかった長波長光を散乱させて半導体層内での光路長を
延ばし、光起電力素子の長波長感度を向上させて短絡電
流を増大させ、光電変換効率を向上させることができ
る。光を散乱する凹凸形状は、凹凸の山と谷の高さの差
がRmaxで0.2μmから2.0μmであることが望
ましい。ただし基板が裏面電極を兼ねる場合には、裏面
電極の形成を必要としない場合もある。
[Backside Electrode, Light Reflecting Layer] The backside electrodes (102, 202) used in the present invention are electrodes arranged on the backside of the semiconductor layer in the light incident direction. Therefore, it is arranged at the position of 102 in FIG. 1 or at the position of 107 when the substrate is transparent and light is incident from the direction of the substrate. The material of the back electrode is gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium,
Examples thereof include metals such as cobalt, tantalum, niobium, and zirconium, or alloys such as stainless steel. Among these, metals with high reflectance such as aluminum, copper, silver and gold are particularly preferable. When a metal having a high reflectance is used, the back electrode can also serve as a light reflection layer that reflects light that could not be absorbed by the semiconductor layer back to the semiconductor layer. The shape of the back electrode may be flat, but it is more preferable that the back electrode has an uneven shape for scattering light. By having a concavo-convex shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer and extends the optical path length in the semiconductor layer, improving the long-wavelength sensitivity of the photovoltaic element and increasing the short-circuit current. And the photoelectric conversion efficiency can be improved. In the uneven shape for scattering light, it is desirable that the difference between the heights of the peaks and valleys of the unevenness is 0.2 to 2.0 μm in Rmax. However, when the substrate also serves as the back electrode, the back electrode may not need to be formed in some cases.

【0016】また、裏面電極の形成には、蒸着法、スパ
ッタ法、メッキ法、印刷法などが用いられる。また裏面
電極を光を散乱する凹凸形状に形成する場合には、形成
した金属あるいは合金の膜をドライエッチングするかあ
るいはウエットエッチングするかあるいはサンドブラス
トするかあるいは加熱することなどによって形成され
る。また基板を加熱しながら前述の金属あるいは合金を
蒸着することにより光を散乱する凹凸形状を形成するこ
ともできる。また、裏面電極102とn型半導体層10
3との間に、図中には示されていないが、導電性酸化亜
鉛などの拡散防止層を設けてもよい。該拡散防止層の効
果としては裏面電極102を構成する金属元素がn型半
導体層中へ拡散するのを防止するのみならず、若干の抵
抗値をもたせることで半導体層を挟んで設けられた裏面
電極102と透明電極107との間にピンホールなどの
欠陥で発生するショートを防止すること、および薄膜に
よる多重干渉を発生させ入射された光を光起電力素子内
に閉じ込めるなどの効果を挙げることができる。
Further, a vapor deposition method, a sputtering method, a plating method, a printing method or the like is used for forming the back surface electrode. Further, when the back electrode is formed in a concavo-convex shape that scatters light, the formed metal or alloy film is formed by dry etching, wet etching, sandblasting, heating, or the like. In addition, the above-mentioned metal or alloy can be deposited while heating the substrate to form an uneven shape for scattering light. In addition, the back electrode 102 and the n-type semiconductor layer 10
Although not shown in the figure, a diffusion barrier layer made of conductive zinc oxide or the like may be provided between the first and second electrodes. The effect of the diffusion prevention layer is not only to prevent the metal element forming the back surface electrode 102 from diffusing into the n-type semiconductor layer, but also to provide a slight resistance value so that the back surface provided with the semiconductor layer sandwiched therebetween. To prevent a short circuit caused by a defect such as a pinhole between the electrode 102 and the transparent electrode 107, and to produce multiple interference by a thin film to confine incident light in a photovoltaic element. You can

【0017】[0017]

【半導体層】本発明に用いられる半導体層の材料として
は、Si,C,GeなどのIV族元素を用いたもの、あ
るいはSiGe,SiC,SiSnなどのIV族合金を
用いたものが用いられる。こうした半導体材料の中で、
本発明の光起電力素子に特に好適に用いられる半導体材
料としては、a−Si:H(水素化非晶質シリコンの略
記)、a−Si:F,a−Si:H:F,a−SiG
e:H,a−SiGe:F,a−SiGe:H:F,a
−SiC:H,a−SiC:F,a−SiC:H:Fな
どのIV族およびIV族合金系非晶質半導体材料が挙げ
られる。半導体層は価電子制御および禁制帯幅制御を行
うことができる。具体的には半導体層を形成する際に価
電子制御剤または禁制帯幅制御剤となる元素を含む原料
化合物を単独で、または前記堆積膜形成用原料ガスまた
は前記希釈ガスに混合して成膜空間内に導入してやれば
よい。また、半導体層は、価電子制御によって、少なく
ともその一部が、p型およびn型にドーピングされ、少
なくとも一組のpin接合を形成する。そして、pin
接合を複数積層することにより、いわゆる積層セルの構
成になる。
[Semiconductor Layer] As a material of the semiconductor layer used in the present invention, a material using a group IV element such as Si, C, Ge or a group IV alloy such as SiGe, SiC, SiSn is used. Among these semiconductor materials,
The semiconductor material particularly preferably used for the photovoltaic element of the present invention includes a-Si: H (abbreviation of hydrogenated amorphous silicon), a-Si: F, a-Si: H: F, a-. SiG
e: H, a-SiGe: F, a-SiGe: H: F, a
Group IV and group IV alloy-based amorphous semiconductor materials such as -SiC: H, a-SiC: F, and a-SiC: H: F. The semiconductor layer can perform valence electron control and band gap control. Specifically, a raw material compound containing an element serving as a valence electron control agent or a band gap control agent when forming a semiconductor layer is formed alone or mixed with the deposited film forming raw material gas or the dilution gas to form a film. It should be introduced in the space. In addition, at least a part of the semiconductor layer is doped into p-type and n-type by valence electron control to form at least one pair of pin junctions. And pin
By stacking a plurality of junctions, a so-called stacked cell structure is formed.

【0018】半導体層は、マイクロ波プラズマCVD
法、RFプラズマCVD法、光CVD法、熱CVD法、
MOCVD法などの各種CVD法によって、あるいはE
B蒸着、MBE、イオンプレーティング、イオンビーム
法などの各種蒸着法、スパッタ法、スプレー法、印刷法
などによって形成される。これらの形成方法の中、原料
ガスをプラズマで分解し、基板状に堆積させるプラズマ
CVD法が好ましい。また、装置としては、バッチ式の
装置や連続成膜装置などが所望に応じて使用できる。
The semiconductor layer is formed by microwave plasma CVD.
Method, RF plasma CVD method, optical CVD method, thermal CVD method,
By various CVD methods such as MOCVD method, or E
It is formed by various vapor deposition methods such as B vapor deposition, MBE, ion plating, ion beam method, sputtering method, spray method, and printing method. Among these forming methods, a plasma CVD method in which a source gas is decomposed by plasma and deposited on a substrate is preferable. In addition, as a device, a batch type device, a continuous film forming device, or the like can be used as desired.

【0019】以下、本発明の光起電力素子に特に好適な
IV族元素の非晶質半導体材料またはIV族元素の合金
系非晶質半導体材料を用いた半導体層について、さらに
詳しく述べる。 (1)i型半導体層(真性半導体層) 当該層は、特にIV族元素の非晶質半導体材料またはI
V族元素の合金系非晶質半導体材料を用いた光起電力素
子において、pin接合に用いるi型層は照射光に対し
てキャリアを発生輸送する重要な層である。i型層とし
ては、僅かp型、僅かn型の層も使用できるものである
IV族元素の非晶質半導体材料またはIV族元素の合金
系非晶質半導体材料には、上述のごとく、水素原子
(H,D)またはハロゲン原子(X)が含有され、これ
が重要な働きを持つ。i型層に含有される水素原子
(H,D)またはハロゲン原子(X)は、i型層の未結
合手(ダングリングボンド)を補償する働きをし、i型
層でのキャリアの移動度と寿命の積を向上させるもので
ある。またp型層/i型層、n型層/i型層の各界面の
界面準位を補償する働きをし、光起電力素子の光起電
力、光電流そして光応答性を向上させる効果のあるもの
である。i型層に含有される水素原子または/及びハロ
ゲン原子は1〜40at%が最適な含有量として挙げら
れる。特に、p型層/i型層、n型層/i型層の各界面
側で水素原子または/及びハロゲン原子の含有量が多く
分布しているものが好ましい分布形態として挙げられ、
該界面近傍での水素原子または/及びハロゲン原子の含
有量はバルク内の含有量の1.1〜2倍の範囲が好まし
い範囲として挙げられる。さらにシリコン原子の含有量
に対応して水素原子または/及びハロゲン原子の含有量
が変化していることが好ましいものである。
The semiconductor layer using an amorphous semiconductor material of Group IV element or an alloy type amorphous semiconductor material of Group IV element particularly suitable for the photovoltaic element of the present invention will be described in more detail below. (1) i-type semiconductor layer (intrinsic semiconductor layer) The layer is particularly an amorphous semiconductor material of Group IV element or I
In a photovoltaic device using an alloy-based amorphous semiconductor material of a group V element, the i-type layer used for the pin junction is an important layer that generates and transports carriers with respect to irradiation light. As the i-type layer, only p-type or n-type layers can be used. For the group IV element amorphous semiconductor material or the group IV element alloy-based amorphous semiconductor material, as described above, hydrogen is used. An atom (H, D) or a halogen atom (X) is contained, which has an important function. Hydrogen atoms (H, D) or halogen atoms (X) contained in the i-type layer work to compensate for dangling bonds in the i-type layer, and the mobility of carriers in the i-type layer. And product life. Further, it works to compensate for the interface state of each interface of the p-type layer / i-type layer and the n-type layer / i-type layer, and has the effect of improving the photovoltaic power, photocurrent and photoresponsiveness of the photovoltaic element. There is something. The optimal content of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1 to 40 at%. Particularly, a preferable distribution form is one in which the content of hydrogen atoms and / or halogen atoms is largely distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer,
The content of hydrogen atoms and / or halogen atoms near the interface is preferably in the range of 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms.

【0020】積層型の光起電力素子においては、光入射
側に近いpin接合のi型半導体層の材料としては、バ
ンドギャップの広い材料、光入射側に遠いpin接合の
i型半導体層の材料としては、バンドギャップの狭い材
料を用いることが望ましい。非晶質シリコン、非晶質シ
リコンゲルマニウムは、ダングリングボンドを補償する
元素によって、a−Si:H,a−Si:F,a−S
i:H:F,a−SiGe:H,a−SiGe:F,a
−SiGe:H:Fなどと表記される。さらに、本発明
の光起電力素子のに好適なi型半導体層の特性として
は、水素原子の含有量(CH)が、1.0〜25.0
%、AM1.5、100mW/cm2の疑似太陽光照射
下の光導電度(σp)が、1.0×10-7S/cm以
上、暗電導度(σd)が、1.0×10-9S/cm以
下、コンスタントフォトカレントメソッド(CPM)に
よるアーバックエナジーが、55meV以下、局在準位
密度は1017/cm3以下のものが好適に用いられる。
In the stacked photovoltaic element, the material of the pin junction i-type semiconductor layer near the light incident side has a wide bandgap, and the material of the pin junction i-type semiconductor layer far from the light incident side. For this, it is desirable to use a material having a narrow band gap. Amorphous silicon and amorphous silicon germanium are a-Si: H, a-Si: F, a-S depending on the element that compensates for dangling bonds.
i: H: F, a-SiGe: H, a-SiGe: F, a
-It is written as SiGe: H: F. Furthermore, as a characteristic of the i-type semiconductor layer suitable for the photovoltaic device of the present invention, the hydrogen atom content (C H ) is 1.0 to 25.0.
%, AM 1.5, photoconductivity (σp) under irradiation of pseudo sunlight of 100 mW / cm 2 is 1.0 × 10 −7 S / cm or more, and dark conductivity (σd) is 1.0 × 10. -9 S / cm or less, Urbach energy by constant photocurrent method (CPM) of 55 meV or less, and localized level density of 10 17 / cm 3 or less are preferably used.

【0021】(2)p型半導体層またはn型半導体層 p型半導体層またはn型半導体層は、本発明の光起電力
素子の特徴であり、その特性を左右する重要な層であ
る。p型半導体層またはn型半導体層の非晶質材料(a
−と表示する)あるいは微結晶材料(μc−と表示す
る)としては、例えばa−Si:H,a−Si:HX,
a−SiGe:H,a−SiGe:HX,μc−Si:
H,μc−SiGe:H,μc−SiGe:HXなどに
p型の価電子制御剤(周期律表第III族原子B,A
l,Ga,In,Tl)やn型の価電子制御剤(周期律
表第V族原子P,As,Sb,Bi)を高濃度に添加し
た材料が挙げられ、多結晶材料(poly−と表示す
る)としては、例えばpoly−Si:H,poly−
Si:HX,poly−SiGe:H,poly−Si
Ge:HX,poly−Si,poly−SiGeなど
にp型の価電子制御剤(周期律表第III族原子B,A
l,Ga,In.Tl)やn型の価電子制御剤(周期律
表第V族原子P,As,Sb,Bi)を高濃度に添加し
た材料が挙げられる。
(2) p-type semiconductor layer or n-type semiconductor layer The p-type semiconductor layer or the n-type semiconductor layer is a feature of the photovoltaic element of the present invention, and is an important layer that influences its characteristics. Amorphous material of the p-type semiconductor layer or the n-type semiconductor layer (a
−) Or a microcrystalline material (displayed as μc−), for example, a-Si: H, a-Si: HX,
a-SiGe: H, a-SiGe: HX, μc-Si:
H, .mu.c-SiGe: H, .mu.c-SiGe: HX, etc. and a p-type valence electron control agent (Group III atoms B and A of the periodic table).
1, Ga, In, Tl) and an n-type valence electron control agent (atoms P, As, Sb, Bi of Group V of the periodic table) at a high concentration are included, and polycrystalline materials (poly- and Is displayed), for example, poly-Si: H, poly-
Si: HX, poly-SiGe: H, poly-Si
Ge: HX, poly-Si, poly-SiGe, and other p-type valence electron control agents (Group III atoms B and A in the periodic table).
1, Ga, In. Examples of the material include Tl) and an n-type valence electron control agent (atoms P, As, Sb, Bi of Group V of the periodic table) at a high concentration.

【0022】特に光入射側のp型層またはn型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。p型層への周期律表第
III族原子の添加量およびn型層への周期律表第V族
原子の添加量は0.1〜50at%が最適量として挙げ
られる。またp型層またはn型層に含有される水素原子
(H,D)またはハロゲン原子は、p型層またはn型層
の未結合手を補償する働きをしp型層またはn型層のド
ーピング効率を向上させるものである。p型層またはn
型層へ添加される水素原子またはハロゲン原子は0.1
〜40at%が最適量として挙げられる。特にp型層ま
たはn型層が結晶性の場合、水素原子またはハロゲン原
子は0.1〜8at%が最適量として挙げられる。さら
にp型層/i型層、n型層/i型層の各界面側で水素原
子または/及びハロゲン原子の含有量が多く分布してい
るものが好ましい分布形態として挙げられ、該界面近傍
での水素原子または/及びハロゲン原子の含有量はバル
ク内の含有量の1.1〜2倍の範囲が好ましい範囲とし
て挙げられる。このようにp型層/i型層、n型層/i
型層の各界面近傍で水素原子またはハロゲン原子の含有
量を多くすることによって該界面近傍の欠陥準位や機械
的歪を減少させることができ本発明の光起電力素子の光
起電力や光電流を増加させることができる。光起電力素
子のp型層およびn型層の電気特性としては活性化エネ
ルギーが0.2eV以下のものが好ましく、0.1eV
以下のものが最適である。また非抵抗としては100Ω
cm以下が好ましく、1Ωcm以下が最適である。さら
にp型層およびn型層の層厚は1〜50nmが好まし
く、3〜10nmが最適である。
Particularly, in the p-type layer or the n-type layer on the light incident side,
A crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable. The optimum amount of the added group III atom of the periodic table to the p-type layer and the added amount of the group V atom of the periodic table to the n-type layer is 0.1 to 50 at%. Further, hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer act to compensate dangling bonds of the p-type layer or the n-type layer and dope the p-type layer or the n-type layer. It improves efficiency. p-type layer or n
The number of hydrogen atoms or halogen atoms added to the mold layer is 0.1.
-40 at% is mentioned as the optimum amount. In particular, when the p-type layer or the n-type layer is crystalline, the optimum amount of hydrogen atoms or halogen atoms is 0.1 to 8 at%. Further, a preferred distribution form is one in which a large amount of hydrogen atoms and / or halogen atoms is distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer. The content of the hydrogen atom and / or the halogen atom is preferably in a range of 1.1 to 2 times the content in the bulk. Thus, the p-type layer / i-type layer and the n-type layer / i
By increasing the content of hydrogen atoms or halogen atoms near each interface of the mold layer, the defect level and mechanical strain near the interface can be reduced, and the photovoltaic power and light of the photovoltaic device of the present invention can be reduced. The current can be increased. Regarding the electrical characteristics of the p-type layer and the n-type layer of the photovoltaic element, those having activation energy of 0.2 eV or less are preferable, and 0.1 eV is preferable.
The following are optimal: Also, 100Ω as non-resistance
cm or less is preferable, and 1 Ωcm or less is optimal. Furthermore, the layer thickness of the p-type layer and the n-type layer is preferably 1 to 50 nm, and most preferably 3 to 10 nm.

【0023】[0023]

【透明電極】本発明において、透明電極112は光を透
過する、光入射側の電極であるとともに、その膜厚を最
適化することによって反射防止膜としての役割も兼ね
る。透明電極112は半導体層の吸収可能な波長領域に
おいて高い透過率を有することと、抵抗率が低いことが
要求される。好ましくは、550nmにおける透過率
が、80%以上、より好ましくは85%以上であること
が望ましい。また、抵抗率は好ましくは、5×10-3Ω
cm以下、より好ましくは1×10-3Ωcm以下である
ことが望ましい。その材料としては、In23,SnO
2,ITO(In23+SnO2),ZnO,CdO,C
2SnO4,TiO2,Ta25,Bi23,MoO3
NaxWO3などの導電性酸化物あるいはこれらを混合し
たものが好適に用いられる。また、これらの化合物に、
導電率を変化させる元素(ドーパント)を添加してもよ
い。導電率を変化させる元素(ドーパント)としては、
例えば透明電極103がZnOの場合には、Al,I
n,B,Ga,Si,Fなどが、またIn23の場合に
は、Sn,F,Te,Ti,Sb,Pbなどが、またS
nO2の場合には、F,Sb,P,As,In,Tl,
Te,W,Cl,Br,Iなどが好適に用いられる。透
明電極112の形成方法としては、蒸着法、CVD法、
スプレー法、スピンオン法、デップ法などが好適に用い
られる。
[Transparent Electrode] In the present invention, the transparent electrode 112 is a light-transmission-side electrode that transmits light, and also serves as an antireflection film by optimizing the film thickness. The transparent electrode 112 is required to have high transmittance in the wavelength range in which the semiconductor layer can absorb and low resistivity. Preferably, the transmittance at 550 nm is 80% or more, more preferably 85% or more. The resistivity is preferably 5 × 10 −3 Ω
cm or less, more preferably 1 × 10 −3 Ωcm or less. As its material, In 2 O 3 and SnO
2 , ITO (In 2 O 3 + SnO 2 ), ZnO, CdO, C
d 2 SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2 O 3 , MoO 3 ,
A conductive oxide such as Na x WO 3 or a mixture thereof is preferably used. In addition, these compounds,
You may add the element (dopant) which changes electric conductivity. As the element (dopant) that changes the conductivity,
For example, when the transparent electrode 103 is ZnO, Al, I
n, B, Ga, Si, F, etc., and in the case of In 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc.
In the case of nO 2 , F, Sb, P, As, In, Tl,
Te, W, Cl, Br, I and the like are preferably used. As the method of forming the transparent electrode 112, a vapor deposition method, a CVD method,
A spray method, a spin-on method, a dip method and the like are preferably used.

【0024】[0024]

【集電電極】本発明において、集電電極113は、透明
電極112の抵抗率が十分低くできない場合に必要に応
じて透明電極112上の一部分に形成され、電極の抵抗
率を下げ光起電力素子の直列抵抗を下げる働きをする。
その材料としては、金、銀、銅、アルミニウム、ニッケ
ル、鉄、クロム、モリブデン、タングステン、チタン、
コバルト、タンタル、ニオブ、ジルコニウムなどの金
属、またはステンレスなどの合金、あるいは粉末状金属
を用いた導電ペーストなどが挙げられる。そしてその形
状は、できるだけ半導体層への入射光を遮らないように
形成される。また、光起電力素子の全体の面積の中で、
集電電極の占める面積は、好ましくは15%以下、より
好ましくは10%以下、最適には5%以下が望ましい。
集電電極のパターンの形成には、マスクを用い、形成方
法としては、蒸着法、スパッタ法、メッキ法、印刷法な
どが用いられる。
[Collector Electrode] In the present invention, the collector electrode 113 is formed on a part of the transparent electrode 112 as necessary when the resistivity of the transparent electrode 112 cannot be sufficiently lowered, and lowers the resistivity of the electrode to reduce the photovoltaic power. It works to reduce the series resistance of the device.
Its materials include gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium,
Examples thereof include metals such as cobalt, tantalum, niobium, and zirconium, alloys such as stainless steel, and conductive paste using powder metal. The shape is formed so as not to block incident light on the semiconductor layer as much as possible. In addition, in the total area of the photovoltaic element,
The area occupied by the collecting electrode is preferably 15% or less, more preferably 10% or less, and most preferably 5% or less.
A mask is used for forming the pattern of the current collecting electrode, and a vapor deposition method, a sputtering method, a plating method, a printing method or the like is used as a forming method.

【0025】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力素子(モジュールあ
るいはパネル)を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極などが取り付けられる。
また、本発明の光起電力素子を直列接続する場合、逆流
防止用のダイオードを組み込むことがある。
When a photovoltaic element (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic element of the present invention, the photovoltaic element of the present invention is connected in series or The electrodes are connected in parallel, a protective layer is formed on the front surface and the back surface, and output extraction electrodes and the like are attached.
When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.

【0026】本発明の光起電力素子を連続的に作製する
装置の一例を、図3に基づき説明する。図3は、本発明
の光起電力素子を連続的に作製する製造装置を表す模式
図であり、帯状基板301、送り出し室及び巻き取り室
302,303、n型半導体層作製用容器304、i型
半導体層作製用容器305、第1のp型半導体層作製用
容器306、第2のp型半導体層作製用容器307をガ
スゲート308を介して接続した装置から構成されてい
る。309は帯状基板301の送り出し用ボビン、31
0は帯状基板301の巻き取り用ボビンであり、図中の
矢印方向に帯状基板301が搬送される。ただし、この
帯状基板301は逆転させて搬送することもできる。ま
た送り出し室302、巻き取り室303の中に、帯状基
板301の表面の保護用に用いられるあい紙310の巻
き取り、および送り込み手段を配置してもよい。前記あ
い紙の材質としては、耐熱性樹脂であるポリイミド系、
テフロン系およびグラスウールなどが好適に用いられ
る。311は帯状基板301の張力調整および位置だし
を兼ねた搬送用ローラーである。312は成膜ガス導入
口であり、不図示のガス供給ミキシングボックスに連通
している。322は成膜室間の成膜ガスを分離するため
のゲートガスを導入するためのゲートガス導入管であ
る。ガスゲート313はコンダクタンス調整用のスロッ
トルバルブ、314は排気管であり、排気ポンプ(不図
示)に接続されている。315はアプリケータであり、
その先端にはマイクロ波透過性部材が取り付けられてお
り、導波管316を通じてマイクロ波電源(不図示)に
接続されている。317は電極であり、電源318に接
続されている。
An example of an apparatus for continuously producing the photovoltaic element of the present invention will be described with reference to FIG. FIG. 3 is a schematic view showing a manufacturing apparatus for continuously manufacturing the photovoltaic element of the present invention, which includes a strip substrate 301, a delivery chamber and a winding chamber 302, 303, an n-type semiconductor layer producing container 304, i. The container for semiconductor layer production 305, the first container for p-type semiconductor layer production 306, and the second container for p-type semiconductor layer production 307 are connected via a gas gate 308. Reference numeral 309 denotes a bobbin for feeding the strip substrate 301, 31
Reference numeral 0 is a bobbin for winding the strip substrate 301, and the strip substrate 301 is conveyed in the direction of the arrow in the drawing. However, the belt-shaped substrate 301 can be reversed and conveyed. Further, in the feeding chamber 302 and the winding chamber 303, winding and feeding means for the interleaving paper 310 used for protecting the surface of the belt-shaped substrate 301 may be arranged. The material of the interleaving paper, a polyimide-based heat-resistant resin,
Teflon type and glass wool are preferably used. Reference numeral 311 is a transport roller that also serves to adjust the tension of the belt-shaped substrate 301 and position it. Reference numeral 312 denotes a film forming gas inlet, which communicates with a gas supply mixing box (not shown). Reference numeral 322 is a gate gas introduction pipe for introducing a gate gas for separating the film forming gas between the film forming chambers. The gas gate 313 is a throttle valve for adjusting conductance, and 314 is an exhaust pipe, which is connected to an exhaust pump (not shown). 315 is an applicator,
A microwave-transmissive member is attached to the tip thereof, and is connected to a microwave power source (not shown) through the waveguide 316. Reference numeral 317 is an electrode, which is connected to the power supply 318.

【0027】各成膜容器304,305,306,30
7の中においては、帯状基板301を挟んで成膜空間と
反対側の空間に、多数の赤外線ランプヒーター319
と、これら赤外線ランプヒーターからの輻射熱を効率よ
く帯状基板301に集中させるためのランプハウス32
0がそれぞれ設けられている。また、帯状基板301の
温度を監視するための熱電対321がそれぞれ帯状基板
301に接触するように接続されている。
Each film forming container 304, 305, 306, 30
7, a plurality of infrared lamp heaters 319 are provided in a space opposite to the film formation space with the strip substrate 301 interposed therebetween.
And a lamp house 32 for efficiently concentrating the radiant heat from these infrared lamp heaters on the strip substrate 301.
0 is provided respectively. Further, thermocouples 321 for monitoring the temperature of the strip substrate 301 are connected so as to be in contact with the strip substrate 301, respectively.

【0028】本発明において成膜空間内で生起するマイ
クロ波プラズマのプラズマ電位を制御するためにバイア
ス電圧を印加してもよい。バイアス電圧としては直流、
脈流および交流電圧を、単独またはそれぞれ重畳させて
印加させることが好ましい。マイクロ波プラズマのプラ
ズマ電位を制御することによってプラズマの安定性、再
現性、および膜特性の向上、欠陥の低減が図られる。上
述した本発明の光起電力素子を連続する装置を用いて、
光起電力素子を作製することにより、前述の諸問題を解
決するとともに前述の諸要求を満たし、高品質で優れた
均一性を有し、欠陥の少ない光起電力素子を作製するこ
とができる。
In the present invention, a bias voltage may be applied to control the plasma potential of the microwave plasma generated in the film formation space. DC as bias voltage,
It is preferable to apply the pulsating current and the alternating voltage individually or in combination. By controlling the plasma potential of the microwave plasma, the stability, reproducibility, and film characteristics of the plasma can be improved and defects can be reduced. Using an apparatus for continuing the photovoltaic element of the present invention described above,
By manufacturing a photovoltaic element, it is possible to solve the above-mentioned problems and satisfy the above-mentioned requirements, and to manufacture a photovoltaic element having high quality, excellent uniformity, and few defects.

【0029】[0029]

【実施例】以下、本発明の光起電力素子を製造する方法
の実施例を示すが、本発明はこれらの実施例に限定され
るものではない。
EXAMPLES Examples of the method for producing the photovoltaic element of the present invention will be shown below, but the present invention is not limited to these examples.

【0030】[0030]

【実施例1】図3に示した装置を用いて、本発明の光起
電力素子を連続的に作製する方法について、手順に従っ
て以下に説明する。 (1)基板送り出し機構を有する真空容器302に、十
分脱脂、洗浄を行い、下部電極として、スパッタリング
法により、銀薄膜を100nm、ZnO薄膜を1μm蒸
着してあるSUS430BA製帯状基板301(幅30
0mm×長さ300m×厚さ0.2mm)の巻きつけら
れたボビン309をセットし、該帯状基板301を、n
型半導体層成膜容器304、i型半導体層成膜容器30
5、第1のp型半導体層成膜容器306、第2のp型半
導体層成膜容器307をガスゲート308を介して帯状
基板巻き取り機構を有する真空容器303まで通し、た
るみのない程度に張力調整を行った。 (2)各真空容器302,303,304,305,3
06,307を真空ポンプ(不図示)で1×10-6To
rr以下まで真空引きした。 (3)成膜前の加熱処理:ガスゲート308にゲートガ
ス導入管322よりゲートガスとしてH2を各々500
cc/min流し各成膜容器にガス導入管322よりH
eを各々500cc/min導入し、各真空容器30
2,303,304,305,306,307,308
の内圧が1.0Torrになるようスロットルバルブ3
14の開度を調節して、各真空容器の排気管313を通
して、各真空容器ごとに真空ポンプ(不図示)で排気し
た。その後、加熱用ランプヒーター321により、帯状
基板ならびに真空容器内部材を400℃に加熱し、1時
間この状態で放置した。 (4)各真空容器302,303,304,305,3
06,307を真空ポンプ(不図示)で1×10-6To
rr以下まで真空引きした。 (5)成膜時のゲートガス導入:各ガスゲート308に
ゲートガス導入管322よりゲトーガスとしてH2を6
00cc/min導入した。
Example 1 A method for continuously producing the photovoltaic element of the present invention using the apparatus shown in FIG. 3 will be described below in accordance with the procedure. (1) A vacuum container 302 having a substrate feeding mechanism is sufficiently degreased and washed, and a silver thin film of 100 nm and a ZnO thin film of 1 μm are vapor-deposited as a lower electrode by a sputtering method.
(0 mm × length 300 m × thickness 0.2 mm) wound bobbin 309 is set, and the strip substrate 301 is
Type semiconductor layer deposition container 304, i-type semiconductor layer deposition container 30
5, the first p-type semiconductor layer film formation container 306 and the second p-type semiconductor layer film formation container 307 are passed through the gas gate 308 to the vacuum container 303 having a belt-shaped substrate winding mechanism, and tension is applied to a degree without slack. Adjustments were made. (2) Each vacuum container 302, 303, 304, 305, 3
06, 307 to 1 × 10 -6 To with a vacuum pump (not shown)
A vacuum was drawn to below rr. (3) Heat treatment before film formation: H 2 as a gate gas is introduced into the gas gate 308 from the gate gas introduction pipe 322 to 500 times each.
cc / min flow into each film forming container from the gas introduction pipe 322 to H
500 cc / min for each e, and each vacuum container 30
2,303,304,305,306,307,308
Throttle valve 3 to adjust the internal pressure to 1.0 Torr
The opening degree of 14 was adjusted, and each vacuum container was evacuated by a vacuum pump (not shown) through the exhaust pipe 313 of each vacuum container. Then, the belt-shaped substrate and the members inside the vacuum container were heated to 400 ° C. by the heating lamp heater 321, and left in this state for 1 hour. (4) Each vacuum container 302, 303, 304, 305, 3
06, 307 to 1 × 10 -6 To with a vacuum pump (not shown)
A vacuum was drawn to below rr. (5) Gate gas introduction at the time of film formation: H 2 is used as a geto gas in each gas gate 308 from the gate gas introduction pipe 322.
Introduced at 00 cc / min.

【0031】(6)n型半導体層成膜準備:熱電対32
1の温度指示値が270℃になるよう、温度制御装置
(不図示)を設定し、赤外線ランプヒーター319によ
り帯状基板301を加熱した。ガス導入口312より、
SiH4ガスを100cc/min、PH3/H2(1
%)ガスを500cc/min、H2ガスを700cc
/min導入した。放電室の圧力が1.0Torrにな
るようにコンダクタンス調整バルブ313の開度を調節
して、排気管314を通して、真空ポンプ(不図示)で
排気した。RF(13.56MHz)電源318の出力
値が100Wになるように設定し電極317を通じて放
電室内に放電を生起させた。 (7)i型半導体層成膜準備:熱電対321の温度指示
値が360℃になるよう、温度制御装置(不図示)を設
定し、赤外線ランプヒーター319により帯状基板30
1を加熱した。ガス導入管312より、SiH4ガスを
50cc/min、GeH4ガスを50cc/min、
2ガスを200cc/min導入した。放電室の圧力
が20mTorrになるようにコンダクタンス調整バル
ブ313の開度を調節して、真空ポンプ(不図示)で排
気した。マイクロ波(2.45GHz)電力をアプリケ
ータ315に導入し、マイクロ波透過性部材を通じてマ
イクロ波電力を200W導入し放電室内に放電を生起さ
せた。 (8)第1のp型半導体層成膜準備:熱電対321の温
度指示値が270℃になるよう、温度制御装置(不図
示)を設定し、赤外線ランプヒーター319により帯状
基板301を加熱した。ガス導入口312より、SiH
4ガスを10cc/min、BH3/H2(1%)ガスを
200cc/min、H2ガスを1000cc/min
導入した。放電室の圧力が1.0Torrになるように
コンダクタンス調整バルブ313の開度を調節して、排
気管314を通して、真空ポンプ(不図示)で排気し
た。RF電源318の出力値が500Wになるように設
定し、自己バイアス値の極性を正にするために直流電源
(不図示)により50Vを重畳し、電極317を通じて
放電室内に放電を生起させた。
(6) Preparation of n-type semiconductor layer film formation: thermocouple 32
A temperature control device (not shown) was set so that the temperature instruction value of 1 became 270 ° C., and the band-shaped substrate 301 was heated by the infrared lamp heater 319. From the gas inlet 312,
SiH 4 gas at 100 cc / min, PH 3 / H 2 (1
%) Gas 500 cc / min, H 2 gas 700 cc
/ Min introduced. The opening of the conductance adjusting valve 313 was adjusted so that the pressure in the discharge chamber was 1.0 Torr, and the gas was exhausted through a gas exhaust pipe 314 by a vacuum pump (not shown). The output value of the RF (13.56 MHz) power supply 318 was set to 100 W, and a discharge was generated in the discharge chamber through the electrode 317. (7) Preparation of i-type semiconductor layer film formation: A temperature control device (not shown) is set so that the temperature indication value of the thermocouple 321 becomes 360 ° C., and the band-shaped substrate 30 is set by the infrared lamp heater 319.
1 was heated. From the gas introduction pipe 312, SiH 4 gas is 50 cc / min, GeH 4 gas is 50 cc / min,
H 2 gas was introduced at 200 cc / min. The opening of the conductance adjusting valve 313 was adjusted so that the pressure in the discharge chamber was 20 mTorr, and the pressure was exhausted by a vacuum pump (not shown). Microwave (2.45 GHz) electric power was introduced into the applicator 315, and 200 W of microwave electric power was introduced through the microwave transparent member to generate discharge in the discharge chamber. (8) First p-type semiconductor layer film formation preparation: A temperature control device (not shown) was set so that the temperature instruction value of the thermocouple 321 was 270 ° C., and the band-shaped substrate 301 was heated by the infrared lamp heater 319. . From the gas inlet 312, SiH
4 gas at 10 cc / min, BH 3 / H 2 (1%) gas at 200 cc / min, H 2 gas at 1000 cc / min
Introduced. The opening of the conductance adjusting valve 313 was adjusted so that the pressure in the discharge chamber was 1.0 Torr, and the gas was exhausted through a gas exhaust pipe 314 by a vacuum pump (not shown). The output value of the RF power supply 318 was set to 500 W, and 50 V was superimposed by a DC power supply (not shown) to make the polarity of the self-bias value positive, and a discharge was generated in the discharge chamber through the electrode 317.

【0032】(9)第2のp型半導体層成膜準備:上記
第1のp型半導体層の成膜準備における直流電圧の重畳
を行わない以外は(7)の第1のp型半導体層の成膜準
備の場合と同じにした。 (10)帯状基板501を図中の矢印の方向に1000
mm/minの速度で搬送させ、帯状基板にn型半導体
層、n/i拡散防止層、i型半導体層、p型半導体層、
p/i拡散防止層、p型半導体層を作製した。 (11)前記帯状基板の1ロール分を搬送させた後、全
てのプラズマ、全てのガス供給、全てのランプヒーター
の通電、帯状基板の搬送を停止した。次に、チャンバー
リーク用のN2ガスをチャンバーに導入し(導入用部材
は不図示)大気圧に戻し、巻き取り用ボビンに巻き取ら
れた前記帯状基板を取り出した。 (12)p型半導体層上に透明電極として、ITO(I
23+SnO2)を真空蒸着にて100nm蒸着し、
さらに集電電極として、Alを真空蒸着にて1μm蒸着
し、図1に示す光起電力素子(試料No,1)を作製し
た。 以上の光起電力素子の作製条件を表1に示す。
(9) Second p-type semiconductor layer film formation preparation: The first p-type semiconductor layer of (7) except that the DC voltage is not superimposed in the above-mentioned first p-type semiconductor layer film formation preparation. It was the same as in the case of the film formation preparation. (10) Mount the strip substrate 501 in the direction of the arrow in the drawing
The n-type semiconductor layer, the n / i diffusion preventive layer, the i-type semiconductor layer, the p-type semiconductor layer, and the belt-shaped substrate were conveyed at a speed of mm / min.
A p / i diffusion prevention layer and a p-type semiconductor layer were produced. (11) After transporting one roll of the strip-shaped substrate, all plasma, supply of all gases, energization of all lamp heaters, and transport of the strip-shaped substrate were stopped. Next, N 2 gas for chamber leak was introduced into the chamber (introducing member is not shown) and returned to atmospheric pressure, and the strip substrate wound on the winding bobbin was taken out. (12) As a transparent electrode on the p-type semiconductor layer, ITO (I
n 2 O 3 + SnO 2 ) is vapor-deposited to a thickness of 100 nm,
Further, as a collecting electrode, Al was vacuum-deposited to a thickness of 1 μm to fabricate the photovoltaic element (Sample No. 1) shown in FIG. Table 1 shows the conditions for manufacturing the above photovoltaic element.

【0033】[0033]

【比較例1】本例では、拡散防止層における帯状基板の
加熱温度を一定とする以外は実施例1と同じにして光起
電力素子を作製した。以下実施例1との相違点をまとめ
る。 (1)第1のp型半導体層を第2のp型半導体層と同じ
条件となるようにした。他の点は、実施例1と同様にし
て1ロールの帯状基板上に光起電力素子(比較試料N
o.1)を作製した。
Comparative Example 1 In this example, a photovoltaic element was manufactured in the same manner as in Example 1 except that the heating temperature of the belt-shaped substrate in the diffusion prevention layer was kept constant. The differences from the first embodiment will be summarized below. (1) The first p-type semiconductor layer is made to have the same conditions as the second p-type semiconductor layer. In other respects, the photovoltaic element (comparative sample N
o. 1) was produced.

【0034】[0034]

【評価】実施例1で得られた光起電力素子(試料No.
1)および比較例1で得られた光起電力素子(比較試料
No.2)のそれぞれについて、光電変換効率η={単
位面積あたりの最大発電電力(mW/cm2)単位面積
あたりの入射光強度(mW/cm2)}の評価を行っ
た。実施例1の試料No.1および比較例1の比較試料
No.1の光起電力素子をそれぞれ5枚ずつ作製し、A
M−1.5(100mW/cm2)光照射下におき、図
1の上部電極110に直流電圧を印加し、電流電圧特性
を測定し、開放電圧、フィルファクターおよび光電変換
効率ηを評価したところ、比較試料No.1の光起電力
素子に対して、試料No.1の光起電力素子は、開放電
圧の値が平均して1.14倍、フィルファクターの値が
平均して1.1倍、光電変換効率ηが平均して1.25
倍優れていた。また、実施例1で作製した光起電力素子
および比較例1で作製した光起電力素子(比較試料N
o.1)の各々をポリフッ化ビニリデン(VDF)から
なる保護フィルムで真空封止し、実使用条件下(屋外に
設置、両電極に50Ωの固定抵抗を接続)に1年間おい
た後、再び光電変換効率の評価を行い、光照射に起因す
る劣化率(劣化により損なわれた光電変換効率の値を初
期の光電変換効率で割ったもの)を調べた。その結果、
本発明による拡散防止層を形成した光起電力素子(試料
No.1)の劣化率は、従来の方法によりp型半導体層
を形成した光起電力素子(比較試料No.1)の劣化率
に対する比で40%と低く抑えられていた。以上のこと
から、本発明により作製した光起電力素子は、光電変換
効率が飛躍的に向上し、かつ実使用条件下における信頼
性が大幅に向上することがわかった。
[Evaluation] The photovoltaic element obtained in Example 1 (Sample No.
1) and the photovoltaic element obtained in Comparative Example 1 (Comparative Sample No. 2), photoelectric conversion efficiency η = {maximum generated power per unit area (mW / cm 2 ) incident light per unit area The strength (mW / cm 2 )} was evaluated. Sample No. of Example 1 No. 1 and Comparative Sample No. 1 of Comparative Example 1. Five photovoltaic elements of No. 1 each were prepared, and A
It was placed under M-1.5 (100 mW / cm 2 ) light irradiation, a DC voltage was applied to the upper electrode 110 of FIG. 1, current-voltage characteristics were measured, and open circuit voltage, fill factor and photoelectric conversion efficiency η were evaluated. However, the comparative sample No. Sample No. 1 for the photovoltaic element No. 1 In the photovoltaic element No. 1, the open-circuit voltage value is 1.14 times on average, the fill factor value is 1.1 times on average, and the photoelectric conversion efficiency η is 1.25 times on average.
Was twice as good. Further, the photovoltaic element manufactured in Example 1 and the photovoltaic element manufactured in Comparative Example 1 (Comparative Sample N
o. Each of 1) is vacuum-sealed with a protective film made of polyvinylidene fluoride (VDF), left under actual use conditions (installed outdoors, fixed resistance of 50Ω is connected to both electrodes) for 1 year, and then photoelectric conversion is performed again. The efficiency was evaluated, and the deterioration rate due to light irradiation (the value of the photoelectric conversion efficiency damaged by the deterioration divided by the initial photoelectric conversion efficiency) was examined. as a result,
The deterioration rate of the photovoltaic element (Sample No. 1) formed with the diffusion prevention layer according to the present invention is relative to the deterioration rate of the photovoltaic element (Comparative sample No. 1) formed with the p-type semiconductor layer by the conventional method. The ratio was as low as 40%. From the above, it has been found that the photovoltaic device manufactured according to the present invention has a dramatic improvement in photoelectric conversion efficiency and a drastic improvement in reliability under actual use conditions.

【0035】[0035]

【実施例2】p型半導体層の作製条件を表2に変える以
外は、実施例1と同様の手法で、n型半導体層、i型半
導体層、第1のp型半導体層、第2のp型半導体層、透
明電極、集電電極を順次形成し、光起電力素子(試料N
o.2)を作製した。
Example 2 An n-type semiconductor layer, an i-type semiconductor layer, a first p-type semiconductor layer, a second p-type semiconductor layer and a second p-type semiconductor layer were prepared in the same manner as in Example 1 except that the production conditions of the p-type semiconductor layer were changed to those shown in Table 2. A p-type semiconductor layer, a transparent electrode, and a collector electrode are sequentially formed, and a photovoltaic element (Sample N
o. 2) was produced.

【0036】[0036]

【比較例2】本例では、p型半導体層の作製条件以外は
実施例2と同じにして光起電力素子を作製した。以下実
施例1との相違点をまとめる。 (1)第1のp型半導体層を第2のp型半導体層と同じ
条件となるようにした。他の点は、実施例2と同様にし
て1ロールの帯状基板上に光起電力素子(比較試料N
o.2)を作製した。
Comparative Example 2 In this example, a photovoltaic element was manufactured in the same manner as in Example 2 except for the conditions for manufacturing the p-type semiconductor layer. The differences from the first embodiment will be summarized below. (1) The first p-type semiconductor layer is made to have the same conditions as the second p-type semiconductor layer. Otherwise, the photovoltaic element (comparative sample N
o. 2) was produced.

【0037】[0037]

【評価】実施例2で得られた光起電力素子(試料No.
2)および比較例2で得られた光起電力素子(比較試料
No.2)のそれぞれについて、光電変換効率ηの評価
を行った。実施例2の試料No.2および比較例2の比
較試料No.2の光起電力素子をそれぞれ5枚ずつ作製
し、AM−1.5(100mW/cm2)光照射下にお
き、図1の上部電極110に直流電圧を印加し、電流電
圧特性を測定し、開放電圧、フィルファクターおよび光
電変換効率ηを評価しところ、比較試料No.2の光起
電力素子に対して、試料No.1の光起電力素子は、開
放電圧の値が平均して1.17倍、フィルファクターの
値が平均して1.1倍、光電変換効率ηが平均して1.
3倍優れていた。また、実施例2で作製した光起電力素
子および比較例2で作製した光起電力素子(比較試料N
o.1)の各々をポリフッ化ビニリデン(VDF)から
なる保護フィルムで真空封止し、実使用条件下(屋外に
設置、両電極に50Ωの固定抵抗を接続)に1年間おい
た後、再び光電変換効率の評価を行い、光照射に起因す
る劣化率(劣化により損なわれた光電変換効率の値を初
期の光電変換効率で割ったもの)を調べた。その結果、
本発明による拡散防止層を形成した光起電力素子(試料
No.2)の劣化率は、従来の方法によりp型半導体層
を形成した光起電力素子(比較試料No.2)の劣化率
に対する比で50%と低く抑えられていた。以上のこと
から、本発明により作製した光起電力素子は、光電変換
効率が飛躍的に向上し、かつ実使用条件下における信頼
性が大幅に向上することがわかった。
[Evaluation] The photovoltaic element obtained in Example 2 (Sample No.
2) and the photovoltaic element (Comparative Sample No. 2) obtained in Comparative Example 2 were evaluated for photoelectric conversion efficiency η. In the sample No. of Example 2, No. 2 and Comparative Sample No. 2 of Comparative Example 2. Five photovoltaic elements of No. 2 were prepared, placed under AM-1.5 (100 mW / cm 2 ) light irradiation, a DC voltage was applied to the upper electrode 110 of FIG. 1, and the current-voltage characteristics were measured. The open circuit voltage, the fill factor, and the photoelectric conversion efficiency η were evaluated. For the photovoltaic element of Sample No. 2, In the photovoltaic element No. 1, the open circuit voltage value is 1.17 times on average, the fill factor value is 1.1 times on average, and the photoelectric conversion efficiency η is 1.
It was three times better. In addition, the photovoltaic element manufactured in Example 2 and the photovoltaic element manufactured in Comparative Example 2 (Comparative Sample N
o. Each of 1) is vacuum-sealed with a protective film made of polyvinylidene fluoride (VDF), left under actual use conditions (installed outdoors, fixed resistance of 50Ω is connected to both electrodes) for 1 year, and then photoelectric conversion is performed again. The efficiency was evaluated, and the deterioration rate due to light irradiation (the value of the photoelectric conversion efficiency damaged by the deterioration divided by the initial photoelectric conversion efficiency) was examined. as a result,
The deterioration rate of the photovoltaic element (Sample No. 2) formed with the diffusion prevention layer according to the present invention is relative to the deterioration rate of the photovoltaic element (Comparative sample No. 2) formed with the p-type semiconductor layer by the conventional method. The ratio was as low as 50%. From the above, it has been found that the photovoltaic device manufactured according to the present invention has a dramatic improvement in photoelectric conversion efficiency and a drastic improvement in reliability under actual use conditions.

【0038】[0038]

【実施例3】本例では、実施例1が第1のp型半導体層
を作製するにあたり、自己バイアス値の極性を正にする
ために直流電源により正電圧を重畳したのに対して、放
電空間内におけるカソード電極の表面積を、アノード電
極の表面積に対して大きくすることで自己バイアス値の
極性を正にすることにより実験を行った。その際の自己
バイアス値は+230Vであり、その他の条件は実施例
1の場合と同様の手法で、n型半導体層、i型半導体
層、第1のp型半導体層、第2のp型半導体層、透明電
極、集電電極を順次形成し、光起電力素子(試料No.
3)を作製した。
[Embodiment 3] In this embodiment, in manufacturing the first p-type semiconductor layer in Example 1, a positive voltage was superposed by a DC power supply in order to make the polarity of the self-bias value positive. An experiment was conducted by increasing the surface area of the cathode electrode in the space with respect to the surface area of the anode electrode to make the polarity of the self-bias value positive. The self-bias value at that time is +230 V, and the other conditions are the same as in the case of Example 1, and the n-type semiconductor layer, the i-type semiconductor layer, the first p-type semiconductor layer, and the second p-type semiconductor are used. A layer, a transparent electrode, and a collector electrode are sequentially formed, and a photovoltaic element (Sample No.
3) was produced.

【0039】[0039]

【評価】実施例3で得られた光起電力素子(試料No.
3)および比較例2で得られた光起電力素子(比較試料
No.2)のそれぞれについて、光電変換効率ηの評価
を行った。実施例3の試料No.3および比較例2の比
較試料No.2の光起電力素子をそれぞれ5枚ずつ作製
し、AM−1.5(100mW/cm2)光照射下にお
き、図1の上部電極110に直流電圧を印加し、電流電
圧特性を測定し、開放電圧、フィルファクターおよび光
電変換効率ηを評価したところ、比較試料No.2の光
起電力素子に対して、試料No.1の光起電力素子は、
開放電圧の値が平均して1.19倍、フィルファクター
の値が平均して1.2倍、光電変換効率ηが平均して
1.4倍優れていた。また、実施例2で作製した光起電
力素子および比較例2で作製した光起電力素子(比較試
料No.1)の各々をポリフッ化ビニリデン(VDF)
からなる保護フィルムで真空封止し、実使用条件下(屋
外に設置、両電極に50Ωの固定抵抗を接続)に1年間
おいた後、再び光電変換効率の評価を行い、光照射に起
因する劣化率(劣化により損なわれた光電変換効率の値
を初期の光電変換効率で割ったもの)を調べた。その結
果、本発明によるp型半導体層を形成した光起電力素子
(試料No.3)の劣化率は、従来の方法によりp型半
導体層を形成した光起電力素子(比較試料No.2)の
劣化率に対する比で50%と低く抑えられていた。以上
のことから、本発明により作製した光起電力素子は、光
電変換効率が飛躍的に向上し、かつ実使用条件下におけ
る信頼性が大幅に向上することがわかった。
[Evaluation] Photovoltaic device obtained in Example 3 (Sample No.
3) and the photovoltaic element (Comparative Sample No. 2) obtained in Comparative Example 2 were evaluated for photoelectric conversion efficiency η. Sample No. of Example 3 3 and Comparative Sample No. 2 of Comparative Example 2. Five photovoltaic elements of No. 2 were prepared, placed under AM-1.5 (100 mW / cm 2 ) light irradiation, a DC voltage was applied to the upper electrode 110 of FIG. 1, and the current-voltage characteristics were measured. The open circuit voltage, the fill factor, and the photoelectric conversion efficiency η were evaluated. For the photovoltaic element of Sample No. 2, The photovoltaic element of 1 is
The open circuit voltage value was 1.19 times higher on average, the fill factor value was 1.2 times higher on average, and the photoelectric conversion efficiency η was 1.4 times higher on average. In addition, each of the photovoltaic element manufactured in Example 2 and the photovoltaic element manufactured in Comparative Example 2 (Comparative Sample No. 1) was made into polyvinylidene fluoride (VDF).
After vacuum-sealing with a protective film consisting of, and putting it under actual use conditions (outdoor installation, connecting a fixed resistance of 50Ω to both electrodes) for 1 year, the photoelectric conversion efficiency is evaluated again, and it is caused by light irradiation. The deterioration rate (the value of the photoelectric conversion efficiency damaged by the deterioration divided by the initial photoelectric conversion efficiency) was examined. As a result, the deterioration rate of the photovoltaic device having the p-type semiconductor layer formed according to the present invention (Sample No. 3) was reduced by the conventional method. Was suppressed to as low as 50% of the deterioration rate. From the above, it has been found that the photovoltaic device manufactured according to the present invention has a dramatic improvement in photoelectric conversion efficiency and a drastic improvement in reliability under actual use conditions.

【0040】[0040]

【実施例4】本例では、実施例1が下部電極の表面上に
1組のpin接合を設けたのに代えて、3組のpin接
合を積層して用いた。このように、3組のpin接合を
積層した場合には、トリプル型光起電力素子と呼ばれ
る。ここでは、光入射側のpin接合部において、i型
半導体層を形成するための放電生起手段をRF放電とし
た他の点は、実施例1と同様にした。上記のトリプル型
光起電力素子を作製する場合、図3に示した堆積膜形成
装置の第2のp型半導体層成膜容器307と巻き取り室
303の間に、新たに、n型半導体層成膜容器、i型半
導体層成膜容器、第1のp型半導体層成膜容器、第2の
p型半導体層成膜容器、n型半導体層成膜容器、i型半
導体層成膜容器、第1のp型半導体層成膜容器、第2の
p型半導体層成膜容器とを各ガスゲート308を介して
接続して増設した装置を用いた。第1かつ第2のpin
接合は、a−SiGe:Hであり、第3のpin接合は
a−Si:Hでそれぞれi型半導体層を形成している。
作製条件は表3および表4に示す。また、積層順は、表
3および表4の順である。続いて、連続モジュール化装
置(不図示)を用いて、作製した光起電力素子を大きさ
が36cm×22cmの多数の光起電力素子モジュール
に加工した。加工した光起電力素子モジュールについ
て、AM1.5でエネルギー密度100mW/cm2
疑似太陽光を用いて特性評価を行ったところ、7.8%
以上の光電変換効率が得られ、また、各光起電力素子モ
ジュール間の特性のバラツキも5%以内に収まった。ま
た、加工した光起電力素子モジュールの中から2個を抜
き取り、連続200回の繰り返し曲げ試験を行ったとこ
ろ、試験後においても特性が劣化することはなく、堆積
膜の剥離などの現象も認められなかった。さらに、上述
したAM1.5でエネルギー密度100mW/cm2
疑似太陽光を連続500時間照射した後でも、光電変換
効率は初期値に対して8.5%以内に収まっていた。こ
の光起電力素子モジュールを接続することにより、出力
5kWの電力供給システムを構成することができた。
[Embodiment 4] In this embodiment, three sets of pin junctions are laminated and used instead of providing one set of pin junctions on the surface of the lower electrode in the first embodiment. When three sets of pin junctions are stacked in this way, it is called a triple type photovoltaic element. Here, in the pin junction on the light incident side, RF discharge was used as the discharge generating means for forming the i-type semiconductor layer, and it was the same as in Example 1. When the above-mentioned triple photovoltaic element is manufactured, a new n-type semiconductor layer is newly provided between the second p-type semiconductor layer deposition container 307 and the winding chamber 303 of the deposited film forming apparatus shown in FIG. Film forming container, i-type semiconductor layer film forming container, first p-type semiconductor layer film forming container, second p-type semiconductor layer film forming container, n-type semiconductor layer film forming container, i-type semiconductor layer film forming container, An apparatus was used in which the first p-type semiconductor layer film formation container and the second p-type semiconductor layer film formation container were connected via gas gates 308 and added. First and second pin
The junction is a-SiGe: H, and the third pin junction is a-Si: H to form the i-type semiconductor layers.
The production conditions are shown in Tables 3 and 4. The stacking order is the order shown in Tables 3 and 4. Subsequently, the produced photovoltaic element was processed into a large number of photovoltaic element modules having a size of 36 cm × 22 cm using a continuous modularization apparatus (not shown). The characteristics of the processed photovoltaic element module were evaluated by using artificial sunlight with an energy density of 100 mW / cm 2 at AM 1.5 and found to be 7.8%.
The above photoelectric conversion efficiency was obtained, and the variation in characteristics among the photovoltaic element modules was within 5%. In addition, when two pieces were taken out from the processed photovoltaic element module and a repeated bending test was performed 200 times continuously, the characteristics did not deteriorate even after the test, and phenomena such as peeling of the deposited film were also recognized. I couldn't do it. Furthermore, the photoelectric conversion efficiency was within 8.5% of the initial value even after continuous irradiation with the above-mentioned AM1.5 of pseudo-sunlight having an energy density of 100 mW / cm 2 for 500 hours. By connecting this photovoltaic element module, a power supply system with an output of 5 kW could be constructed.

【0041】[0041]

【実施例5】上述した実施例4では第2のp型半導体層
として、a−Si:H堆積膜を用いたが、ここでは、a
−Si:H堆積膜の代わりにa−SiC:H堆積膜を用
いて光起電力素子を製作し、光起電力素子モジュールに
加工した。加工した光起電力素子モジュールについて、
実施例3と同様の特性の評価を行ったところ、7.8%
以上の光電変換効率が得られ、各光起電力素子モジュー
ル間の特性のバラツキも5%以内に収まっていた。ま
た、連続200回の繰り返し曲げ試験後においても特性
の劣化は認められず、堆積膜の剥離も起こらなかった。
さらに、連続500時間の疑似太陽光照射の後も、光電
変換効率の変動は初期値に対して8.3%以内に収まっ
ていた。この光起電力素子モジュールを使用することに
より、出力5kWの電力供給システムを構成することが
できた。
Fifth Embodiment In the fourth embodiment described above, an a-Si: H deposited film is used as the second p-type semiconductor layer.
A photovoltaic element was manufactured using an a-SiC: H deposited film instead of the —Si: H deposited film, and processed into a photovoltaic element module. Regarding the processed photovoltaic element module,
When the same characteristics as in Example 3 were evaluated, it was 7.8%.
The above photoelectric conversion efficiency was obtained, and the variation in the characteristics among the photovoltaic element modules was within 5%. Further, even after the continuous bending test of 200 times, no deterioration of the characteristics was observed, and no peeling of the deposited film occurred.
Furthermore, even after the continuous 500 hours of pseudo-sunlight irradiation, the variation in photoelectric conversion efficiency was within 8.3% of the initial value. By using this photovoltaic element module, a power supply system with an output of 5 kW could be constructed.

【0042】[0042]

【実施例6】上述した実施例4ではp型半導体層作製時
の自己バイアスの極性を、i型半導体層に対して、負正
の順になるように作製したが、ここでは正負の順になる
代わりに、正負の順になるようつまり第1のp型半導体
層と第2のp型半導体層の成膜順を逆にして作製した。
具体的な値については表5および表6に示す。加工した
光起電力素子モジュールについて、実施例3と同様の特
性評価を行ったところ、7.0%以上の光電変換効率が
得られ、各光起電力素子モジュール間の特性のバラツキ
も5%以内に収まっていた。また、連続200回の繰り
返し曲げ試験後においても特性の劣化は認められず、堆
積膜の剥離も起こらなかった。さらに、連続500時間
の疑似太陽光照射後も、光電変換効率の変動は初期値に
対して10%以内に収まっていた。この光起電力素子モ
ジュールを使用することにより、出力5kWの電力供給
システムを構築することができた。
Sixth Embodiment In the fourth embodiment described above, the polarities of the self-bias at the time of manufacturing the p-type semiconductor layer are made to be in the order of negative and positive with respect to the i-type semiconductor layer. Then, the film formation order of the first p-type semiconductor layer and the second p-type semiconductor layer was reversed so as to be positive and negative.
Specific values are shown in Tables 5 and 6. The processed photovoltaic element module was evaluated for characteristics in the same manner as in Example 3. As a result, a photoelectric conversion efficiency of 7.0% or more was obtained, and variation in characteristics among the photovoltaic element modules was within 5%. Was set in. Further, even after the continuous bending test of 200 times, no deterioration of the characteristics was observed, and no peeling of the deposited film occurred. Furthermore, the fluctuation of the photoelectric conversion efficiency was within 10% of the initial value even after the continuous irradiation of pseudo sunlight for 500 hours. By using this photovoltaic element module, a power supply system with an output of 5 kW could be constructed.

【0043】[0043]

【実施例7】上述した実施例4では第1のp型半導体層
作製時の自己バイアスの極性を正になるように作製した
が、ここでは第1のp型半導体層の自己バイアスが0V
となるように作製した。具体的な値については表7およ
び表8に示す。加工した光起電力素子モジュールについ
て、実施例3と同様の特性評価を行ったところ、7.0
%以上の光電変換効率が得られ、各光起電力素子モジュ
ール間の特性のバラツキも5%以内に収まっていた。ま
た、連続200回の繰り返し曲げ試験後においても特性
の劣化は認められず、堆積膜の剥離も起こらなかった。
さらに、連続500時間の疑似太陽光照射後も、光電変
換効率の変動は初期値に対して10%以内に収まってい
た。この光起電力素子モジュールを使用することによ
り、出力5kWの電力供給システムを構築することがで
きた。
[Embodiment 7] In Embodiment 4 described above, the self-bias of the first p-type semiconductor layer was formed to have a positive polarity. Here, the self-bias of the first p-type semiconductor layer is 0 V.
It was prepared so that Specific values are shown in Tables 7 and 8. When the processed photovoltaic element module was evaluated for characteristics in the same manner as in Example 3, it was 7.0.
A photoelectric conversion efficiency of not less than 5% was obtained, and variations in characteristics among the photovoltaic element modules were within 5%. Further, even after the continuous bending test of 200 times, no deterioration of the characteristics was observed, and no peeling of the deposited film occurred.
Furthermore, the fluctuation of the photoelectric conversion efficiency was within 10% of the initial value even after the continuous irradiation of pseudo sunlight for 500 hours. By using this photovoltaic element module, a power supply system with an output of 5 kW could be constructed.

【0044】[0044]

【実施例8】上述した実施例4では第2のp型半導体層
作製時の自己バイアスの極性を負になるように作製した
が、ここでは第2のp型半導体層の自己バイアスが0V
となるように作製した。具体的な値については表9およ
び表10に示す。加工した光起電力素子モジュールにつ
いて、実施例3と同様の特性評価を行ったところ、7.
0%以上の光電変換効率が得られ、各光起電力素子モジ
ュール間の特性のバラツキも5%以内に収まっていた。
また、連続200回の繰り返し曲げ試験後においても特
性の劣化は認められず、堆積膜の剥離も起こらなかっ
た。さらに、連続500時間の疑似太陽光照射後も、光
電変換効率の変動は初期値に対して10%以内に収まっ
ていた。この光起電力素子モジュールを使用することに
より、出力5kWの電力供給システムを構築することが
できた。
[Embodiment 8] In Embodiment 4 described above, the self-bias of the second p-type semiconductor layer was formed to have a negative polarity, but here, the self-bias of the second p-type semiconductor layer is 0 V.
It was prepared so that Specific values are shown in Table 9 and Table 10. When the processed photovoltaic element module was evaluated for characteristics in the same manner as in Example 3, 7.
A photoelectric conversion efficiency of 0% or more was obtained, and the variation in characteristics among the photovoltaic element modules was within 5%.
Further, even after the continuous bending test of 200 times, no deterioration of the characteristics was observed, and no peeling of the deposited film occurred. Furthermore, the fluctuation of the photoelectric conversion efficiency was within 10% of the initial value even after the continuous irradiation of pseudo sunlight for 500 hours. By using this photovoltaic element module, a power supply system with an output of 5 kW could be constructed.

【0045】[0045]

【表1】 [Table 1]

【0046】[0046]

【表2】 [Table 2]

【0047】[0047]

【表3】 [Table 3]

【0048】[0048]

【表4】 [Table 4]

【0049】[0049]

【表5】 [Table 5]

【0050】[0050]

【表6】 [Table 6]

【0051】[0051]

【表7】 [Table 7]

【0052】[0052]

【表8】 [Table 8]

【0053】[0053]

【表9】 [Table 9]

【0054】[0054]

【表10】 [Table 10]

【0055】[0055]

【発明の効果】上述したように、基板上にp型半導体層
を、グロー放電生起時における放電空間内に設置された
該複数のカソードの電位(自己バイアス)極性の少なく
とも2つのどちらか一方の自己バイアスが0Vもしく
は、自己バイアス極性が異なるようにして形成するため
に、プラズマ放電内に存在するイオンが基板上の堆積膜
に対する効果、つまりイオンボンバートメントによる堆
積膜表面に与えるエネルギーの効果を、i型半導体層と
の界面側のp型半導体層、あるいは、下地電極もしくは
上部電極側のp型半導体層として多層型のp型半導体層
を積層することにより前記界面に適合したp型半導体層
が形成でき、光起電力素子の出力特性とりわけ開放電
圧、フィルファクターを向上させ、結果として出力特性
の向上した光起電力素子を提供することができる。ま
た、特に積層型光起電力素子において、極めて良好なp
n接合を実現させることができ、より高品質な光起電力
素子を再現性よく均一に形成し得ることが可能となる。
As described above, the p-type semiconductor layer is formed on the substrate by at least one of the potential (self-bias) polarities of the plurality of cathodes installed in the discharge space when glow discharge occurs. Since the self-bias is formed with 0 V or the self-bias polarity is different, the effect of the ions present in the plasma discharge on the deposited film on the substrate, that is, the effect of energy given to the deposited film surface by the ion bombardment, By stacking a p-type semiconductor layer on the interface side with the i-type semiconductor layer or a multi-layered p-type semiconductor layer as a p-type semiconductor layer on the base electrode or upper electrode side, a p-type semiconductor layer suitable for the interface can be obtained. A photovoltaic element that can be formed and has improved output characteristics, especially open-circuit voltage and fill factor, resulting in improved output characteristics. It is possible to provide a. In addition, especially in stacked photovoltaic devices, p
An n-junction can be realized, and a higher quality photovoltaic element can be formed uniformly with good reproducibility.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による非単結晶質シリコン光起電力素子
の層構成を説明するための模式的構成図である。
FIG. 1 is a schematic configuration diagram for explaining a layer configuration of a non-single crystalline silicon photovoltaic element according to the present invention.

【図2】本発明による非単結晶質シリコン光起電力素子
の積層型光起電力素子の層構成を説明するための模式的
構成図である。
FIG. 2 is a schematic configuration diagram for explaining a layer configuration of a stacked photovoltaic element of a non-single crystalline silicon photovoltaic element according to the present invention.

【図3】実施例1に係る光起電力素子製造装置の一実施
例の模式図である。
FIG. 3 is a schematic view of an example of the photovoltaic device manufacturing apparatus according to the first embodiment.

【符号の説明】[Explanation of symbols]

101 基板 102 裏面電極 103 n型半導体層 104 i型半導体層 105 第1のp型半導体層 106 第2のp型半導体層 107 透明電極 108 集電電極 201 基板 202 裏面電極 203 n型半導体層 204 i型半導体層 205 第1のp型半導体層 206 第2のp型半導体層 207 n型半導体層 208 i型半導体層 209 第1のp型半導体層 210 第2のp型半導体層 211 n型半導体層 212 i型半導体層 213 第1のp型半導体層 214 第2のp型半導体層 215 透明電極 216 集電電極 301 帯状基板 302 送り出し真空容器 303 巻き取り真空容器 304 n型半導体層成膜容器 305 i型半導体層成膜容器 306 第1のp型半導体層成膜容器 307 第2のp型半導体層成膜容器 309 送り出しボビン 310 巻き取りボビン 311 搬送用ローラー 312 成膜ガス導入口 313 コンダクタンス調整用バルブ 314 排気管 315 アプリケータ 316 導波管 317 電極 318 電源 320 ランプヒーター 321 ランブハウス 322 熱電対 323 ゲートガス導入管 101 substrate 102 back surface electrode 103 n-type semiconductor layer 104 i-type semiconductor layer 105 first p-type semiconductor layer 106 second p-type semiconductor layer 107 transparent electrode 108 current collecting electrode 201 substrate 202 back surface electrode 203 n-type semiconductor layer 204 i Type semiconductor layer 205 first p-type semiconductor layer 206 second p-type semiconductor layer 207 n-type semiconductor layer 208 i-type semiconductor layer 209 first p-type semiconductor layer 210 second p-type semiconductor layer 211 n-type semiconductor layer 212 i-type semiconductor layer 213 first p-type semiconductor layer 214 second p-type semiconductor layer 215 transparent electrode 216 current collecting electrode 301 band-shaped substrate 302 delivery vacuum container 303 winding vacuum container 304 n-type semiconductor layer deposition container 305 i -Type semiconductor layer deposition container 306 First p-type semiconductor layer deposition container 307 Second p-type semiconductor layer deposition container 309 Feed And the bobbin 310 take-up bobbin 311 transport rollers 312 deposition gas inlet 313 conductance regulating valve 314 exhaust pipe 315 applicator 316 waveguide 317 electrode 318 power 320 lamp heater 321 Ranbuhausu 322 thermocouple 323 gate gas inlet pipe

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 材料ガスを反応容器の放電空間内へ導入
し、電力を印加して該材料ガスをプラズマ放電によって
分解し、p型半導体層を形成する薄膜形成方法であっ
て、該p型半導体層を複数の独立した電力印加電極(カ
ソード)のそれぞれに対応した電源を用いて形成し、か
つ、グロー放電生起時において、放電空間内に設置され
た該複数のカソードの電位(自己バイアス)極性の少な
くとも2つのどちらか一方の自己バイアスが0Vである
こともしくは、自己バイアス極性が異なるようにして前
記p型半導体層を形成することを特徴とする非単結晶半
導体薄膜の形成方法。
1. A thin film forming method for forming a p-type semiconductor layer by introducing a material gas into a discharge space of a reaction vessel and applying an electric power to decompose the material gas by plasma discharge. A semiconductor layer is formed by using a power source corresponding to each of a plurality of independent power application electrodes (cathodes), and the potentials (self-bias) of the plurality of cathodes installed in the discharge space when a glow discharge occurs. A method for forming a non-single-crystal semiconductor thin film, wherein the p-type semiconductor layer is formed such that at least one of the polarities has a self-bias of 0 V or the self-bias polarity is different.
【請求項2】 帯状基板をその長手方向に移動させなが
ら、前記複数のp型半導体層を形成する空間を連続して
通過させることを特徴とする請求項1に記載の光起電力
素子の形成方法。
2. The photovoltaic device according to claim 1, wherein the strip-shaped substrate is moved in the longitudinal direction thereof and continuously passed through a space for forming the plurality of p-type semiconductor layers. Method.
JP8018286A 1996-01-10 1996-01-10 Method for forming non-single crystal semiconductor thin film Pending JPH09191120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8018286A JPH09191120A (en) 1996-01-10 1996-01-10 Method for forming non-single crystal semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8018286A JPH09191120A (en) 1996-01-10 1996-01-10 Method for forming non-single crystal semiconductor thin film

Publications (1)

Publication Number Publication Date
JPH09191120A true JPH09191120A (en) 1997-07-22

Family

ID=11967395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8018286A Pending JPH09191120A (en) 1996-01-10 1996-01-10 Method for forming non-single crystal semiconductor thin film

Country Status (1)

Country Link
JP (1) JPH09191120A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261862B1 (en) 1998-07-24 2001-07-17 Canon Kabushiki Kaisha Process for producing photovoltaic element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261862B1 (en) 1998-07-24 2001-07-17 Canon Kabushiki Kaisha Process for producing photovoltaic element

Similar Documents

Publication Publication Date Title
US6180870B1 (en) Photovoltaic device
US6399411B1 (en) Method for forming non-single-crystal semiconductor thin film, and method for producing photovoltaic device
US6166319A (en) Multi-junction photovoltaic device with microcrystalline I-layer
US6100465A (en) Solar battery having a plurality of I-type layers with different hydrogen densities
US7064263B2 (en) Stacked photovoltaic device
JP3073327B2 (en) Deposition film formation method
US5635408A (en) Method of producing a semiconductor device
JPH09246581A (en) Photovoltaic element
US6261862B1 (en) Process for producing photovoltaic element
JP4067589B2 (en) Thin film solar cell fabrication method
US20080268564A1 (en) Method and apparatus for forming deposited film
JP3025179B2 (en) Method for forming photoelectric conversion element
US6025039A (en) Method for producing a photovoltaic cell
JP3542480B2 (en) Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method
JP2000349314A (en) Method for manufacturing photovoltaic element
JPH10144944A (en) Photovoltaic element
JP3624120B2 (en) Photovoltaic element manufacturing method and photovoltaic element manufacturing apparatus
JP3017393B2 (en) Manufacturing method of photovoltaic device
JPH09191119A (en) Method for manufacturing photovoltaic element
US20040007181A1 (en) Deposited-film formation process and formation system
JP2001329372A (en) Vacuum treatment system
JP2000101115A (en) Method for manufacturing photovoltaic element
JPH05102503A (en) Photovoltaic element
JP2001135841A (en) Method for manufacturing photovoltaic element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees