JPH09194300A - ＧａＡｓ基板の製造方法 - Google Patents
ＧａＡｓ基板の製造方法Info
- Publication number
- JPH09194300A JPH09194300A JP124296A JP124296A JPH09194300A JP H09194300 A JPH09194300 A JP H09194300A JP 124296 A JP124296 A JP 124296A JP 124296 A JP124296 A JP 124296A JP H09194300 A JPH09194300 A JP H09194300A
- Authority
- JP
- Japan
- Prior art keywords
- arsenic
- wafer
- temperature
- gaas
- ampoule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 ウェハ面内の抵抗率の均一性に優れたＧａＡ
ｓ基板を製造する方法を提供する。 【解決手段】 半絶縁性のアンドープＧａＡｓ単結晶イ
ンゴットから切り出したウェハを、適量の砒素とともに
石英製のアンプル内に真空封入する。封入する砒素の量
は、１０００℃以上１１５０℃以下の範囲の一定の熱処
理温度でアンプル内がＧａＡｓの化学量論平衡蒸気圧の
０．６倍以下の砒素圧雰囲気となり、かつ８００℃以上
１０００℃以下の範囲の一定の熱処理温度でアンプル内
がＧａＡｓの化学量論平衡蒸気圧の１．４倍以下の砒素
圧雰囲気となる量である。そのアンプルを熱処理炉内の
均熱域に配置し、ヒーターにより加熱し、１０００℃以
上１１５０℃以下の範囲の一定温度で第１段階アニール
を行なう。しかる後、室温〜４００℃以下の温度まで冷
却する。続いて、その状態のまま、再びヒーターにより
加熱して８００℃以上１０００℃以下の範囲の一定温度
で第２段階アニールを行なう。
ｓ基板を製造する方法を提供する。 【解決手段】 半絶縁性のアンドープＧａＡｓ単結晶イ
ンゴットから切り出したウェハを、適量の砒素とともに
石英製のアンプル内に真空封入する。封入する砒素の量
は、１０００℃以上１１５０℃以下の範囲の一定の熱処
理温度でアンプル内がＧａＡｓの化学量論平衡蒸気圧の
０．６倍以下の砒素圧雰囲気となり、かつ８００℃以上
１０００℃以下の範囲の一定の熱処理温度でアンプル内
がＧａＡｓの化学量論平衡蒸気圧の１．４倍以下の砒素
圧雰囲気となる量である。そのアンプルを熱処理炉内の
均熱域に配置し、ヒーターにより加熱し、１０００℃以
上１１５０℃以下の範囲の一定温度で第１段階アニール
を行なう。しかる後、室温〜４００℃以下の温度まで冷
却する。続いて、その状態のまま、再びヒーターにより
加熱して８００℃以上１０００℃以下の範囲の一定温度
で第２段階アニールを行なう。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓ基板の製
造方法に関し、特に結晶成長後のウェハアニール技術に
関する。
造方法に関し、特に結晶成長後のウェハアニール技術に
関する。
【０００２】
【従来の技術】ＧａＡｓ等の化合物半導体の単結晶を製
造する方法として、液体封止チョクラルスキー（ＬＥ
Ｃ）法、グラジェントフリージング（ＧＦ）法、垂直ブ
リッジマン（ＶＢ）法、水平ブリッジマン（ＨＢ）法な
どがあるが、いずれの方法も結晶と融液の間に温度勾配
を設けて融液を固化させることにより結晶の育成を行う
ものであるため、育成した結晶内の特性が不均一となる
のを避けることはできない。そのため、そのような育成
結晶から切り出した薄板状のウェハを基板として用いて
電子デバイスを作製しても、ウェハ面内でのデバイス特
性のばらつきが大きく、歩留まりが低下してしまうとい
う問題がある。例えば、アンドープまたはＣｒドープの
ＧａＡｓ単結晶よりなるウェハに作製した数多くのイオ
ン注入型のＦＥＴ（Field-Effect Transistor ）におい
ては、上述した不均一特性のために、ＦＥＴの各しきい
値電圧Ｖthがばらついてしまうという問題がある。
造する方法として、液体封止チョクラルスキー（ＬＥ
Ｃ）法、グラジェントフリージング（ＧＦ）法、垂直ブ
リッジマン（ＶＢ）法、水平ブリッジマン（ＨＢ）法な
どがあるが、いずれの方法も結晶と融液の間に温度勾配
を設けて融液を固化させることにより結晶の育成を行う
ものであるため、育成した結晶内の特性が不均一となる
のを避けることはできない。そのため、そのような育成
結晶から切り出した薄板状のウェハを基板として用いて
電子デバイスを作製しても、ウェハ面内でのデバイス特
性のばらつきが大きく、歩留まりが低下してしまうとい
う問題がある。例えば、アンドープまたはＣｒドープの
ＧａＡｓ単結晶よりなるウェハに作製した数多くのイオ
ン注入型のＦＥＴ（Field-Effect Transistor ）におい
ては、上述した不均一特性のために、ＦＥＴの各しきい
値電圧Ｖthがばらついてしまうという問題がある。
【０００３】そこで、本出願人は、育成結晶から切り出
したウェハを、真空の石英アンプル中で、１１００℃を
超え融点未満の温度で３０分以上保持して第１段階アニ
ールを行い、次に１〜３０℃／min の降温速度で室温ま
で冷却し、該ウェハをエッチングし、その後非酸化性雰
囲気中で、７５０℃以上１１００℃以下の温度で２０分
以上保持して第２段階アニールを行った後、室温まで冷
却を行うようにした熱処理方法を提案している（特開平
２−１９２５００号公報に記載されている）。この提案
によれば、ウェハの面内特性が均一であり、かつＡＢエ
ッチングにより出現する微小欠陥（卵状ピット）の少な
いウェハを得ることができ、かかるウェハを基板として
用いることにより非常に安定した特性を有する電子デバ
イスを歩留まりよく製造できるという効果が得られる。
したウェハを、真空の石英アンプル中で、１１００℃を
超え融点未満の温度で３０分以上保持して第１段階アニ
ールを行い、次に１〜３０℃／min の降温速度で室温ま
で冷却し、該ウェハをエッチングし、その後非酸化性雰
囲気中で、７５０℃以上１１００℃以下の温度で２０分
以上保持して第２段階アニールを行った後、室温まで冷
却を行うようにした熱処理方法を提案している（特開平
２−１９２５００号公報に記載されている）。この提案
によれば、ウェハの面内特性が均一であり、かつＡＢエ
ッチングにより出現する微小欠陥（卵状ピット）の少な
いウェハを得ることができ、かかるウェハを基板として
用いることにより非常に安定した特性を有する電子デバ
イスを歩留まりよく製造できるという効果が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、本出願
人による上記提案に基づくアニール方法により得られた
ウェハにおいては、その面内に局所的に抵抗率の高い領
域が生じたり、ウェハ外周部の抵抗率がその内側よりも
高くなったりして、マクロ的な抵抗率の不均一性が生じ
ることがあり、歩留まりの低下を招くおそれがある。
人による上記提案に基づくアニール方法により得られた
ウェハにおいては、その面内に局所的に抵抗率の高い領
域が生じたり、ウェハ外周部の抵抗率がその内側よりも
高くなったりして、マクロ的な抵抗率の不均一性が生じ
ることがあり、歩留まりの低下を招くおそれがある。
【０００５】本発明は、上記事情に鑑みてなされたもの
で、ウェハ面内の抵抗率の均一性に優れたＧａＡｓ基板
を製造する方法を提供することを目的とする。
で、ウェハ面内の抵抗率の均一性に優れたＧａＡｓ基板
を製造する方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明者らは上記先願のアニール方法について検討
を行った。その結果、上記方法では第２段階アニールを
開放系窒素雰囲気で行うため、アニール中にＧａＡｓウ
ェハから砒素（Ａｓ）が解離飛散し、その砒素の解離飛
散がウェハの面内で均一に起こらないことによってウェ
ハ面内の抵抗率にばらつきが生じるのではないかとの結
論を得た。そこで、本発明者らは、１段階目のアニール
のみならず２段階目のアニールも砒素雰囲気下で行え
ば、第２段階アニール時のウェハからの砒素の解離飛散
を抑制できると考えた。その考察に基づいて本発明者ら
は実験を行ったところ、第２段階アニール時に砒素の解
離飛散を起こり難くする分、第１段階アニール時に砒素
の解離飛散が起こり易いような条件としておく方が、砒
素の微小析出物（このウェハを基板としてデバイスを製
造する際に行なうエピタキシャル成長において、異常成
長を惹き起こす原因となる。）を低減する上で有効であ
るとの知見を得た。
に、本発明者らは上記先願のアニール方法について検討
を行った。その結果、上記方法では第２段階アニールを
開放系窒素雰囲気で行うため、アニール中にＧａＡｓウ
ェハから砒素（Ａｓ）が解離飛散し、その砒素の解離飛
散がウェハの面内で均一に起こらないことによってウェ
ハ面内の抵抗率にばらつきが生じるのではないかとの結
論を得た。そこで、本発明者らは、１段階目のアニール
のみならず２段階目のアニールも砒素雰囲気下で行え
ば、第２段階アニール時のウェハからの砒素の解離飛散
を抑制できると考えた。その考察に基づいて本発明者ら
は実験を行ったところ、第２段階アニール時に砒素の解
離飛散を起こり難くする分、第１段階アニール時に砒素
の解離飛散が起こり易いような条件としておく方が、砒
素の微小析出物（このウェハを基板としてデバイスを製
造する際に行なうエピタキシャル成長において、異常成
長を惹き起こす原因となる。）を低減する上で有効であ
るとの知見を得た。
【０００７】本発明は、上記知見等に基づきなされたも
ので、育成されたＧａＡｓ単結晶より切り出したウェハ
を、ＧａＡｓの化学量論平衡蒸気圧の０．６倍以下の砒
素圧雰囲気中で１０００℃以上１１５０℃以下の一定温
度で所定時間保持する第１段階アニールを行った後、一
旦４００℃以下まで冷却し、続いてＧａＡｓの化学量論
平衡蒸気圧の１．４倍以下の砒素圧雰囲気中で８００℃
以上１０００℃以下の一定温度で所定時間保持する第２
段階アニールを行った後、室温まで冷却するようにした
ことを特徴とする。それによって、第１段階アニール時
及び第２段階アニール時にウェハからの砒素の解離飛散
を適切に抑制することができるので、ウェハ面内で抵抗
率がばらつくのを防ぐことができるとともに、砒素の微
小析出物の密度を低く抑えることができる。
ので、育成されたＧａＡｓ単結晶より切り出したウェハ
を、ＧａＡｓの化学量論平衡蒸気圧の０．６倍以下の砒
素圧雰囲気中で１０００℃以上１１５０℃以下の一定温
度で所定時間保持する第１段階アニールを行った後、一
旦４００℃以下まで冷却し、続いてＧａＡｓの化学量論
平衡蒸気圧の１．４倍以下の砒素圧雰囲気中で８００℃
以上１０００℃以下の一定温度で所定時間保持する第２
段階アニールを行った後、室温まで冷却するようにした
ことを特徴とする。それによって、第１段階アニール時
及び第２段階アニール時にウェハからの砒素の解離飛散
を適切に抑制することができるので、ウェハ面内で抵抗
率がばらつくのを防ぐことができるとともに、砒素の微
小析出物の密度を低く抑えることができる。
【０００８】ここで、第１段階アニール時の砒素圧が
０．６倍以下であるのは、０．６倍を超えると砒素の析
出物の密度が高くなるからである。第１段階アニール時
の処理温度が１０００℃以上１１５０℃以下であるの
は、上限を超えると砒素の分解が著しく起こってＧａＡ
ｓウェハからの砒素の解離飛散を制御できなくなり、一
方、下限に満たないと砒素の析出物の密度が高くなるか
らである。
０．６倍以下であるのは、０．６倍を超えると砒素の析
出物の密度が高くなるからである。第１段階アニール時
の処理温度が１０００℃以上１１５０℃以下であるの
は、上限を超えると砒素の分解が著しく起こってＧａＡ
ｓウェハからの砒素の解離飛散を制御できなくなり、一
方、下限に満たないと砒素の析出物の密度が高くなるか
らである。
【０００９】また、第１段階アニール後の冷却温度が４
００℃以下であるのは、４００℃を超えるとエネルギー
準位が０．４０〜０．４５eVのミドルドナーが生成さ
れ、ウェハの抵抗率の均一性が悪くなったり、基板が半
絶縁性化されなくなるからである。
００℃以下であるのは、４００℃を超えるとエネルギー
準位が０．４０〜０．４５eVのミドルドナーが生成さ
れ、ウェハの抵抗率の均一性が悪くなったり、基板が半
絶縁性化されなくなるからである。
【００１０】さらに、第２段階アニール時の砒素圧が
１．４倍以下であるのは、１．４倍を超えると砒素の析
出物の密度が高くなるからである。第２段階アニール時
の処理温度が８００℃以上１０００℃以下であるのは、
その温度範囲を逸脱するとＥＬ２濃度の均一性が悪くな
ってウェハの抵抗率の均一性が低下するからである。
１．４倍以下であるのは、１．４倍を超えると砒素の析
出物の密度が高くなるからである。第２段階アニール時
の処理温度が８００℃以上１０００℃以下であるのは、
その温度範囲を逸脱するとＥＬ２濃度の均一性が悪くな
ってウェハの抵抗率の均一性が低下するからである。
【００１１】この発明において、第１段階アニール及び
第２段階アニール時の砒素圧は、好ましくはそれぞれの
熱処理温度におけるＧａＡｓの化学量論平衡蒸気圧の
０．０１倍以上であるとよい。その理由は、砒素圧が
０．０１倍に満たないとＧａＡｓの分解が起こり易くな
るからである。
第２段階アニール時の砒素圧は、好ましくはそれぞれの
熱処理温度におけるＧａＡｓの化学量論平衡蒸気圧の
０．０１倍以上であるとよい。その理由は、砒素圧が
０．０１倍に満たないとＧａＡｓの分解が起こり易くな
るからである。
【００１２】また、第１段階アニールと第２段階アニー
ルとの間の冷却の際の温度は、好ましくは室温以上であ
るとよい。その理由は、室温よりも低い温度まで冷却す
るには別途冷却装置等が必要になり、熱処理炉の大型化
且つ複雑化を招くだけでなく、必要以上の冷却を行なう
ことによる時間的及び経済的な不利益をもたらすからで
ある。
ルとの間の冷却の際の温度は、好ましくは室温以上であ
るとよい。その理由は、室温よりも低い温度まで冷却す
るには別途冷却装置等が必要になり、熱処理炉の大型化
且つ複雑化を招くだけでなく、必要以上の冷却を行なう
ことによる時間的及び経済的な不利益をもたらすからで
ある。
【００１３】さらに、第２段階アニール時の処理温度
は、好ましくは９００℃以上９５０℃以下であるとよ
い。その範囲内の温度であれば、ＥＬ２の生成が均一に
起こるからである。
は、好ましくは９００℃以上９５０℃以下であるとよ
い。その範囲内の温度であれば、ＥＬ２の生成が均一に
起こるからである。
【００１４】ここで、本明細書中において、化学量論平
衡蒸気圧とは、「Journal of Crystal Growth 99 (199
0) 1-8 “STOICHIOMETRY CONTROL FOR GROWTH OF III-V
CRYSTALS”」の第３頁の右欄の第１１行目〜第１２行
目に記載されている式： ＰGaAs,opt＝２．６×１０6 ｅｘｐ［−１．０５（eV）
／（ｋＴ）］（Torr） で定義されるＰGaAs,optTorrのことである。
衡蒸気圧とは、「Journal of Crystal Growth 99 (199
0) 1-8 “STOICHIOMETRY CONTROL FOR GROWTH OF III-V
CRYSTALS”」の第３頁の右欄の第１１行目〜第１２行
目に記載されている式： ＰGaAs,opt＝２．６×１０6 ｅｘｐ［−１．０５（eV）
／（ｋＴ）］（Torr） で定義されるＰGaAs,optTorrのことである。
【００１５】
【発明の実施の形態】以下に、本発明の実施形態につい
て説明する。
て説明する。
【００１６】第１の実施形態は以下の通りである。先
ず、半絶縁性のアンドープＧａＡｓ単結晶インゴットか
ら切り出したウェハを、適量の砒素とともに石英製のア
ンプル内に真空封入する。封入する砒素の量は、１００
０℃以上１１５０℃以下の範囲の一定の熱処理温度（以
下、第１熱処理温度とする。）でアンプル内がＧａＡｓ
の化学量論平衡蒸気圧の０．６倍以下の砒素圧雰囲気と
なり、かつ８００℃以上１０００℃以下の範囲の一定の
熱処理温度（以下、第２熱処理温度とする。）でアンプ
ル内がＧａＡｓの化学量論平衡蒸気圧の１．４倍以下の
砒素圧雰囲気となる量である。そのアンプルを熱処理炉
内の均熱域に配置し、ヒーターにより加熱し、前記第１
熱処理温度で適当な時間保持して第１段階アニールを行
なう。しかる後、室温〜４００℃以下の温度まで冷却す
る。続いて、その状態のまま、再びヒーターにより加熱
して前記第２熱処理温度で適当な時間保持して第２段階
アニールを行なう。最後に、室温まで冷却して熱処理炉
からアンプルを取り出し、そのアンプル中からウェハを
取り出す。
ず、半絶縁性のアンドープＧａＡｓ単結晶インゴットか
ら切り出したウェハを、適量の砒素とともに石英製のア
ンプル内に真空封入する。封入する砒素の量は、１００
０℃以上１１５０℃以下の範囲の一定の熱処理温度（以
下、第１熱処理温度とする。）でアンプル内がＧａＡｓ
の化学量論平衡蒸気圧の０．６倍以下の砒素圧雰囲気と
なり、かつ８００℃以上１０００℃以下の範囲の一定の
熱処理温度（以下、第２熱処理温度とする。）でアンプ
ル内がＧａＡｓの化学量論平衡蒸気圧の１．４倍以下の
砒素圧雰囲気となる量である。そのアンプルを熱処理炉
内の均熱域に配置し、ヒーターにより加熱し、前記第１
熱処理温度で適当な時間保持して第１段階アニールを行
なう。しかる後、室温〜４００℃以下の温度まで冷却す
る。続いて、その状態のまま、再びヒーターにより加熱
して前記第２熱処理温度で適当な時間保持して第２段階
アニールを行なう。最後に、室温まで冷却して熱処理炉
からアンプルを取り出し、そのアンプル中からウェハを
取り出す。
【００１７】第２の実施形態は以下の通りである。先
ず、半絶縁性のアンドープＧａＡｓ単結晶インゴットか
ら切り出したウェハを、適量の砒素とともに石英製のア
ンプル内に真空封入する。封入する砒素の量は、前記第
１熱処理温度でアンプル内がＧａＡｓの化学量論平衡蒸
気圧の０．６倍以下の砒素圧雰囲気となる量である。そ
のアンプルを熱処理炉内に設置し、ヒーターにより加熱
し、前記第１熱処理温度で適当な時間保持して第１段階
アニールを行なう。しかる後、室温付近まで冷却し、熱
処理炉からアンプルを取り出し、そのアンプル中からウ
ェハを取り出す。そして、取り出したウェハを適量の砒
素とともに再び石英製のアンプル内に真空封入する。新
たに封入する砒素の量は、前記第２熱処理温度でアンプ
ル内がＧａＡｓの化学量論平衡蒸気圧の１．４倍以下の
砒素圧雰囲気となる量である。その新たに真空封止した
アンプルを熱処理炉内の均熱域に配置し、ヒーターによ
り加熱し、前記第２熱処理温度で適当な時間保持して第
２段階アニールを行なう。最後に、室温まで冷却して熱
処理炉からアンプルを取り出し、そのアンプル中からウ
ェハを取り出す。
ず、半絶縁性のアンドープＧａＡｓ単結晶インゴットか
ら切り出したウェハを、適量の砒素とともに石英製のア
ンプル内に真空封入する。封入する砒素の量は、前記第
１熱処理温度でアンプル内がＧａＡｓの化学量論平衡蒸
気圧の０．６倍以下の砒素圧雰囲気となる量である。そ
のアンプルを熱処理炉内に設置し、ヒーターにより加熱
し、前記第１熱処理温度で適当な時間保持して第１段階
アニールを行なう。しかる後、室温付近まで冷却し、熱
処理炉からアンプルを取り出し、そのアンプル中からウ
ェハを取り出す。そして、取り出したウェハを適量の砒
素とともに再び石英製のアンプル内に真空封入する。新
たに封入する砒素の量は、前記第２熱処理温度でアンプ
ル内がＧａＡｓの化学量論平衡蒸気圧の１．４倍以下の
砒素圧雰囲気となる量である。その新たに真空封止した
アンプルを熱処理炉内の均熱域に配置し、ヒーターによ
り加熱し、前記第２熱処理温度で適当な時間保持して第
２段階アニールを行なう。最後に、室温まで冷却して熱
処理炉からアンプルを取り出し、そのアンプル中からウ
ェハを取り出す。
【００１８】第３の実施形態は以下の通りである。先
ず、半絶縁性のアンドープＧａＡｓ単結晶インゴットか
ら切り出したウェハを、蒸気圧制御用元素（砒素）を入
れるリザーバ部を有する石英製のアンプル内に真空封入
する。その際、リザーバ部に適量の砒素を入れておく。
そのアンプルをウェハ部分が熱処理炉内の均熱域に位置
するように配置し、ヒーターにより加熱し、前記第１熱
処理温度で適当な時間保持して第１段階アニールを行な
う。その際、第１段階アニール中のアンプル内の砒素圧
がＧａＡｓの化学量論平衡蒸気圧の０．６倍以下となる
ようにリザーバ部の温度を調整する。しかる後、室温〜
４００℃以下の温度まで冷却する。続いて、その状態の
まま、再びヒーターにより加熱して前記第２熱処理温度
で適当な時間保持して第２段階アニールを行なう。その
際、第２段階アニール中のアンプル内の砒素圧がＧａＡ
ｓの化学量論平衡蒸気圧の１．４倍以下となるようにリ
ザーバ部の温度を調整する。最後に、室温まで冷却して
熱処理炉からアンプルを取り出し、そのアンプル中から
ウェハを取り出す。
ず、半絶縁性のアンドープＧａＡｓ単結晶インゴットか
ら切り出したウェハを、蒸気圧制御用元素（砒素）を入
れるリザーバ部を有する石英製のアンプル内に真空封入
する。その際、リザーバ部に適量の砒素を入れておく。
そのアンプルをウェハ部分が熱処理炉内の均熱域に位置
するように配置し、ヒーターにより加熱し、前記第１熱
処理温度で適当な時間保持して第１段階アニールを行な
う。その際、第１段階アニール中のアンプル内の砒素圧
がＧａＡｓの化学量論平衡蒸気圧の０．６倍以下となる
ようにリザーバ部の温度を調整する。しかる後、室温〜
４００℃以下の温度まで冷却する。続いて、その状態の
まま、再びヒーターにより加熱して前記第２熱処理温度
で適当な時間保持して第２段階アニールを行なう。その
際、第２段階アニール中のアンプル内の砒素圧がＧａＡ
ｓの化学量論平衡蒸気圧の１．４倍以下となるようにリ
ザーバ部の温度を調整する。最後に、室温まで冷却して
熱処理炉からアンプルを取り出し、そのアンプル中から
ウェハを取り出す。
【００１９】このように、ＧａＡｓウェハを、ＧａＡｓ
の化学量論平衡蒸気圧の０．６倍以下の砒素圧雰囲気中
で１０００℃以上１１５０℃以下の一定温度で所定時間
保持した後、一旦４００℃以下まで冷却し、続いてＧａ
Ａｓの化学量論平衡蒸気圧の１．４倍以下の砒素圧雰囲
気中で８００℃以上１０００℃以下の一定温度で所定時
間保持するようにしたことにより、アニール時にウェハ
からの砒素の解離飛散を適切に抑制することができるの
で、ウェハ面内で抵抗率がばらつくのを防ぐことができ
るとともに、砒素の微小析出物の密度を低く抑えること
ができる。
の化学量論平衡蒸気圧の０．６倍以下の砒素圧雰囲気中
で１０００℃以上１１５０℃以下の一定温度で所定時間
保持した後、一旦４００℃以下まで冷却し、続いてＧａ
Ａｓの化学量論平衡蒸気圧の１．４倍以下の砒素圧雰囲
気中で８００℃以上１０００℃以下の一定温度で所定時
間保持するようにしたことにより、アニール時にウェハ
からの砒素の解離飛散を適切に抑制することができるの
で、ウェハ面内で抵抗率がばらつくのを防ぐことができ
るとともに、砒素の微小析出物の密度を低く抑えること
ができる。
【００２０】
【実施例】以下、具体例を挙げて本発明の特徴とすると
ころを明らかとする。なお、本発明は、以下の各具体例
により何ら制限されるものではない。
ころを明らかとする。なお、本発明は、以下の各具体例
により何ら制限されるものではない。
【００２１】先ず、ＬＥＣ法により半絶縁性のアンドー
プＧａＡｓ単結晶を育成し、その単結晶の上下端を切断
し、円筒研削を施した後、ウェハリングを行った。得ら
れた各ウェハについて、水酸化ナトリウム系のエッチャ
ントにより片面当たり約３０μｍずつのエッチングを行
った後、洗浄を行った。その後、それらのウェハ５枚ず
つをダミーのＧａＡｓウェハ４０枚ずつと一緒に計４５
枚ずつを複数の石英アンプル内に真空封入した。その
際、各アンプル内にウェハとともに適量の砒素を入れ、
１０７０℃における各アンプル内の砒素圧がＧａＡｓの
化学量論平衡蒸気圧の０．１〜１．０倍となるようにし
た。
プＧａＡｓ単結晶を育成し、その単結晶の上下端を切断
し、円筒研削を施した後、ウェハリングを行った。得ら
れた各ウェハについて、水酸化ナトリウム系のエッチャ
ントにより片面当たり約３０μｍずつのエッチングを行
った後、洗浄を行った。その後、それらのウェハ５枚ず
つをダミーのＧａＡｓウェハ４０枚ずつと一緒に計４５
枚ずつを複数の石英アンプル内に真空封入した。その
際、各アンプル内にウェハとともに適量の砒素を入れ、
１０７０℃における各アンプル内の砒素圧がＧａＡｓの
化学量論平衡蒸気圧の０．１〜１．０倍となるようにし
た。
【００２２】続いて、各アンプルを熱処理炉内にセット
して１０７０℃の温度で第１段階アニールを２時間行っ
た。その後、各アンプルを一旦室温付近まで冷却した
後、そのままの状態で再度昇温して９５０℃で第２段階
アニールを３〜７時間行った。そして、各アンプルを室
温まで冷却し、熱処理炉から取り出した。
して１０７０℃の温度で第１段階アニールを２時間行っ
た。その後、各アンプルを一旦室温付近まで冷却した
後、そのままの状態で再度昇温して９５０℃で第２段階
アニールを３〜７時間行った。そして、各アンプルを室
温まで冷却し、熱処理炉から取り出した。
【００２３】なお、比較として、従来法と同様に、上述
した第１段階アニールが終わったもののうち、１つのア
ンプルからウェハを取り出し、窒素ガス雰囲気中で９５
０℃の温度で第２段階目のアニールを行った。
した第１段階アニールが終わったもののうち、１つのア
ンプルからウェハを取り出し、窒素ガス雰囲気中で９５
０℃の温度で第２段階目のアニールを行った。
【００２４】上記各アンプルの熱処理条件を表１に示
す。
す。
【００２５】
【表１】
【００２６】得られた各ウェハについて、その表面を５
０〜６０μｍ鏡面研磨した後、Ｖａｎ ｄｅｒ Ｐａｕ
ｗ法により抵抗率と移動度を測定した。抵抗率の測定結
果を図１に示し、移動度の測定結果を図２に示す。な
お、上記従来法による比較例の測定結果を図１及び図２
の右縦軸に「従来法」として示す（後述する図６におい
ても同じ）。図１及び図２からわかるように、本発明を
適用して得られたウェハについては、抵抗率及び移動度
ともにアニール中の印加砒素圧の大きさの違いによる影
響は殆どなく、従来法により得られたウェハとの有意差
は認められなかった。
０〜６０μｍ鏡面研磨した後、Ｖａｎ ｄｅｒ Ｐａｕ
ｗ法により抵抗率と移動度を測定した。抵抗率の測定結
果を図１に示し、移動度の測定結果を図２に示す。な
お、上記従来法による比較例の測定結果を図１及び図２
の右縦軸に「従来法」として示す（後述する図６におい
ても同じ）。図１及び図２からわかるように、本発明を
適用して得られたウェハについては、抵抗率及び移動度
ともにアニール中の印加砒素圧の大きさの違いによる影
響は殆どなく、従来法により得られたウェハとの有意差
は認められなかった。
【００２７】また、３端子ガード法により各ウェハ面内
の抵抗率の均一性を調べた。抵抗率のマクロ分布につい
ては、ウェハの外周縁を５mmの幅で除き、面内全域につ
いて１mm間隔で測定し、抵抗率のミクロ分布について
は、ウェハの中心を通る線分布を０．１mm間隔で測定し
て、測定点の前後１mmの範囲の平均値からのずれの割合
の平均値として算出した。その結果、本発明を適用して
得られたウェハの抵抗率の面内均一性の相対標準偏差
は、ミクロスコピックには従来法により得られたウェハ
と同様に６．０±１．０％であり有意差はなかったが、
マクロスコピックには８．０±１．０％であり、従来法
により得られたウェハの９．０±１．０％に比べて改善
されていた。
の抵抗率の均一性を調べた。抵抗率のマクロ分布につい
ては、ウェハの外周縁を５mmの幅で除き、面内全域につ
いて１mm間隔で測定し、抵抗率のミクロ分布について
は、ウェハの中心を通る線分布を０．１mm間隔で測定し
て、測定点の前後１mmの範囲の平均値からのずれの割合
の平均値として算出した。その結果、本発明を適用して
得られたウェハの抵抗率の面内均一性の相対標準偏差
は、ミクロスコピックには従来法により得られたウェハ
と同様に６．０±１．０％であり有意差はなかったが、
マクロスコピックには８．０±１．０％であり、従来法
により得られたウェハの９．０±１．０％に比べて改善
されていた。
【００２８】また、図４及び図５に示すように、従来法
により得られたウェハでは抵抗率がウェハ外周部で高か
ったり、異常な分布であったりしていたが、図３に示す
ように、本発明を適用して得られたウェハでは外周部の
高抵抗化の程度及び発生頻度は著しく低減されていた。
抵抗率の異常発生率は、従来法により得られたウェハで
は１２％であったが、本発明を適用して得られたウェハ
では０％であり、改善されていた。なお、図３〜図５に
示すウェハの模式図において、点々を付した領域１、間
隔が一番広いハッチングを付した領域２、その次に間隔
が広いハッチングを付した領域３、最も間隔の狭いハッ
チングを付した領域４、格子模様を付した領域５の順に
抵抗率が低いことを表しており、また同じハッチングま
たは格子模様の領域の抵抗率は同程度であることを表し
ている。
により得られたウェハでは抵抗率がウェハ外周部で高か
ったり、異常な分布であったりしていたが、図３に示す
ように、本発明を適用して得られたウェハでは外周部の
高抵抗化の程度及び発生頻度は著しく低減されていた。
抵抗率の異常発生率は、従来法により得られたウェハで
は１２％であったが、本発明を適用して得られたウェハ
では０％であり、改善されていた。なお、図３〜図５に
示すウェハの模式図において、点々を付した領域１、間
隔が一番広いハッチングを付した領域２、その次に間隔
が広いハッチングを付した領域３、最も間隔の狭いハッ
チングを付した領域４、格子模様を付した領域５の順に
抵抗率が低いことを表しており、また同じハッチングま
たは格子模様の領域の抵抗率は同程度であることを表し
ている。
【００２９】さらに、各ウェハについて、ＡＢエッチン
グを行い、砒素の析出物の密度（ＡＢ−ＥＰＤ）を調べ
た。その結果を図６に示す。本発明を適用して得られた
ウェハのＡＢ−ＥＰＤは、第１段階アニール中の印加砒
素圧が１０７０℃におけるＧａＡｓの化学量論平衡蒸気
圧の０．１５から０．６倍以下の範囲であれば０．５×
１０4 cm-2〜３×１０4 cm-2であり、従来法により得ら
れたウェハのＡＢ−ＥＰＤとほぼ同じであった。第１段
階アニール中の印加砒素圧が１０７０℃におけるＧａＡ
ｓの化学量論平衡蒸気圧の０．６倍を超えると、従来法
により得られたウェハのＡＢ−ＥＰＤよりも悪くなっ
た。
グを行い、砒素の析出物の密度（ＡＢ−ＥＰＤ）を調べ
た。その結果を図６に示す。本発明を適用して得られた
ウェハのＡＢ−ＥＰＤは、第１段階アニール中の印加砒
素圧が１０７０℃におけるＧａＡｓの化学量論平衡蒸気
圧の０．１５から０．６倍以下の範囲であれば０．５×
１０4 cm-2〜３×１０4 cm-2であり、従来法により得ら
れたウェハのＡＢ−ＥＰＤとほぼ同じであった。第１段
階アニール中の印加砒素圧が１０７０℃におけるＧａＡ
ｓの化学量論平衡蒸気圧の０．６倍を超えると、従来法
により得られたウェハのＡＢ−ＥＰＤよりも悪くなっ
た。
【００３０】さらにまた、各ウェハ上にＭＢＥ（分子線
エピタキシー）法によりエピタキシャル成長膜を形成し
たところ、本発明を適用して得られたウェハでは従来同
様に低欠陥のエピタキシャル成長膜が得られた。
エピタキシー）法によりエピタキシャル成長膜を形成し
たところ、本発明を適用して得られたウェハでは従来同
様に低欠陥のエピタキシャル成長膜が得られた。
【００３１】
【発明の効果】本発明に係るＧａＡｓ基板の製造方法に
よれば、育成されたＧａＡｓ単結晶より切り出したウェ
ハを、ＧａＡｓの化学量論平衡蒸気圧の０．６倍以下の
砒素圧雰囲気中で１０００℃以上１１５０℃以下の一定
温度で所定時間保持する第１段階アニールを行った後、
一旦４００℃以下まで冷却し、続いてＧａＡｓの化学量
論平衡蒸気圧の１．４倍以下の砒素圧雰囲気中で８００
℃以上１０００℃以下の一定温度で所定時間保持する第
２段階アニールを行った後、室温まで冷却するようにし
たため、第１段階アニール時及び第２段階アニール時に
ウェハからの砒素の解離飛散を適切に抑制することがで
きるので、ウェハ面内で抵抗率がばらつくのを防ぐこと
ができるとともに、砒素の微小析出物の密度を低く抑え
ることができる。従って、電子デバイス作製用のウェハ
として好適であり、かかるウェハを基板として用いるこ
とにより、その上に結晶欠陥のより少ない半導体膜等を
エピタキシャル成長させることができ、非常に安定した
特性を有する電子デバイスを歩留まりよく製造できると
いう効果が得られる。
よれば、育成されたＧａＡｓ単結晶より切り出したウェ
ハを、ＧａＡｓの化学量論平衡蒸気圧の０．６倍以下の
砒素圧雰囲気中で１０００℃以上１１５０℃以下の一定
温度で所定時間保持する第１段階アニールを行った後、
一旦４００℃以下まで冷却し、続いてＧａＡｓの化学量
論平衡蒸気圧の１．４倍以下の砒素圧雰囲気中で８００
℃以上１０００℃以下の一定温度で所定時間保持する第
２段階アニールを行った後、室温まで冷却するようにし
たため、第１段階アニール時及び第２段階アニール時に
ウェハからの砒素の解離飛散を適切に抑制することがで
きるので、ウェハ面内で抵抗率がばらつくのを防ぐこと
ができるとともに、砒素の微小析出物の密度を低く抑え
ることができる。従って、電子デバイス作製用のウェハ
として好適であり、かかるウェハを基板として用いるこ
とにより、その上に結晶欠陥のより少ない半導体膜等を
エピタキシャル成長させることができ、非常に安定した
特性を有する電子デバイスを歩留まりよく製造できると
いう効果が得られる。
【図１】実施例により得られたウェハについて抵抗率と
第１段階アニール時の印加砒素圧との関係を示す特性図
である。
第１段階アニール時の印加砒素圧との関係を示す特性図
である。
【図２】実施例により得られたウェハについて移動度と
第１段階アニール時の印加砒素圧との関係を示す特性図
である。
第１段階アニール時の印加砒素圧との関係を示す特性図
である。
【図３】実施例により得られたウェハについて面内の抵
抗率分布の典型的なパターンを示す模式図である。
抗率分布の典型的なパターンを示す模式図である。
【図４】従来法により得られたウェハについて面内の抵
抗率分布が異常なパターンを示す模式図である。
抗率分布が異常なパターンを示す模式図である。
【図５】従来法により得られたウェハについて面内の抵
抗率分布がウェハ外周部で高くなっているパターンを示
す模式図である。
抗率分布がウェハ外周部で高くなっているパターンを示
す模式図である。
【図６】実施例により得られたウェハについてＡＢ−Ａ
ＰＤと第１段階アニール時の印加砒素圧との関係を示す
特性図である。
ＰＤと第１段階アニール時の印加砒素圧との関係を示す
特性図である。
Claims (4)
- 【請求項１】 育成されたＧａＡｓ単結晶より切り出し
たウェハを、ＧａＡｓの化学量論平衡蒸気圧の０．６倍
以下の砒素圧雰囲気中で１０００℃以上１１５０℃以下
の一定温度で所定時間保持する第１段階アニールを行っ
た後、一旦４００℃以下まで冷却し、続いてＧａＡｓの
化学量論平衡蒸気圧の１．４倍以下の砒素圧雰囲気中で
８００℃以上１０００℃以下の一定温度で所定時間保持
する第２段階アニールを行った後、室温まで冷却するよ
うにしたことを特徴とするＧａＡｓ基板の製造方法。 - 【請求項２】 上記第１段階アニールを、１０００℃以
上１１５０℃以下の一定温度におけるＧａＡｓの化学量
論平衡蒸気圧の０．０１倍以上０．６倍以下の砒素圧雰
囲気中で行なうことを特徴とする請求項１記載のＧａＡ
ｓ基板の製造方法。 - 【請求項３】 上記第２段階アニールを、８００℃以上
１０００℃以下の一定温度におけるＧａＡｓの化学量論
平衡蒸気圧の０．０１倍以上１．４倍以下の砒素圧雰囲
気中で行なうことを特徴とする請求項１または２記載の
ＧａＡｓ基板の製造方法。 - 【請求項４】 上記第２段階アニールを、好ましくは９
００℃以上９５０℃以下の温度で行うことを特徴とする
請求項１、２または３記載のＧａＡｓ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP124296A JPH09194300A (ja) | 1995-11-14 | 1996-01-09 | ＧａＡｓ基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-295168 | 1995-11-14 | ||
| JP29516895 | 1995-11-14 | ||
| JP124296A JPH09194300A (ja) | 1995-11-14 | 1996-01-09 | ＧａＡｓ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09194300A true JPH09194300A (ja) | 1997-07-29 |
Family
ID=26334428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP124296A Pending JPH09194300A (ja) | 1995-11-14 | 1996-01-09 | ＧａＡｓ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09194300A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8025729B2 (en) | 2005-07-01 | 2011-09-27 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| WO2014153734A1 (en) * | 2013-03-27 | 2014-10-02 | Beijing Tongmei Xtal Technology Co., Ltd. | Controllable oxygen concentration in semiconductor substrate |
| WO2019058483A1 (ja) * | 2017-09-21 | 2019-03-28 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
| JP2021155330A (ja) * | 2019-04-02 | 2021-10-07 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
-
1996
- 1996-01-09 JP JP124296A patent/JPH09194300A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8025729B2 (en) | 2005-07-01 | 2011-09-27 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| JP2014212326A (ja) * | 2005-07-01 | 2014-11-13 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ | Ｉアニールｉｉｉ−ｖ族半導体単結晶ウェーハ |
| US9181633B2 (en) | 2005-07-01 | 2015-11-10 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| WO2014153734A1 (en) * | 2013-03-27 | 2014-10-02 | Beijing Tongmei Xtal Technology Co., Ltd. | Controllable oxygen concentration in semiconductor substrate |
| WO2019058483A1 (ja) * | 2017-09-21 | 2019-03-28 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
| JP6508431B1 (ja) * | 2017-09-21 | 2019-05-08 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
| US11024705B2 (en) | 2017-09-21 | 2021-06-01 | Sumitomo Electric Industries, Ltd. | Semi-insulating gallium arsenide crystal substrate |
| JP2021155330A (ja) * | 2019-04-02 | 2021-10-07 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100247464B1 (ko) | 실리콘 웨이퍼의 조절된 침전 프로파일 제공방법 | |
| US5219632A (en) | Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals | |
| JP4302879B2 (ja) | 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法 | |
| JPH09194300A (ja) | ＧａＡｓ基板の製造方法 | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| US4929564A (en) | Method for producing compound semiconductor single crystals and method for producing compound semiconductor devices | |
| JPH02192500A (ja) | 化合物半導体単結晶の製造方法 | |
| JPH0729825A (ja) | 半導体基板とその製造方法 | |
| JP2004026584A (ja) | ＧａＡｓ単結晶製造方法及びＧａＡｓ単結晶 | |
| JP2906120B2 (ja) | ＧａＡｓ基板の製造方法 | |
| JP2626502B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05275436A (ja) | シリコンウエーハの熱処理方法 | |
| JPH01242498A (ja) | 砒化ガリウム単結晶の熱処理方法 | |
| JPS60171300A (ja) | 化合物半導体結晶の均質化方法 | |
| JP3793934B2 (ja) | 半絶縁性ＩｎＰ単結晶の製造方法 | |
| JP2545477B2 (ja) | 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置 | |
| JPH05243171A (ja) | 半導体基板熱処理用治具 | |
| JPH08259396A (ja) | ＧａＡｓ基板及びその製造方法 | |
| JPH03252398A (ja) | 半絶縁性ＧａＡｓ基板の製造方法 | |
| JPH0411518B2 (ja) | ||
| JPH0671002B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6358800B2 (ja) | ||
| JP2673194B2 (ja) | 化合物半導体単結晶の製造方法 | |
| JPH0231424A (ja) | ＧａＡｓ単結晶のウエハの製造方法 |