JPH09196998A - ドライバｉｃの出力抵抗測定器 - Google Patents

ドライバｉｃの出力抵抗測定器

Info

Publication number
JPH09196998A
JPH09196998A JP8027329A JP2732996A JPH09196998A JP H09196998 A JPH09196998 A JP H09196998A JP 8027329 A JP8027329 A JP 8027329A JP 2732996 A JP2732996 A JP 2732996A JP H09196998 A JPH09196998 A JP H09196998A
Authority
JP
Japan
Prior art keywords
voltage
dut
output
driver
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8027329A
Other languages
English (en)
Other versions
JP3638697B2 (ja
Inventor
Masato Nagashima
眞人 長島
Yoshio Nagato
喜雄 長門
Munenori Ono
宗範 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP02732996A priority Critical patent/JP3638697B2/ja
Priority to TW085114963A priority patent/TW315417B/zh
Priority to CN97102239A priority patent/CN1115565C/zh
Priority to KR1019970000971A priority patent/KR100248918B1/ko
Publication of JPH09196998A publication Critical patent/JPH09196998A/ja
Application granted granted Critical
Publication of JP3638697B2 publication Critical patent/JP3638697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 多数ピンを有するドライバＩＣの出力抵抗
を、高精度に、比較的高速に、比較的安価に構成できる
ドライバＩＣの出力抵抗測定器を提供する。 【解決手段】 この発明は、ＤＵＴの多数の出力ピンか
らの出力電圧を多数の入力端子を有する高速スキャナで
受けて１台の電圧測定器で順次電圧測定して出力抵抗を
求めるために、上記出力ピンと入力端子間にそれぞれ設
置するプログラマブルロードＰＬを、出力電圧より一定
電圧高い電圧を設定できるスレッショルド電圧源ＶＴ１
群と一定電圧低い電圧を設定できるスレッショルド電圧
源ＶＴ２群との２系統の電圧を設定して、一定負荷電流
をＶＴ１群では吐き出し、ＶＴ２群では吸い込むプログ
ラマブルロードＰＬ群を有する構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えばＬＣＤ
（液晶）ドライバＩＣやバブルジェットプリンタドライ
バＩＣのような多数出力ピンを有するドライバＩＣの出
力抵抗を測定する出力抵抗測定器に関する。
【０００２】
【従来の技術】図３に多数ピンを有するドライバＩＣ１
０の一例を示す。ピン数は種類により異なるが、１６０
ピンから３００ピンの物が多い。電源端子ＶDDやＶEEに
電圧電源を接続し、グランド端子ＧＮＤを接地してＩＣ
を駆動させる。複数の入力端子ＩＮｉ（ｉ＝１〜ｎ）に
は、外部からの制御信号により出力ピン名とその出力電
圧が指令される。例えば、出力電圧値は８ビットの信号
で２５６階調で指令される。多数の出力ピンＯＵＴｉ
（ｉ＝１〜ｍ）からはその指令された出力ピンから指定
された一定電圧値を外部の負荷に供給する。
【０００３】この多数ピンを有するドライバＩＣ（以下
「ＤＵＴ」という）１０の多数の出力ピンＯＵＴｉは、
制御信号により指令された電圧電流を正しく負荷に供給
しなければならない。そして出力抵抗もスペック通りで
ある必要がある。そこで従来からＤＵＴ１０の製造過程
や製造後あるいは受入検査で、個々のＤＵＴ１０の出力
電圧、出力電流や出力抵抗の測定をして、そのＤＵＴ１
０の良否を検査している。
【０００４】図４に従来の検査の方式を示す。ＤＣ測定
ユニット１５は定電流源を内蔵する電圧測定器である。
そして任意値の定電流をスイッチを通して吐き出すこと
も吸い込むこともできるので、ＤＵＴ１０の出力電圧Ｖ
O も出力電流ＩL も、また出力抵抗ＲO も測定すること
ができる。出力抵抗ＲO は出力電圧値ＶO と負荷電圧値
ＶM の差電圧を負荷電流値ＩLで除した値である。数式
で示すと、ＲO ＝（ＶO −ＶM ）／ＩL となる。負荷電
圧値ＶM は電圧測定器で測定する。
【０００５】図４（Ａ）は、ＤＵＴ１０の多数の出力ピ
ンＯＵＴｉの出力電圧を電流印加電圧測定モードで、１
つのＤＣ測定ユニット１５でもって、１ピンづつ切替な
がら試験するという方法である。ＤＣ測定ユニット１５
が１つであるので、安価であるが、測定時間が掛かり過
ぎて遅すぎる。
【０００６】図４（Ｂ）は、ＤＣ測定ユニット１５をＮ
ｃｈ（チャンネル）分設けてＮｃｈを電流印加電圧測定
モードでもって同時に測定し、Ｎピン毎に切り替えて測
定するものである。測定時間は図４（Ａ）に比べて１／
Ｎとなるが、ＮｃｈのＤＣ測定ユニット１５ｊ（ｊ＝１
〜Ｎ）を必要とするので高価となる。
【０００７】図４（Ｃ）は、ＤＵＴ１０の全出力ピンＯ
ＵＴｉ（ｉ＝１〜ｍ）分のＤＣ測定ユニット１５ｉを有
して電流印加電圧測定モードで全出力ピンＯＵＴｉを一
度で試験するものである。よって、測定時間は非常に高
速になるが、ＤＣ測定ユニット１５を全出力ピンＯＵＴ
ｉ分設けるので価格も非常に高価となる。
【０００８】図４（Ｄ）は、ＤＵＴ１０の全出力ピンＯ
ＵＴｉ（ｉ＝１〜ｍ）に対してそれぞれ接続するプログ
ラマブルロードＰＬ２０ｉを用意し、ＤＵＴ１０のそれ
ぞれの出力ピンは高速スキャナ１６のそれぞれの入力端
子に接続される。ＤＵＴ１０への印加電流はＰＬ２０ｉ
が行い、電圧測定は高速スキャナ１６を通して１台の電
圧測定器１７で行う。電圧測定器１７側には電流が流れ
ないために高速スキャナを使用できるのである。この方
式は比較的高速に試験でき、しかも比較的安価である。
【０００９】プログラマブルロードＰＬ２０は図５に示
しているように、ダイオードブリッジと、ＩＬＬとＩＬ
Ｈの２つの定電流源と、ＶＴのスレッショルド電圧源で
構成されている。ダイオードブリッジであるからＤＵＴ
１０に接続されている一端ａの電圧はＶＴに接続されて
いる他端ｂの電圧と等しい。従ってスレショルド電圧源
ＶＴの電圧を可変することにより、ＤＵＴ１０側の一端
ａの電圧を可変することができる。
【００１０】ＤＵＴ１０の出力レベルを、仮にＨ（ハ
イ）レベルＶOHと、Ｌ（ロウ）レベルＶOLとし、ＶＴの
電圧値をその中間値、つまりＶＴ＝（ＶOH＋ＶOL）／
２、に設定すると、ＤＵＴ１０の出力レベルがＨレベル
のときには出力ピンから負荷電流ＩＬＨがＰＬ２０に流
れ出る。逆に出力レベレがＬレベルのときにはＰＬ２０
側からＤＵＴ１０側に負荷電流ＩＬＬが流れ込む。負荷
電流ＩＬＨ及びＩＬＬはスペックシート中の値を選択し
一定負荷電流ＩＬＨあるいはＩＬＬを流している。
【００１１】
【発明が解決しようとする課題】従来のドライバＩＣの
出力抵抗の測定方式は、上述のように、図４（Ａ）から
図４（Ｄ）のものであった。どの測定方式でも出力抵抗
の測定はでき、その値はＤＵＴの種類によって異なるが
約３００Ωから数キロΩであって、一般的に数百Ω程度
である。ところが、それぞれの測定方式での測定値には
再現性があるが、方式を変更するとその測定値が異なる
ことが多かった。
【００１２】測定方法は、いずれも全ての出力ピンＯＵ
Ｔｉから一定電圧を出力するようにしてスイッチで切り
替えて測定したり、同時測定を行っている。出力抵抗値
の測定方式による測定値の差は±１００Ω程度もあっ
た。これでは出力抵抗値に測定方式を付記する必要があ
り、不便であり、しかも不正確である。
【００１３】その原因はＤＵＴ１０の種類や設計にもよ
るが、各出力ピンの電源と出力抵抗が独立したものでは
なく、出力部門のいくつかのブロック内では相互に関連
を持ち、干渉していることが判明した。ここで干渉と
は、インダクタンスやキャパシタンスによる電磁誘導等
の干渉のみではなく、分圧抵抗回路等の繋がり方による
干渉が大きいと判断される。そして、上述の測定方式で
は図４（Ａ）の方式が出力ピン間で干渉が無く、正しく
測定できることが判った。従って、図４（Ｂ）から図４
（Ｄ）までの測定方式では測定値に補正値を付加する必
要があった。
【００１４】この発明は、従来測定方式を検討し、図４
（Ａ）の測定結果と同じ値を得るために図４（Ｄ）の方
式を改良し、出力ピン間の干渉を無くし、高精度に、高
速にしかも比較的安価に構成できるドライバＩＣの出力
抵抗測定器を提供するものである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は従来測定方式の図４（Ｄ）の回路方式を検
討し、実験を重ね、高速スキャナを利用して電圧測定器
は１台で、高精度に、比較的高速で測定できるようにし
たものである。
【００１６】この回路方式は、ＤＵＴ内部の電流の干渉
を打ち消すようにプログラマブルロードＰＬのスレッシ
ョルド電圧源を２系統設けるようにし、１系統のスレッ
ショルド電圧ＶＴ１はＤＵＴの出力電圧よりも一定電圧
高くし、他の系統のＶＴ２は逆に一定電圧低くし、その
ＶＴ１とＶＴ２の電圧系のＰＬをＤＵＴの出力ピンの配
列に交互に、あるいは２つ毎に、あるいは３つ毎に配列
設置して、ＰＬからＤＵＴ内部に電流を流し込みあるい
は引き込んでＤＵＴ内部の電流の干渉を打ち消すように
した。
【００１７】ＤＵＴ内部の回路構成は種類により、ある
いは製造会社により設計が異なっている。ＤＵＴ内部の
電圧源と出力ピンとが１対１に対応して出力抵抗が一定
の場合もあるが、出力ピンをいくつかのブロックに分割
し１ブロックで１つの電圧源の電圧を分圧して複数の出
力ピンに対応しているのものが多い。回路方式はさまざ
まである。従って、どのような回路方式であっても再現
性のある測定値を求めるには、ＤＵＴ内部の電流バラン
スをとるのがよい。
【００１８】そこで、出力抵抗の測定において、ＤＵＴ
から一定の電流を引き出し、また同量の電流を与えてや
るとＤＵＴ内部の電流分布に干渉が生ぜず、正確な出力
抵抗測定ができることがわかった。これも１ブロック毎
に同量の電流の出し入れがあるのが望ましい。そこでＤ
ＵＴの出力ピンの配列順に、交互に出し入れを行うか、
２ピン毎に行うか、あるいは複数ピン毎に行ってもよい
が、１ブロックの出力ピン数が不明確であるので、１ピ
ン毎に交互に行うのが望ましい。
【００１９】
【発明の実施の形態】第１の発明は、ＤＵＴの各出力ピ
ンＯＵＴｉ（ｉ＝１〜ｍ）に対応する入力端子を有する
高速スキャナと、その高速スキャナの各入力端子の電圧
を順次測定する電圧測定器と、上記ＤＵＴの各出力ピン
ＯＵＴｉと上記高速スキャナの各入力端子にそれぞれ設
置された２系統のプログラムロードＰＬ群で構成されて
いる。
【００２０】その２系統のプログラムロードＰＬ群と
は、スレッショルド電圧源の電圧がＤＵＴの出力電圧よ
りも一定電圧高いＶＴ１群と一定電圧低いＶＴ２群の２
系統の電圧を設定できるプログラムロードＰＬ群であ
る。そして、一定電圧高いＶＴ１群からは一定負荷電流
をＰＬからＤＵＴに流し込む。また一定電圧低いＶＴ２
群はＤＵＴから一定負荷電流を吸い込む。ＤＵＴが流し
出す負荷電流と吸い込む負荷電流が等しいとＤＵＴ内部
では電流のバランスがとれて、干渉は無くなる。従来の
ＰＬのスレッショルド電圧源は、ＤＵＴのＨレベルとＬ
レベルの中間にしかスレショルド電圧を設定できなかっ
たので全ピンからの電流の垂れ流しか吸い込みしかでき
ずに干渉を生じていたのである。
【００２１】第２の発明は、第１の発明におけるスレッ
ショルド電圧源の配列をＶＴ１とＶＴ２とを交互に配列
した構成に限定したＰＬ群で成っている。ＤＵＴの設計
がどうなっているのか、いくつのブロックに分けられて
いるのか一般にはわからない。そこでＶＴ１とＶＴ２と
を１つ置きに交互に配列する構成がＤＵＴ内部の電流バ
ランスをとるのにもっとも良い構成である。
【００２２】第３の発明は、ＤＵＴのカタログで２種類
以上の異なる出力抵抗を有するＤＵＴの出力抵抗の測定
器である。電位差が同じであって抵抗値が異なると、そ
の抵抗に流れる電流値は抵抗値に反比例して変化するに
は公知である。従って出力抵抗値が異なる出力段を有す
るＤＵＴの測定ではＰＬの定電流源も２系統以上の定電
流源を有する必要がある。以下実施例について説明す
る。
【００２３】
【実施例】図１には本発明の一実施例の構成図を、図２
には他の実施例の構成図を示す。図４、図５と対応する
部分には同一符号を付す。図１について説明する。ＤＵ
Ｔ１０の出力段は電圧源１１ｉ（ｉ＝１〜ｍ）から出力
抵抗１２ｉを通して出力ピンに接続されている。各出力
ピンはそれぞれ高速スキャナ１６の入力端子と接続さ
れ、高速スキャナ１６では各入力端子の電圧をスキャン
してその電圧値を電圧測定器１７で順次読み込んでい
る。
【００２４】複数のプログラマブルロード２０ｉは、Ｄ
ＵＴ１０の出力ピンと高速スキャナ１６の入力端子の間
にそれぞれ設置されて接続されている。プログラマブル
ロード２０の構成は前述の図５の通りである。そしてス
レッショルド電圧源ＶＴはＶＴ１群とＶＴ２群とがあ
り、図１においてはＶＴ１とＶＴ２とがＤＵＴ１０の出
力ピンの配列に対して交互に設置されている。従って、
ＶＴ１のＰＬ２０からはＤＵＴ１０側に一定負荷電流が
流れ出し、ＶＴ２のＰＬ２０には一定負荷電流が流れ込
む。
【００２５】ＤＵＴ１０において、吸い込む一定負荷電
流と吐き出す一定負荷電流が同量であると、ＤＵＴ１０
内部において電流バランスがとれて、干渉が無くなり、
出力抵抗値は高精度に、再現性よく、高速に測定するこ
とができる。
【００２６】図２には、カタログ上で２種類以上の異な
る出力抵抗を有するＤＵＴ１０の測定の構成図を示す。
図１と異なる点は、プログラマブルロードＰＬ２０の定
電流源を２系統有することである。つまり、ＩＬＬ１と
ＩＬＨ１の組の定電流源を有するＰＬ２０とＩＬＬ２と
ＩＬＨ２との組の定電流源を有するＰＬ２０とが存在
し、ＤＵＴ１０の出力抵抗が異なっても適切な一定負荷
電流を供給することができる構成となっている。
【００２７】
【発明の効果】以上詳細に説明したように、この発明
は、ＬＣＤドライバＩＣやバブルジェットプリンタドラ
イバＩＣのように多数ピンを有するドライバＩＣの出力
抵抗を測定する測定器において、高精度に、再現性がよ
く、比較的高速に、比較的安価に構成することができ
る。
【００２８】従って、テストコストも安価にでき、しか
も益々出力ピン数が多くなっている現状において、その
利用価値は高く、技術的効果は大である。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】本発明の他の実施例の構成図である。
【図３】ＤＵＴ１０を説明するための一例のＤＵＴ１０
の外観図である。
【図４】図４（Ａ）から図４（Ｄ）は、従来のＤＵＴ１
０の出力抵抗を測定するための構成図である。
【図５】ＰＬ２０の一例の構成図である。
【符号の説明】
１０ ＤＵＴ（多数ピンを有するドライバＩＣ） １１ｉ 電圧源 １２ｉ 出力抵抗 １５ｉ ＤＣ測定ユニット １６ 高速スキャナ １７ 電圧測定器 ２０ｉ ＰＬ（プログラマブルロード） ＶＴ スレッショルド電圧源

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 多数出力ピンを有するドライバＩＣであ
    るＤＵＴ（１０）の直流特性を測定する出力抵抗測定器
    において、 ＤＵＴ（１０）の各出力ピンＯＵＴｉにそれぞれ接続す
    る入力端子を有する高速スキャナ（１６）と、 上記高速スキャナ（１６）の各入力端子の電圧を順次測
    定する電圧測定器（１７）と、 上記ＤＵＴ（１０）の各出力ピンＯＵＴｉと上記高速ス
    キャナ（１６）の各入力端子との間にそれぞれ設置さ
    れ、スレッショルド電圧がＤＵＴ（１０）の出力電圧よ
    りも一定電圧高い電圧を設定できるスレッショルド電圧
    源ＶＴ１群と一定電圧低い電圧を設定できるスレッショ
    ルド電圧源ＶＴ２群との２系統の電圧を設定できるプロ
    グラムロードＰＬ（２０ｉ）群と、 を具備することを特徴とするドライバＩＣの出力抵抗測
    定器。
  2. 【請求項２】 請求項１記載のプログラムロードＰＬ
    （２０ｉ）群は、スレッショルド電圧源ＶＴ１とＶＴ２
    とがＤＵＴ１０の各出力ピンＯＵＴｉの配列順に交互に
    配列されている２系統のプログラムロードＰＬ（２０
    ｉ）群であることを特徴とするドライバＩＣの出力抵抗
    測定器。
  3. 【請求項３】 請求項１記載のプログラムロードＰＬ
    （２０ｉ）群は、定電流源ＩＬＬ及びＩＬＨが出力電流
    の異なる２系統（ＩＬＬ１、ＩＬＨ１とＩＬＬ２、ＩＬ
    Ｈ２）以上の定電流源を有しているプログラムロードＰ
    Ｌ（２０ｉ）群であることを特徴とするドライバＩＣの
    出力抵抗測定器。
JP02732996A 1996-01-22 1996-01-22 ドライバｉｃの出力抵抗測定器 Expired - Fee Related JP3638697B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02732996A JP3638697B2 (ja) 1996-01-22 1996-01-22 ドライバｉｃの出力抵抗測定器
TW085114963A TW315417B (ja) 1996-01-22 1996-12-04
CN97102239A CN1115565C (zh) 1996-01-22 1997-01-15 驱动器集成电路的输出电阻测试仪及其测试方法
KR1019970000971A KR100248918B1 (ko) 1996-01-22 1997-01-15 드라이버ic의출력저항측정기및측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02732996A JP3638697B2 (ja) 1996-01-22 1996-01-22 ドライバｉｃの出力抵抗測定器

Publications (2)

Publication Number Publication Date
JPH09196998A true JPH09196998A (ja) 1997-07-31
JP3638697B2 JP3638697B2 (ja) 2005-04-13

Family

ID=12218040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02732996A Expired - Fee Related JP3638697B2 (ja) 1996-01-22 1996-01-22 ドライバｉｃの出力抵抗測定器

Country Status (4)

Country Link
JP (1) JP3638697B2 (ja)
KR (1) KR100248918B1 (ja)
CN (1) CN1115565C (ja)
TW (1) TW315417B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057284A (ja) * 2001-08-10 2003-02-26 Advantest Corp 半導体試験装置及びその試験方法
JP2005265756A (ja) * 2004-03-22 2005-09-29 Yokogawa Electric Corp Ｉｃテスタ
KR100815537B1 (ko) * 2005-10-11 2008-03-20 요코가와 덴키 가부시키가이샤 Ｉｃ 테스터
JP2008107173A (ja) * 2006-10-25 2008-05-08 Yokogawa Electric Corp Ｉｃテスタ
JP2019060768A (ja) * 2017-09-27 2019-04-18 日本電産リード株式会社 抵抗測定装置、基板検査装置、及び抵抗測定方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940301B2 (en) * 2003-12-12 2005-09-06 Au Optronics Corporation Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057284A (ja) * 2001-08-10 2003-02-26 Advantest Corp 半導体試験装置及びその試験方法
JP2005265756A (ja) * 2004-03-22 2005-09-29 Yokogawa Electric Corp Ｉｃテスタ
KR100815537B1 (ko) * 2005-10-11 2008-03-20 요코가와 덴키 가부시키가이샤 Ｉｃ 테스터
JP2008107173A (ja) * 2006-10-25 2008-05-08 Yokogawa Electric Corp Ｉｃテスタ
JP2019060768A (ja) * 2017-09-27 2019-04-18 日本電産リード株式会社 抵抗測定装置、基板検査装置、及び抵抗測定方法
TWI793179B (zh) * 2017-09-27 2023-02-21 日商日本電產理德股份有限公司 電阻測定裝置、基板檢查裝置以及電阻測定方法

Also Published As

Publication number Publication date
CN1115565C (zh) 2003-07-23
KR100248918B1 (ko) 2000-03-15
JP3638697B2 (ja) 2005-04-13
TW315417B (ja) 1997-09-11
CN1164649A (zh) 1997-11-12
KR970059759A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
US4862069A (en) Method of in-circuit testing
JPH09196998A (ja) ドライバｉｃの出力抵抗測定器
US5272445A (en) Resistance tester utilizing regulator circuits
US2468625A (en) Electrical bridge circuit for testing the value of a resistor
CN117544121A (zh) 差分放大器和仪表放大器的修调校准方法
US6828797B2 (en) Alternative method for VOD testing of linear differential line drivers
JPH07183346A (ja) 半導体テスト装置
JP3592647B2 (ja) 半導体検査装置、半導体集積回路、及び半導体検査方法
CN220490937U (zh) 一种电桥电源噪声检测装置
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JPH09101330A (ja) プルアップ抵抗及びプルダウン抵抗の自動試験器
JP3305632B2 (ja) 半導体素子の並列検査方法
JPH05312899A (ja) 液晶駆動ドライバｉｃ試験装置
KR100359238B1 (ko) 압전형 진동 센서용 임피던스 변환기의 자동 검사 장치 및방법
US5841965A (en) System and method for automatically determining test point for DC parametric test
KR970007073Y1 (ko) 기억소자 검사회로
SU552571A1 (ru) Устройство дл испытани трансформаторов тока в переходных режимах
JP3173233B2 (ja) Ｉｃ検査装置
JP2001056353A (ja) 電子部品の電力変換効率の検査方法
US20060164067A1 (en) Pll loop filter capacitor test circuit and method for on chip testing of analog leakage of a circuit
US20020011866A1 (en) Apparatus for testing a semiconductor and process for the same
CN120151503A (zh) 一种相机模组电测平台及测试方法
JPS6195258A (ja) 集積回路の試験装置
JPH0466878A (ja) 静電容量、抵抗及びインダクタンスの測定装置並びに測定方法
JP3147486B2 (ja) 半導体素子測定回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees