JPH09197026A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09197026A JPH09197026A JP8006981A JP698196A JPH09197026A JP H09197026 A JPH09197026 A JP H09197026A JP 8006981 A JP8006981 A JP 8006981A JP 698196 A JP698196 A JP 698196A JP H09197026 A JPH09197026 A JP H09197026A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant voltage
- semiconductor device
- voltage
- voltage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 定電圧回路内蔵の複数電源系統で動作する半
導体装置において、機能テストや消費電流テストを容易
にし、検査時間を短縮することができる半導体装置を提
供する。 【解決手段】 外部から供給される電源電圧と異なる定
電圧を発生して内部回路に供給する定電圧回路４と、外
部からの発振入力に基づいてクロックを発生する発振手
段５と、定電圧回路からの電圧および発振回路からのク
ロックによって動作する負荷回路６とを備えた半導体装
置であって、定電圧回路４に、定電圧出力を停止する動
作停止モードが備えられ、定電圧回路４の動作停止モー
ドにおいて、外部から任意の電圧を負荷回路６に供給で
きるように構成されている。
導体装置において、機能テストや消費電流テストを容易
にし、検査時間を短縮することができる半導体装置を提
供する。 【解決手段】 外部から供給される電源電圧と異なる定
電圧を発生して内部回路に供給する定電圧回路４と、外
部からの発振入力に基づいてクロックを発生する発振手
段５と、定電圧回路からの電圧および発振回路からのク
ロックによって動作する負荷回路６とを備えた半導体装
置であって、定電圧回路４に、定電圧出力を停止する動
作停止モードが備えられ、定電圧回路４の動作停止モー
ドにおいて、外部から任意の電圧を負荷回路６に供給で
きるように構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック信号を発
生する発振回路と、供給された電源電圧を内部駆動電圧
に変換する定電圧回路とを内蔵する半導体装置に関する
ものである。
生する発振回路と、供給された電源電圧を内部駆動電圧
に変換する定電圧回路とを内蔵する半導体装置に関する
ものである。
【０００２】
【従来の技術】この種の半導体装置の従来例を図３に基
づいて説明する。図３において、１，２は外部電源が接
続されるＧＮＤ端子およびＶＤＤ端子、３は発振子が接
続される発振入力端子、５は発振回路、６は負荷回路、
７はＧＮＤ端子、９は定電圧回路である。ＶＤＤ端子２
とＧＮＤ端子１との間に接続された外部電源から定電圧
回路９に電源電圧が供給されると、定電圧回路９は、こ
の電源電圧を半導体集積回路の内部回路の駆動電圧に変
換してＶＤＤ端子２とＧＮＤ２端子７との間に出力す
る。図３では、発振回路５や負荷回路６が内部回路に相
当する。
づいて説明する。図３において、１，２は外部電源が接
続されるＧＮＤ端子およびＶＤＤ端子、３は発振子が接
続される発振入力端子、５は発振回路、６は負荷回路、
７はＧＮＤ端子、９は定電圧回路である。ＶＤＤ端子２
とＧＮＤ端子１との間に接続された外部電源から定電圧
回路９に電源電圧が供給されると、定電圧回路９は、こ
の電源電圧を半導体集積回路の内部回路の駆動電圧に変
換してＶＤＤ端子２とＧＮＤ２端子７との間に出力す
る。図３では、発振回路５や負荷回路６が内部回路に相
当する。
【０００３】また、発振回路５は発振入力端子３に接続
された発振子の周波数に基づいて、所定のクロック信号
を発生し、システムクロックとして負荷回路６に供給す
る。負荷回路６はこのシステムクロックにより動作す
る。定電圧回路９により発振回路５と負荷回路６とに供
給される電圧を、外部から供給される電源電圧（例えば
５Ｖ）より小さい電圧（例えば２．５Ｖ）とすることに
より、半導体集積回路の低消費電力化を図っている。な
お、リセット時ＧＮＤ２は強制的にＧＮＤレベルにされ
る。
された発振子の周波数に基づいて、所定のクロック信号
を発生し、システムクロックとして負荷回路６に供給す
る。負荷回路６はこのシステムクロックにより動作す
る。定電圧回路９により発振回路５と負荷回路６とに供
給される電圧を、外部から供給される電源電圧（例えば
５Ｖ）より小さい電圧（例えば２．５Ｖ）とすることに
より、半導体集積回路の低消費電力化を図っている。な
お、リセット時ＧＮＤ２は強制的にＧＮＤレベルにされ
る。
【０００４】
【発明が解決しようとする課題】上記の従来の半導体集
積回路にあっては、半導体装置の検査工程において外部
から任意の電圧をＧＮＤ２端子７に与えることができな
いため、負荷回路６の機能テストの際に、発振入力端子
３にＶＤＤ端子２とＧＮＤ２端子７との間の電圧を振幅
とする他励クロックを入力することが困難であった。そ
のため、検査プログラムのステップが電圧調整のために
長くなり、結果として検査時間が長くなるいう問題があ
った。また、消費電流のテストの際に、定電圧回路自身
に流れる電流の影響で、負荷回路６の動作停止モード時
の消費電流を正確に測定することが困難であるという問
題もあった。
積回路にあっては、半導体装置の検査工程において外部
から任意の電圧をＧＮＤ２端子７に与えることができな
いため、負荷回路６の機能テストの際に、発振入力端子
３にＶＤＤ端子２とＧＮＤ２端子７との間の電圧を振幅
とする他励クロックを入力することが困難であった。そ
のため、検査プログラムのステップが電圧調整のために
長くなり、結果として検査時間が長くなるいう問題があ
った。また、消費電流のテストの際に、定電圧回路自身
に流れる電流の影響で、負荷回路６の動作停止モード時
の消費電流を正確に測定することが困難であるという問
題もあった。
【０００５】本発明は、上記のような従来の問題点を解
決するためになされたものであって、その目的は、定電
圧回路内蔵の複数電源系統で動作する半導体装置におい
て、機能テストや消費電流テストを容易にし、検査時間
を短縮することができる半導体装置を提供することにあ
る。
決するためになされたものであって、その目的は、定電
圧回路内蔵の複数電源系統で動作する半導体装置におい
て、機能テストや消費電流テストを容易にし、検査時間
を短縮することができる半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、外部から供給される電源電圧と異なる定電圧を発生
して内部回路に供給する定電圧回路と、外部からの発振
入力に基づいてクロックを発生する発振手段と、前記定
電圧回路からの電圧および発振回路からのクロックによ
って動作する負荷回路とを備えたものであって、その特
徴は、前記定電圧回路に、定電圧出力を停止する動作停
止モードが備えられ、前記定電圧回路の動作停止モード
において、外部から任意の電圧を前記負荷回路に供給で
きるように構成した点にある。好ましくは、外部からの
コントロール信号によって前記定電圧回路の出力を遮断
してハイインピーダンス状態にするコントロール回路が
備えられている。さらに、外部からのコントロール信号
によって前記定電圧回路への電流供給回路を遮断するス
イッチが備えられていることも好ましい。
は、外部から供給される電源電圧と異なる定電圧を発生
して内部回路に供給する定電圧回路と、外部からの発振
入力に基づいてクロックを発生する発振手段と、前記定
電圧回路からの電圧および発振回路からのクロックによ
って動作する負荷回路とを備えたものであって、その特
徴は、前記定電圧回路に、定電圧出力を停止する動作停
止モードが備えられ、前記定電圧回路の動作停止モード
において、外部から任意の電圧を前記負荷回路に供給で
きるように構成した点にある。好ましくは、外部からの
コントロール信号によって前記定電圧回路の出力を遮断
してハイインピーダンス状態にするコントロール回路が
備えられている。さらに、外部からのコントロール信号
によって前記定電圧回路への電流供給回路を遮断するス
イッチが備えられていることも好ましい。
【０００７】
【発明の実施の形態】以下、本発明の好ましい実施形態
を図１および２に基づいて説明する。図１のブロック図
に示す本実施形態の半導体装置が図３に示した従来の半
導体装置と異なる点は、動作停止モード付き定電圧回路
４を備え、そのコントロール信号８が外部から与えられ
る構成にある。他の構成要素については従来の半導体装
置と同じであるので、同一番号を付して説明を省略す
る。
を図１および２に基づいて説明する。図１のブロック図
に示す本実施形態の半導体装置が図３に示した従来の半
導体装置と異なる点は、動作停止モード付き定電圧回路
４を備え、そのコントロール信号８が外部から与えられ
る構成にある。他の構成要素については従来の半導体装
置と同じであるので、同一番号を付して説明を省略す
る。
【０００８】ＧＮＤ端子１とＶＤＤ端子２との間に接続
された外部電源から入力された電源電圧は、定電圧回路
４により低電圧に変換されてＧＮＤ２端子７とＶＤＤ端
子２との間に出力される。また、発振入力端子３に接続
された発振子の周波数に基づいて、発振回路５がクロッ
ク信号を発生し、システムクロックとして負荷回路６に
供給する。負荷回路６はこのシステムクロックにより動
作する。
された外部電源から入力された電源電圧は、定電圧回路
４により低電圧に変換されてＧＮＤ２端子７とＶＤＤ端
子２との間に出力される。また、発振入力端子３に接続
された発振子の周波数に基づいて、発振回路５がクロッ
ク信号を発生し、システムクロックとして負荷回路６に
供給する。負荷回路６はこのシステムクロックにより動
作する。
【０００９】定電圧回路４は、半導体装置の外部から与
えられるコントロール信号８によって自分自身の動作を
停止するモードに移行することができる。動作停止モー
ドになると外部からＧＮＤ２端子７に任意の電圧を与え
ることができ、これによって機能テストにおけるテスト
プログラムの簡略化、ひいては検査時間の短縮が可能に
なる。また、消費電流テストにおいて、定電圧回路４を
動作停止モードにした後、外部から所定の電圧をＧＮＤ
２端子７に与え、負荷回路６の動作停止モードを設定す
れば、動作停止モードでの消費電流の測定を容易かつ正
確に行うことができる。
えられるコントロール信号８によって自分自身の動作を
停止するモードに移行することができる。動作停止モー
ドになると外部からＧＮＤ２端子７に任意の電圧を与え
ることができ、これによって機能テストにおけるテスト
プログラムの簡略化、ひいては検査時間の短縮が可能に
なる。また、消費電流テストにおいて、定電圧回路４を
動作停止モードにした後、外部から所定の電圧をＧＮＤ
２端子７に与え、負荷回路６の動作停止モードを設定す
れば、動作停止モードでの消費電流の測定を容易かつ正
確に行うことができる。
【００１０】次に、定電圧回路の内部動作について、図
２に基づいて説明を加える。この図において、１０はＧ
ＮＤとの接続を断続するスイッチ、１１はＶＤＤ端子２
とＧＮＤ端子１との間に供給される電源電圧から一定の
電圧（基準電圧）を生成する基準電圧発生回路、１２は
基準電圧を増幅する差動増幅回路、１３はコントロール
信号８（および図示しないリセット信号）によって定電
圧回路の出力をＧＮＤレベル（ＧＮＤ端子１の電圧）、
ＧＮＤ２レベル（定電圧回路の出力電圧）、およびハイ
インピーダンス（Ｈｉｚ）状態の３通りに切り替えるＨ
ｉｚコントロール回路である。リセット信号がアクティ
ブレベルのときはＨｉｚコントロール回路の出力はＧＮ
Ｄレベルが選択され、それ以外でコントロール信号８が
アクティブレベルのときはハイインピーダンス状態が選
択され、リセット信号とコントロール信号８が共にアク
ティブレベルでない通常状態ではＧＮＤ２レベルが選択
される。
２に基づいて説明を加える。この図において、１０はＧ
ＮＤとの接続を断続するスイッチ、１１はＶＤＤ端子２
とＧＮＤ端子１との間に供給される電源電圧から一定の
電圧（基準電圧）を生成する基準電圧発生回路、１２は
基準電圧を増幅する差動増幅回路、１３はコントロール
信号８（および図示しないリセット信号）によって定電
圧回路の出力をＧＮＤレベル（ＧＮＤ端子１の電圧）、
ＧＮＤ２レベル（定電圧回路の出力電圧）、およびハイ
インピーダンス（Ｈｉｚ）状態の３通りに切り替えるＨ
ｉｚコントロール回路である。リセット信号がアクティ
ブレベルのときはＨｉｚコントロール回路の出力はＧＮ
Ｄレベルが選択され、それ以外でコントロール信号８が
アクティブレベルのときはハイインピーダンス状態が選
択され、リセット信号とコントロール信号８が共にアク
ティブレベルでない通常状態ではＧＮＤ２レベルが選択
される。
【００１１】定電圧回路４の基準電圧発生回路１１はＶ
ＤＤ端子２とＧＮＤ端子１との間に供給される５Ｖの電
源電圧から２．５Ｖの基準電圧を発生する。この基準電
圧は差動増幅回路１２で増幅され、通常状態ではＧＮＤ
２レベルが選択されているＨｉｚコントロール回路１３
を経て発振回路５や負荷回路６に供給される。
ＤＤ端子２とＧＮＤ端子１との間に供給される５Ｖの電
源電圧から２．５Ｖの基準電圧を発生する。この基準電
圧は差動増幅回路１２で増幅され、通常状態ではＧＮＤ
２レベルが選択されているＨｉｚコントロール回路１３
を経て発振回路５や負荷回路６に供給される。
【００１２】半導体装置の検査工程において機能テスト
を行う際、コントロール信号８をアクティブレベルにし
て、定電圧回路４自身を動作停止モードに設定する。動
作停止モード時には、定電圧回路４内の基準電圧発生回
路１１とＧＮＤ端子１との接続がスイッチ１０で遮断さ
れ、これによって定電圧回路４自身に流れる電流が遮断
される。さらに、上述のように、Ｈｉｚコントロール１
３が定電圧回路４の出力をハイインピーダンス状態にす
る。
を行う際、コントロール信号８をアクティブレベルにし
て、定電圧回路４自身を動作停止モードに設定する。動
作停止モード時には、定電圧回路４内の基準電圧発生回
路１１とＧＮＤ端子１との接続がスイッチ１０で遮断さ
れ、これによって定電圧回路４自身に流れる電流が遮断
される。さらに、上述のように、Ｈｉｚコントロール１
３が定電圧回路４の出力をハイインピーダンス状態にす
る。
【００１３】したがって、基準電圧発生回路１１及び差
動増幅回路１２の動作も停止して定電圧回路４の消費電
流はゼロになると共に、外部からＧＮＤ２端子に所定の
電位を与えることが可能になる。これによって、半導体
装置の検査工程において、負荷回路６の動作停止モード
での消費電流測定を容易かつ正確に行うことができると
共に、機能テストの検査プログラムステップ数（検査時
間）を短縮することができる。
動増幅回路１２の動作も停止して定電圧回路４の消費電
流はゼロになると共に、外部からＧＮＤ２端子に所定の
電位を与えることが可能になる。これによって、半導体
装置の検査工程において、負荷回路６の動作停止モード
での消費電流測定を容易かつ正確に行うことができると
共に、機能テストの検査プログラムステップ数（検査時
間）を短縮することができる。
【００１４】
【発明の効果】以上のように、本発明の半導体装置によ
れば、その検査工程において外部からＧＮＤ２端子に任
意の電圧を与えることができるので、発振入力端子３へ
の他励クロックの入力が容易となり、定電圧回路を内蔵
した複数電源系統を有する半導体装置の機能テストを容
易にかつ短時間で行うことができる。また、定電圧回路
自身消費電流を遮断することができるので、負荷回路の
動作停止モード時の消費電流を正確かつ容易に測定する
ことができる。
れば、その検査工程において外部からＧＮＤ２端子に任
意の電圧を与えることができるので、発振入力端子３へ
の他励クロックの入力が容易となり、定電圧回路を内蔵
した複数電源系統を有する半導体装置の機能テストを容
易にかつ短時間で行うことができる。また、定電圧回路
自身消費電流を遮断することができるので、負荷回路の
動作停止モード時の消費電流を正確かつ容易に測定する
ことができる。
【図１】本発明の実施形態に係る半導体装置のブロック
構成図
構成図
【図２】図１の半導体装置における低電圧回路の内部を
具体的に示したブロック構成図
具体的に示したブロック構成図
【図３】従来の半導体装置のブロック構成図
１ ＧＮＤ端子 ２ ＶＤＤ端子 ３ 発振入力端子 ４ 動作停止モード付き定電圧回路 ５ 発振回路 ６ 負荷回路 ７ ＧＮＤ２端子 ８ コントロール信号 １０ スイッチ １１ 基準電圧発生回路 １２ 差動増幅回路 １３ Ｈｉｚコントロール回路
Claims (3)
- 【請求項１】 外部から供給される電源電圧と異なる定
電圧を発生して内部回路に供給する定電圧回路と、外部
からの発振入力に基づいてクロックを発生する発振手段
と、前記定電圧回路からの電圧および発振回路からのク
ロックによって動作する負荷回路とを備えた半導体装置
であって、前記定電圧回路に、定電圧出力を停止する動
作停止モードが備えられ、前記定電圧回路の動作停止モ
ードにおいて、外部から任意の電圧を前記負荷回路に供
給できるように構成されていることを特徴とする半導体
装置。 - 【請求項２】 外部からのコントロール信号によって前
記定電圧回路の出力を遮断してハイインピーダンス状態
にするコントロール回路が備えられている請求項１記載
の半導体装置。 - 【請求項３】 外部からのコントロール信号によって前
記定電圧回路への電流供給回路を遮断するスイッチが備
えられている請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8006981A JPH09197026A (ja) | 1996-01-19 | 1996-01-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8006981A JPH09197026A (ja) | 1996-01-19 | 1996-01-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09197026A true JPH09197026A (ja) | 1997-07-31 |
Family
ID=11653368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8006981A Pending JPH09197026A (ja) | 1996-01-19 | 1996-01-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09197026A (ja) |
-
1996
- 1996-01-19 JP JP8006981A patent/JPH09197026A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774735B2 (en) | Low power self-biasing oscillator circuit | |
| JPH09197026A (ja) | 半導体装置 | |
| JPH06216659A (ja) | 増幅器 | |
| JPH09294062A (ja) | 入力回路 | |
| KR100587144B1 (ko) | 소비전력 감소을 위한 ＳｏＣ 칩의 클럭생성장치 | |
| JP3122113B2 (ja) | 半導体回路 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| JP2000009791A (ja) | 半導体試験装置用バイアス電源回路 | |
| JPS59110209A (ja) | 相補形ｍｏｓ半導体集積回路 | |
| JP3469970B2 (ja) | 発振装置 | |
| KR940011630B1 (ko) | 포탄 근접 신관의 카스텀회로(custom ic)측정장치 | |
| JPH10260750A (ja) | クロック発生回路装置 | |
| JP2000206208A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| JPH04238277A (ja) | クロック供給回路 | |
| JPH0572297A (ja) | 半導体集積回路 | |
| JPH0727825A (ja) | 半導体装置 | |
| JPH04147640A (ja) | 半導体集積回路装置 | |
| JP2000307347A (ja) | 半導体回路 | |
| JP2002062333A (ja) | 測定装置 | |
| JPS61218961A (ja) | 電子回路装置の検査方法 | |
| JPH10124160A (ja) | 基準電圧回路のテスト回路 | |
| KR19990048763A (ko) | 다중 발진 회로 | |
| JPH02281807A (ja) | 発振回路 | |
| JP2004012252A (ja) | 半導体装置及び半導体装置の試験方法 | |
| JPH05312911A (ja) | 基板電位供給回路 |