JPH09199445A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09199445A
JPH09199445A JP895996A JP895996A JPH09199445A JP H09199445 A JPH09199445 A JP H09199445A JP 895996 A JP895996 A JP 895996A JP 895996 A JP895996 A JP 895996A JP H09199445 A JPH09199445 A JP H09199445A
Authority
JP
Japan
Prior art keywords
tungsten
film
semiconductor device
manufacturing
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP895996A
Other languages
English (en)
Inventor
Hidekazu Goshima
秀和 五嶋
Nobuyoshi Kobayashi
伸好 小林
Yoshitaka Nakamura
吉孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP895996A priority Critical patent/JPH09199445A/ja
Publication of JPH09199445A publication Critical patent/JPH09199445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】半導体装置の配線工程に適用可能な窒化タング
ステン膜のＣＶＤ法を提供する。 【解決手段】タングステンの有機化合物は２５０℃程度
の低温から熱分解し、タングステンを生成する。そこ
で、タングステンの有機化合物とＮＨ3 を原料に用いる
ことにより、２５０−４００℃程度の低温で窒化タング
ステンを形成することができる。また、アミノ基等の窒
素を含む官能基を有するタングステンの有機化合物を原
料に用いるとＮＨ3 を用いなくても窒化タングステンを
形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に、半導体装置の電極および配線の製造方
法に関する。
【０００２】
【従来の技術】半導体装置の多層配線技術で、タングス
テン配線の接着層やアルミニウム系積層配線のバリア層
として窒化タングステンが検討されている。高集積な半
導体装置の微細でアスペクト比が高い接続孔内に、窒化
タングステンの接着層やバリア層を形成するには、化学
気層成長法（ＣＶＤ法）の使用が必須である。ＣＶＤ法
による窒化タングステン膜の形成は、熱ＣＶＤ法による
形成がジャーナル・オブ・ザ・エレクトロケミカル・ソ
サイエティ 第１３４巻 ３１７５−３１７８ページ
に、またプラズマＣＶＤ法による形成がアプライド・フ
ィジクス・レターズ第６２巻 ３３１２−３３１４ペー
ジに報告されている。
【０００３】
【発明が解決しようとする課題】上記従来技術で原料に
用いられている六弗化タングステンとアンモニアは、互
いに反応しにくい。そこで両者を反応させるために、６
００℃程度の高温（熱ＣＶＤ法）やプラズマのエネルギ
（プラズマＣＶＤ法）が必要になる。しかし、熱ＣＶＤ
法では高温のため、原料の六弗化タングステンと基板の
シリコンとの反応によるシリコン侵食やアルミニウム配
線の耐熱性等の問題が生じ、半導体装置の配線工程には
適用できない。またプラズマＣＶＤ法では、プラズマに
よる基板へのダメージや膜の段差被覆性が低いこと、装
置が複雑なため高価であること等の問題がある。したが
って、上記従来技術はいずれも微細な半導体装置の製造
工程には適用できない。
【０００４】本発明の目的は、半導体装置の配線工程に
適用可能なＷ2Ｎ 膜のＣＶＤ法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は原料にタングステンの有機化合物とアンモ
ニアを用いることによって達成される。また、アミノ基
等の窒素を含む官能基を有するタングステンの有機化合
物を原料に用いると、アンモニアを用いなくても上記目
的を達成することができる。
【０００６】タングステンの有機化合物は２５０−４０
０℃程度の低温で熱分解し、タングステンを生成する。
そこで、原料にアンモニアを加えることによって、プラ
ズマを用いなくても２５０−４００℃程度の低温で窒化
タングステン膜を形成することができる。また、タング
ステンの有機化合物はシリコン基板と反応しないため、
成膜の際シリコン侵食は起こらず、またプラズマを用い
ないのでプラズマによるダメージも生じない。
【０００７】また、窒素を含んだタングステン有機化合
物を原料に用いると、原料中の窒素が膜中に含まれるよ
うに反応条件を適正に選ぶことにより、アンモニアを用
いなくても窒化タングステン膜を形成することができ
る。この場合でもプラズマを用いることなく２５０−４
００℃で成膜でき、シリコン侵食も生じない。窒素を含
んだタングステン有機化合物は、例えば、ヘキサキス
（ジメチルアミノ）ジタングステン（III）（分子式
Ｗ2［Ｎ（ＣＨ3）2］6）がある。
【０００８】
【発明の実施の形態】
（実施の形態１）本発明の実施の形態では、本発明によ
る窒化タングステン（以下Ｗ2Ｎと略記)膜を第一層のタ
ングステン（以下Ｗと略記）配線の接着層および第二お
よび第三層のアルミニウム合金（以下Ａｌと略記）配線
の積層膜に用いた例について説明する。
【０００９】図１は本発明の実施の形態により作製した
半導体装置の断面図であり、図２ないし図４は本発明の
実施の形態の形成工程を示す断面図である。
【００１０】図２（ａ）に示すように、ｐ型（１００）
のシリコン（以下Ｓｉと略記）基板１上に２０ｎｍ厚の
パッド酸化膜と１２０ｎｍ厚の窒化シリコン膜を形成し
た。そして、ホトリソグラフィー技術とドライエッチン
グ技術により、拡散層形成予定領域上以外の窒化シリコ
ン膜を除去した。さらに、１０００℃のウエット酸素雰
囲気中で酸化し、４００ｎｍ厚の素子分離の酸化シリコ
ン（以下ＳｉＯ2 と略記）膜２を形成した。
【００１１】図２（ｂ）に示すように、４ｎｍ厚のゲー
トのＳｉＯ2 膜３を熱酸化して形成した後、リンを添加
した２００ｎｍ厚のｎ型多結晶Ｓｉ膜４を低圧ＣＶＤ法
により形成した。そして、電子線リソグラフィー技術と
ドライエッチング技術により、ｎ型多結晶Ｓｉ膜４をゲ
ート長２００ｎｍのゲート電極の形状に加工した。次
に、ゲート電極をマスクとして拡散層形成予定領域５に
一度目のイオン打込みを行った。ここでは４ｎｍ厚のＳ
ｉＯ2 膜を通して１５ｋｅＶで１×１０14cm-2のヒ素イ
オンを打込んだ。
【００１２】図２（ｃ）に示すように、モノシランガス
と亜酸化窒素ガスとを原料ガスとする高温（７５０℃）
熱ＣＶＤ法により１３０ｎｍ厚のＳｉＯ2 膜６を形成し
た後、ドライエッチング技術によりＳｉＯ2 膜６をゲー
ト側壁スペーサの形状に加工した。その後、ゲート電極
及びゲート側壁スペーサをマスクとして、拡散層形成予
定領域５に二度目のイオン打込みを行った。ここでは５
０ｋｅＶで５×１０15cm-2のヒ素イオンを打込んだ。そ
の後、８００℃の窒素雰囲気中で熱処理を施し、拡散層
７を形成した。接合深さは、ゲート電極下部及びそれ以
外の拡散層部分で、それぞれ５０ｎｍ及び１００ｎｍで
あった。
【００１３】図２（ｄ）に示すように、プラズマＣＶＤ
法によりリンドープＳｉＯ2 （以下ＰＳＧと略記）膜８
を形成した後、電子線リソグラフィー技術とドライエッ
チング技術によりコンタクト孔９を開孔した。
【００１４】図２（ｅ）に示すように、基板全面に厚さ
５０ｎｍのＷ2Ｎ 膜１０をヘキサキス（ジメチルアミ
ノ）ジタングステン(III）とアンモニア（以下ＮＨ3 と
略記）を原料としてＣＶＤ法により堆積した。ここで、
ヘキサキス（ジメチルアミノ）ジタングステン(III）は
固体のため、０.１mol／ｌのトルエン溶液にし液体用マ
スフローコントローラにより流量を制御した後、気化さ
せてアルゴン（以下Ａｒと略記）をキャリアガスとして
成膜室に導入した。Ｗ2Ｎ 膜のＣＶＤ条件は、基板温度
が４００℃，トルエン溶液の流量が５ｍｌ／min ，ＮＨ
3 ，Ａｒの流量がそれぞれ１００，２００sccm，成膜圧
力が１００Ｐａであった。
【００１５】ここで、走査型電子顕微鏡でコンタクト孔
９の断面観察を行ったところ、シリコン基板１とＷ2Ｎ
膜１０の界面は平滑でシリコン侵食は起こっていないこ
とが確認された。
【００１６】ここで、Ｗ2Ｎ 膜を形成できるＣＶＤ条件
は上記の条件に限られるものではない。トルエン溶液の
濃度は堆積速度の低下および溶質の析出を防ぐため、0.
01mol／ｌ以上０.１２３mol／ｌ(飽和濃度）以下であれ
ば良く、さらに望ましくは０.０４mol／ｌ以上０.１１m
ol／ｌ（飽和濃度の９０％）以下であれば良い。基板温
度は２５０℃以上５００℃以下の範囲であれば実用的な
堆積速度を得ることができる。トルエン溶液の流量は、
実用的な堆積速度を得ることおよび原料の有効利用の観
点から０.５ｍｌ／min以上５０ｍｌ／min 以下であれば
良い。
【００１７】また、トルエン溶液の流量が５ｍｌ／min
の場合、ＮＨ3 の流量が１０sccm以上２０００sccm以
下，Ａｒの流量が５０sccm以上５０００sccm以下の範囲
であれば良好な膜質のＷＮ2 膜を形成することができ
る。トルエン溶液の流量が５ｍｌ／min でない場合に
は、同じ比率になるようにＮＨ3 ，Ａｒの流量を増減さ
せれば良い。成膜圧力は１Ｐａ以上１０００Ｐａ以下で
あれば良好な膜質のＷ2Ｎ 膜を形成することができる。
【００１８】ＣＶＤ条件で、原料ガスに５０sccm以上５
０００sccm以下の水素ガス(以下Ｈ2と略記）を加えても
Ｗ2Ｎ 膜を形成することができる。この場合、Ｗ2Ｎ 膜
の抵抗率が１０％程度低くなるという利点がある。ま
た、ヘキサキス（ジメチルアミノ）ジタングステン(II
I）ではタングステン原子に窒素原子が結合した構造に
なっているため、ＮＨ3 を用いなくてもＷ2Ｎ 膜を形成
することができる。また、本発明の実施の形態ではＡｒ
をキャリアガスに用いたが、窒素ガスをキャリアガスに
用いることもできる。
【００１９】図３（ａ）に示すようにＨ2とＷＦ6を原料
とするＣＶＤ法(Ｈ2還元Ｗ−ＣＶＤ法）により３００ｎ
ｍのＷ膜１１を堆積した後、Ｗ膜１１およびＷ2Ｎ 膜１
０をリソグラフィー技術とドライエッチング技術により
加工して第一層の配線を形成した。続いて、層間絶縁膜
として塗布系酸化シリコン膜の上下をプラズマＣＶＤ法
により形成したＰＳＧ膜で挟んだ後平坦化処理を施した
三層層間絶縁膜１２を形成した。その後、ホトリソグラ
フィー技術とドライエッチング技術により接続孔１３を
開口した。
【００２０】ここで、走査型電子顕微鏡でコンタクト孔
９の断面観察を行ったところ、コンタクト孔の底部にシ
リコン侵食は見られなかった。このことから、本発明に
より形成したＷ2Ｎ 膜はＷＦ6に対し十分なバリア性を
持っていることが分かる。
【００２１】図３（ｂ）に示すように基板全面に厚さ５
０ｎｍのＷ2Ｎ 膜１４をビス（シクロペンタジエニル）
タングステンダイハイドライドとＮＨ3 を原料としてＣ
ＶＤ法により堆積した。ここで、ビス（シクロペンタジ
エニル）タングステンダイハイドライドは固体のため、
０.１５mol／ｌのテトラヒドロフラン（以下ＴＨＦと略
記）溶液にし液体用マスフローコントローラにより流量
を制御した後、気化させてＡｒをキャリアガスとして成
膜室に導入した。Ｗ2Ｎ 膜のＣＶＤ条件は、基板温度が
３５０℃，ＴＨＦ溶液の流量が３ｍｌ／min ，ＮＨ3 ，
Ａｒの流量がそれぞれ２００，１５０sccm，成膜圧力が
５０Ｐａであった。
【００２２】その後、図４（ａ）に示すように、Ｗ膜１
５をＨ2 還元Ｗ−ＣＶＤ法により形成した後、全面エッ
チバックを行い接続孔１３内のみにＷ膜１５およびＷ2
Ｎ 膜１４を残して、Ｗプラグ構造を形成した。次い
で、スパッタ法により窒化チタン（以下ＴｉＮと略記）
膜１６およびＡｌ膜１７を順次堆積した後、ホトリソグ
ラフィー技術とドライエッチング技術により加工して第
二層配線を形成した。
【００２３】その後、図４（ｂ）に示すように、三層層
間膜絶縁１８を形成し、ホトリソグラフィー技術とドラ
イエッチング技術により接続孔を開口した。次いで、ヘ
キサキス(ジメチルアミノ）ジタングステン(III）の０.
１mol／ｌＴＨＦ溶液とＮＨ3を原料とするＣＶＤ法によ
り、基板全面に厚さ５０ｎｍのＷ2Ｎ 膜１９を形成し
た。ＣＶＤ条件は、基板温度が４００℃，ＴＨＦ溶液の
流量が５ｍｌ／min ，ＮＨ3，Ａｒ，Ｈ2の流量がそれぞ
れ１００，２００，５００sccm，成膜圧力が１００Ｐａ
であった。
【００２４】その後Ａｌ膜２０をスパッタ法により形成
し、Ａｌ膜２０にリフロー処理を施して接続孔内を埋め
込んだ。そして、Ａｌ膜２０とＷ2Ｎ 膜１９をホトリソ
グラフィー技術とドライエッチング技術により加工して
第三層配線を形成した後、４５０℃，Ｈ2 雰囲気中で熱
処理を行い、図１に示した半導体装置を作製した。
【００２５】以上により形成された半導体装置は、シリ
コン侵食がないため接合のリーク電流が少なく信頼性が
高い。Ｗ2Ｎ 膜の形成温度が低いため、第二層のＡｌ配
線を形成した後であってもＣＶＤ法でＷ2Ｎ 膜を形成す
ることができる。また、Ｈ2熱処理やリフロー処理を施
してもＡｌとＷ2Ｎ とは反応しないため、第二，三層配
線の抵抗が低いという利点がある。
【００２６】本発明の実施の形態では、原料のタングス
テン有機化合物を溶解するのにトルエンやＴＨＦを用い
たが、原料を溶かすことができるならば他の有機溶媒、
例えばエタノールやイソプロパノールといったアルコー
ル類，ジブチルエーテルやジエチルエーテル等のエーテ
ル類，ノルマルヘキサン，デカン等の炭化水素，ノルマ
ルブチルベンゼン，ベンゼン等の芳香族化合物，ジエチ
ルアミンやジイソプロピルエチルアミン，トリエチルア
ミン，トリアリルアミン等のアミン類等を用いることも
できる。この際、溶液の濃度は０.０１mol／ｌ以上飽和
濃度以下、望ましくは０.０４mol／ｌ以上飽和濃度の９
０％以下にすれば良い。また、本発明の実施の形態では
固体の原料を有機溶媒に溶かして気化させる方法を採用
したが、原料を加熱容器内で昇華させキャリアガスによ
り成膜室に導入することもできる。また、本発明の実施
の形態で用いたもの以外のタングステン有機化合物、例
えばビス（イソプロピルシクロペンタジエニル）タング
ステンダイハイドライドを原料に用いても同様にＷ2Ｎ
膜を形成することができる。
【００２７】本発明の実施の形態では、コンタクト孔９
内に直接Ｗ2Ｎ 膜１０を形成したが、スパッタ法により
チタン膜を形成した後Ｗ2Ｎ 膜を形成することもでき
る。この場合、シリコン基板と第一層配線との間のコン
タクト抵抗が低くなるという利点がある。また、本発明
の実施の形態ではＷ膜１１を形成するのにＨ2 還元Ｗ−
ＣＶＤ法を用いたが、これに代わって二弗化シラン(分
子式ＳｉＨ2Ｆ2）とＷＦ6を原料とするＣＶＤ法（Ｓｉ
Ｈ2Ｆ2還元Ｗ−ＣＶＤ法）によってＷ膜を形成すること
もできる。
【００２８】（実施の形態２）図５から図１４は本発明
第二の発明の実施の形態である半導体記憶装置の電荷蓄
積電極を形成するための製造工程を示す。
【００２９】ｐ型（１００）のＳｉ基板１０１上（図
５）に発明の実施の形態１と同様にして素子分離のＳｉ
Ｏ2 膜１０２を形成した後、基板表面に厚さ５ｎｍのゲ
ートのＳｉＯ2 膜１０３を形成した（図６）。
【００３０】ゲート電極用に、リンを１×１０20cm-3ド
ープした厚さ７０ｎｍのｎ型多結晶Ｓｉ膜１０４を形成
し、さらに厚さ１００ｎｍのＳｉＯ2 膜１０５を形成し
た（図７）。次に、リソグラフィ技術とドライエッチン
グ技術を用いてＳｉＯ2 膜１０５，ｎ型多結晶Ｓｉ膜１
０４を加工し、ゲート電極１０４を形成した。その後、
ゲート電極をマスクとしてヒ素のイオン打込みを加速エ
ネルギが２５ｋｅＶ，ドーズ量が２×１０15cm-2の条件
で行い、７５０℃３０分の条件で窒素雰囲気中で熱処理
を施してｎ型不純物領域１０７を形成した（図８）。
【００３１】次いで厚さ５０ｎｍのゲート側壁スペーサ
用のＳｉＯ2 膜１０６を形成し、引き続き２００ｎｍの
Ｓｉ3Ｎ4膜１０８を形成し全面のエッチバックを行った
（図９）。
【００３２】ｎ型不純物層上の所定の部分のＳｉ3Ｎ4に
リソグラフィ技術とドライエッチング技術を用いてコン
タクト孔を開孔した後、リンを１×１０20cm-3ドープし
た厚さ２００ｎｍのｎ型多結晶Ｓｉ膜を形成し、全面に
エッチバックを施してコンタクト孔内にｎ型多結晶Ｓｉ
１０９を埋め込んだ（図１０）。
【００３３】次に、厚さ３０ｎｍのＳｉ3Ｎ4膜１２１を
形成し、さらに厚さ２００ｎｍのＳｉＯ2 膜１２２を形
成した後、電荷蓄積電極領域１２３のＳｉＯ2 膜１２２
とＳｉ3Ｎ4膜１２１をリソグラフィ技術を用いてエッチ
ングした。その後、厚さ５０ｎｍのＷ2Ｎ 膜１２４をヘ
キサキス（ジメチルアミノ)ジタングステン(III)とＮＨ
3 を原料とするＣＶＤ法により形成した。ここで、ヘキ
サキス（ジメチルアミノ）ジタングステン(III）は、濃
度０.０４mol／ｌのノルマルブチルベンゼン溶液にして
使用した。また他の条件は、気化器温度＝１８０℃，原
料溶液流量＝１０ｍｌ／min ，ＮＨ3 流量＝１００scc
m，Ａｒ流量＝５００sccm，Ｈ2 流量＝２００sccm，基
板温度＝３００℃，成膜圧力＝２００Ｐａであった。次
いで、厚さ２００ｎｍのＳｉＯ2 膜１２５を形成した
後、表面のＳｉＯ2 膜１２５とＷ2Ｎ 膜１２４をエッチ
バックして電荷蓄積キャパシタの下部電極１２４を形成
した（図１１）。
【００３４】ＳｉＯ2 膜１２５とＳｉＯ2 膜１２２をＨ
Ｆ水溶液で除去した後、ペンタ（エトキシ）タンタル
（分子式 Ｔａ（ＯＨ5Ｃ2)5）とＯ2 を原料とするＣＶ
Ｄ法で厚さ１０ｎｍのＴａ2Ｏ5膜１２６を形成した。そ
の後、ＣＶＤ法で厚さ５０ｎｍのＴｉＮ膜１２７を形成
した。ここでＴｉＮ膜１２７の形成条件は、四塩化チタ
ン流量が５sccm，ＮＨ3 流量が７０sccm，基板温度が５
００℃，成膜圧力が４０Ｐａ，成膜時間が５min であっ
た。次いで、ビット線コンタクト領域の開孔部１２８を
ドライエッチングによって形成した（図１２）。
【００３５】次いで、厚さ５００ｎｍのボロンとリンを
含むＳｉＯ2 （ＢＰＳＧ）膜１１３を形成し７５０℃で
１０分間アニールして流動化させ平坦にした後、ビット
線コンタクト孔を開孔した。次いで、ビス（シクロペン
タジエニル）タングステンとＮＨ3を原料とするＣＶＤ
法及びＳｉＨ2Ｆ2還元法により、厚さ５０ｎｍのＷ2Ｎ
膜１１４および厚さ１００ｎｍのＷ膜１１５を相次いで
形成した後、リソグラフィー技術とドライエッチング技
術によって加工してデータ線を形成した(図１３)。
【００３６】ここで、Ｗ2Ｎ 膜の形成には濃度０.１mol
／ｌのトルエン溶液を用い、気化器温度が１５０℃，原
料溶液流量が３ｍｌ／min ，ＮＨ3 流量が１００sccm，
Ａｒ流量が５００sccm，Ｈ2 流量が１０００sccm，基板
温度が３００℃，成膜圧力が２００Ｐａであった。ま
た、ＳｉＨ2Ｆ2還元法によるＷ膜の成膜条件は、ＷＦ6
流量が１００sccm，ＳｉＨ2Ｆ2流量が４００sccm，Ａｒ
流量が３００sccm，基板温度が４００℃，成膜圧力が７
０Ｐａであった。
【００３７】次いで、プラズマＣＶＤ法によって厚さ３
００ｎｍのＳｉＯ2 膜１２９を形成した後、リソグラフ
ィー技術とドライエッチング技術により接続孔を開孔し
た。その後、ヘキサキス（ジメチルアミノ）ジタングス
テン(III）を原料に用いてＣＶＤ法により厚さ７０ｎｍ
のＷ2Ｎ 膜１３０を形成した。ここで、ヘキサキス(ジ
メチルアミノ)ジタングステン(III）は１８０℃で昇華
させて用いた。キャリアガスのＡｒの流量が１５０scc
m，基板温度が４００℃，成膜圧力が１００Ｐａであ
り、ＮＨ3 は用いなかった。次いで、厚さ３００ｎｍの
Ａｌ膜１３１をスパッタ法により形成した後、Ａｌ膜１
３１およびＷ2Ｎ 膜１３０を加工し、Ａｌ／Ｗ2Ｎ 積層
配線を形成した。こうして半導体記憶装置を形成するこ
とができる（図１４）。
【００３８】本発明の実施の形態では、下部電極１２４
がＷ2Ｎ であるためＴａ2Ｏ5膜126の形成時に電極表面
が酸化されにくく、下部電極がＷである場合に比してキ
ャパシタの容量が大きくなるという効果がある。
【００３９】本発明の実施の形態では電荷蓄積キャパシ
タの下部電極をＷ2Ｎ 膜で形成したが、上部電極もＴｉ
Ｎ膜１２７に代ってＷ2Ｎ 膜で形成することができる。
また、キャパシタ絶縁膜にＴａ2Ｏ5膜１２６を用いた
が、これに代えてチタン酸ジルコン酸鉛（ＰＺＴ），ス
トロンチウムチタン酸バリウム（ＢＳＴ）あるいはチタ
ン酸ストロンチウム（ＳＴＯ）等の高誘電率膜をキャパ
シタ絶縁膜に用いることもできる。この場合、下部電極
は白金で形成しなければならないが、上部電極にはＷ2
Ｎ 膜を用いることができる。
【００４０】本発明の実施の形態では、Ａｌ／Ｗ2Ｎ 積
層配線を第二層の配線に用いたが、これに換えてＣｕ／
Ｗ2Ｎ の積層配線を第二層の配線に用いることもでき
る。
【００４１】
【発明の効果】本発明によれば、２５０℃−４００℃程
度の低温でＷ2Ｎ 膜を形成することができるため、シリ
コン侵食がなく、Ａｌ配線上にもＷ2Ｎ 膜を形成でき
る。またプラズマを用いないので、複雑で高価な装置を
用いなくてもよく、半導体装置の製造コスト低減に効果
がある。
【図面の簡単な説明】
【図１】本発明の第一の実施例の構造を示す断面図。
【図２】本発明の第一の実施例の製造第一工程を示す説
明図。
【図３】本発明の第一の実施例の製造第二工程を示す説
明図。
【図４】本発明の第一の実施例の製造第三工程を示す説
明図。
【図５】本発明の第一の実施例の製造第四工程を示す説
明図。
【図６】本発明の第二の実施例の製造第一工程を示す説
明図。
【図７】本発明の第二の実施例の製造第二工程を示す説
明図。
【図８】本発明の第二の実施例の製造第三工程を示す説
明図。
【図９】本発明の第二の実施例の製造第四工程を示す説
明図。
【図１０】本発明の第二の実施例の製造第五工程を示す
説明図。
【図１１】本発明の第二の実施例の製造第六工程を示す
説明図。
【図１２】本発明の第二の実施例の製造第七工程を示す
説明図。
【図１３】本発明の第二の実施例の製造第八工程を示す
説明図。
【図１４】本発明の第二の実施例の製造第九工程を示す
説明図。
【符号の説明】
１９…Ｗ2Ｎ膜、２０…Ａｌ膜。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】多層配線を有する半導体装置の製造方法に
    おいて、電極配線の一部として用いる窒化タングステン
    膜を、タングステンの有機化合物，アンモニアおよびキ
    ャリアガスを含む混合ガスを用いた化学気相成長法によ
    り形成することを特徴とする半導体装置の製造方法。
  2. 【請求項２】請求項１に記載の前記混合ガスに水素ガス
    を含む半導体装置の製造方法。
  3. 【請求項３】請求項１または２に記載の前記窒化タング
    ステン膜上に化学気相成長法によりタングステン膜を形
    成する半導体装置の製造方法。
  4. 【請求項４】請求項３に記載の前記タングステン膜を、
    六弗化タングステンと水素を含むガスを原料とする化学
    気相成長法により形成する半導体装置の製造方法。
  5. 【請求項５】請求項３に記載の前記タングステン膜を、
    六弗化タングステンと二弗化シランを含むガスを原料と
    する化学気相成長法により形成する半導体装置の製造方
    法。
  6. 【請求項６】請求項３に記載の前記窒化タングステン膜
    およびタングステン膜を、表面に微細孔を有する半導体
    基板上に形成した後、前記窒化タングステン膜およびタ
    ングステン膜を全面ドライエッチングすることにより、
    前記微細孔内のみに前記窒化タングステン膜およびタン
    グステン膜を残留させる半導体集積回路装置の製造方
    法。
  7. 【請求項７】請求項１または２に記載の前記窒化タング
    ステン膜とアルミニウム合金膜とを積層する半導体装置
    の製造方法。
  8. 【請求項８】請求項１または２に記載の前記窒化タング
    ステン膜と銅または銅合金膜とを積層する半導体装置の
    製造方法。
  9. 【請求項９】請求項１または２に記載の前記窒化タング
    ステン膜を半導体記憶装置の電荷蓄積容量の電極に用い
    る半導体装置の製造方法。
  10. 【請求項１０】請求項１または２に記載の前記窒化タン
    グステン膜を半導体記憶装置の電荷蓄積容量の電極に用
    いる半導体装置。
  11. 【請求項１１】請求項１または２に記載の前記タングス
    テンの有機化合物が、ヘキサキス（ジメチルアミノ）ジ
    タングステン，ビス（シクロペンタジエニル）タングス
    テンダイハイドライドもしくはビス（イソプロピルシク
    ロペンタジエニル）タングステンダイハイドライドであ
    る半導体装置の製造方法。
  12. 【請求項１２】請求項１または２に記載のタングステン
    の有機化合物を有機溶媒に溶解して溶液とし、液体用マ
    スフローコントローラにより流量制御された前記溶液を
    気化器で気化させた後、キャリアガスによって成膜室へ
    送って窒化タングステン膜を形成する半導体装置の製造
    方法。
  13. 【請求項１３】請求項１２に記載の前記溶液の濃度が、
    ０.０４mol／ｌ以上、上記タングステンの有機化合物の
    前記有機溶媒に対する飽和濃度以下である半導体装置の
    製造方法。
  14. 【請求項１４】請求項１３に記載の有機溶媒が、エタノ
    ールやイソプロパノールといったアルコール類，ジブチ
    ルエーテルやジエチルエーテル等のエーテル類，ノルマ
    ルヘキサン，デカン等の炭化水素，トルエン，ノルマル
    ブチルベンゼン，ベンゼン等の芳香族化合物，ジエチル
    アミンやジイソプロピルエチルアミン，トリエチルアミ
    ン，トリアリルアミン等のアミン類もしくはテトラヒド
    ロフランである半導体装置の製造方法。
  15. 【請求項１５】多層配線を有する半導体装置の製造方法
    において、配線の一部として用いる窒化タングステン膜
    を、窒素を含有するタングステンの有機化合物およびキ
    ャリアガスを含む混合ガスを用いた化学気相成長法によ
    り形成することを特徴とする半導体装置の製造方法。
  16. 【請求項１６】請求項１５に記載の前記混合ガスに水素
    ガスを含む半導体装置の製造方法。
  17. 【請求項１７】請求項１５または１６に記載の前記窒素
    を含有するタングステンの有機化合物がヘキサキス（ジ
    メチルアミノ）ジタングステンである半導体装置の製造
    方法。
JP895996A 1996-01-23 1996-01-23 半導体装置の製造方法 Pending JPH09199445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP895996A JPH09199445A (ja) 1996-01-23 1996-01-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP895996A JPH09199445A (ja) 1996-01-23 1996-01-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09199445A true JPH09199445A (ja) 1997-07-31

Family

ID=11707217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP895996A Pending JPH09199445A (ja) 1996-01-23 1996-01-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09199445A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838376B2 (en) 1997-11-05 2005-01-04 Tokyo Electron Limited Method of forming semiconductor wiring structures
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2006097099A (ja) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
JP2006097101A (ja) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
JP2006128611A (ja) * 2004-09-30 2006-05-18 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US10361118B2 (en) 2016-10-07 2019-07-23 Samsung Electronics Co., Ltd. Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838376B2 (en) 1997-11-05 2005-01-04 Tokyo Electron Limited Method of forming semiconductor wiring structures
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
JP2006097099A (ja) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
JP2006097101A (ja) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
JP2006128611A (ja) * 2004-09-30 2006-05-18 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
US10361118B2 (en) 2016-10-07 2019-07-23 Samsung Electronics Co., Ltd. Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same
US11062940B2 (en) 2016-10-07 2021-07-13 Samsung Electronics Co., Ltd. Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same

Similar Documents

Publication Publication Date Title
US7282408B2 (en) Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
US6846711B2 (en) Method of making a metal oxide capacitor, including a barrier film
US20100184240A1 (en) Semiconductor device and method of manufacturing the same
US6326258B1 (en) Method of manufacturing semiconductor device having thin film capacitor
US6767806B2 (en) Method of forming a patterned substantially crystalline ta2o5 comprising material, and method of forming a capacitor having a capacitor dielectric region comprising substantially crystalline ta2o5 comprising material
KR100655139B1 (ko) 캐패시터 제조 방법
US6613669B2 (en) Semiconductor device and method for manufacturing the same
US6423593B1 (en) Semiconductor integrated circuit device and process for manufacturing the same
US20060261441A1 (en) Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
US6734086B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH09199445A (ja) 半導体装置の製造方法
US6808977B2 (en) Method of manufacturing semiconductor device
JP3303788B2 (ja) 半導体集積回路の電極構造の製造方法
KR100780631B1 (ko) 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
JP4567167B2 (ja) 半導体装置およびその製造方法
US6190994B1 (en) Method for forming a tungsten upper electrode of a capacitor
KR100422596B1 (ko) 캐패시터의 제조 방법
US7608517B2 (en) Method for forming capacitor of semiconductor device
JP4162879B2 (ja) 半導体装置の製造方法
US6632683B2 (en) Method for forming a capacitor of a semiconductor device
JP2004363151A (ja) 半導体記憶装置およびその製造方法
KR101067022B1 (ko) 반도체 소자의 커패시터 형성방법
JPH08125138A (ja) 半導体装置およびその製造方法
KR100361212B1 (ko) 커패시터의 하부 전극 형성 방법
JP3563288B2 (ja) 半導体装置の製造方法