JPH09199449A

JPH09199449A - 半導体集積回路装置の製造方法

Info

Publication number: JPH09199449A
Application number: JP696696A
Authority: JP
Inventors: Takashi Hashimoto; 崇橋本; Tadao Kachi; 忠雄加地
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-01-19
Filing date: 1996-01-19
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】ダイシング工程に際して、半導体チップ上の
最上の絶縁膜が剥離するのを抑えることにより、半導体
チップの信頼性低下を防止する。【解決手段】半導体ウエハ１から半導体チップ２を切
り出すダイシング工程に先立って、半導体チップ２の最
上の絶縁膜がダイシング工程時に剥離してしまうのを防
止するために、半導体チップ２の外周近傍に、その外周
に沿って延在する剥離止め溝９を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、半導体基板から半導体チッ
プを切り出す工程（以下、ダイシング工程という）の際
に、半導体チップの最上の絶縁膜が剥離してしまうのを
防止する技術に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】配線工程およびチップ検査工程が終了し
た半導体ウエハから個々の半導体チップを切り出すダイ
シング方法として、例えばダイヤモンドブレードダイシ
ング方法やダイヤモンドポイントスクライブ法がある。

【０００３】このダイヤモンドブレードダイシング法
は、ダイヤモンド砥粒が埋め込まれた薄い円盤状のダイ
シングブレードを高速回転させた状態で半導体ウエハに
当てて溝を形成することにより、半導体ウエハから個々
の半導体チップを切り出す方法である。

【０００４】また、ダイヤモンドポイントスクライブ法
は、ダイヤモンドポイントカッターと称するダイシング
ブレードで半導体ウエハに傷を付けた後、半導体ウエハ
に機械的な応力を加えることにより、半導体ウエハから
個々の半導体チップを切り出す方法である。

【０００５】いずれの方法を用いる場合でも、半導体ウ
エハにおいて、個々の半導体チップの間には、ある程度
の幅を持つチップ境界領域が設けられており、そのチッ
プ境界領域にダイシングブレードを当てて半導体チップ
を分離するようになっている。

【０００６】なお、この種のダイシング技術について
は、例えば日経ＢＰ社、１９９３年５月３１日発行、
「実践講座ＶＬＳＩパッケージ技術（下）」Ｐ１４〜
Ｐ１６に記載がある。

【０００７】

【発明が解決しようとする課題】ところが、上記したダ
イシング技術においては、以下の問題があることを本発
明者は見出した。

【０００８】すなわち、ダイシングブレードで半導体ウ
エハを切断する際に、半導体チップ上の最上の絶縁膜が
ダイシングブレードに巻き込まれ剥がれてしまい、最上
の配線層の配線や電極が部分的に露出してしまう問題が
生じる。このため、例えば露出した電極配線間に半導体
等の研削屑が介在されその電極配線間が短絡してしまっ
たり、露出した電極配線部分が損傷したり、露出した電
極配線部分から腐食が生じたり、電極配線の電気的安定
性が低下したり、種々の問題が生じる。

【０００９】また、このような不良の発生を防止する観
点からダイシング工程に際して最上の絶縁膜が巻き込ま
れないように、半導体チップ間の境界領域の幅をある程
度確保しなければならず、境界領域用の面積が増える結
果、その分、その半導体ウエハの半導体チップ形成可能
領域が減り、半導体ウエハに形成可能な半導体チップの
数も減ってしまうという問題がある。

【００１０】本発明の目的は、ダイシング工程に際し
て、半導体チップ上の最上の絶縁膜が剥離するのを抑え
ることにより、半導体チップの信頼性低下を防止するこ
とのできる技術を提供することにある。

【００１１】また、本発明の目的は、半導体基板上に形
成可能な半導体チップの数を増やすことのできる技術を
提供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１４】本発明の半導体集積回路装置の製造方法
は、半導体基板に形成された半導体チップを半導体基板
から切断して分割する際に前記半導体チップの最上の絶
縁膜が剥離するのを防止するために、予め前記半導体チ
ップの外周近傍部分に剥離止め手段を形成する工程を有
するものである。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する（なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する）。

【００１６】（実施の形態１）図１は本実施の形態の半
導体集積回路装置の製造工程における半導体基板の平面
図、図２は図１の半導体基板の要部拡大平面図、図３は
図２のIII −III 線の断面図、図４はダイシング工程後
の半導体チップの要部平面図、図５は図４のV−V 線の
断面図、図６は剥離止め手段を設けない場合におけるダ
イシング工程後の半導体チップの要部平面図、図７は図
６のVII −VII 線の断面図である。

【００１７】図１に示す半導体ウエハ（半導体基板）１
は、ダイシング工程直前の状態を示しており、ウエハプ
ロセスおよびダイソータを経て、その主面上には既に複
数の半導体チップ２がチップ境界領域３を挟んで縦横に
並んで配置されている。したがって、この段階では、個
々の半導体チップ２が基板本体を通じて一体的になって
いる。

【００１８】ここで、ウエハプロセスとは、半導体ウエ
ハ１上に配線層およびそれを被覆する表面保護膜を形成
した後、個々の半導体チップ２の電気的特性をプローブ
により検査できる状態にするまでの工程をいい、ダイソ
ータとは、半導体チップ２毎にプローブを当てて電気的
検査を行い、半導体ウエハ１上の個々の半導体チップ２
の良否を判定し選別する工程をいう。

【００１９】個々の半導体チップ２には、例えばＤＲＡ
Ｍ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭ
ｅｍｏｒｙ）等のような半導体メモリ回路が形成されて
いる。ただし、これに限定されるものではなく種々変更
可能であり、例えばＳＲＡＭ（ＳｔａｔｉｃＲａｎｄ
ｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）やフラッシュメモ
リ（ＥＥＰＲＯＭ：Electrically Erasable Programmab
le ROM）等のような他の半導体メモリ回路またはマイク
ロプロセッサ等のような論理回路を形成しても良い。

【００２０】また、チップ境界領域３は、個々の半導体
チップ２を区分けする境界領域であり、個々の半導体チ
ップ２を分離する際にダイシングブレードが当てられて
切断される領域である。なお、このチップ境界領域３に
はＴＥＧ（Test Element Group）等のような検査用素子
が形成されている。

【００２１】この段階の半導体ウエハ１における要部の
平面図および断面図を図２および図３に示す。なお、図
２においては、図面を見易くするためチップ境界領域３
に斜線を付している。

【００２２】半導体ウエハ１を構成する基板本体１ｓ
は、例えばｐ形のシリコン（Ｓｉ）単結晶からなり、そ
の素子形成領域には、例えばＭＯＳ・ＦＥＴ（Metal Ox
ide Semiconductor ・Field Effect Transistor)やバイ
ポーラトランジスタ等のような所定の半導体集積回路素
子が形成されている。なお、ＤＲＡＭのメモリセルは、
１つのＭＯＳ・ＦＥＴと１つのキャパシタとから構成さ
れている。

【００２３】半導体ウエハ１の半導体チップ２の形成領
域において、半導体集積回路素子は、層間絶縁膜４ａに
よって被覆されている。この層間絶縁膜４ａは、例えば
二酸化シリコン（ＳｉＯ₂)からなり、その上面には、例
えばアルミニウム（Ａｌ）−Ｓｉ−銅（Ｃｕ）合金から
なる第１層配線５ａが形成されている。

【００２４】また、層間絶縁膜４ａ上には、例えばＳｉ
Ｏ₂からなる層間絶縁膜４ｂが堆積されており、これに
より、第１層配線５ａが被覆されている。ただし、層間
絶縁膜４ｂの一部には第１層配線５ａの一部が露出する
ような接続孔６ａが穿孔されており、これを通じて第１
層配線５ａは第２配線層におけるボンディングパッド
（外部端子）５ＢＰと電気的に接続されている。

【００２５】ボンディングパッド５ＢＰは、ボンディン
グワイヤが接続される端子部分であり、例えばＡｌ−Ｓ
ｉ−Ｃｕ合金からなる。ボンディングパッド５ＢＰの寸
法は、例えば１００〜１５０μｍ×１００〜１５０μｍ
程度である。また、半導体チップ２の外周端部からボン
ディングパッド５ＢＰまでの長さは、例えば１００〜２
００μｍ程度である。

【００２６】この層間絶縁膜４ｂ上には最上の絶縁膜７
が堆積されており、これによって第２配線層が被覆され
ている。ただし、最上の絶縁膜７において、ボンディン
グパッド５ＢＰ位置には接続孔６ｂが穿孔されており、
これにより、ボンディングパッド５ＢＰの上面中央が露
出している。

【００２７】最上の絶縁膜７は、表面保護膜７ａおよび
その上に堆積された保護膜７ｂからなり、その厚さは、
例えば４〜６μｍ程度である。この表面保護膜７ａは、
第２配線層を直接被覆し基板本体１ｓ上の配線の電気的
安定性を確保する機能を有しており、例えばＳｉＯ₂の
単層膜またはＳｉＯ₂上に窒化シリコン膜が堆積された
積層膜によって構成されている。

【００２８】また、保護膜７ｂは、例えばα線の入射を
防ぎ、α線に起因するＤＲＡＭのソフトエラーを防止し
たり、半導体チップ２を被覆するパッケージ樹脂との密
着性を向上させたり、パッケージ樹脂材料からの機械的
なダメージあるいは応力から半導体チップを保護したり
する機能を有しており、例えばポリイミド樹脂からな
る。

【００２９】一方、半導体ウエハ１のチップ境界領域３
においては、層間絶縁膜４ａ, ４ｂおよび最上の絶縁膜
７は形成されておらず、ここには、例えばＳＯＧ(Spin
On Glass) 法によって形成されたＳｉＯ₂等からなる絶
縁膜４ｃが堆積されている。チップ境界領域３の幅は、
例えば１５０〜２００μｍ程度である。

【００３０】なお、チップ境界領域３における基板本体
１ｓの上部において、チップ境界領域３の幅方向端部に
は、そのチップ境界領域３の延在方向に沿うように素子
分離領域８ａが形成されている。この素子分離領域８ａ
には、例えばｐ形不純物のホウ素等が含有されている。

【００３１】ところで、本実施の形態１においては、こ
の製造段階の半導体ウエハ１における半導体チップ２の
外周近傍において、例えば半導体チップ２の外周とボン
ディングパッド５ＢＰとの間に、剥離止め溝９が形成さ
れている。この剥離止め溝９は、ダイシング工程時に最
上の絶縁膜７が剥離してしまうのを防止するための溝で
ある。

【００３２】本実施の形態１において剥離止め溝９は、
半導体チップ２の外周に沿って連続的に延在形成されて
いる。剥離止め溝９の幅は、例えば数μｍ〜２０μｍ程
度で一定である。また、その深さは、最上の絶縁膜７の
厚さ分、すなわち、その下層の層間絶縁膜４ｂの上面が
露出する程度の深さである。

【００３３】また、本実施の形態１において剥離止め溝
９は、例えば接続孔６ｂを穿孔する際に同時に穿孔す
る。すなわち、ボンディングパッド５ＢＰおよびチップ
境界領域３の開口時に同時に形成する。このため、剥離
止め溝９を設けることで半導体集積回路装置の製造工程
が増えることもない。

【００３４】このような半導体ウエハ１から半導体チッ
プ２を切り出すには、例えば次のようにする。

【００３５】まず、半導体ウエハ１をウエハリングに装
着する。ウエハリングは、ダイシング工程およびダイボ
ンダ工程に際して半導体ウエハ１を保持し保護する搬送
治具であり、半導体ウエハ１は、そのウエハリングのウ
エハシートに張り付けられた状態で搬送される。

【００３６】続いて、そのウエハリングをダイシング装
置に搬入する。ダイシング装置では、例えばダイヤモン
ドダイシングブレードを回転させた状態で、半導体ウエ
ハ１のチップ境界領域３に当てて、半導体ウエハ１を個
々の半導体チップ２に分離する。

【００３７】この場合、半導体ウエハ１を完全に切断す
るフルカット方法を採用しても良いし、半導体ウエハ１
の厚み半分程度の切り溝を形成するハーフカット方法を
採用しても良い。

【００３８】このダイシング工程後の半導体チップ２に
おける要部の平面図および断面図を図４および図５に示
す。また、比較のため剥離止め溝９が無い場合のダイシ
ング工程後における半導体チップの部分平面図および部
分断面図を図６および図７に示す。なお、図４および図
６においては、図面を見易くするため、絶縁膜の剥離領
域に斜線を付している。

【００３９】本実施の形態１においては、図４および図
５に示すように、半導体チップ２の外周とボンディング
パッド５ＢＰとの間に剥離止め溝９を形成したことによ
り、ダイシング工程に際して最上の絶縁膜７がダイシン
グブレードに巻き込まれ剥離したとしても、その剥離は
ボンディングパッド５ＢＰまで到らず、その剥離止め溝
９の位置でくい止められるようになっている。

【００４０】すなわち、ダイシング工程に際して、半導
体チップ２の最上の絶縁膜が剥離するのを剥離止め溝９
によって抑えることができる。このため、例えば露出し
たボンディングパッド５ＢＰや第２層配線間に半導体等
の研削屑が介在されその間が短絡してしまったり、露出
したボンディングパッド５ＢＰや第２層配線部分が損傷
を受けたり、露出したボンディングパッド５ＢＰや第２
層配線部分から腐食が生じたり、ボンディングパッド５
ＢＰや第２層配線の電気的安定性が低下したり等、最上
の絶縁膜７の剥離に起因する不良を防止することが可能
となる。

【００４１】また、ダイシング工程時に生じる最上の絶
縁膜７の剥離現象を抑えることができるので、半導体ウ
エハ１に形成されるチップ境界領域３の幅を狭くするこ
とができる。このため、その分、半導体チップ２の形成
領域を増やすことができるので、半導体チップ２の形成
個数を増やすことが可能となっている。

【００４２】これに対して、剥離止め溝９が形成されて
いない場合、図６および図７に示すように、ダイシング
工程に際して、最上の絶縁膜７がダイシングブレードに
巻き込まれ半導体チップ２の中央方向に向かって剥離す
る結果、ボンディングパッド５ＢＰや第２層配線が露出
してしまい、上述の種々の問題の原因となることが判
る。

【００４３】このように、本実施の形態１によれば、以
下の効果を得ることが可能となる。

【００４４】(1).ダイシング工程に際して、半導体チッ
プ２の最上の絶縁膜７が剥離するのを剥離止め溝９によ
って抑えることができるので、その最上の絶縁膜７の剥
離に起因する不良を防止することが可能となる。このた
め、半導体集積回路装置の信頼性低下を防止することが
可能となる。

【００４５】(2).ダイシング工程時に生じる最上の絶縁
膜７の剥離現象を抑えることができるので、半導体ウエ
ハ１に形成されるチップ境界領域３の幅を狭くすること
ができるので、その分、半導体チップ２の形成領域を増
やすことができ、半導体チップ２の形成個数を増加させ
ることが可能となる。このため、半導体チップ２の取得
数を増加させることができるので、半導体集積回路装置
の低コスト化を推進することが可能となる。

【００４６】(3).剥離止め溝９を接続孔６ｂを穿孔する
際に同時に穿孔することにより、半導体集積回路装置の
製造工程が剥離止め溝９の形成によって増えることもな
い。

【００４７】（実施の形態２）図８は本発明の他の実施
の形態である半導体基板の要部平面図、図９は図８の半
導体基板を用いた場合のダイシング工程後における半導
体チップの要部平面図である。

【００４８】本実施の形態２においては、図８に示すよ
うに、最上の絶縁膜７に剥離止め溝９ａ, ９ｂが形成さ
れている。これ以外は、前記実施の形態１と同じであ
る。なお、図８においては、図面を見易くするため、チ
ップ境界領域３に斜線を付している。

【００４９】剥離止め溝９ａは、絶縁膜の剥離が半導体
チップ２の外周方向に広がるのを抑えるために設けた溝
であり、前記した剥離止め溝９から半導体チップ２の外
周に向かって延在形成されている。

【００５０】また、剥離止め溝９ｂは、剥離止め溝９ａ
が半導体チップ２の外周に面しているとその箇所を起点
として、絶縁膜が剥離してしまうおそれがある場合に、
剥離止め溝９ａを形成したためにかえって生じてしまう
絶縁膜の剥離を抑えるために設けた溝であり、その剥離
止め溝９ａの中途位置から半導体チップ２の外周に向か
って延在形成されている。

【００５１】これら剥離止め溝９ａ, ９ｂは、例えば剥
離止め溝９と同時に形成されている。すなわち、ボンデ
ィングパッド５ＢＰおよびチップ境界領域３の開口時に
同時に形成されている。また、剥離止め溝９ａ, ９ｂの
幅は、剥離止め溝９と同じである。

【００５２】次に、このような半導体ウエハ１から切り
出した半導体チップ２の要部平面図を図９に示す。な
お、図９においては、図面を見易くするため、絶縁膜の
剥離領域に斜線を付している。

【００５３】本実施の形態２においては、図９に示すよ
うに、絶縁膜の剥離が半導体チップ２の外周方向に広が
ろうとするのを剥離止め溝９ａによってくい止めること
が可能になっている。また、剥離止め溝９ａの端部を起
点として絶縁膜の剥離が生じた場合、その剥離の範囲
を、剥離止め溝９ｂと半導体チップ１の外周とで囲まれ
る小さな範囲に抑えることが可能になっている。これら
により、前記実施の形態１の場合よりも絶縁膜の剥離領
域を低減できる。

【００５４】このように、本実施の形態１においては、
前記実施の形態１で得られた効果の他に、最上の絶縁膜
７の剥離が半導体チップ２の外周方向に広がるのを抑え
ることができ、保護領域の低減を抑えることができるの
で、前記実施の形態１の場合よりも半導体集積回路装置
の信頼性を向上させることができるという効果を得るこ
とが可能となる。

【００５５】（実施の形態３）図１０は本発明の他の実
施の形態である半導体基板の要部平面図、図１１は図１
０の半導体基板を用いた場合のダイシング工程後におけ
る半導体チップの要部平面図である。

【００５６】本実施の形態３においては、図１０に示す
ように、最上の絶縁膜７に剥離止め溝９ｃが形成されて
いる。これ以外は、前記実施の形態１と同じである。な
お、図１０においては、図面を見易くするため、チップ
境界領域３に斜線を付している。

【００５７】剥離止め溝９ｃは、絶縁膜の剥離が半導体
チップ２の外周方向に広がるのを抑えるために設けた溝
であり、前記した剥離止め溝９から半導体チップ２の外
周に向かって延在形成されている。

【００５８】ただし、本実施の形態３においては、剥離
止め溝９ｃの端部が、半導体チップ２の外周の端部まで
完全に延びきっておらず、途中で止まっている。これ
は、例えば次の理由からである。

【００５９】第１は、前記実施の形態２で説明したよう
に、剥離止め溝９ｃが半導体チップ２の外周端部まで完
全に延びきっていると、そこを起点として絶縁膜が剥離
するおそれがあるので、それを防止するためである。第
２は、剥離止め溝９から半導体チップ２の外周に延在す
る剥離止め溝を設けた場合に起因する絶縁膜の剥離を防
止するために剥離止め溝９ｂ（図８参照）を設けると、
半導体チップ２上に小さな絶縁膜の小片が残る場合が生
じその絶縁膜が後の組立工程で剥離して異物となり種々
の問題を引き起こすことも考えられるので、そのような
問題が生じないようにするためである。

【００６０】このような半導体ウエハ１から切り出した
半導体チップ２の要部平面図を図１１に示す。なお、図
１１においては、図面を見易くするため、絶縁膜の剥離
領域に斜線を付している。

【００６１】本実施の形態３においては、図１１に示す
ように、絶縁膜の剥離が半導体チップ２の外周方向に広
がるのを抑えることができる。したがって、前記実施の
形態１の場合よりも絶縁膜の剥離領域を低減できる。

【００６２】このように、本実施の形態３においては、
前記実施の形態２で得られた効果の他に、以下の効果を
得ること可能となる。

【００６３】(1).剥離止め溝９ｃの端部が、半導体チッ
プ２の外周の端部まで完全に延びきっておらず途中で止
めてあることにより、剥離止め溝９ｃが半導体チップ２
の外周端部まで完全に延びきっている場合に、その端部
を起点として絶縁膜が剥離してしまうのを防止すること
が可能となる。

【００６４】(2).上記(1) により、前記剥離止め溝９ｂ
（図８参照）を設ける必要がないので、その剥離止め溝
９ｂを設けた場合に小さな絶縁膜の小片が後の組立工程
で剥離して異物となり種々の問題を引き起こす問題を回
避することが可能となる。

【００６５】(3).上記(1) により、剥離止め溝９ｃを設
けたことに起因する絶縁膜の剥離現象を防止することが
できるので、前記実施の形態２の場合よりもさらに絶縁
膜の剥離領域を低減することが可能となる。

【００６６】(4).上記(1) 〜(3) により、半導体集積回
路装置の信頼性確保をさらに確実なものにすることが可
能となる。

【００６７】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態１〜３に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００６８】前記実施の形態１〜３においては、剥離止
め溝を最上の絶縁膜に形成した場合について説明した
が、これに限定されるものではなく、例えば剥離止め溝
を層間絶縁膜にも延びるように（膜厚の途中でも良い
し、膜厚の全部でも良い）形成しても良い。

【００６９】また、前記実施の形態１〜３においては、
剥離止め溝を半導体チップの外周に沿って連続的に延在
するように形成した場合について説明したが、これに限
定されるものではなく、例えば剥離止め溝を不連続的に
形成しても良いし、特に絶縁膜の剥離し易い箇所に配置
するようにしても良い。

【００７０】また、前記実施の形態１〜３においては、
剥離止め溝の幅を一定にした場合について説明したが、
これに限定されるものではなく、例えば特に絶縁膜の剥
離が多い箇所等では剥離止め溝の幅を部分的に幅広とし
ても良い。

【００７１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である単体の
半導体基板を用いる半導体集積回路装置の製造技術に適
用した場合について説明したが、それに限定されるもの
ではなく、例えば絶縁膜上に半導体層を設けてなるＳＯ
Ｉ（Silicon On Insulator）基板を半導体基板として用
いる半導体集積回路装置の製造技術等に適用できる。

【００７２】また、前記実施の形態１〜３では、ワイヤ
ボンディング方式の半導体集積回路装置に本発明を適用
した場合について説明したが、これに限定されるもので
はなく種々変更可能であり、例えばバンプ電極を有する
フリップチップボンディング方式の半導体集積回路装置
やテープキャリアボンディング方式の半導体集積回路装
置に本発明を適用することも可能である。

【００７３】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００７４】(1).ダイシング工程に際して、半導体チッ
プの最上の絶縁膜の剥離するのを剥離止め手段によって
抑えることができるので、その最上の絶縁膜の剥離に起
因する不良を防止することが可能となる。この結果、半
導体集積回路装置の信頼性低下を防止することが可能と
なる。

【００７５】(2).ダイシング工程時に生じる半導体チッ
プ最上の絶縁膜の剥離現象を抑えることができるので、
半導体基板に形成される半導体チップの境界領域の幅を
狭くすることができる。このため、その分、半導体チッ
プの形成領域を増やすことができるので、半導体チップ
の形成個数を増加させることが可能となる。したがっ
て、１つの半導体基板から取得できる半導体チップの数
を増やすことができるので、半導体集積回路装置の低コ
スト化を推進することが可能となる。

【図面の簡単な説明】

【図１】本実施の形態の半導体集積回路装置の製造工程
における半導体基板の平面図である。

【図２】図１の半導体基板の要部拡大平面図である。

【図３】図２のIII −III 線の断面図である。

【図４】図１の半導体基板を用いた場合のダイシング工
程後の半導体チップの要部平面図である。

【図５】図４のV −V 線の断面図である。

【図６】剥離止め手段を設けない場合におけるダイシン
グ工程後の半導体チップの要部平面図である。

【図７】図６のVII −VII 線の断面図である。

【図８】本発明の他の実施の形態である半導体基板の要
部平面図である。

【図９】図８の半導体基板を用いた場合のダイシング工
程後における半導体チップの要部平面図である。

【図１０】本発明の他の実施の形態である半導体基板の
要部平面図である。

【図１１】図１０の半導体基板を用いた場合のダイシン
グ工程後における半導体チップの要部平面図である。

【符号の説明】

１半導体ウエハ（半導体基板）１ｓ基板本体２半導体チップ３チップ境界領域４ａ，４ｂ層間絶縁膜４ｃ絶縁膜５a 第１層配線５ＢＰボンディングパッド（外部端子）６ａ, ６ｂ接続孔７最上の絶縁膜７ａ表面保護膜７ｂ保護膜８ａ素子分離領域９剥離止め溝（剥離止め手段）９ａ〜９ｃ剥離止め溝（剥離止め手段）

Claims

【特許請求の範囲】

【請求項１】半導体基板に形成された半導体チップを
半導体基板から切り出して分割する工程に先立って、前
記半導体チップの最上の絶縁膜が前記分割工程に際して
剥離してしまうのを防止するために、予め前記半導体チ
ップの外周近傍に剥離止め手段を形成する工程を有する
ことを特徴とする半導体集積回路装置の製造方法。
【請求項２】請求項１記載の半導体集積回路装置の製
造方法において、前記剥離止め手段が、前記最上の絶縁
膜に形成された剥離止め溝であり、前記剥離止め溝を、
前記半導体チップの外部端子または前記半導体チップ外
周の境界領域の少なくとも一方を露出させるための開口
工程時に同時に形成することを特徴とする半導体集積回
路装置の製造方法。
【請求項３】請求項２記載の半導体集積回路装置の製
造方法において、前記最上の絶縁膜が、前記半導体チッ
プの最上配線層を被覆する表面保護膜およびその上層に
形成された樹脂膜によって構成されていることを特徴と
する半導体集積回路装置の製造方法。
【請求項４】請求項２または３記載の半導体集積回路
装置の製造方法において、前記剥離止め溝を、前記半導
体チップの外周に沿って連続的に延在形成したことを特
徴とする半導体集積回路装置の製造方法。