JPH09200006A - 整形回路 - Google Patents

Abstract

(57)【要約】 【課題】 伝送信号が不定の状態であっても、伝送線路
の電圧レベルを安定に保つとともに、伝送線路の電圧変
化幅を減少させて放射ノイズ等を低減する整形回路を提
供する。 【解決手段】 ディジタル信号伝送線路１に非反転バッ
ファ２の入力端子が接続され、この出力端子に第１，第
２のインピーダンス素子３，４の直列回路が接続され、
この中間接続点がディジタル信号伝送線路１に接続され
る。伝送信号がロウレベルから不定状態になるとき、デ
ィジタル信号伝送線路１は、第１，第２のインピーダン
ス素子３，４を介してプルダウンされる。伝送信号がハ
イレベルのとき、ディジタル信号伝送線路１の電圧レベ
ルは、第１，第２のインピーダンス素子３，４の直列接
続により、電源電圧まで上昇することがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送路波形の整形
回路に関するものである。特に、バスライン等、伝送線
路の伝送信号が不定となる状態を有する場合に有用であ
る。

【０００２】

【従来の技術】従来、バスライン等、不定状態を有する
ディジタル信号伝送線路において、このディジタル信号
伝送線路の電圧レベルをハイレベルやロウレベルなどの
レベルに低インピーダンスで固定するため、ディジタル
信号伝送線路にプルアップ抵抗、プルダウン抵抗等を接
続していた。

【０００３】また、ディジタル信号伝送線路の整合回路
においては、テブナン終端の他、特開平３−１１６２１
４号公報，特開平６−６１８３６号公報に記載されてい
るように、ディジタル信号伝送線路の電圧レベルに応じ
てディジタル信号伝送線路の電圧をハイレベル，ロウレ
ベルに固定できるものがある。

【０００４】図３は、従来のプルアップ回路を用いたデ
ィジタル信号伝送線路の説明図である。図中、１はディ
ジタル信号伝送線路、２１はプルアップ抵抗、２２は浮
遊容量である。ディジタル信号伝送線路１がプルアップ
抵抗２１によってプルアップされ、ディジタル信号伝送
線路１のもつ浮遊容量２２とプルアップ抵抗２１とがＲ
Ｃ充放電回路を形成する。ディジタル信号伝送線路１の
信号レベルがロウから不定状態になったときには、プル
アップ抵抗２１と浮遊容量２２で決まる時定数によって
信号レベルが徐々に上昇していく。

【０００５】図４は、浮遊容量が大きい場合の、従来の
ディジタル信号伝送線路の電圧波形図である。Ｖｔは入
力バッファ等の受信端素子の閾値レベルである。図３に
示した浮遊容量２２の容量値が大きく、時定数が大きい
場合には、図示Ａの時点のように、ディジタル信号伝送
線路１がロウレベル出力状態からハイインピーダンス状
態に変化するとき、ディジタル信号伝送線路１の電圧レ
ベルは、比較的緩やかに上昇して行き、受信端素子の閾
値レベルＶｔをゆっくり通過することになる。

【０００６】そのため、図示Ｃの時点のように、通常の
ロウレベル出力からハイレベル出力への変化時に比べ、
受信端素子の電源端子接地端子間に流れる消費電流が増
加し、電源電圧のバウンスを引き起こすことになり、誤
動作やコモンモードノイズを増加させる結果となる。

【０００７】図５は、浮遊容量が小さい場合の、従来の
ディジタル信号伝送線路の電圧波形図である。図３に示
した浮遊容量２２の容量値が小さく、時定数が小さい場
合には、ディジタル信号伝送線路１の電圧レベルは、比
較的速く変化するが、しかし、図示Ｂの時点のように、
ハイインピーダンス状態からロウレベル出力へ戻るとき
などは、図示を省略するが、オーバーシュートやアンダ
ーシュートが発生し、余計なハイレベル、ロウレベルの
変動が加わり、一種のノイズを増加させる結果となる。

【０００８】上述した説明では、ディジタル信号伝送線
路１が抵抗でプルアップされた回路について述べたが、
抵抗で接地端子にプルダウンされた回路についても同様
のことがいえる。また、上述した特開平３−１１６２１
４号公報や特開平６−６１８３６号公報に記載された技
術においては、浮遊容量について考慮されてはいるが、
電圧振幅が大きく、ノイズ低減のため電圧振幅を小さく
する必要がある。

【０００９】図６は、従来のアクティブ素子を用いたデ
ィジタル信号伝送線路の説明図である。図中、１は図３
の１と同様のディジタル信号伝送線路、１１は第１のＣ
−ＭＯＳインバータ、１２は第２のＣ−ＭＯＳインバー
タ、３１は抵抗である。ディジタル信号伝送線路１には
第１のＣ−ＭＯＳインバータ１１の入力端子が接続さ
れ、その出力端子には、第２のＣ−ＭＯＳインバータ１
２の入力端子が接続される。第１および第２のＣ−ＭＯ
Ｓインバータ１１，１２の電源端子および接地端子は図
示しない電源に接続される。第２のＣ−ＭＯＳインバー
タ１２の出力端子は、抵抗３１の一端に接続され、抵抗
３１の他端は再びディジタル信号伝送線路１に接続され
る。

【００１０】アクティブ素子を用いた回路の場合、ディ
ジタル信号伝送線路１の伝送信号の状態がハイレベルか
ら不定状態に変化したとき、または、ロウレベルから不
定状態に変化したとき、図３に示したプルアップ抵抗２
１のみの場合と違って、不定状態がノイズの発生や回路
に対して悪影響を及ぼすことがない。しかし、ディジタ
ル信号伝送線路１の伝送信号がハイレベルの状態にある
とき、第２のＣ−ＭＯＳインバータ１２の出力電圧は、
ほぼ電源電圧となり、この電源電圧が抵抗３１を介して
ディジタル信号伝送線路１に供給されることになる。

【００１１】その結果、ディジタル信号伝送線路１の信
号電圧は、接地レベルと第１および第２のＣ−ＭＯＳイ
ンバータ１１，１２に供給される電源電圧間で変化する
ことになる。具体的に説明すると、ディジタル信号伝送
線路１の伝送信号のローレベルは、通常ほぼ接地レベル
である。しかし、伝送信号のハイレベルは、電源電圧よ
りも低く設定されている。例えば、ＴＴＬのハイレベル
の最小値である２．４Ｖ近傍まで低くされているときに
は、アクティブ素子を設けたことによって、ディジタル
信号伝送線路１の信号電圧変化幅が設計値よりも大きく
なってしまう。

【００１２】しかも、この信号電圧変化幅は、そのまま
ディジタル信号伝送線路１上に放射ノイズやクロストー
クを発生させる等の悪影響を及ぼすため、放射ノイズ等
を低減するためには、できるだけこの電圧変化幅を減少
させる必要がある。

【００１３】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、伝送信号が不定の状態にな
る場合においても、伝送線路の電圧レベルを安定に保つ
とともに、伝送線路の信号電圧変化幅を減少させて放射
ノイズやクロストーク等を低減する整形回路を提供する
ことを目的とするものである。

【００１４】

【課題を解決するための手段】本発明は、整形回路にお
いて、入力を伝送線路に接続された非反転出力のバッフ
ァと、該バッファの出力と接地点との間に直列に接続さ
れた第１、第２のインピーダンス素子とを備え、第１、
第２のインピーダンス素子の接続点と前記伝送線路を接
続したことを特徴とするものである。

【００１５】

【発明の実施の形態】図１は、本発明の実施の形態のブ
ロック図である。図中、１は図３の１と同様のディジタ
ル信号伝送線路、２は非反転バッファ、３は第１のイン
ピーダンス素子、４は第２のインピーダンス素子であ
る。ディジタル信号伝送線路１には、非反転バッファ２
の入力端子が接続され、この非反転バッファ２の出力端
子には、第１のインピーダンス素子３と第２のインピー
ダンス素子４の直列回路が接続される。この直列回路の
中間接続点が、再びディジタル信号伝送線路１に接続さ
れる。

【００１６】ディジタル信号伝送線路１の伝送信号がロ
ウレベルのとき、非反転バッファ２の出力端子が接地電
圧となって、第１のインピーダンス素子３は、等価的に
接地されたことになる。よって、ディジタル信号伝送線
路１は、第１のインピーダンス素子３および第２のイン
ピーダンス素子４を介し、プルダウンされた状態とな
る。

【００１７】この状態から、ディジタル信号伝送線路１
の伝送信号が不定状態となると、ディジタル信号伝送線
路１は第１のインピーダンス素子３および第２のインピ
ーダンス素子４を介してプルダウンされているため、非
反転バッファ２にそのままロウレベルが入力され続け、
非反転バッファ２の出力端子は、接地電圧を保持する結
果となる。このように、ディジタル信号伝送線路の伝送
信号が不定状態になっても、不要なノイズ放射、回路の
誤動作等が引き起こされない。

【００１８】次に、ディジタル信号伝送線路１の伝送信
号がハイレベルとなると、非反転バッファ２の出力端子
が電源電圧になり、第１のインピーダンス素子３および
第２のインピーダンス素子４は、等価的に電源供給端子
と接地端子の間に直列に接続されることになる。その結
果、ディジタル信号伝送線路１は、第１のインピーダン
ス素子３によってプルアップされるとともに、第２のイ
ンピーダンス素子４によってプルダウンされ、ディジタ
ル信号伝送線路１の電圧レベルは、電源電圧までは上昇
せずに、主に第１のインピーダンス素子３および第２の
インピーダンス素子４により決まる所定の電圧レベルで
落ち着く。

【００１９】その結果、ディジタル信号伝送線路上の電
圧振幅変動幅を低く押さえることができ、放射ノイズや
クロストーク等を低減することができる。なお、この
後、ディジタル信号伝送線路１の伝送信号がハイレベル
から不定状態になっても、同様に電圧レベルを保持し続
ける。

【００２０】図２は、図１の実施の形態の一具体例の回
路図である。図中、図１，図４と同様な部分には同じ符
号を用いて説明を省略する。１３は第１の抵抗、１４は
第２の抵抗、１５はコンデンサである。ディジタル信号
伝送線路１には、図６に示した回路のものと同様に、第
１および第２のＣ−ＭＯＳインバータ１１，１２からな
る非反転バッファが接続され、この非反転バッファの出
力端子に、第１の抵抗１３の一端が接続され、その他端
に第２の抵抗１３およびコンデンサ１５の並列回路の一
端、およびディジタル信号伝送線路１が接続される。第
２の抵抗１３およびコンデンサ１５の並列回路の他端
は、接地端子に接続される。

【００２１】この整形回路を半導体集積回路内部のディ
ジタル信号伝送線路に用いる場合は、この整形回路を半
導体集積回路と同じ半導体基板上に形成することがで
き、また、別に設けることも可能である。

【００２２】この回路の全体的な動作については、図１
のブロック図の動作と同様であり説明を省略するが、コ
ンデンサ１５の作用について説明する。第２の抵抗と並
列に接続されたコンデンサ１５は、必須のものではな
い。しかし、ディジタル信号伝送線路１と接地端子間に
流れる直流電流を少なくした状態で、ディジタル信号伝
送線路１と接地端子間のインピーダンスを高周波的に低
くすることができる。その結果、直流電流による消費電
力を抑えながら、ディジタル信号伝送線路１に発生する
過剰な高調波成分を抑制する働きをする。

【００２３】あるいは、第１の抵抗１３と並列に、図示
しないコンデンサを接続してもよく、これを上述した第
２の抵抗と並列に接続されるコンデンサ１５とともに用
いてもよい。コンデンサ１５の具体的な容量値は、浮遊
容量も考慮して設計される。

【００２４】図１に示した非反転バッファ２としては、
図２に示した第１および第２のＣ−ＭＯＳインバータ１
１，１２の組合せに限られない。例えば、１つのＣ−Ｍ
ＯＳインバータは、個別のＰチャンネルＭＯＳＦＥＴと
ＮチャンネルＭＯＳＦＥＴとを直列接続したものや、Ｐ
ＮＰトランジスタとＮＰＮトランジスタを組み合わせた
ものに置き換えることができる。また、非反転バッファ
２として、ディジタル信号伝送線路１上を伝送される伝
送信号のローレベルおよびハイレベルを識別する、オペ
アンプにより実現されるコンパレータを用いることもで
きる。

【００２５】本発明の整形回路は、ディジタル信号伝送
線路１上の任意の点に接続できるものである。しかし、
従来のディジタル信号伝送線路１におけるプルアップ抵
抗やプルダウン抵抗が接続された点に、これらの抵抗と
置き換えて使用することが好適である。また、従来のデ
ィジタル信号伝送線路１の終端に設けることにより終端
回路を兼ねるようにすることも好適である。この場合、
信号波形の反射を防止する上で、ディジタル信号伝送線
路１の特性インピーダンスを考慮する必要がある。例え
ば、第１，第２の抵抗１３，１４およびコンデンサ１５
等は、ディジタル信号伝送線路１から見たこれらの合成
インピーダンスが、なるべくディジタル信号伝送線路１
の特性インピーダンスに近い値となるように設計するこ
とが好ましい。

【００２６】上述した説明では、本発明の整形回路は、
ディジタル信号伝送線路を前提に説明した。すなわち、
ＴＴＬあるいはＣ−ＭＯＳ論理回路等で構成された半導
体集積回路の内部、あるいは、プリント基板における信
号配線ライン等におけるディジタル信号伝送線路に用い
ることができる。バスラインである必要はなく、伝送信
号が不定となる状態を有しない伝送線路にも用いること
ができるが、不定となる状態を有する伝送線路に用いる
と好適である。また、ディジタルデータの伝送線路でな
くても、ローレベルとハイレベルが規定されるパルス信
号が伝送され、伝送信号が不定となる状態を有する伝送
線路においても同様に用いることができ、同様の作用を
奏することができる。

【００２７】

【発明の効果】以上の説明から明らかなように、請求項
１に記載の発明によれば、入力を伝送線路に接続された
非反転出力のバッファと、このバッファの出力と接地点
との間に直列に接続された第１、第２のインピーダンス
素子を備え、第１、第２のインピーダンス素子の接続点
と伝送線路を接続したことから、伝送信号が不定となる
状態があっても、伝送線路の電圧レベルを安定に保つと
ともに、信号振幅変化幅を抑制し放射ノイズ等を低減さ
せることができるという効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態のブロック図である。

【図２】 図１の実施の形態の一具体例の回路図であ
る。

【図３】 プルアップ回路を用いた従来のディジタル信
号伝送線路の説明図である。

【図４】 浮遊容量が大きい場合の、従来のディジタル
信号伝送線路の電圧波形図である。

【図５】 浮遊容量が小さい場合の、従来のディジタル
信号伝送線路の電圧波形図である。

【図６】 アクティブ素子を用いた従来のディジタル信
号伝送線路の説明図である。

【符号の説明】

１…ディジタル信号伝送線路、２…非反転バッファ、３
…第１のインピーダンス素子、４…第２のインピーダン
ス素子、２１…プルアップ抵抗、２２…浮遊容量、１１
…第１のＣ−ＭＯＳインバータ、１２…第２のＣ−ＭＯ
Ｓインバータ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力を伝送線路に接続された非反転出力
   のバッファと、該バッファの出力と接地点との間に直列
   に接続された第１、第２のインピーダンス素子とを備
   え、第１、第２のインピーダンス素子の接続点と前記伝
   送線路を接続したことを特徴とする整形回路。