JPH09200023A - 電源電圧検出回路 - Google Patents
電源電圧検出回路Info
- Publication number
- JPH09200023A JPH09200023A JP8003250A JP325096A JPH09200023A JP H09200023 A JPH09200023 A JP H09200023A JP 8003250 A JP8003250 A JP 8003250A JP 325096 A JP325096 A JP 325096A JP H09200023 A JPH09200023 A JP H09200023A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課 題】 複数電源電圧混在半導体チップ内で、各Ｉ
／Ｏブロックに与えられた電源電圧を検出しそれに合わ
せて同ブロックのＩ／Ｏ特性を選択する選択信号を生成
する電源電圧検出回路を提供する。 【解決手段】 自走回路６と該自走回路の出力から基準
信号Ｋを生成する基準信号生成手段７とからなり電源投
入とともに起動するクロック生成部４と、各Ｉ／Ｏブロ
ック２Ａに配置され該Ｉ／Ｏブロックと電源電圧Ｖdd−
I/O を共有する遅延回路８と該遅延回路に前記基準信号
を与えて電源電圧による伝播遅延時間の違いを検出し該
検出結果からそのＩ／ＯブロックのＩ／Ｏ特性を選択す
るための選択信号Ｓを生成する遅延検出手段９とからな
る選択信号生成部５と、で構成される。
／Ｏブロックに与えられた電源電圧を検出しそれに合わ
せて同ブロックのＩ／Ｏ特性を選択する選択信号を生成
する電源電圧検出回路を提供する。 【解決手段】 自走回路６と該自走回路の出力から基準
信号Ｋを生成する基準信号生成手段７とからなり電源投
入とともに起動するクロック生成部４と、各Ｉ／Ｏブロ
ック２Ａに配置され該Ｉ／Ｏブロックと電源電圧Ｖdd−
I/O を共有する遅延回路８と該遅延回路に前記基準信号
を与えて電源電圧による伝播遅延時間の違いを検出し該
検出結果からそのＩ／ＯブロックのＩ／Ｏ特性を選択す
るための選択信号Ｓを生成する遅延検出手段９とからな
る選択信号生成部５と、で構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧検出回路
に関し、特に複数電源電圧混在半導体チップに用いて好
適な電源電圧検出回路に関する。
に関し、特に複数電源電圧混在半導体チップに用いて好
適な電源電圧検出回路に関する。
【０００２】
【従来の技術】近年、パソコンを始めとする情報関連機
器製品のボードの低電圧化及びＬＳＩデバイスの微細化
による低電圧化等の影響で、電源電圧として３．３Ｖ
（又は３．０Ｖ）が主流になってきている。一方、メモ
リやアナログ等、電源電圧として５Ｖを必要とする半導
体チップ（以下適宜単にチップという）も同じボード上
に混在するために、これら互いに異なる複数の電源で動
作するチップ間をインターフェイスする所謂複数電源電
圧混在チップの要求が増えてきている。
器製品のボードの低電圧化及びＬＳＩデバイスの微細化
による低電圧化等の影響で、電源電圧として３．３Ｖ
（又は３．０Ｖ）が主流になってきている。一方、メモ
リやアナログ等、電源電圧として５Ｖを必要とする半導
体チップ（以下適宜単にチップという）も同じボード上
に混在するために、これら互いに異なる複数の電源で動
作するチップ間をインターフェイスする所謂複数電源電
圧混在チップの要求が増えてきている。
【０００３】一般に半導体チップは図５（ａ）の概念図
に示すように内部コア領域１と周辺Ｉ／Ｏ領域２に分け
られ、内部コア領域１、周辺Ｉ／Ｏ領域２の電源電圧は
同じ１系統に固定されている。これに対し、前記のよう
な複数電源電圧混在チップは、消費電力や動作スピード
の制約から、図５（ｂ）の概念図に示すように、内部コ
ア領域１の電源電圧は固定されるが、周辺Ｉ／Ｏ領域２
はインターフェイス先のチップ（（ａ）に示すような）
の電源電圧に対応して夫々異なる電源電圧を印加される
Ｉ／Ｏブロック２Ａに分けられる。すなわち各Ｉ／Ｏブ
ロック２Ａの電源電圧は、そのインターフェイス先のチ
ップ（図示せず）の電源電圧に従って５Ｖであったり
３．３Ｖであったりする。
に示すように内部コア領域１と周辺Ｉ／Ｏ領域２に分け
られ、内部コア領域１、周辺Ｉ／Ｏ領域２の電源電圧は
同じ１系統に固定されている。これに対し、前記のよう
な複数電源電圧混在チップは、消費電力や動作スピード
の制約から、図５（ｂ）の概念図に示すように、内部コ
ア領域１の電源電圧は固定されるが、周辺Ｉ／Ｏ領域２
はインターフェイス先のチップ（（ａ）に示すような）
の電源電圧に対応して夫々異なる電源電圧を印加される
Ｉ／Ｏブロック２Ａに分けられる。すなわち各Ｉ／Ｏブ
ロック２Ａの電源電圧は、そのインターフェイス先のチ
ップ（図示せず）の電源電圧に従って５Ｖであったり
３．３Ｖであったりする。
【０００４】このような複数電源電圧混在チップとして
は、複数のＩ／Ｏブロック２Ａの各々についてアプリケ
ーションにより所望の電源電圧を選択できるユニバーサ
ルＩ／Ｏタイプのものが多用されている。かかるタイプ
のものは、図６の回路図に例示するように、Ｉ／Ｏブロ
ック２Ａ毎に該ブロック内のＩ／Ｏバッファ３のＩ／Ｏ
特性を選択する選択信号Ｓを必要とする。尚図６におい
てＩＮは入力端子、ＯＵＴは出力端子、ＥＮＬはイネー
ブル信号である。
は、複数のＩ／Ｏブロック２Ａの各々についてアプリケ
ーションにより所望の電源電圧を選択できるユニバーサ
ルＩ／Ｏタイプのものが多用されている。かかるタイプ
のものは、図６の回路図に例示するように、Ｉ／Ｏブロ
ック２Ａ毎に該ブロック内のＩ／Ｏバッファ３のＩ／Ｏ
特性を選択する選択信号Ｓを必要とする。尚図６におい
てＩＮは入力端子、ＯＵＴは出力端子、ＥＮＬはイネー
ブル信号である。
【０００５】従来は、この選択信号Ｓを外部から与える
という手法があった。そのため、複数電源電圧混在チッ
プには専用の外部ピンが必要となり、ピン数の制約から
顧客の使用できる信号ピンをかかる専用の外部ピン分削
減せざるを得ないという問題があった。又、顧客にとっ
ては、電源を投入したのち更に各Ｉ／Ｏブロック２Ａ毎
に、この選択信号Ｓをいちいち与えなければならず、使
い勝手が必ずしもよくないという問題もあった。さらに
別の手法として、アナログ的に電源電圧を検知し選択信
号Ｓを生成する場合もあるが、この際には電圧検出回路
である程度の消費電力が発生することが避けられなかっ
た。
という手法があった。そのため、複数電源電圧混在チッ
プには専用の外部ピンが必要となり、ピン数の制約から
顧客の使用できる信号ピンをかかる専用の外部ピン分削
減せざるを得ないという問題があった。又、顧客にとっ
ては、電源を投入したのち更に各Ｉ／Ｏブロック２Ａ毎
に、この選択信号Ｓをいちいち与えなければならず、使
い勝手が必ずしもよくないという問題もあった。さらに
別の手法として、アナログ的に電源電圧を検知し選択信
号Ｓを生成する場合もあるが、この際には電圧検出回路
である程度の消費電力が発生することが避けられなかっ
た。
【０００６】
【発明が解決しようとする課題】上記従来技術の問題に
鑑み本発明は、内部コア領域の電源電圧が固定で周辺Ｉ
／Ｏ領域の電源電圧をＩ／Ｏブロック毎に任意に選択で
きる複数電源電圧混在半導体チップ内で、各Ｉ／Ｏブロ
ックに与えられた電源電圧を検出しそれに合わせて同ブ
ロックのＩ／Ｏ特性を選択する選択信号を生成し、選択
後の消費電力を実質的に無視できるレベルに低減する電
源電圧検出回路を提供することを課題とする。
鑑み本発明は、内部コア領域の電源電圧が固定で周辺Ｉ
／Ｏ領域の電源電圧をＩ／Ｏブロック毎に任意に選択で
きる複数電源電圧混在半導体チップ内で、各Ｉ／Ｏブロ
ックに与えられた電源電圧を検出しそれに合わせて同ブ
ロックのＩ／Ｏ特性を選択する選択信号を生成し、選択
後の消費電力を実質的に無視できるレベルに低減する電
源電圧検出回路を提供することを課題とする。
【０００７】
【課題を解決するための手段】本発明は、内部コア領域
の電源電圧が固定で周辺Ｉ／Ｏ領域の電源電圧をＩ／Ｏ
ブロック毎に任意に選択できる複数電源電圧混在半導体
チップに内蔵される電源電圧検出回路であって、自走回
路と該自走回路の出力から基準信号を生成する基準信号
生成手段とからなり電源投入とともに起動するクロック
生成部と、各Ｉ／Ｏブロックに配置され該Ｉ／Ｏブロッ
クと電源電圧を共有する遅延回路と該遅延回路に前記基
準信号を与えて電源電圧による伝播遅延時間の違いを検
出し該検出結果からそのＩ／ＯブロックのＩ／Ｏ特性を
選択するための選択信号を生成する遅延検出手段とから
なる選択信号生成部と、で構成されることを特徴とする
電源電圧検出回路である。
の電源電圧が固定で周辺Ｉ／Ｏ領域の電源電圧をＩ／Ｏ
ブロック毎に任意に選択できる複数電源電圧混在半導体
チップに内蔵される電源電圧検出回路であって、自走回
路と該自走回路の出力から基準信号を生成する基準信号
生成手段とからなり電源投入とともに起動するクロック
生成部と、各Ｉ／Ｏブロックに配置され該Ｉ／Ｏブロッ
クと電源電圧を共有する遅延回路と該遅延回路に前記基
準信号を与えて電源電圧による伝播遅延時間の違いを検
出し該検出結果からそのＩ／ＯブロックのＩ／Ｏ特性を
選択するための選択信号を生成する遅延検出手段とから
なる選択信号生成部と、で構成されることを特徴とする
電源電圧検出回路である。
【０００８】本発明は更に、前記クロック生成部が、基
準信号生成後に自走回路を停止させるための停止信号を
生成する停止信号生成手段と該停止信号を受けて自走回
路を停止する停止手段とを有することを特徴とする。又
本発明においては、前記クロック生成部は内部コア領域
周辺又は周辺Ｉ／Ｏ領域の基準電源となることが確定し
ているブロック内に配置されるのが好ましく、前記遅延
回路は周辺Ｉ／Ｏ領域における各Ｉ／Ｏブロックの空き
領域に配置されるのが好ましい。
準信号生成後に自走回路を停止させるための停止信号を
生成する停止信号生成手段と該停止信号を受けて自走回
路を停止する停止手段とを有することを特徴とする。又
本発明においては、前記クロック生成部は内部コア領域
周辺又は周辺Ｉ／Ｏ領域の基準電源となることが確定し
ているブロック内に配置されるのが好ましく、前記遅延
回路は周辺Ｉ／Ｏ領域における各Ｉ／Ｏブロックの空き
領域に配置されるのが好ましい。
【０００９】
【発明の実施の形態】図１は本発明の電源電圧検出回路
を示すブロック図である。図１において、４はクロック
生成部、５は選択信号生成部、６は自走回路、７は基準
信号生成手段、８は遅延回路、９は遅延検出手段、10Ａ
は停止信号生成手段、10Ｂは停止手段、Ａは自走回路の
出力、Ｂは停止信号、Ｋは基準信号、Ｖdd−I/O はＩ／
Ｏブロックの電源電圧である。尚前掲図５，図６と同一
部材には同一符号を付し説明を省略する。
を示すブロック図である。図１において、４はクロック
生成部、５は選択信号生成部、６は自走回路、７は基準
信号生成手段、８は遅延回路、９は遅延検出手段、10Ａ
は停止信号生成手段、10Ｂは停止手段、Ａは自走回路の
出力、Ｂは停止信号、Ｋは基準信号、Ｖdd−I/O はＩ／
Ｏブロックの電源電圧である。尚前掲図５，図６と同一
部材には同一符号を付し説明を省略する。
【００１０】本発明の電源電圧検出回路は、図５（ｂ）
に示すような内部コア領域１の電源電圧が固定で周辺Ｉ
／Ｏ領域２の電源電圧をＩ／Ｏブロック２Ａ毎に任意に
選択できる複数電源電圧混在半導体チップに内蔵され
る。そして図１に示すように、本発明の電源電圧検出回
路は、自走回路６と該自走回路６の出力Ａから基準信号
Ｋを生成する基準信号生成手段７とからなり電源投入と
ともに起動するクロック生成部４と、各Ｉ／Ｏブロック
２Ａに配置され該Ｉ／Ｏブロック２Ａと電源電圧Ｖdd−
I/O を共有する遅延回路８と該遅延回路８に前記基準信
号Ｋを与えて電源電圧Ｖdd−I/O による伝播遅延時間の
違いを検出し該検出結果からそのＩ／Ｏブロック２Ａの
Ｉ／Ｏ特性を選択するための選択信号Ｓを生成する遅延
検出手段９とからなる選択信号生成部５と、で構成され
ることを特徴とする。
に示すような内部コア領域１の電源電圧が固定で周辺Ｉ
／Ｏ領域２の電源電圧をＩ／Ｏブロック２Ａ毎に任意に
選択できる複数電源電圧混在半導体チップに内蔵され
る。そして図１に示すように、本発明の電源電圧検出回
路は、自走回路６と該自走回路６の出力Ａから基準信号
Ｋを生成する基準信号生成手段７とからなり電源投入と
ともに起動するクロック生成部４と、各Ｉ／Ｏブロック
２Ａに配置され該Ｉ／Ｏブロック２Ａと電源電圧Ｖdd−
I/O を共有する遅延回路８と該遅延回路８に前記基準信
号Ｋを与えて電源電圧Ｖdd−I/O による伝播遅延時間の
違いを検出し該検出結果からそのＩ／Ｏブロック２Ａの
Ｉ／Ｏ特性を選択するための選択信号Ｓを生成する遅延
検出手段９とからなる選択信号生成部５と、で構成され
ることを特徴とする。
【００１１】尚Ｉ／ＯブロックのＩ／Ｏ特性を選択する
とは、図６に一例を示したように、同Ｉ／Ｏブロック内
のトランジスタサイズを調整する等してＩ／Ｏバッファ
３の駆動能力を制御することを意味する。本発明は、上
記構成としたので、チップの電源投入後に各Ｉ／Ｏブロ
ック２Ａへ電源電圧Ｖdd−I/O が印加された時点でこの
電圧を検出し、前述のＩ／Ｏ特性を印加電源電圧Ｖdd−
I/O に合わせて選択するための選択信号Ｓをチップ内部
で生成して各Ｉ／Ｏブロックに与えることができる。そ
れゆえ本発明によれば、複数電源電圧混在半導体チップ
から余計な外部ピンが削減でき、更にアプリケーション
が変わることによる選択信号Ｓの再設定も自動化でき
る。
とは、図６に一例を示したように、同Ｉ／Ｏブロック内
のトランジスタサイズを調整する等してＩ／Ｏバッファ
３の駆動能力を制御することを意味する。本発明は、上
記構成としたので、チップの電源投入後に各Ｉ／Ｏブロ
ック２Ａへ電源電圧Ｖdd−I/O が印加された時点でこの
電圧を検出し、前述のＩ／Ｏ特性を印加電源電圧Ｖdd−
I/O に合わせて選択するための選択信号Ｓをチップ内部
で生成して各Ｉ／Ｏブロックに与えることができる。そ
れゆえ本発明によれば、複数電源電圧混在半導体チップ
から余計な外部ピンが削減でき、更にアプリケーション
が変わることによる選択信号Ｓの再設定も自動化でき
る。
【００１２】本発明は更に、前記クロック生成手段４
が、基準信号Ａ生成後に自走回路６を停止させるための
停止信号Ｂを生成する停止信号生成手段10Ａと該停止信
号Ｂを受けて自走回路６を停止する停止手段10Ｂとを有
することを特徴とする。この形態によれば、自走回路６
はそれに基づいてＩ／Ｏブロック２ＡのＩ／Ｏ特性が選
択されるべき基準信号Ａを生成したのち停止し、余計な
電力消費を抑制できるためより一層好ましい。
が、基準信号Ａ生成後に自走回路６を停止させるための
停止信号Ｂを生成する停止信号生成手段10Ａと該停止信
号Ｂを受けて自走回路６を停止する停止手段10Ｂとを有
することを特徴とする。この形態によれば、自走回路６
はそれに基づいてＩ／Ｏブロック２ＡのＩ／Ｏ特性が選
択されるべき基準信号Ａを生成したのち停止し、余計な
電力消費を抑制できるためより一層好ましい。
【００１３】又本発明においては、動作電源電圧を確保
するため前記クロック生成部４は内部コア領域１周辺又
は周辺Ｉ／Ｏ領域２の基準電源となることが確定してい
るブロック内に配置されるのが好ましい。そして省スペ
ースのために前記遅延回路８は周辺Ｉ／Ｏ領域２におけ
る各Ｉ／Ｏブロック２Ａの空き領域に配置されるのが好
ましい。かかる空き領域としては、電源用パッド領域の
一部又は使用されないまま残された信号用のパッド領域
が利用できる。
するため前記クロック生成部４は内部コア領域１周辺又
は周辺Ｉ／Ｏ領域２の基準電源となることが確定してい
るブロック内に配置されるのが好ましい。そして省スペ
ースのために前記遅延回路８は周辺Ｉ／Ｏ領域２におけ
る各Ｉ／Ｏブロック２Ａの空き領域に配置されるのが好
ましい。かかる空き領域としては、電源用パッド領域の
一部又は使用されないまま残された信号用のパッド領域
が利用できる。
【００１４】
【実施例】クロック生成部４及び選択信号生成部５の具
体的構成を実施例を挙げて説明する。尚この実施例では
内部コア領域１の電源電圧は３．３Ｖ、周辺Ｉ／Ｏ領域
２の電源電圧は５Ｖと３．３Ｖとが混在する。Ｉ／Ｏブ
ロック２Ａは周辺Ｉ／Ｏ領域２が４ブロックに分割され
たもので、それぞれ独立して５Ｖ又は３．３Ｖを与えら
れるようになっている。
体的構成を実施例を挙げて説明する。尚この実施例では
内部コア領域１の電源電圧は３．３Ｖ、周辺Ｉ／Ｏ領域
２の電源電圧は５Ｖと３．３Ｖとが混在する。Ｉ／Ｏブ
ロック２Ａは周辺Ｉ／Ｏ領域２が４ブロックに分割され
たもので、それぞれ独立して５Ｖ又は３．３Ｖを与えら
れるようになっている。
【００１５】図２はクロック生成部４の実施例を示す回
路図である。このクロック生成部４は内部コア領域１に
設けた。図２において、11はパワーオンクリア回路（Ｐ
ＯＣ）、12はＴ型のフリップフロップ、13は２入力のＮ
ＡＮＤ回路、14は４入力のＮＡＮＤ回路、15はＸＯＲ回
路、20はインバータ、Ｒはリセット信号（但しフリップ
フロップ12内の符号Ｒはリセット端子）である。尚前掲
図１と同一部材には同一符号を付し説明を省略する。
路図である。このクロック生成部４は内部コア領域１に
設けた。図２において、11はパワーオンクリア回路（Ｐ
ＯＣ）、12はＴ型のフリップフロップ、13は２入力のＮ
ＡＮＤ回路、14は４入力のＮＡＮＤ回路、15はＸＯＲ回
路、20はインバータ、Ｒはリセット信号（但しフリップ
フロップ12内の符号Ｒはリセット端子）である。尚前掲
図１と同一部材には同一符号を付し説明を省略する。
【００１６】図３は選択信号生成部５の実施例を示す回
路図である。図３において16はラッチ回路、17はレベル
シフタ（Ｌ／Ｓ）、18はＮＯＲ回路、19はＤ−ラッチ、
Ｘはラッチ回路16のラッチ出力、Ｙは遅延回路８の遅延
出力である。尚前掲図２と同一部材には同一符号を付し
説明を省略する。図４は、実施例の電源電圧検出回路の
動作を示すタイミングチャートである。図４において、
Ｔpdは遅延回路８の伝播遅延時間である。尚前掲図３と
同一部材には同一符号を付し説明を省略する。
路図である。図３において16はラッチ回路、17はレベル
シフタ（Ｌ／Ｓ）、18はＮＯＲ回路、19はＤ−ラッチ、
Ｘはラッチ回路16のラッチ出力、Ｙは遅延回路８の遅延
出力である。尚前掲図２と同一部材には同一符号を付し
説明を省略する。図４は、実施例の電源電圧検出回路の
動作を示すタイミングチャートである。図４において、
Ｔpdは遅延回路８の伝播遅延時間である。尚前掲図３と
同一部材には同一符号を付し説明を省略する。
【００１７】図２に示すように、自走回路６には、内部
コア領域１の一部に構成した奇数段のインバータ20から
なるリングオシレータが充当できる。尚リングオシレー
タには、停止信号Ｂを受け出力Ａのレベルを固定して自
走回路６の自走を停止させるためのＮＡＮＤ回路13から
なる停止手段10Ｂを介在させた。基準信号生成手段７
は、自走回路６の出力Ａを分周（周波数分割）するため
にダウンエッジトリガ式のフリップフロップ12を多段直
列配置し（本実施例では４段。尚初段〜最終段のフリッ
プフロップ12の出力を夫々Ｑ１〜Ｑ４と記す。）、そし
て分周された出力（ここでは出力Ｑ３）のアップエッジ
及びダウンエッジとその分岐遅延信号とをＸＯＲ回路15
により合成し２回のアクティブ“Ｈ”（Active High ）
からなる基準信号Ｋ（図４参照）を生成するように構成
した。
コア領域１の一部に構成した奇数段のインバータ20から
なるリングオシレータが充当できる。尚リングオシレー
タには、停止信号Ｂを受け出力Ａのレベルを固定して自
走回路６の自走を停止させるためのＮＡＮＤ回路13から
なる停止手段10Ｂを介在させた。基準信号生成手段７
は、自走回路６の出力Ａを分周（周波数分割）するため
にダウンエッジトリガ式のフリップフロップ12を多段直
列配置し（本実施例では４段。尚初段〜最終段のフリッ
プフロップ12の出力を夫々Ｑ１〜Ｑ４と記す。）、そし
て分周された出力（ここでは出力Ｑ３）のアップエッジ
及びダウンエッジとその分岐遅延信号とをＸＯＲ回路15
により合成し２回のアクティブ“Ｈ”（Active High ）
からなる基準信号Ｋ（図４参照）を生成するように構成
した。
【００１８】又、電源投入時にフリップフロップ12群の
リセット端にリセット信号Ｒを印加するためにＰＯＣ11
を備えた。尚リセット信号Ｒは、ＰＯＣ11に代えてシス
テムリセット回路から供給するようにしてもよい。図４
に示すように、電源が投入されるとＰＯＣ11がリセット
信号Ｒを立ち上げ、これを受けてフリップフロップ12群
はゼロクリアされるがその直後にリセット解除となり、
それ以降、出力Ａ，Ｑ１〜Ｑ４及び基準信号Ｋは夫々図
示のような波形で推移する。
リセット端にリセット信号Ｒを印加するためにＰＯＣ11
を備えた。尚リセット信号Ｒは、ＰＯＣ11に代えてシス
テムリセット回路から供給するようにしてもよい。図４
に示すように、電源が投入されるとＰＯＣ11がリセット
信号Ｒを立ち上げ、これを受けてフリップフロップ12群
はゼロクリアされるがその直後にリセット解除となり、
それ以降、出力Ａ，Ｑ１〜Ｑ４及び基準信号Ｋは夫々図
示のような波形で推移する。
【００１９】尚停止信号Ｂは、Ｑ３が“Ｈ”から“Ｌ”
に変化して基準信号Ｋが生成された後に、停止信号生成
手段10Ａで生成される。本実施例ではこの停止信号生成
手段10Ａを、Ｑ１，Ｑ２バー，Ｑ３バー，Ｑ４を入力と
するＮＡＮＤ回路14で構成した。これにより、基準信号
Ｋの生成終了後，ＮＡＮＤ回路14の入力が全部“Ｈ”に
なると停止信号Ｂが“Ｌ”となり、停止手段10Ｂが自走
回路６の出力Ａを“Ｈ”に固定し、自走回路６の自走が
停止する。
に変化して基準信号Ｋが生成された後に、停止信号生成
手段10Ａで生成される。本実施例ではこの停止信号生成
手段10Ａを、Ｑ１，Ｑ２バー，Ｑ３バー，Ｑ４を入力と
するＮＡＮＤ回路14で構成した。これにより、基準信号
Ｋの生成終了後，ＮＡＮＤ回路14の入力が全部“Ｈ”に
なると停止信号Ｂが“Ｌ”となり、停止手段10Ｂが自走
回路６の出力Ａを“Ｈ”に固定し、自走回路６の自走が
停止する。
【００２０】上記のようにして生成された２回のアクテ
ィブ“Ｈ”からなる基準信号Ｋは、図１に示したように
選択信号生成部５の遅延検出手段９に入力される。この
実施例の遅延検出手段９は、図３に示すように、遅延回
路８の前段にＮＯＲ回路18からなるラッチ回路16を、後
段にＤ−ラッチ19を夫々配置し、ラッチ回路16のラッチ
出力Ｘを遅延回路８に入力し、遅延回路８の遅延出力Ｙ
をＤ−ラッチ19のＤ入力とし、ラッチ回路16の一方の入
力に反転リセット信号Ｒバーを取り込み、基準信号Ｋを
ラッチ回路16及びＤ−ラッチ19のトリガ信号として与
え、Ｄ−ラッチ19でラッチした値を選択信号ＳとしてＩ
／Ｏバッファ３に供給できるように構成した。
ィブ“Ｈ”からなる基準信号Ｋは、図１に示したように
選択信号生成部５の遅延検出手段９に入力される。この
実施例の遅延検出手段９は、図３に示すように、遅延回
路８の前段にＮＯＲ回路18からなるラッチ回路16を、後
段にＤ−ラッチ19を夫々配置し、ラッチ回路16のラッチ
出力Ｘを遅延回路８に入力し、遅延回路８の遅延出力Ｙ
をＤ−ラッチ19のＤ入力とし、ラッチ回路16の一方の入
力に反転リセット信号Ｒバーを取り込み、基準信号Ｋを
ラッチ回路16及びＤ−ラッチ19のトリガ信号として与
え、Ｄ−ラッチ19でラッチした値を選択信号ＳとしてＩ
／Ｏバッファ３に供給できるように構成した。
【００２１】尚、内部コア領域１の電位がＩ／Ｏブロッ
ク２Ａの電位より低い可能性がある場合にはレベルシフ
タ（Ｌ／Ｓ）17が必要となる。このように構成したこと
により、図４に示すように、ラッチ出力Ｘは基準信号Ｋ
の１回目のアクティブ“Ｈ”をトリガ信号として“Ｈ”
となり、選択信号Ｓは基準信号Ｋの２回目のアクティブ
“Ｈ”をトリガ信号として遅延出力Ｙをラッチした値と
なるから、遅延信号Ｙが“Ｈ”に変わる時点と２回目の
アクティブ“Ｈ”が立ち上がる時点との前後関係からＴ
pdの大小を検出でき、その大小に対応したレベルをもつ
選択信号Ｓを生成し且つラッチすることができる。
ク２Ａの電位より低い可能性がある場合にはレベルシフ
タ（Ｌ／Ｓ）17が必要となる。このように構成したこと
により、図４に示すように、ラッチ出力Ｘは基準信号Ｋ
の１回目のアクティブ“Ｈ”をトリガ信号として“Ｈ”
となり、選択信号Ｓは基準信号Ｋの２回目のアクティブ
“Ｈ”をトリガ信号として遅延出力Ｙをラッチした値と
なるから、遅延信号Ｙが“Ｈ”に変わる時点と２回目の
アクティブ“Ｈ”が立ち上がる時点との前後関係からＴ
pdの大小を検出でき、その大小に対応したレベルをもつ
選択信号Ｓを生成し且つラッチすることができる。
【００２２】従って、１回目と２回目のアクティブ
“Ｈ”の期間内に、遅延の小さいほうの電源系（５Ｖ
系）の遅延出力Ｙの“Ｈ”のアップエッジだけが納まる
ように、遅延回路８の遅延量（或いは出力Ｑ３の“Ｈ”
の期間等）を調整することにより、その遅延回路８が配
置されているＩ／Ｏブロックの電源電圧を判別できる。
上記説明から明らかなように、本発明では、各Ｉ／Ｏブ
ロック２Ａに配置した遅延回路８の伝播遅延時間が電源
電圧によって大きく変わる（例えば３．３Ｖ系では５Ｖ
系の約１．６倍）ことを利用しており、本発明に係る遅
延検出手段９は、基準信号Ｋとしての２回のアクティブ
“Ｈ”の期間内で遅延(High レベル) が伝播したＩ／Ｏ
ブロック２Ａは５Ｖ系、伝播しなかったＩ／Ｏブロック
２Ａは３．３Ｖ系と判断して選択信号Ｓを生成し且つこ
れをラッチする機能をもつ。
“Ｈ”の期間内に、遅延の小さいほうの電源系（５Ｖ
系）の遅延出力Ｙの“Ｈ”のアップエッジだけが納まる
ように、遅延回路８の遅延量（或いは出力Ｑ３の“Ｈ”
の期間等）を調整することにより、その遅延回路８が配
置されているＩ／Ｏブロックの電源電圧を判別できる。
上記説明から明らかなように、本発明では、各Ｉ／Ｏブ
ロック２Ａに配置した遅延回路８の伝播遅延時間が電源
電圧によって大きく変わる（例えば３．３Ｖ系では５Ｖ
系の約１．６倍）ことを利用しており、本発明に係る遅
延検出手段９は、基準信号Ｋとしての２回のアクティブ
“Ｈ”の期間内で遅延(High レベル) が伝播したＩ／Ｏ
ブロック２Ａは５Ｖ系、伝播しなかったＩ／Ｏブロック
２Ａは３．３Ｖ系と判断して選択信号Ｓを生成し且つこ
れをラッチする機能をもつ。
【００２３】遅延回路８は、プロセスや温度の変動に依
存して遅延量が変わるが、リングオシレータ等からなる
自走回路６を含むクロック生成部４で生成する基準信号
Ｋ自身が同様に変動するため、電源電圧として５Ｖと
３．３Ｖ程度の差があれば確実に両者の遅延差を検出で
きる。更に内部コア領域１が５Ｖ系の場合も同様にして
遅延回路８の調整をすれば同様の作用効果を実現でき
る。
存して遅延量が変わるが、リングオシレータ等からなる
自走回路６を含むクロック生成部４で生成する基準信号
Ｋ自身が同様に変動するため、電源電圧として５Ｖと
３．３Ｖ程度の差があれば確実に両者の遅延差を検出で
きる。更に内部コア領域１が５Ｖ系の場合も同様にして
遅延回路８の調整をすれば同様の作用効果を実現でき
る。
【００２４】この実施例では、図４に示すように、Ｉ／
Ｏブロック２Ａが５Ｖ系であると認識された場合は
“Ｈ”が、３．３Ｖ系と認識された場合“Ｌ”がラッチ
される。よってこのラッチされた選択信号Ｓを利用する
ことにより、出力バッファに対しては最終段のドライバ
のトランジスタサイズを選択して電源電圧Ｖddに応じた
ドライブ電流値を与え、又、入力バッファに対してはそ
のスイッチングレベル（ＴＴＬ（トランジスタ・トラン
ジスタ・ロジック），ＰＣＩ（ペリフェラル・コンポー
ネント・インターコネクト）等）の電源電圧に応じた調
整を行うことができる。
Ｏブロック２Ａが５Ｖ系であると認識された場合は
“Ｈ”が、３．３Ｖ系と認識された場合“Ｌ”がラッチ
される。よってこのラッチされた選択信号Ｓを利用する
ことにより、出力バッファに対しては最終段のドライバ
のトランジスタサイズを選択して電源電圧Ｖddに応じた
ドライブ電流値を与え、又、入力バッファに対してはそ
のスイッチングレベル（ＴＴＬ（トランジスタ・トラン
ジスタ・ロジック），ＰＣＩ（ペリフェラル・コンポー
ネント・インターコネクト）等）の電源電圧に応じた調
整を行うことができる。
【００２５】又、基準信号Ｋ生成後は電源電圧検出用回
路での電力消費を防ぐ為に、クロック生成部４は、自走
回路６の自走を止めるための停止信号Ｂを同時に生成
し、２回のアクティブ“Ｈ”を作り出した後に自分自身
の動作を停止させる。従って、電源投入後のみ電源電圧
検出回路での電力消費が発生するが、電圧検出後は自走
回路６の出力Ａ，基準信号Ｋ，及び選択信号Ｓは固定と
なったままで全ての回路は停止し、選択信号Ｓはラッチ
時の値を保つことができる。
路での電力消費を防ぐ為に、クロック生成部４は、自走
回路６の自走を止めるための停止信号Ｂを同時に生成
し、２回のアクティブ“Ｈ”を作り出した後に自分自身
の動作を停止させる。従って、電源投入後のみ電源電圧
検出回路での電力消費が発生するが、電圧検出後は自走
回路６の出力Ａ，基準信号Ｋ，及び選択信号Ｓは固定と
なったままで全ての回路は停止し、選択信号Ｓはラッチ
時の値を保つことができる。
【００２６】
【発明の効果】本発明によれば、Ｉ／Ｏ部の電源電圧を
アプリケーションにより切り換える複数電源電圧混在半
導体チップにおいて、電源選択用の外部信号ピンを必要
とせずに、各Ｉ／Ｏブロックにつきボード上で与えられ
た電源電圧に見合う適正なＩ／Ｏ特性を持つＩ／Ｏバッ
ファが自動的に選択され、しかもその選択用の電力は電
源投入直後のみわずかに消費されるだけであるという格
段の効果を奏する。
アプリケーションにより切り換える複数電源電圧混在半
導体チップにおいて、電源選択用の外部信号ピンを必要
とせずに、各Ｉ／Ｏブロックにつきボード上で与えられ
た電源電圧に見合う適正なＩ／Ｏ特性を持つＩ／Ｏバッ
ファが自動的に選択され、しかもその選択用の電力は電
源投入直後のみわずかに消費されるだけであるという格
段の効果を奏する。
【図１】本発明の電源電圧検出回路を示すブロック図で
ある。
ある。
【図２】クロック生成部の実施例を示す回路図である。
【図３】選択信号生成部の実施例を示す回路図である。
【図４】実施例の電源電圧検出回路の動作を示すタイミ
ングチャートである。
ングチャートである。
【図５】半導体チップの概念図である。
【図６】ユニバーサルＩ／ＯタイプのＩ／Ｏブロックの
例を示す回路図である。
例を示す回路図である。
１ 内部コア領域 ２ 周辺Ｉ／Ｏ領域 ２Ａ Ｉ／Ｏブロック ３ Ｉ／Ｏバッファ ４ クロック生成部 ５ 選択信号生成部 ６ 自走回路 ７ 基準信号生成手段 ８ 遅延回路 ９ 遅延検出手段 10Ａ 停止信号生成手段 10Ｂ 停止手段 11 パワーオンクリア回路（ＰＯＣ） 12 フリップフロップ 13，14 ＮＡＮＤ回路 15 ＸＯＲ回路 16 ラッチ回路 17 レベルシフタ 18 ＮＯＲ回路 19 Ｄ−ラッチ 20 インバータ Ａ 自走回路の出力 Ｂ 停止信号 ＥＮＬ イネーブル信号 ＩＮ 入力端子 ＯＵＴ 出力端子 Ｒ リセット信号 Ｓ 選択信号 Ｋ 基準信号 Ｖdd−I/O Ｉ／Ｏブロックの電源電圧 Ｘ ラッチ出力 Ｙ 遅延出力
Claims (4)
- 【請求項１】 内部コア領域の電源電圧が固定で周辺Ｉ
／Ｏ領域の電源電圧をＩ／Ｏブロック毎に任意に選択で
きる複数電源電圧混在半導体チップに内蔵される電源電
圧検出回路であって、自走回路と該自走回路の出力から
基準信号を生成する基準信号生成手段とからなり電源投
入とともに起動するクロック生成部と、各Ｉ／Ｏブロッ
クに配置され該Ｉ／Ｏブロックと電源電圧を共有する遅
延回路と該遅延回路に前記基準信号を与えて電源電圧に
よる伝播時間の違いを検出し該検出結果からそのＩ／Ｏ
ブロックのＩ／Ｏ特性を選択するための選択信号を生成
する遅延検出手段とからなる選択信号生成部と、で構成
されることを特徴とする電源電圧検出回路。 - 【請求項２】 クロック生成部が、基準信号生成後に自
走回路を停止させるための停止信号を生成する停止信号
生成手段と該停止信号を受けて自走回路を停止する停止
手段とを有することを特徴とする請求項１記載の電源電
圧検出回路。 - 【請求項３】 クロック生成部が内部コア領域周辺又は
周辺Ｉ／Ｏ領域の基準電源となることが確定しているブ
ロック内に配置されてなることを特徴とする請求項１又
は２に記載の電源電圧検出回路。 - 【請求項４】 遅延回路が周辺Ｉ／Ｏ領域における各Ｉ
／Ｏブロックの空き領域に配置されてなることを特徴と
する請求項１，２又は３に記載の電源電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8003250A JPH09200023A (ja) | 1996-01-11 | 1996-01-11 | 電源電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8003250A JPH09200023A (ja) | 1996-01-11 | 1996-01-11 | 電源電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09200023A true JPH09200023A (ja) | 1997-07-31 |
Family
ID=11552225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8003250A Pending JPH09200023A (ja) | 1996-01-11 | 1996-01-11 | 電源電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09200023A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121345A (ja) * | 2004-10-20 | 2006-05-11 | Rohm Co Ltd | Ｉｃ、ｉｃ間のインターフェースシステム、モジュール、携帯電子機器および電子機器 |
| JP2009031093A (ja) * | 2007-07-26 | 2009-02-12 | Seiko Instruments Inc | 電圧検出回路、電圧安定化回路、バッテリ状態監視回路及びバッテリ装置並びにトリミング方法 |
-
1996
- 1996-01-11 JP JP8003250A patent/JPH09200023A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121345A (ja) * | 2004-10-20 | 2006-05-11 | Rohm Co Ltd | Ｉｃ、ｉｃ間のインターフェースシステム、モジュール、携帯電子機器および電子機器 |
| JP2009031093A (ja) * | 2007-07-26 | 2009-02-12 | Seiko Instruments Inc | 電圧検出回路、電圧安定化回路、バッテリ状態監視回路及びバッテリ装置並びにトリミング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6594770B1 (en) | Semiconductor integrated circuit device | |
| KR100265218B1 (ko) | 마이크로프로세서 2곱하기(2배) 코어 설계 | |
| JP5529555B2 (ja) | 半導体集積回路、動作電圧制御方法 | |
| US6429698B1 (en) | Clock multiplexer circuit with glitchless switching | |
| US6472909B1 (en) | Clock routing circuit with fast glitchless switching | |
| JP2636695B2 (ja) | パイプライン処理回路 | |
| KR100231810B1 (ko) | 클럭 신호를 동적으로 발생하는 회로 및 방법 | |
| JPS631215A (ja) | 論理装置 | |
| JP2008278482A (ja) | マルチスピードリングオシレータ | |
| KR100295042B1 (ko) | 대기전류감소기능을갖는동기식디램반도체장치 | |
| US5497107A (en) | Multiple, selectable PLAS having shared inputs and outputs | |
| JP2993466B2 (ja) | 情報処理装置 | |
| EP0915566A2 (en) | Reset circuit for flipflop | |
| EP0642073B1 (en) | Microcomputer with clock control apparatus | |
| JPH02112008A (ja) | クロック発生器回路を有する集積回路 | |
| JP2008059193A (ja) | クロック切替回路 | |
| JPH09200023A (ja) | 電源電圧検出回路 | |
| US5587675A (en) | Multiclock controller | |
| US4851716A (en) | Single plane dynamic decoder | |
| JPH10134591A (ja) | ダィナミックレジスタを含む半導体集積回路 | |
| JP3080038B2 (ja) | 半導体集積回路 | |
| US6683483B1 (en) | Clock pulse width control circuit | |
| JPH10308092A (ja) | 半導体メモリ装置 | |
| JPH0222580A (ja) | テスト回路 | |
| JPH09105771A (ja) | 半導体集積回路 |