JPH09200454A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH09200454A JPH09200454A JP8021789A JP2178996A JPH09200454A JP H09200454 A JPH09200454 A JP H09200454A JP 8021789 A JP8021789 A JP 8021789A JP 2178996 A JP2178996 A JP 2178996A JP H09200454 A JPH09200454 A JP H09200454A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image
- timing
- signal
- image reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【課題】 画像読取装置において、画像信号処理に対し
て最適なタイミング信号を容易に得ることができる画像
読取装置を提供する。 【解決手段】 タイミング発生回路２０に位相可変回路
２２が配設されている。また、位相可変回路２２は複数
の遅延素子を有する遅延回路から構成され、あるいは予
め設定された遅延量の異なる複数の出力端が設けられて
いる。このため、製品の一部仕様変更、あるいはカスタ
ムＩＣのディレイタイムの差が生じた場合でもその都度
各種クロックを生成するタイミング発生回路の見直しを
する必要がない。さらに、波形信号モニタ回路１５およ
び最適タイミング検出回路１６を配設することにより、
各種タイミング信号の最適タイミングを自動的に検出
し、可変、設定を行うことができる。
て最適なタイミング信号を容易に得ることができる画像
読取装置を提供する。 【解決手段】 タイミング発生回路２０に位相可変回路
２２が配設されている。また、位相可変回路２２は複数
の遅延素子を有する遅延回路から構成され、あるいは予
め設定された遅延量の異なる複数の出力端が設けられて
いる。このため、製品の一部仕様変更、あるいはカスタ
ムＩＣのディレイタイムの差が生じた場合でもその都度
各種クロックを生成するタイミング発生回路の見直しを
する必要がない。さらに、波形信号モニタ回路１５およ
び最適タイミング検出回路１６を配設することにより、
各種タイミング信号の最適タイミングを自動的に検出
し、可変、設定を行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、画像読取装置、特
に複写機、ビデオカメラ等における画像読取装置に関す
る。
に複写機、ビデオカメラ等における画像読取装置に関す
る。
【０００２】
【従来の技術】従来、ＣＣＤ等の読取素子を有する機
器、例えば複写機の原稿読取部やビデオカメラの読取部
を有する画像読取装置は、複写機やビデオカメラの新製
品が出される場合、読取素子と読取素子に伴う信号処理
回路は新製品以前のものを利用し、処理速度だけを上げ
る、いわゆるバージョンアップされたものが新製品とし
て出されていた。
器、例えば複写機の原稿読取部やビデオカメラの読取部
を有する画像読取装置は、複写機やビデオカメラの新製
品が出される場合、読取素子と読取素子に伴う信号処理
回路は新製品以前のものを利用し、処理速度だけを上げ
る、いわゆるバージョンアップされたものが新製品とし
て出されていた。
【０００３】図６には、従来のデジタル複写機の原稿読
取装置あるいはビデオカメラ等に使用されているＣＣＤ
６０の信号処理回路の一例が示され、また図７には図６
の信号処理回路の各ブロックにおける画像信号の波形が
示されている。
取装置あるいはビデオカメラ等に使用されているＣＣＤ
６０の信号処理回路の一例が示され、また図７には図６
の信号処理回路の各ブロックにおける画像信号の波形が
示されている。
【０００４】図７（ａ）は、ＣＣＤ６０で読み取った画
像信号である。ＯｄｄおよびＥｖｅｎは、ＣＣＤ６０の
奇数番目および偶数番目の画素の出力信号を意味してい
る。特に高速で動作させるＣＣＤは、出力の効率を向上
させるために２相駆動方式になっている。ＯｄｄとＥｖ
ｅｎとは互いに反位相ずれており、それぞれの一画素内
は、リセット期間、フィールドスルー期間、および画像
出力期間からなっており、図７（ａ）に示されているよ
うに画像出力期間は、１画素内の約半分を占めているに
すぎず、かつ平坦で出力が安定している期間は、さらに
その約半分程度である。
像信号である。ＯｄｄおよびＥｖｅｎは、ＣＣＤ６０の
奇数番目および偶数番目の画素の出力信号を意味してい
る。特に高速で動作させるＣＣＤは、出力の効率を向上
させるために２相駆動方式になっている。ＯｄｄとＥｖ
ｅｎとは互いに反位相ずれており、それぞれの一画素内
は、リセット期間、フィールドスルー期間、および画像
出力期間からなっており、図７（ａ）に示されているよ
うに画像出力期間は、１画素内の約半分を占めているに
すぎず、かつ平坦で出力が安定している期間は、さらに
その約半分程度である。
【０００５】サンプルホールド回路６１は、この画像出
力期間の内、上記安定期間の画像信号をサンプルホール
ドする。この例では、サンプルクロックの立下りと同期
してホールドするものとする（図７（ｂ））。
力期間の内、上記安定期間の画像信号をサンプルホール
ドする。この例では、サンプルクロックの立下りと同期
してホールドするものとする（図７（ｂ））。
【０００６】チャンネル合成回路６２は、いわゆるゲー
ト回路で、画素の出力信号であるＯｄｄおよびＥｖｅｎ
を合成する。この時、合成クロックは、ＨｉｇｈでＯｄ
ｄが、ＬｏｗでＥｖｅｎが有効となる（図７（ｃ））。
ト回路で、画素の出力信号であるＯｄｄおよびＥｖｅｎ
を合成する。この時、合成クロックは、ＨｉｇｈでＯｄ
ｄが、ＬｏｗでＥｖｅｎが有効となる（図７（ｃ））。
【０００７】増幅回路６３は、画像信号を所定のレベル
にするものである。Ａ／Ｄ変換回路６４は、増幅回路６
３で増幅されたアナログの画像信号をデジタル信号に変
換する回路で、Ａ／Ｄ変換のタイミングは、この例では
Ａ／Ｄクロックの立上りであるとする（図７（ｄ））。
にするものである。Ａ／Ｄ変換回路６４は、増幅回路６
３で増幅されたアナログの画像信号をデジタル信号に変
換する回路で、Ａ／Ｄ変換のタイミングは、この例では
Ａ／Ｄクロックの立上りであるとする（図７（ｄ））。
【０００８】タイミング発生回路６５は、上記サンプル
クロック、合成クロック、およびＡ／Ｄクロックのタイ
ミング信号を生成し、各信号処理回路６００の各回路に
出力する。タイミング発生回路６５は、ロジック回路の
集合体であり、各信号処理に最適なタイミングが得られ
るように設計され、ＬＳＩ化されたものである。
クロック、合成クロック、およびＡ／Ｄクロックのタイ
ミング信号を生成し、各信号処理回路６００の各回路に
出力する。タイミング発生回路６５は、ロジック回路の
集合体であり、各信号処理に最適なタイミングが得られ
るように設計され、ＬＳＩ化されたものである。
【０００９】しかし、製品がバージョンアップされる場
合、タイミング発生回路６５については、カスタムＩＣ
における各ゲートのディレイタイムや負荷側の浮遊容量
の制御管理ができないことから、設計段階で毎回見直し
を行わなければならなかった。
合、タイミング発生回路６５については、カスタムＩＣ
における各ゲートのディレイタイムや負荷側の浮遊容量
の制御管理ができないことから、設計段階で毎回見直し
を行わなければならなかった。
【００１０】例えば、クロック周波数が２倍に設定され
た場合、発振器をその周波数に適合するものに交換すれ
ばよいというものではなく、各タイミングの位相を適切
なものにするための設計を新たに行わなければならなか
った（新規設計）。
た場合、発振器をその周波数に適合するものに交換すれ
ばよいというものではなく、各タイミングの位相を適切
なものにするための設計を新たに行わなければならなか
った（新規設計）。
【００１１】また、同一製品においても、製品一台毎に
カスタムＩＣのディレイタイムや浮遊容量が異なる場合
もあり、カスタムＩＣ内では数十のゲートを使用して必
要なタイミングを生成しており、ディレイタイムの最大
値と最小値の差は大きなものとなる（機械差）。
カスタムＩＣのディレイタイムや浮遊容量が異なる場合
もあり、カスタムＩＣ内では数十のゲートを使用して必
要なタイミングを生成しており、ディレイタイムの最大
値と最小値の差は大きなものとなる（機械差）。
【００１２】さらに、同一機械においても、機械の周囲
温度の変化等によりディレイタイムが異なってくる場合
があり（経時変化）、また処理速度を遅くさせる高画質
モードを有する機械の場合にも、同一機械内で異なる周
波数で動作させるためディレイタイムが異なる（モード
差）。
温度の変化等によりディレイタイムが異なってくる場合
があり（経時変化）、また処理速度を遅くさせる高画質
モードを有する機械の場合にも、同一機械内で異なる周
波数で動作させるためディレイタイムが異なる（モード
差）。
【００１３】
【発明が解決しようとする課題】本発明は、従来の欠点
を解消し、画像信号の信号処理に対し最適なタイミング
信号を容易に得ることができる画像読取装置を提供する
ことを目的とする。
を解消し、画像信号の信号処理に対し最適なタイミング
信号を容易に得ることができる画像読取装置を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】本発明の画像読取装置
は、光学像に応じて光電変換を行う複数の光電変換素子
と、複数の光電変換素子で得られた画像信号のうち所定
の画像領域を抜き取り、合成する画像信号処理手段と、
画像信号処理手段における各処理動作を行わせるための
制御信号を発生するタイミング生成手段とを有し、タイ
ミング生成手段で生成され、出力される制御信号の位相
を可変させる位相可変手段を有する。
は、光学像に応じて光電変換を行う複数の光電変換素子
と、複数の光電変換素子で得られた画像信号のうち所定
の画像領域を抜き取り、合成する画像信号処理手段と、
画像信号処理手段における各処理動作を行わせるための
制御信号を発生するタイミング生成手段とを有し、タイ
ミング生成手段で生成され、出力される制御信号の位相
を可変させる位相可変手段を有する。
【００１５】本発明の画像読取装置はまた、位相可変手
段が複数の遅延素子を有する遅延回路から構成されてい
る。
段が複数の遅延素子を有する遅延回路から構成されてい
る。
【００１６】本発明の画像読取装置はまた、位相可変手
段に予め設定された遅延量の異なる複数の出力端が配設
されている。
段に予め設定された遅延量の異なる複数の出力端が配設
されている。
【００１７】本発明の画像読取装置はさらに、画像信号
処理手段で得られたアナログ画像信号をデジタルに変換
させるアナログ・デジタル変換手段と、アナログ・デジ
タル変換手段で得られたデジタル画像データのうち所定
の領域のデジタル画像データを波形信号としてモニタリ
ングする波形信号モニタ手段と、波形信号モニタ手段で
モニタリングされたデジタル画像データから画像信号処
理手段で所定の画像領域を抜き取る最適なタイミングを
検出するタイミング検出手段とを含む。
処理手段で得られたアナログ画像信号をデジタルに変換
させるアナログ・デジタル変換手段と、アナログ・デジ
タル変換手段で得られたデジタル画像データのうち所定
の領域のデジタル画像データを波形信号としてモニタリ
ングする波形信号モニタ手段と、波形信号モニタ手段で
モニタリングされたデジタル画像データから画像信号処
理手段で所定の画像領域を抜き取る最適なタイミングを
検出するタイミング検出手段とを含む。
【００１８】
【発明の実施の形態】図１には、本発明による画像読取
装置の一実施形態が示されている。本実施例の画像読取
装置は、主に光電変換手段としてのＣＣＤ１０、サンプ
ルホールド回路１１、チャンネル合成回路１２、増幅回
路１３、アナログ・デジタル変換手段としてのＡ／Ｄ変
換回路１４、波形信号モニタ手段としての波形信号モニ
タ回路１５、タイミング検出手段としての最適タイミン
グ検出回路１６、タイミング生成手段としてのタイミン
グ発生回路２０、および位相可変手段としての位相可変
回路２２から構成されている。
装置の一実施形態が示されている。本実施例の画像読取
装置は、主に光電変換手段としてのＣＣＤ１０、サンプ
ルホールド回路１１、チャンネル合成回路１２、増幅回
路１３、アナログ・デジタル変換手段としてのＡ／Ｄ変
換回路１４、波形信号モニタ手段としての波形信号モニ
タ回路１５、タイミング検出手段としての最適タイミン
グ検出回路１６、タイミング生成手段としてのタイミン
グ発生回路２０、および位相可変手段としての位相可変
回路２２から構成されている。
【００１９】ＣＣＤ１０は、固体撮像素子であり、図示
しないレンズ系を通して結像された被写界の光学像、あ
るいは原稿の反射光をその光の強度に応じた電圧値を持
つアナログ信号に変換させる。
しないレンズ系を通して結像された被写界の光学像、あ
るいは原稿の反射光をその光の強度に応じた電圧値を持
つアナログ信号に変換させる。
【００２０】画像信号処理手段としての信号処理回路１
００は、サンプルホールド回路１１、チャンネル合成回
路１２および増幅回路１３から構成されており、ＣＣＤ
１０、位相可変回路２２およびＡ／Ｄ変換回路１４に接
続されている。信号処理回路１００は、位相可変回路２
２から供給される各種タイミング信号に応動してＣＣＤ
１０から入力される画像アナログ信号を処理し、Ａ／Ｄ
変換回路１４に出力する。
００は、サンプルホールド回路１１、チャンネル合成回
路１２および増幅回路１３から構成されており、ＣＣＤ
１０、位相可変回路２２およびＡ／Ｄ変換回路１４に接
続されている。信号処理回路１００は、位相可変回路２
２から供給される各種タイミング信号に応動してＣＣＤ
１０から入力される画像アナログ信号を処理し、Ａ／Ｄ
変換回路１４に出力する。
【００２１】サンプルホールド回路１１は、位相可変回
路２２から供給される調整後のサンプルクロックに応動
して図７（ａ）に示されている画像出力期間の内、安定
期間の画像信号をサンプルホールドする。チャンネル合
成回路１２は、いわゆるゲート回路で、位相可変回路２
２から供給される調整後のチャンネル合成クロックに応
動して画素の出力信号であるＯｄｄおよびＥｖｅｎを合
成する。増幅回路１３は、画像信号を所定のレベルにす
るものである。なお、サンプルホールド回路１１には、
通常モードとスルーモードとがあり、スルーモードでは
処理されずにそのまま出力される。
路２２から供給される調整後のサンプルクロックに応動
して図７（ａ）に示されている画像出力期間の内、安定
期間の画像信号をサンプルホールドする。チャンネル合
成回路１２は、いわゆるゲート回路で、位相可変回路２
２から供給される調整後のチャンネル合成クロックに応
動して画素の出力信号であるＯｄｄおよびＥｖｅｎを合
成する。増幅回路１３は、画像信号を所定のレベルにす
るものである。なお、サンプルホールド回路１１には、
通常モードとスルーモードとがあり、スルーモードでは
処理されずにそのまま出力される。
【００２２】Ａ／Ｄ変換回路１４は、位相可変回路２２
から供給される調整後のＡ／Ｄクロックに応動して増幅
回路１３で増幅されたアナログの画像信号をデジタル信
号に変換する。なお、Ａ／Ｄ変換回路１４は高速タイプ
のものを使用してもよい。
から供給される調整後のＡ／Ｄクロックに応動して増幅
回路１３で増幅されたアナログの画像信号をデジタル信
号に変換する。なお、Ａ／Ｄ変換回路１４は高速タイプ
のものを使用してもよい。
【００２３】図２には、タイミング発生回路２０および
位相可変回路２２の拡大構成図が示されている。タイミ
ング発生回路２０は、位相可変回路２２に接続され、サ
ンプルクロック、合成クロック、およびＡ／Ｄクロック
のタイミング信号を生成し、位相可変回路２２に供給す
る。
位相可変回路２２の拡大構成図が示されている。タイミ
ング発生回路２０は、位相可変回路２２に接続され、サ
ンプルクロック、合成クロック、およびＡ／Ｄクロック
のタイミング信号を生成し、位相可変回路２２に供給す
る。
【００２４】位相可変回路２２は、タイミング発生回路
２０、信号処理回路１００、Ａ／Ｄ変換回路１４および
検出回路１６に接続されている。位相可変回路２２は、
複数のゲート回路あるいはＲＣＬ回路からなり、検出回
路１６から入力れる各種クロックの遅延量データに従
い、タイミング発生回路２０から入力された各種タイミ
ング信号であるクロックの位相調整を行い、調整後の各
種クロックを信号処理回路１００のサンプルホールド回
路１１とチャンネル合成回路１２およびＡ／Ｄ変換回路
１４に供給する。
２０、信号処理回路１００、Ａ／Ｄ変換回路１４および
検出回路１６に接続されている。位相可変回路２２は、
複数のゲート回路あるいはＲＣＬ回路からなり、検出回
路１６から入力れる各種クロックの遅延量データに従
い、タイミング発生回路２０から入力された各種タイミ
ング信号であるクロックの位相調整を行い、調整後の各
種クロックを信号処理回路１００のサンプルホールド回
路１１とチャンネル合成回路１２およびＡ／Ｄ変換回路
１４に供給する。
【００２５】波形信号モニタ回路１５は、Ａ／Ｄ変換回
路１４および最適タイミング検出回路１６に接続されて
いる。波形信号モニタ回路１５は、メモリ等記憶装置か
ら構成され、Ａ／Ｄ変換回路１４から入力される一画素
分のデジタル画像データを波形信号としてモニタリング
して、最適タイミング検出回路１６に出力する。
路１４および最適タイミング検出回路１６に接続されて
いる。波形信号モニタ回路１５は、メモリ等記憶装置か
ら構成され、Ａ／Ｄ変換回路１４から入力される一画素
分のデジタル画像データを波形信号としてモニタリング
して、最適タイミング検出回路１６に出力する。
【００２６】最適タイミング検出回路１６は、波形信号
モニタ回路１５および位相可変回路２２に接続され、波
形信号モニタ回路１５から入力された画像データの波形
信号から各種クロックの遅延量データを検出し、位相可
変回路２２に供給する。
モニタ回路１５および位相可変回路２２に接続され、波
形信号モニタ回路１５から入力された画像データの波形
信号から各種クロックの遅延量データを検出し、位相可
変回路２２に供給する。
【００２７】ここで、本実施例の画像読取装置の動作を
説明する。まず、信号処理回路１００のサンプルホール
ド回路１１およびチャンネル合成回路１２ともに上記ス
ルーモードを選択し、チャンネル合成回路１２ではＯｄ
ｄまたはＥｖｅｎの一方を選択する。
説明する。まず、信号処理回路１００のサンプルホール
ド回路１１およびチャンネル合成回路１２ともに上記ス
ルーモードを選択し、チャンネル合成回路１２ではＯｄ
ｄまたはＥｖｅｎの一方を選択する。
【００２８】Ａ／Ｄ変換回路１４では、Ａ／Ｄクロック
の周波数を通常の約１０倍程度大きくして高速作動させ
る。すなわち、この場合増幅だけされたＣＣＤ１０から
の出力がＡ／Ｄ変換され、図７（ａ）に示されているよ
うな波形のデジタルデータが得られる。
の周波数を通常の約１０倍程度大きくして高速作動させ
る。すなわち、この場合増幅だけされたＣＣＤ１０から
の出力がＡ／Ｄ変換され、図７（ａ）に示されているよ
うな波形のデジタルデータが得られる。
【００２９】このデジタルデータを波形信号モニタ回路
１５に入力して、例えば一画素分の画像データを波形信
号としてモニタリングする。この画像データを波形信号
を最適タイミング検出回路１６が受け取り、一画素の中
でサンプルホールドの時間的な位置としてどの部分が適
切かを検出する。
１５に入力して、例えば一画素分の画像データを波形信
号としてモニタリングする。この画像データを波形信号
を最適タイミング検出回路１６が受け取り、一画素の中
でサンプルホールドの時間的な位置としてどの部分が適
切かを検出する。
【００３０】検出の方法は、画像データを検知しながら
行い、例えば図７（ａ）に示されているような波形の画
像出力期間の平坦部の中心を選択すればよい。勿論、デ
ータを補間することによって、Ａ／Ｄ変換をした位置の
中間も選択できる。
行い、例えば図７（ａ）に示されているような波形の画
像出力期間の平坦部の中心を選択すればよい。勿論、デ
ータを補間することによって、Ａ／Ｄ変換をした位置の
中間も選択できる。
【００３１】ここで検出されたサンプルクロックの最適
タイミングを元のクロックに対する遅延量として位相可
変回路２２に供給し、位相調整したサンプルクロックが
得られる。この動作をＯｄｄおよびＥｖｅｎに対してそ
れぞれ行う。
タイミングを元のクロックに対する遅延量として位相可
変回路２２に供給し、位相調整したサンプルクロックが
得られる。この動作をＯｄｄおよびＥｖｅｎに対してそ
れぞれ行う。
【００３２】次に、合成クロックの最適タイミングも同
様に検出される。この時、サンプルホールド回路１１は
通常モードで、サンプルクロックは位相調整されたもの
である。また、チャンネル合成回路１２はスルーモード
で、Ａ／Ｄ変換回路１４は高速作動である。すると、サ
ンプルホールドと増幅だけされた画像信号がＡ／Ｄ変換
され、図７（ｂ）に示されているような波形のデジタル
データが得られる。
様に検出される。この時、サンプルホールド回路１１は
通常モードで、サンプルクロックは位相調整されたもの
である。また、チャンネル合成回路１２はスルーモード
で、Ａ／Ｄ変換回路１４は高速作動である。すると、サ
ンプルホールドと増幅だけされた画像信号がＡ／Ｄ変換
され、図７（ｂ）に示されているような波形のデジタル
データが得られる。
【００３３】以降は上記動作と同様で、波形信号モニタ
回路１５にこのデジタルデータを入力してＯｄｄおよび
Ｅｖｅｎの一画素分の画像データをモニタリングできる
ようにして、この画像データを最適タイミング検出回路
１６が受けて、最適の遅延量を検出して位相可変回路２
２に供給する。
回路１５にこのデジタルデータを入力してＯｄｄおよび
Ｅｖｅｎの一画素分の画像データをモニタリングできる
ようにして、この画像データを最適タイミング検出回路
１６が受けて、最適の遅延量を検出して位相可変回路２
２に供給する。
【００３４】Ａ／Ｄクロックについては、サンプルホー
ルド回路１１およびチャンネル合成回路１２ともに通常
モードにする以外は上記動作と同様の動作が行われ
る。。
ルド回路１１およびチャンネル合成回路１２ともに通常
モードにする以外は上記動作と同様の動作が行われ
る。。
【００３５】図３には、本発明による画像読取装置の他
の実施形態が示されている。図３に示されているよう
に、複数のディレイタップ３２を有するディレイライン
３０をサンプルクロック、合成クロック、およびＡ／Ｄ
クロックの各タイミング信号に複数個用意されており、
各ディレイライン３０のディレイタップ３２を選択する
ことができるものである。
の実施形態が示されている。図３に示されているよう
に、複数のディレイタップ３２を有するディレイライン
３０をサンプルクロック、合成クロック、およびＡ／Ｄ
クロックの各タイミング信号に複数個用意されており、
各ディレイライン３０のディレイタップ３２を選択する
ことができるものである。
【００３６】より具体的には、１０ｎｓ刻みで５タップ
と、２ｎｓ刻みで５タップあるディレイライン３０と、
５タップ（遅延なしを含めると６タップ）から１つを選
択するジャンパスイッチ等を用意した場合、これらを組
み合わせることによって、０〜６０ｎｓを２ｎｓ刻みで
遅延量を選択することが可能となる。
と、２ｎｓ刻みで５タップあるディレイライン３０と、
５タップ（遅延なしを含めると６タップ）から１つを選
択するジャンパスイッチ等を用意した場合、これらを組
み合わせることによって、０〜６０ｎｓを２ｎｓ刻みで
遅延量を選択することが可能となる。
【００３７】図４には、本発明による画像読取装置の他
の実施形態が示されている。この実施例では、複数のＡ
ＮＤ回路、ＯＲ回路、およびＮＯＴ回路から構成されて
おり、１つのタイミングに対して予め２つの異なる遅延
量の出力を用意し、必要に応じて一方の遅延量を選択で
きるものである。
の実施形態が示されている。この実施例では、複数のＡ
ＮＤ回路、ＯＲ回路、およびＮＯＴ回路から構成されて
おり、１つのタイミングに対して予め２つの異なる遅延
量の出力を用意し、必要に応じて一方の遅延量を選択で
きるものである。
【００３８】複写機、特に高画質のカラー複写機では、
より高画質にするためのモードが用意されている場合が
ある。このモードは、動作速度を遅くすることによって
画像信号のＳ／Ｎ比を上げ、また現像条件を安定なもの
にしている。この場合、画像信号の周波数も変更させな
ければならず、各信号処理のタイミングの位相も設定変
更する必要が生じる。
より高画質にするためのモードが用意されている場合が
ある。このモードは、動作速度を遅くすることによって
画像信号のＳ／Ｎ比を上げ、また現像条件を安定なもの
にしている。この場合、画像信号の周波数も変更させな
ければならず、各信号処理のタイミングの位相も設定変
更する必要が生じる。
【００３９】図４の実施例の装置の動作を説明すると、
まず通常モードと特殊モードとでの各タイミングの位相
を図２あるいは図３の位相可変回路２２で予め合わせて
おく。これにより、遅延量の異なる２本の出力端ができ
る。
まず通常モードと特殊モードとでの各タイミングの位相
を図２あるいは図３の位相可変回路２２で予め合わせて
おく。これにより、遅延量の異なる２本の出力端ができ
る。
【００４０】次に、実際に機器を使用してい際のモード
切替えによる遅延量の選択は、モード信号（本実施例で
は、Ｈｉｇｈが通常モードで、Ｌｏｗが特殊モードであ
る。）を機器本体から入力されると、入力されたモード
信号と個々の遅延量をもつタイミングとで論理積をと
り、その出力どうしの論理和をとればモードに対応した
遅延量をもったタイミングを得ることができる。
切替えによる遅延量の選択は、モード信号（本実施例で
は、Ｈｉｇｈが通常モードで、Ｌｏｗが特殊モードであ
る。）を機器本体から入力されると、入力されたモード
信号と個々の遅延量をもつタイミングとで論理積をと
り、その出力どうしの論理和をとればモードに対応した
遅延量をもったタイミングを得ることができる。
【００４１】図５には、本発明による画像読取装置の他
の実施形態が示されている。図５に示されている回路
は、２種類あるいは２種類以上の複数の遅延量が設定さ
れている場合、その中から１つの遅延量を選択する回路
である。ＬＳＩ５０はセレクタであり、８入力から１つ
を選択して出力するＩＣであり、どの入力を有効にする
かは、選択データ入力端子Ａ、Ｂ、Ｃの状態により決定
される。この回路によれば、モード切替えだけでなく、
機器の周囲温度の変化等経時変化により位相補正が必要
な場合でも対応することが可能となる。なお、この場
合、周囲温度に対応した遅延量を予め設定しておく必要
がある。
の実施形態が示されている。図５に示されている回路
は、２種類あるいは２種類以上の複数の遅延量が設定さ
れている場合、その中から１つの遅延量を選択する回路
である。ＬＳＩ５０はセレクタであり、８入力から１つ
を選択して出力するＩＣであり、どの入力を有効にする
かは、選択データ入力端子Ａ、Ｂ、Ｃの状態により決定
される。この回路によれば、モード切替えだけでなく、
機器の周囲温度の変化等経時変化により位相補正が必要
な場合でも対応することが可能となる。なお、この場
合、周囲温度に対応した遅延量を予め設定しておく必要
がある。
【００４２】なお、以上本発明の実施例においては、二
相出力のＣＣＤを使用したが、二相出力以外のＣＣＤを
使用できることは言うまでもなく、また比較的低速の読
取装置を使用した場合には、サンプルホールドやチャン
ネル合成が不要な場合もある。
相出力のＣＣＤを使用したが、二相出力以外のＣＣＤを
使用できることは言うまでもなく、また比較的低速の読
取装置を使用した場合には、サンプルホールドやチャン
ネル合成が不要な場合もある。
【００４３】
【発明の効果】以上の説明より明かなように、本発明の
画像読取装置によれば、タイミング発生回路の各出力に
位相可変回路が配設され、サンプルクロック、合成クロ
ック、およびＡ／Ｄクロックの各タイミング信号を可変
させることができるため、製品の一部仕様変更、あるい
はカスタムＩＣのディレイタイムの差が生じた場合で
も、その都度各種クロックを生成するタイミング発生回
路の見直しをする必要がなくなる。
画像読取装置によれば、タイミング発生回路の各出力に
位相可変回路が配設され、サンプルクロック、合成クロ
ック、およびＡ／Ｄクロックの各タイミング信号を可変
させることができるため、製品の一部仕様変更、あるい
はカスタムＩＣのディレイタイムの差が生じた場合で
も、その都度各種クロックを生成するタイミング発生回
路の見直しをする必要がなくなる。
【００４４】また、位相可変回路２２は複数の遅延素子
を有する遅延回路から構成され、各種タイミング信号の
それぞれに対して、複数の回路が用意されているため、
より精密な遅延量選択が可能となる。
を有する遅延回路から構成され、各種タイミング信号の
それぞれに対して、複数の回路が用意されているため、
より精密な遅延量選択が可能となる。
【００４５】また、位相可変回路２２は、予め設定され
た遅延量の異なる複数の出力端が用意されていることか
ら、モード切替え等の信号が入力された場合、その信号
に従って遅延量が選択される。
た遅延量の異なる複数の出力端が用意されていることか
ら、モード切替え等の信号が入力された場合、その信号
に従って遅延量が選択される。
【００４６】さらに、本発明の画像読取装置によれば、
該装置に波形信号モニタ回路１５および最適タイミング
検出回路１６が配設されていることから、各種タイミン
グ信号の最適タイミングを自動的に検出し、可変、設定
を行うことが可能である。
該装置に波形信号モニタ回路１５および最適タイミング
検出回路１６が配設されていることから、各種タイミン
グ信号の最適タイミングを自動的に検出し、可変、設定
を行うことが可能である。
【図１】本発明の画像読取装置の構成例を示す機能ブロ
ック図である。
ック図である。
【図２】図１に示す装置のタイミング発生回路および位
相可変回路の拡大構成図である。
相可変回路の拡大構成図である。
【図３】本発明の画像読取装置の他の実施例を示す部分
回路図である。
回路図である。
【図４】本発明の画像読取装置の他の実施例を示す部分
回路図である。
回路図である。
【図５】本発明の画像読取装置の他の実施例を示す部分
回路図である。
回路図である。
【図６】従来の画像読取装置の構成例を示す機能ブロッ
ク図である。
ク図である。
【図７】図６に示す装置の信号波形の例を示すタイミン
グ図である。
グ図である。
１０、６０ ＣＣＤ １１、６１ サンプルホールド回路 １２、６２ チャンネル合成回路 １３、６３ 増幅回路 １４、６４ Ａ／Ｄ変換回路 １５ 波形信号モニタ回路 １６ 最適タイミング検出回路 ２０、６５ タイミング発生回路 ２２ 位相可変回路
Claims (4)
- 【請求項１】 光学像に応じて光電変換を行う複数の光
電変換素子と、 該複数の光電変換素子で得られた画像信号のうち所定の
画像領域を抜き取り、合成する画像信号処理手段と、 該画像信号処理手段における各処理動作を行わせるため
の制御信号を発生するタイミング生成手段とを有する画
像読取装置において、該装置は、 前記タイミング生成手段で生成され、出力される前記制
御信号の位相を可変させる位相可変手段を有することを
特徴とする画像読取装置。 - 【請求項２】 前記位相可変手段は、複数の遅延素子を
有する遅延回路から構成されていることを特徴とする請
求項１記載の画像読取装置。 - 【請求項３】 前記位相可変手段は、予め設定された遅
延量の異なる複数の出力端が配設されていることを特徴
とする請求項１または２記載の画像読取装置。 - 【請求項４】 前記画像読取装置はさらに、 前記画像信号処理手段で得られたアナログ画像信号をデ
ジタルに変換させるアナログ・デジタル変換手段と、 該アナログ・デジタル変換手段で得られたデジタル画像
データのうち所定の領域のデジタル画像データを波形信
号としてモニタリングする波形信号モニタ手段と、 該波形信号モニタ手段でモニタリングされたデジタル画
像データから前記画像信号処理手段で所定の画像領域を
抜き取る最適なタイミングを検出するタイミング検出手
段とを有することを特徴とする請求項１から３のいずれ
か１項に記載の画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021789A JPH09200454A (ja) | 1996-01-12 | 1996-01-12 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021789A JPH09200454A (ja) | 1996-01-12 | 1996-01-12 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09200454A true JPH09200454A (ja) | 1997-07-31 |
Family
ID=12064838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8021789A Pending JPH09200454A (ja) | 1996-01-12 | 1996-01-12 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09200454A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0893627A2 (en) | 1997-07-25 | 1999-01-27 | Nissan Motor Company, Limited | Control system for continuously variable transmission |
| US6903847B2 (en) | 2000-02-14 | 2005-06-07 | Minolta Co., Ltd. | Image reading apparatus |
| JP2006042261A (ja) * | 2004-07-30 | 2006-02-09 | Canon Inc | 撮像装置、タイミング信号の制御方法 |
-
1996
- 1996-01-12 JP JP8021789A patent/JPH09200454A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0893627A2 (en) | 1997-07-25 | 1999-01-27 | Nissan Motor Company, Limited | Control system for continuously variable transmission |
| US6903847B2 (en) | 2000-02-14 | 2005-06-07 | Minolta Co., Ltd. | Image reading apparatus |
| JP2006042261A (ja) * | 2004-07-30 | 2006-02-09 | Canon Inc | 撮像装置、タイミング信号の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4891308B2 (ja) | 固体撮像装置及び固体撮像装置を用いた撮像システム | |
| KR101365109B1 (ko) | 이미지 센서 및 이미지 센서의 픽셀을 판독하기 위한 방법 | |
| US10212377B2 (en) | Solid-state image sensing apparatus | |
| US7633540B2 (en) | Image pickup apparatus and image reading apparatus using image pickup apparatus | |
| US10924663B2 (en) | Information processing apparatus having two modules that have independent clock supply sources, control method therefor, and storage medium storing control program therefor | |
| US7352497B2 (en) | Image reading apparatus | |
| US7283169B2 (en) | Timing signal apparatus | |
| US6204910B1 (en) | Image processing system operable at high speed | |
| JP3744301B2 (ja) | 画像読み取り装置 | |
| JP3777901B2 (ja) | 映像情報処理装置 | |
| JP4182071B2 (ja) | 撮像装置 | |
| JP3253833B2 (ja) | 画像処理装置 | |
| US8023023B2 (en) | Image sensing apparatus including charge transfer operation and control method therefor | |
| US9392202B2 (en) | Scanning circuit, photoelectric conversion apparatus, and image pickup system for specifying a register where scanning is skipped among a plurality of registers | |
| JP2010103911A (ja) | 画像読取装置 | |
| JPH10290399A (ja) | 画像読み取り装置 | |
| JP4401858B2 (ja) | 撮像装置 | |
| JP3276026B2 (ja) | 画像読み取り装置の画像データ調整方法 | |
| JP3642953B2 (ja) | ヘッド分離型ｃｃｄカメラの同期調整方法 | |
| JPH07322118A (ja) | ヘッド分離型ｃｃｄカメラ及びヘッド分離型ｃｃｄカメラの同期位相調整方法 | |
| KR20060113453A (ko) | 수평 레지스터 전송 펄스 생성 회로 및 촬상 장치 | |
| JP2005176187A (ja) | 読み取りデバイス制御信号生成回路 | |
| JP3193753B2 (ja) | 画像読み取り装置 | |
| JP2006245632A (ja) | パルス生成回路、撮像装置及びカメラ | |
| JPH11308409A (ja) | 画像読取装置及びその画像縮小読取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |