JPH09204232A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH09204232A JPH09204232A JP8013352A JP1335296A JPH09204232A JP H09204232 A JPH09204232 A JP H09204232A JP 8013352 A JP8013352 A JP 8013352A JP 1335296 A JP1335296 A JP 1335296A JP H09204232 A JPH09204232 A JP H09204232A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体集積回路に内蔵され、高精度な出力電
流が得られる定電流回路を提供する。 【解決手段】 定電流回路１は、基準電流を電源ＶCCか
ら引き込む第１のトランジスタＱ1 、引き込まれる基準
電流と略等しい出力電流を負荷抵抗ＲL に供給する第２
のトランジスタＱ2 、ベースから電流を引き込み、基準
電流に応じてバイパスさせる第３のトランジスタＱ3 、
基準電流を発生する基準電流源１１、第１、第２のトラ
ンジスタのエミッタ電流を制限する抵抗Ｒ1 、Ｒ2 、第
３のトランジスタＱ3 のベース電流を検出する第４のト
ランジスタＱ4 、のベース電流に応じた電流を引き込む
第５のトランジスタＱ5 、カレントミラー回路を構成
し、基準電流を補償する第６のトランジスタＱ6 より構
成される。
流が得られる定電流回路を提供する。 【解決手段】 定電流回路１は、基準電流を電源ＶCCか
ら引き込む第１のトランジスタＱ1 、引き込まれる基準
電流と略等しい出力電流を負荷抵抗ＲL に供給する第２
のトランジスタＱ2 、ベースから電流を引き込み、基準
電流に応じてバイパスさせる第３のトランジスタＱ3 、
基準電流を発生する基準電流源１１、第１、第２のトラ
ンジスタのエミッタ電流を制限する抵抗Ｒ1 、Ｒ2 、第
３のトランジスタＱ3 のベース電流を検出する第４のト
ランジスタＱ4 、のベース電流に応じた電流を引き込む
第５のトランジスタＱ5 、カレントミラー回路を構成
し、基準電流を補償する第６のトランジスタＱ6 より構
成される。
Description
【０００１】
【発明の属する技術分野】本発明は定電流回路に係り、
特に、半導体集積回路に内蔵される定電流回路に関す
る。近年、半導体集積回路の高精度化の要求に伴い、半
導体集積回路に内蔵される定電流回路により得られる定
電流にも高精度化が必要となっている。
特に、半導体集積回路に内蔵される定電流回路に関す
る。近年、半導体集積回路の高精度化の要求に伴い、半
導体集積回路に内蔵される定電流回路により得られる定
電流にも高精度化が必要となっている。
【０００２】半導体集積回路に用いられる定電流回路に
は基準電流と等しい電流を出力電流として出力するカレ
ントミラー回路と呼ばれる回路がしばしば用いられてい
る。このようなカレントミラー回路ではトランジスタに
よるロスなどを補償して基準電流にできる限り等しい出
力電流を出力することが望まれている。
は基準電流と等しい電流を出力電流として出力するカレ
ントミラー回路と呼ばれる回路がしばしば用いられてい
る。このようなカレントミラー回路ではトランジスタに
よるロスなどを補償して基準電流にできる限り等しい出
力電流を出力することが望まれている。
【０００３】
【従来の技術】図３に従来の一例の回路構成図を示す。
従来のカレントミラー回路２０は、ＰＮＰトランジスタ
からなり、基準電流を供給する基準電流供給用トランジ
スタＱ11、ＰＮＰトランジスタからなり、出力電流を負
荷抵抗ＲL に供給する出力トランジスタＱ12、ＰＮＰト
ランジスタからなり、基準電圧供給用トランジスタＱ11
と出力トランジスタＱ12とのベース電流を制御するベー
ス電流制御用トランジスタＱ13、基準電流を発生する基
準電流源２１、基準電圧供給用トランジスタＱ11のエミ
ッタ電流を制限する抵抗Ｒ11、出力トランジスタＱ12の
エミッタ電流を制限する抵抗Ｒ12より構成される。
従来のカレントミラー回路２０は、ＰＮＰトランジスタ
からなり、基準電流を供給する基準電流供給用トランジ
スタＱ11、ＰＮＰトランジスタからなり、出力電流を負
荷抵抗ＲL に供給する出力トランジスタＱ12、ＰＮＰト
ランジスタからなり、基準電圧供給用トランジスタＱ11
と出力トランジスタＱ12とのベース電流を制御するベー
ス電流制御用トランジスタＱ13、基準電流を発生する基
準電流源２１、基準電圧供給用トランジスタＱ11のエミ
ッタ電流を制限する抵抗Ｒ11、出力トランジスタＱ12の
エミッタ電流を制限する抵抗Ｒ12より構成される。
【０００４】基準電流供給用トランジスタＱ11のエミッ
タには、抵抗Ｒ11を介して電源電圧ＶCCが供給され、コ
レクタは基準電流源２１に接続されている。また、出力
トランジスタＱ12のエミッタには、抵抗Ｒ12を介して電
源電圧ＶCCが供給され、コレクタは負荷抵抗ＲL が接続
される。
タには、抵抗Ｒ11を介して電源電圧ＶCCが供給され、コ
レクタは基準電流源２１に接続されている。また、出力
トランジスタＱ12のエミッタには、抵抗Ｒ12を介して電
源電圧ＶCCが供給され、コレクタは負荷抵抗ＲL が接続
される。
【０００５】基準電流供給用トランジスタＱ11のベース
と出力トランジスタＱ12のベースとが互いに接続された
構成とされている。基準電流供給用トランジスタＱ11及
び出力トランジスタＱ12のベースはベース電流制御用ト
ランジスタＱ13のエミッタに接続されている。
と出力トランジスタＱ12のベースとが互いに接続された
構成とされている。基準電流供給用トランジスタＱ11及
び出力トランジスタＱ12のベースはベース電流制御用ト
ランジスタＱ13のエミッタに接続されている。
【０００６】ベース電流制御用トランジスタＱ13はコレ
クタが接地され、ベースが基準電流供給用トランジスタ
Ｑ11のコレクタと基準電流源２１との接続点に接続され
ている。次に、従来のカレントミラー回路の動作につい
て説明する。
クタが接地され、ベースが基準電流供給用トランジスタ
Ｑ11のコレクタと基準電流源２１との接続点に接続され
ている。次に、従来のカレントミラー回路の動作につい
て説明する。
【０００７】上記構成のカレントミラー回路２０では基
準電流源２１により供給された基準電流Ｉｒによりベー
ス電流制御用トランジスタＱ13のベース電流が引き込ま
れ、ベース電流制御用トランジスタＱ13がオンになる。
ベース電流制御用トランジスタＱ13がオンになると、基
準電流供給用トランジスタＱ11及び出力トランジスタＱ
12のベース電流が引き込まれ、基準電流供給用トランジ
スタＱ11及び出力トランジスタＱ12が同じようにオンす
る。ここで、抵抗Ｒ11、Ｒ12を同じ値に設定すると、基
準電流供給用トランジスタＱ11には基準電流Ｉｒが流
れ、出力トランジスタＱ12には基準電流供給用トランジ
スタＱ11に流れる電流と同一の電流が流れることにな
る。すなわち、基準電流供給用トランジスタＱ11及び出
力トランジスタＱ12に基準電流とほぼ等しい電流が流れ
る。
準電流源２１により供給された基準電流Ｉｒによりベー
ス電流制御用トランジスタＱ13のベース電流が引き込ま
れ、ベース電流制御用トランジスタＱ13がオンになる。
ベース電流制御用トランジスタＱ13がオンになると、基
準電流供給用トランジスタＱ11及び出力トランジスタＱ
12のベース電流が引き込まれ、基準電流供給用トランジ
スタＱ11及び出力トランジスタＱ12が同じようにオンす
る。ここで、抵抗Ｒ11、Ｒ12を同じ値に設定すると、基
準電流供給用トランジスタＱ11には基準電流Ｉｒが流
れ、出力トランジスタＱ12には基準電流供給用トランジ
スタＱ11に流れる電流と同一の電流が流れることにな
る。すなわち、基準電流供給用トランジスタＱ11及び出
力トランジスタＱ12に基準電流とほぼ等しい電流が流れ
る。
【０００８】例えば、図３おいて、Ａ点の電流は、 Ｉ1 ＝Ｉc1＋ＩB3 ・・・（１） ＩB3＝ＩE3／（１＋ｈFE） ・・・（２） となる。また、Ｂ点では、 ＩE3＝ＩB1＋ＩB2 ・・・（３） であり、トランジスタＱ11、Ｑ12に関しては、トランジ
スタの電流増幅率ｈFEが等しいとすると、 ＩB1＝ＩC1／ｈFE ・・・（４） ＩC1＝ｈFEＩE ／（１＋ｈFE） ・・・（５） ＩB2＝ＩC2／ｈFE ・・・（６） Ｉ2 ＝ＩC2＝ｈFEＩE2／（１＋ｈFE） ・・・（７） となる。なお、 ＶBE1 ＝ＶBE2 ・・・（８） であるので、 ＩE1＝ＩE2 ・・・（９） となる。
スタの電流増幅率ｈFEが等しいとすると、 ＩB1＝ＩC1／ｈFE ・・・（４） ＩC1＝ｈFEＩE ／（１＋ｈFE） ・・・（５） ＩB2＝ＩC2／ｈFE ・・・（６） Ｉ2 ＝ＩC2＝ｈFEＩE2／（１＋ｈFE） ・・・（７） となる。なお、 ＶBE1 ＝ＶBE2 ・・・（８） であるので、 ＩE1＝ＩE2 ・・・（９） となる。
【０００９】式（９）を用いて式（７）を変形すると、 Ｉ2 ＝ＩC2＝ｈFEＩE2／（１＋ｈFE）＝ｈFEＩE1／（１＋ｈFE）＝ＩC1 ＝Ｉ1 −ＩB3 ・・・（１０） ここで、式（１０）に式（２）、（３）を代入すると、 Ｉ2 ＝Ｉ1 −（ＩB1＋ＩB2）／（１＋ｈFE） ・・・（１１） ここで、式（９）より ＩC1＝ＩC2 ・・・（１２） ＩB1＝ＩB2 ・・・（１３） 式（１３）を式（１１）に代入すると、 Ｉ2 ＝Ｉ1 −２ＩB2／（１＋ｈFE） ・・・（１４） となる。
【００１０】従って、式（１４）より、入力電流Ｉ1 と
入力電流Ｉ2 との比であるミラー係数Ｍを求めてみる
と、は、 Ｍ＝Ｉ2 ／Ｉ1 ＝Ｉ2 ／[ Ｉ2 ＋｛２ＩB2／（１＋ｈFE）｝] ＝ｈFEＩB2／[ ｈFEＩB2＋｛２ＩB2／（１＋ｈFE）｝] ＝１／[ １＋｛２／ｈFE（１＋ｈFE）｝] ・・・（１５） となる。
入力電流Ｉ2 との比であるミラー係数Ｍを求めてみる
と、は、 Ｍ＝Ｉ2 ／Ｉ1 ＝Ｉ2 ／[ Ｉ2 ＋｛２ＩB2／（１＋ｈFE）｝] ＝ｈFEＩB2／[ ｈFEＩB2＋｛２ＩB2／（１＋ｈFE）｝] ＝１／[ １＋｛２／ｈFE（１＋ｈFE）｝] ・・・（１５） となる。
【００１１】式（１５）において電流増幅率ｈFEが大き
いときには分母が１に近似するためミラー係数は略１な
り、入力電流Ｉ1 と出力電流Ｉ2 とが一致することがわ
かる。
いときには分母が１に近似するためミラー係数は略１な
り、入力電流Ｉ1 と出力電流Ｉ2 とが一致することがわ
かる。
【００１２】
【発明が解決しようとする課題】しかるに、従来の定電
流回路では、基準電流供給用トランジスタＱ11、出力ト
ランジスタＱ12、ベース電流制御用トランジスタＱ13等
のロスにより、出力電流Ｉｏが基準電電流Ｉｒより小さ
くなってしまっていた。
流回路では、基準電流供給用トランジスタＱ11、出力ト
ランジスタＱ12、ベース電流制御用トランジスタＱ13等
のロスにより、出力電流Ｉｏが基準電電流Ｉｒより小さ
くなってしまっていた。
【００１３】また、従来の定電流回路では、ラテラル構
造を用いた半導体集積回路等に内蔵した場合、基準電流
Ｉｒを大きく取ると、トランジスタＱ1 、Ｑ2 、Ｑ3 の
電流増幅率ｈFEが減少し、式（１５）に示されるように
出力電流である出力トランジスタＱ12のコレクタ電流が
減少し、基準電流Ｉｒより小さくなってしまい、基準電
流Ｉｒ＝出力電流Ｉｏという出力条件を満たせなくなっ
てしまう。
造を用いた半導体集積回路等に内蔵した場合、基準電流
Ｉｒを大きく取ると、トランジスタＱ1 、Ｑ2 、Ｑ3 の
電流増幅率ｈFEが減少し、式（１５）に示されるように
出力電流である出力トランジスタＱ12のコレクタ電流が
減少し、基準電流Ｉｒより小さくなってしまい、基準電
流Ｉｒ＝出力電流Ｉｏという出力条件を満たせなくなっ
てしまう。
【００１４】本発明は上記の点に鑑みてなされたもの
で、高精度な出力電流が得られる定電流回路を提供する
ことを目的とする。
で、高精度な出力電流が得られる定電流回路を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】本発明の請求項１は、基
準電流に応じて制御電流を制御し、該基準電流に応じた
出力電流を出力するカレントミラー回路部を有する定電
流回路において、前記カレントミラー回路部の制御電流
を検出する検出手段と、前記検出手段で検出した制御電
流に応じて前記基準電流を制御する制御回路とを有する
ことを特徴とする。
準電流に応じて制御電流を制御し、該基準電流に応じた
出力電流を出力するカレントミラー回路部を有する定電
流回路において、前記カレントミラー回路部の制御電流
を検出する検出手段と、前記検出手段で検出した制御電
流に応じて前記基準電流を制御する制御回路とを有する
ことを特徴とする。
【００１６】請求項１によれば、制御電流を検出し、検
出した制御電流に応じて基準電流を制御することができ
るため、制御電流が増加した場合に制御電流による電流
損失を補償でき、基準電流に等しい出力を精度良く出力
できる。請求項２は、カレントミラー回路部が基準電流
を供給する基準電流源と、コレクタが前記基準電流源に
接続され、エミッタが電源に接続された第１のトランジ
スタと、ベースが前記第１のトランジスタのベースに接
続され、エミッタが電源に接続され、コレクタから出力
定電流を出力する第２のトランジスタと、ベースが前記
基準電流源と前記第１のトランジスタのコレクタとの接
続点に接続され、エミッタが前記第１のトランジスタの
ベースと前記第２のトランジスタのベースとの接続点に
接続された第３のトランジスタとを有する構成とされ、
前記検出手段が前記第３のトランジスタのコレクタ接続
され、前記第３のトランジスタのコレクタ電流を検出
し、前記制御手段が前記検出手段により検出された前記
第３のトランジスタのコレクタ電流に応じて前記第１の
トランジスタのエミッタ電流を制御することを特徴とす
る。
出した制御電流に応じて基準電流を制御することができ
るため、制御電流が増加した場合に制御電流による電流
損失を補償でき、基準電流に等しい出力を精度良く出力
できる。請求項２は、カレントミラー回路部が基準電流
を供給する基準電流源と、コレクタが前記基準電流源に
接続され、エミッタが電源に接続された第１のトランジ
スタと、ベースが前記第１のトランジスタのベースに接
続され、エミッタが電源に接続され、コレクタから出力
定電流を出力する第２のトランジスタと、ベースが前記
基準電流源と前記第１のトランジスタのコレクタとの接
続点に接続され、エミッタが前記第１のトランジスタの
ベースと前記第２のトランジスタのベースとの接続点に
接続された第３のトランジスタとを有する構成とされ、
前記検出手段が前記第３のトランジスタのコレクタ接続
され、前記第３のトランジスタのコレクタ電流を検出
し、前記制御手段が前記検出手段により検出された前記
第３のトランジスタのコレクタ電流に応じて前記第１の
トランジスタのエミッタ電流を制御することを特徴とす
る。
【００１７】請求項２によれば、検出手段により第３の
トランジスタのコレクタ電流を検出し、制御手段により
第１のトランジスタのエミッタ電流を制御することによ
り第１及び第２のトランジスタのベース電流のロス分を
補償でき、正確な出力電流を得ることができる。
トランジスタのコレクタ電流を検出し、制御手段により
第１のトランジスタのエミッタ電流を制御することによ
り第１及び第２のトランジスタのベース電流のロス分を
補償でき、正確な出力電流を得ることができる。
【００１８】請求項３は、前記検出手段がエミッタが前
記第３のトランジスタのコレクタに接続され、コレクタ
が定電位とされ、ベースが前記制御手段に接続された第
４のトランジスタより構成されることを特徴とする。請
求項３によれば、第４のトランジスタのエミッタに前記
第３のトランジスタのコレクタを接続され、コレクタを
定電位とすることにより、第３のトランジスタのコレク
タ電流を検出し、第３のトランジスタのコレクタ電流に
応じた電流をベースに供給でき、ベース電流を制御手段
に供給し、基準電流を制御することにより第１及び第２
のトランジスタのベース電流のロス分を補償でき、正確
な出力電流を得ることができる。
記第３のトランジスタのコレクタに接続され、コレクタ
が定電位とされ、ベースが前記制御手段に接続された第
４のトランジスタより構成されることを特徴とする。請
求項３によれば、第４のトランジスタのエミッタに前記
第３のトランジスタのコレクタを接続され、コレクタを
定電位とすることにより、第３のトランジスタのコレク
タ電流を検出し、第３のトランジスタのコレクタ電流に
応じた電流をベースに供給でき、ベース電流を制御手段
に供給し、基準電流を制御することにより第１及び第２
のトランジスタのベース電流のロス分を補償でき、正確
な出力電流を得ることができる。
【００１９】請求項４は、前記電流制御手段が前記検出
手段により検出された検出電流がベース及びコレクタに
供給され、エミッタが定電位とされた第５のトランジス
タと、前記検出手段により検出された検出電流がベース
に接続され、コレクタが前記第１のトランジスタのエミ
ッタに接続され、エミッタが定電位とされた第６のトラ
ンジスタとを有することを特徴とする。
手段により検出された検出電流がベース及びコレクタに
供給され、エミッタが定電位とされた第５のトランジス
タと、前記検出手段により検出された検出電流がベース
に接続され、コレクタが前記第１のトランジスタのエミ
ッタに接続され、エミッタが定電位とされた第６のトラ
ンジスタとを有することを特徴とする。
【００２０】請求項４によれば、第５及び第６のトラン
ジスタによりカレントミラー回路を構成し、検出手段に
より検出された電流に応じた電流を第１のトランジスタ
のエミッタから引き込むことにより基準電流の補償を行
っており、補償電流を安定化できる。
ジスタによりカレントミラー回路を構成し、検出手段に
より検出された電流に応じた電流を第１のトランジスタ
のエミッタから引き込むことにより基準電流の補償を行
っており、補償電流を安定化できる。
【００２１】請求項５は、前記第５のトランジスタのエ
ミッタに接続され、エミッタ電流を制限する第１の抵抗
と、前記第６のトランジスタのエミッタに接続され、エ
ミッタ電流を制限する第２の抵抗とを有することを特徴
とする。
ミッタに接続され、エミッタ電流を制限する第１の抵抗
と、前記第６のトランジスタのエミッタに接続され、エ
ミッタ電流を制限する第２の抵抗とを有することを特徴
とする。
【００２２】請求項５によれば、第５及び第６のトラン
ジスタのエミッタに第１及び第２の抵抗を接続すること
により、第５及び第６のトランジスタに流れる電流を制
限し、大きな変動を吸収できるため、基準電流の補償を
安定して行える。
ジスタのエミッタに第１及び第２の抵抗を接続すること
により、第５及び第６のトランジスタに流れる電流を制
限し、大きな変動を吸収できるため、基準電流の補償を
安定して行える。
【００２３】
【発明の実施の形態】図１に本発明の第１実施例の回路
構成図を示す。本実施例の定電流回路１は、カレントミ
ラー回路を構成しており、基準電流源５により引き込ま
れる基準電流Ｉｒと略等しい出力電流Ｉｏを負荷抵抗Ｒ
L に供給する回路であり、例えば、ラテラル構造トラン
ジスタにより構成される半導体集積回路に内蔵されて好
適な回路構成とされている。
構成図を示す。本実施例の定電流回路１は、カレントミ
ラー回路を構成しており、基準電流源５により引き込ま
れる基準電流Ｉｒと略等しい出力電流Ｉｏを負荷抵抗Ｒ
L に供給する回路であり、例えば、ラテラル構造トラン
ジスタにより構成される半導体集積回路に内蔵されて好
適な回路構成とされている。
【００２４】定電流回路１は、基準電流Ｉｒと略等しい
出力電流Ｉｏを負荷抵抗ＲL に供給するカレントミラー
回路部２、カレントミラー回路部２で出力電流をＩｏを
制御する制御電流を検出する検出手段３、検出手段３で
検出した制御電流に応じてカレントミラー回路部２の電
源ＶCCから引き込まれる電流を制御する制御手段４から
構成される。
出力電流Ｉｏを負荷抵抗ＲL に供給するカレントミラー
回路部２、カレントミラー回路部２で出力電流をＩｏを
制御する制御電流を検出する検出手段３、検出手段３で
検出した制御電流に応じてカレントミラー回路部２の電
源ＶCCから引き込まれる電流を制御する制御手段４から
構成される。
【００２５】カレントミラー回路部２は、ＰＮＰトラン
ジスタからなり、基準電流を電源Ｖ CCから引き込む基準
電流引き込み用の第１のトランジスタＱ1 、ＰＮＰトラ
ンジスタからなり、第１のトランジスタＱ1 により引き
込まれる基準電流と略等しい出力電流を負荷抵抗ＲL に
供給する出力用の第２のトランジスタＱ2 、ＰＮＰトラ
ンジスタからなり、第１のトランジスタＱ1 と第２のト
ランジスタＱ2 とのベースから電流を引き込み、第１の
トランジスタＱ1 及び第２のトランジスタＱ2のベース
電流を基準電流に応じてバイパスさせるベース電流バイ
パス用の第３のトランジスタＱ3 、基準電流を発生する
基準電流源１１、基準電圧供給用トランジスタＱ1 のエ
ミッタ電流を制限する抵抗Ｒ1 、第２のトランジスタＱ
2 のエミッタ電流を制限する抵抗Ｒ2 から構成される。
ジスタからなり、基準電流を電源Ｖ CCから引き込む基準
電流引き込み用の第１のトランジスタＱ1 、ＰＮＰトラ
ンジスタからなり、第１のトランジスタＱ1 により引き
込まれる基準電流と略等しい出力電流を負荷抵抗ＲL に
供給する出力用の第２のトランジスタＱ2 、ＰＮＰトラ
ンジスタからなり、第１のトランジスタＱ1 と第２のト
ランジスタＱ2 とのベースから電流を引き込み、第１の
トランジスタＱ1 及び第２のトランジスタＱ2のベース
電流を基準電流に応じてバイパスさせるベース電流バイ
パス用の第３のトランジスタＱ3 、基準電流を発生する
基準電流源１１、基準電圧供給用トランジスタＱ1 のエ
ミッタ電流を制限する抵抗Ｒ1 、第２のトランジスタＱ
2 のエミッタ電流を制限する抵抗Ｒ2 から構成される。
【００２６】第１のトランジスタＱ1 は、基準電流Ｉｒ
を引き込むためのトランジスタで、第１のトランジスタ
Ｑ1 のエミッタには、抵抗Ｒ1 を介して電源ＶCCに接続
され、コレクタは基準電流源５に接続されている。ま
た、第２のトランジスタＱ2 は、負荷抵抗ＲL に出力電
流Ｉｏを供給するためのトランジスタで、第２のトラン
ジスタＱ2 のエミッタには、抵抗Ｒ2 を介して電源ＶCC
が接続され、コレクタは負荷抵抗ＲL に接続され、負荷
抵抗ＲL に基準電流源５により引き込まれる基準電流Ｉ
ｒと略等しい出力電流Ｉｏを供給する。
を引き込むためのトランジスタで、第１のトランジスタ
Ｑ1 のエミッタには、抵抗Ｒ1 を介して電源ＶCCに接続
され、コレクタは基準電流源５に接続されている。ま
た、第２のトランジスタＱ2 は、負荷抵抗ＲL に出力電
流Ｉｏを供給するためのトランジスタで、第２のトラン
ジスタＱ2 のエミッタには、抵抗Ｒ2 を介して電源ＶCC
が接続され、コレクタは負荷抵抗ＲL に接続され、負荷
抵抗ＲL に基準電流源５により引き込まれる基準電流Ｉ
ｒと略等しい出力電流Ｉｏを供給する。
【００２７】第１のトランジスタＱ1 のベースと第２の
トランジスタＱ2 のベースとは互いに接続されている。
第１のトランジスタＱ1 及び第２のトランジスタＱ2 の
ベースは、第３のトランジスタＱ3 のエミッタに接続さ
れている。 第３のトランジスタＱ3 は、第１のトラン
ジスタＱ1 及び第２のトランジスタＱ2 のベース電流を
制御するベース電流制御用のトランジスタで、第３のト
ランジスタＱ3 のベースは第１のトランジスタＱ1 のコ
レクタと基準電流源５との接続点に接続され、エミッタ
は第１のトランジスタＱ1 及び第２のトランジスタＱ2
のベースに接続され、コレクタは検出手段３に接続され
ている。
トランジスタＱ2 のベースとは互いに接続されている。
第１のトランジスタＱ1 及び第２のトランジスタＱ2 の
ベースは、第３のトランジスタＱ3 のエミッタに接続さ
れている。 第３のトランジスタＱ3 は、第１のトラン
ジスタＱ1 及び第２のトランジスタＱ2 のベース電流を
制御するベース電流制御用のトランジスタで、第３のト
ランジスタＱ3 のベースは第１のトランジスタＱ1 のコ
レクタと基準電流源５との接続点に接続され、エミッタ
は第１のトランジスタＱ1 及び第２のトランジスタＱ2
のベースに接続され、コレクタは検出手段３に接続され
ている。
【００２８】検出手段３は、ＰＮＰトランジスタからな
り、第３のトランジスタＱ3 のコレクタ電流を検出する
第４のトランジスタＱ4 からなる。第４のトランジスタ
Ｑ4 は、エミッタが第３のトランジスタＱ3 のコレクタ
に接続され、コレクタは接地され、ベースは制御手段４
に接続されている。
り、第３のトランジスタＱ3 のコレクタ電流を検出する
第４のトランジスタＱ4 からなる。第４のトランジスタ
Ｑ4 は、エミッタが第３のトランジスタＱ3 のコレクタ
に接続され、コレクタは接地され、ベースは制御手段４
に接続されている。
【００２９】制御手段４は、ＰＮＰトランジスタからな
り、第４のトランジスタＱ4 のベース電流に応じた電流
を引き込む第５のトランジスタＱ5 、ＮＰＮトランジス
タからなり、第５のトランジスタＱ5 とともにカレント
ミラー回路を構成し、第５のトランジスタＱ5 に引き込
まれた電流と等しい電流を第１のトランジスタＱ1 のエ
ミッタから引き込み基準電流を補償する第６のトランジ
スタＱ6 より構成される。
り、第４のトランジスタＱ4 のベース電流に応じた電流
を引き込む第５のトランジスタＱ5 、ＮＰＮトランジス
タからなり、第５のトランジスタＱ5 とともにカレント
ミラー回路を構成し、第５のトランジスタＱ5 に引き込
まれた電流と等しい電流を第１のトランジスタＱ1 のエ
ミッタから引き込み基準電流を補償する第６のトランジ
スタＱ6 より構成される。
【００３０】第５のトランジスタＱ5 はベース及びコレ
クタが第４のトランジスタＱ4 のベースに接続され、エ
ミッタは接地され、また、第６のトランジスタＱ6 はベ
ースが第４のトランジスタＱ4 のベースに接続され、エ
ミッタが接地され、コレクタが第１のトランジスタＱ1
のエミッタに接続されている。第５及び第６のトランジ
スタＱ5 、Ｑ6 はカレントミラー回路を構成しており、
第４のトランジスタＱ 4 のベース電流と略等しい電流を
第１のトランジスタＱ1 のエミッタから引き込む。
クタが第４のトランジスタＱ4 のベースに接続され、エ
ミッタは接地され、また、第６のトランジスタＱ6 はベ
ースが第４のトランジスタＱ4 のベースに接続され、エ
ミッタが接地され、コレクタが第１のトランジスタＱ1
のエミッタに接続されている。第５及び第６のトランジ
スタＱ5 、Ｑ6 はカレントミラー回路を構成しており、
第４のトランジスタＱ 4 のベース電流と略等しい電流を
第１のトランジスタＱ1 のエミッタから引き込む。
【００３１】次に、本実施例の定電流回路の動作につい
て説明する。上記構成の定電流回路１では基準電流源５
により供給された基準電流Ｉｒによりベース電流制御用
の第３のトランジスタＱ3 のベース電流が引き込まれ、
オンする。第３のトランジスタＱ3 がオンすると、基準
電流供給用の第１のトランジスタＱ1 及び出力用の第２
のトランジスタＱ2 のベース電流を引き込む。このた
め、基準電流供給用の第１のトランジスタＱ1 及び出力
用の第２のトランジスタＱ2 が同じようにオンする。こ
のとき、抵抗Ｒ1 、Ｒ2 は同じ抵抗値に設定されてお
り、基準電流供給用の第１のトランジスタＱ1 には基準
電流Ｉｒが流れ、出力用の第２のトランジスタＱ2 には
基準電流供給用の第１のトランジスタＱ1 に流れる電流
と同一の電流が流れる。すなわち、基準電流供給用の第
１のトランジスタＱ1 及び出力用の第２のトランジスタ
Ｑ2 に基準電流とほぼ等しい電流が流れる。
て説明する。上記構成の定電流回路１では基準電流源５
により供給された基準電流Ｉｒによりベース電流制御用
の第３のトランジスタＱ3 のベース電流が引き込まれ、
オンする。第３のトランジスタＱ3 がオンすると、基準
電流供給用の第１のトランジスタＱ1 及び出力用の第２
のトランジスタＱ2 のベース電流を引き込む。このた
め、基準電流供給用の第１のトランジスタＱ1 及び出力
用の第２のトランジスタＱ2 が同じようにオンする。こ
のとき、抵抗Ｒ1 、Ｒ2 は同じ抵抗値に設定されてお
り、基準電流供給用の第１のトランジスタＱ1 には基準
電流Ｉｒが流れ、出力用の第２のトランジスタＱ2 には
基準電流供給用の第１のトランジスタＱ1 に流れる電流
と同一の電流が流れる。すなわち、基準電流供給用の第
１のトランジスタＱ1 及び出力用の第２のトランジスタ
Ｑ2 に基準電流とほぼ等しい電流が流れる。
【００３２】このとき、基準電流源５の基準電流Ｉｒが
大きい値に設定され、しかも、ラテラル構造の半導体集
積回路等で電流増幅率ｈFEが大きく取れない場合などに
は、基準電圧源２が第１のトランジスタＱ1 のコレクタ
から電流を引き込むことができなくなり、第３のトラン
ジスタＱ3 のベースから電流を引き込む。
大きい値に設定され、しかも、ラテラル構造の半導体集
積回路等で電流増幅率ｈFEが大きく取れない場合などに
は、基準電圧源２が第１のトランジスタＱ1 のコレクタ
から電流を引き込むことができなくなり、第３のトラン
ジスタＱ3 のベースから電流を引き込む。
【００３３】第３のトランジスタＱ3 のベースから電流
が引き込まれると、第３のトランジスタＱ3 のコレクタ
電流がベース電流の引き込み量に応じた分だけ減少す
る。第３のトランジスタＱ3 のコレクタ電流が減少する
と、第４のトランジスタＱ4 のベース電流が減少する。
が引き込まれると、第３のトランジスタＱ3 のコレクタ
電流がベース電流の引き込み量に応じた分だけ減少す
る。第３のトランジスタＱ3 のコレクタ電流が減少する
と、第４のトランジスタＱ4 のベース電流が減少する。
【００３４】第４のトランジスタＱ4 のベース電流が減
少すると、第５のトランジスタＱ5に流れる電流が減少
し、したがって、第５のトランジスタＱ5 とカレントミ
ラー回路を構成する第６のトランジスタＱ6 は第１のト
ランジスタＱ1 のエミッタから引き込む電流の量を減少
分に応じた分だけ減少させる。
少すると、第５のトランジスタＱ5に流れる電流が減少
し、したがって、第５のトランジスタＱ5 とカレントミ
ラー回路を構成する第６のトランジスタＱ6 は第１のト
ランジスタＱ1 のエミッタから引き込む電流の量を減少
分に応じた分だけ減少させる。
【００３５】第１のトランジスタＱ1 のエミッタから第
６のトランジスタＱ6 により引き込まれれる電流が減少
すると、第１のトランジスタＱ1 のコレクタ電流がエミ
ッタから電流が引き込まれた電流分だけ増加する。この
ため、基準電流源５の基準電流Ｉｒの増加分の電流は第
１のトランジスタＱ1 のコレクタから供給され補償させ
る。このため、基準電流Ｉｒが第１及び第２のトランジ
スタＱ1 、Ｑ2 のベース電流から補充されることがなく
なり、したがって、出力電流Ｉｏの低下を防止でき、基
準電流Ｉｒ＝出力電流Ｉｏを保持でき、精度よく出力電
流を得ることができる。
６のトランジスタＱ6 により引き込まれれる電流が減少
すると、第１のトランジスタＱ1 のコレクタ電流がエミ
ッタから電流が引き込まれた電流分だけ増加する。この
ため、基準電流源５の基準電流Ｉｒの増加分の電流は第
１のトランジスタＱ1 のコレクタから供給され補償させ
る。このため、基準電流Ｉｒが第１及び第２のトランジ
スタＱ1 、Ｑ2 のベース電流から補充されることがなく
なり、したがって、出力電流Ｉｏの低下を防止でき、基
準電流Ｉｒ＝出力電流Ｉｏを保持でき、精度よく出力電
流を得ることができる。
【００３６】本実施例によれば、ラテラル構造の半導体
集積回路等で電流増幅率ｈFEが大きく取れない場合など
に大きい基準電圧が設定されてもこれを検出し、第１の
トランジスタＱ1 のコレクタ電流により基準電流を補償
することにより、第１及び第２のトランジスタＱ1 、Ｑ
2 のベース電流を通じて電流が補充されることがなくな
り、従って、基準電流に略等しい出力電流を得ることが
できる。すなわち、精度の良く出力電流を得ることがで
きる。
集積回路等で電流増幅率ｈFEが大きく取れない場合など
に大きい基準電圧が設定されてもこれを検出し、第１の
トランジスタＱ1 のコレクタ電流により基準電流を補償
することにより、第１及び第２のトランジスタＱ1 、Ｑ
2 のベース電流を通じて電流が補充されることがなくな
り、従って、基準電流に略等しい出力電流を得ることが
できる。すなわち、精度の良く出力電流を得ることがで
きる。
【００３７】図２に本発明の第２実施例の回路構成図を
示す。同図中、図１と同一構成部分には同一符号を付
し、その説明は省略する。本実施例の定電流回路２１
は、制御手段の構成が図１とは異なる。本実施例の制御
手段１２は第５及び第６のトランジスタＱ5 、Ｑ6 のエ
ミッタと接地との間に同一の抵抗Ｒ3 、Ｒ4 を接続する
ことにより、第５及び第６のトランジスタＱ 5 、Ｑ6 の
エミッタ電流を制限する構成としている。
示す。同図中、図１と同一構成部分には同一符号を付
し、その説明は省略する。本実施例の定電流回路２１
は、制御手段の構成が図１とは異なる。本実施例の制御
手段１２は第５及び第６のトランジスタＱ5 、Ｑ6 のエ
ミッタと接地との間に同一の抵抗Ｒ3 、Ｒ4 を接続する
ことにより、第５及び第６のトランジスタＱ 5 、Ｑ6 の
エミッタ電流を制限する構成としている。
【００３８】本実施例によれば、抵抗Ｒ3 、Ｒ4 により
第５及び第６のトランジスタにより構成されるカレント
ミラー回路の出力電流値を設定することにより、ＩＣ化
した際に周囲の回路からの漏れ電流などの影響に左右さ
れにくくなるため、補償電流の精度を向上でき、従っ
て、出力電流の精度を向上できる。
第５及び第６のトランジスタにより構成されるカレント
ミラー回路の出力電流値を設定することにより、ＩＣ化
した際に周囲の回路からの漏れ電流などの影響に左右さ
れにくくなるため、補償電流の精度を向上でき、従っ
て、出力電流の精度を向上できる。
【００３９】なお、本実施例では第１〜第４のトランジ
スタＱ1 〜Ｑ4 をＰＮＰトランジスタで構成し、第５、
第６のトランジスタＱ5 、Ｑ6 をＮＰＮトランジスタで
構成したが、これに限ることはなく、実施例とは逆の極
性のトランジスタを用いても構成できる。
スタＱ1 〜Ｑ4 をＰＮＰトランジスタで構成し、第５、
第６のトランジスタＱ5 、Ｑ6 をＮＰＮトランジスタで
構成したが、これに限ることはなく、実施例とは逆の極
性のトランジスタを用いても構成できる。
【００４０】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、制御電流を検出し、検出した制御電流に応じて基準
電流を制御することができるため、制御電流が増加した
場合に制御電流による電流損失を補償でき、基準電流に
等しい出力を精度良く出力できる等の特長を有する。
ば、制御電流を検出し、検出した制御電流に応じて基準
電流を制御することができるため、制御電流が増加した
場合に制御電流による電流損失を補償でき、基準電流に
等しい出力を精度良く出力できる等の特長を有する。
【００４１】請求項２によれば、検出手段により第３の
トランジスタのコレクタ電流を検出し、制御手段により
第１のトランジスタのエミッタ電流を制御することによ
り第１及び第２のトランジスタのベース電流のロス分を
補償でき、正確な出力電流を得ることができる等の特長
を有する。
トランジスタのコレクタ電流を検出し、制御手段により
第１のトランジスタのエミッタ電流を制御することによ
り第１及び第２のトランジスタのベース電流のロス分を
補償でき、正確な出力電流を得ることができる等の特長
を有する。
【００４２】請求項３によれば、第４のトランジスタの
エミッタに前記第３のトランジスタのコレクタを接続さ
れ、コレクタを定電位とすることにより、第３のトラン
ジスタのコレクタ電流を検出し、第３のトランジスタの
コレクタ電流に応じた電流をベースに供給でき、ベース
電流を制御手段に供給し、基準電流を制御することによ
り第１及び第２のトランジスタのベース電流のロス分を
補償でき、正確な出力電流を得ることができる等の特長
を有する。
エミッタに前記第３のトランジスタのコレクタを接続さ
れ、コレクタを定電位とすることにより、第３のトラン
ジスタのコレクタ電流を検出し、第３のトランジスタの
コレクタ電流に応じた電流をベースに供給でき、ベース
電流を制御手段に供給し、基準電流を制御することによ
り第１及び第２のトランジスタのベース電流のロス分を
補償でき、正確な出力電流を得ることができる等の特長
を有する。
【００４３】請求項４によれば、第５及び第６のトラン
ジスタによりカレントミラー回路を構成し、検出手段に
より検出された電流に応じた電流を第１のトランジスタ
のエミッタから引き込むことにより基準電流の補償を行
っており、補償電流を安定化できる等の特長を有する。
ジスタによりカレントミラー回路を構成し、検出手段に
より検出された電流に応じた電流を第１のトランジスタ
のエミッタから引き込むことにより基準電流の補償を行
っており、補償電流を安定化できる等の特長を有する。
【００４４】請求項５によれば、第５及び第６のトラン
ジスタのエミッタに第１及び第２の抵抗を接続すること
により、第５及び第６のトランジスタに流れる電流を制
限し、大きな変動を吸収できるため、基準電流の補償を
安定して行える等の特長を有する。
ジスタのエミッタに第１及び第２の抵抗を接続すること
により、第５及び第６のトランジスタに流れる電流を制
限し、大きな変動を吸収できるため、基準電流の補償を
安定して行える等の特長を有する。
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第２実施例の回路構成図である。
【図３】従来の一例の回路構成図である。
１ 定電流回路 ２ カレントミラー回路部 ３ 検出手段 ４ 制御手段 ５ 基準電流源 １０ カレントミラー回路部 １１ 基準電流源 Ｑ1 第１のトランジスタ Ｑ2 第２のトランジスタ Ｑ3 第３のトランジスタ Ｑ4 第４のトランジスタ Ｑ5 第５のトランジスタ Ｑ6 第６のトランジスタ Ｒ1 、Ｒ2 、Ｒ3 、Ｒ4 抵抗 ＲL 負荷
Claims (5)
- 【請求項１】 基準電流に応じて制御電流を制御し、該
基準電流に応じた出力電流を出力するカレントミラー回
路部を有する定電流回路において、 前記カレントミラー回路部の制御電流を検出する検出手
段と、 前記検出手段で検出した制御電流に応じて前記基準電流
を制御する制御回路とを有することを特徴とする定電流
回路。 - 【請求項２】 前記カレントミラー回路部は、基準電流
を供給する基準電流源と、コレクタが前記基準電流源に
接続され、エミッタが電源に接続された第１のトランジ
スタと、ベースが前記第１のトランジスタのベースに接
続され、エミッタが電源に接続され、コレクタから出力
定電流を出力する第２のトランジスタと、ベースが前記
基準電流源と前記第１のトランジスタのコレクタとの接
続点に接続され、エミッタが前記第１のトランジスタの
ベースと前記第２のトランジスタのベースとの接続点に
接続された第３のトランジスタとを有し、 前記検出回路は、前記第３のトランジスタのコレクタ接
続され、前記第３のトランジスタのコレクタ電流を検出
し、 前記制御回路は、前記検出手段により検出された前記第
３のトランジスタのコレクタ電流に応じて前記第１のト
ランジスタのエミッタ電流を制御することを特徴とする
定電流回路。 - 【請求項３】 前記検出手段は、エミッタが前記第３の
トランジスタのコレクタに接続され、コレクタが定電位
とされ、ベースが前記電流制御手段に接続された第４の
トランジスタより構成されることを特徴とする請求項２
記載の定電流回路。 - 【請求項４】 前記電流制御手段は、前記検出手段によ
り検出された検出電流がベース及びコレクタに供給さ
れ、エミッタが定電位とされた第５のトランジスタと、 前記検出手段により検出された検出電流がベースに接続
され、コレクタが前記第１のトランジスタのエミッタに
接続され、エミッタが定電位とされた第６のトランジス
タとを有することを特徴とする請求項２又は３記載の定
電流回路。 - 【請求項５】 前記第５のトランジスタのエミッタに接
続され、エミッタ電流を制限する第１の抵抗と、 前記第６のトランジスタのエミッタに接続され、エミッ
タ電流を制限する第２の抵抗とを有することを特徴とす
る請求項４記載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8013352A JPH09204232A (ja) | 1996-01-29 | 1996-01-29 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8013352A JPH09204232A (ja) | 1996-01-29 | 1996-01-29 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09204232A true JPH09204232A (ja) | 1997-08-05 |
Family
ID=11830719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8013352A Withdrawn JPH09204232A (ja) | 1996-01-29 | 1996-01-29 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09204232A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7498868B2 (en) | 2005-08-05 | 2009-03-03 | Denso Corporation | Current mirror circuit and constant current circuit having the same |
| JP2017215638A (ja) * | 2016-05-30 | 2017-12-07 | ラピスセミコンダクタ株式会社 | 定電流回路及び半導体装置 |
| CN116232021A (zh) * | 2023-03-27 | 2023-06-06 | 屹晶微电子(台州)有限公司 | 一种高压半桥驱动电路及集成芯片 |
-
1996
- 1996-01-29 JP JP8013352A patent/JPH09204232A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7498868B2 (en) | 2005-08-05 | 2009-03-03 | Denso Corporation | Current mirror circuit and constant current circuit having the same |
| US7551003B2 (en) | 2005-08-05 | 2009-06-23 | Denso Corporation | Current mirror circuit and constant current circuit having the same |
| JP2017215638A (ja) * | 2016-05-30 | 2017-12-07 | ラピスセミコンダクタ株式会社 | 定電流回路及び半導体装置 |
| JP2021184256A (ja) * | 2016-05-30 | 2021-12-02 | ラピスセミコンダクタ株式会社 | 定電流回路及び半導体装置 |
| CN116232021A (zh) * | 2023-03-27 | 2023-06-06 | 屹晶微电子(台州)有限公司 | 一种高压半桥驱动电路及集成芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4322024B2 (ja) | 温度センサ | |
| JPS5866130A (ja) | 半導体集積回路 | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| US6566852B2 (en) | Voltage generator, output circuit for error detector, and current generator | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JP2018197894A (ja) | 定電圧電源装置 | |
| JPH09204232A (ja) | 定電流回路 | |
| US7071671B2 (en) | Circuit for supplying constant voltage | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JP2001216037A (ja) | レギュレータ | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP2001124632A (ja) | 温度センサ回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP4729099B2 (ja) | 半導体装置、温度センサ、及びこれを用いた電子機器 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH09179639A (ja) | 直列制御形レギュレータ | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP2565289B2 (ja) | 指数アンプ | |
| JP3509167B2 (ja) | カレントミラー装置 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |